CN107845677A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107845677A
CN107845677A CN201710383242.7A CN201710383242A CN107845677A CN 107845677 A CN107845677 A CN 107845677A CN 201710383242 A CN201710383242 A CN 201710383242A CN 107845677 A CN107845677 A CN 107845677A
Authority
CN
China
Prior art keywords
semiconductor regions
type
region
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710383242.7A
Other languages
English (en)
Other versions
CN107845677B (zh
Inventor
玉城朋宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN107845677A publication Critical patent/CN107845677A/zh
Application granted granted Critical
Publication of CN107845677B publication Critical patent/CN107845677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施方式提供一种寄生晶体管不易动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2导电型的第3半导体区域、第1电极、第2导电型的第4半导体区域、第1导电型的第5半导体区域、栅极电极、第2导电型的第6半导体区域、第2电极及第3电极。第2半导体区域及第3半导体区域设置于第1半导体区域之下。第3半导体区域的第2导电型的载流子浓度低于第2半导体区域的第2导电型的载流子浓度。栅极电极与第4半导体区域对向。第6半导体区域设置于第1半导体区域之上，且位于第3半导体区域之上。第2电极介隔第1绝缘层而与第6半导体区域对向。第3电极与第2电极电连接。

Description

半导体装置
[相关申请]
本申请享有以日本专利申请2016-182773号(申请日：2016年9月20日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)等半导体装置具有寄生双极晶体管(以下，简称为寄生晶体管)。关于这种半导体装置，理想的是寄生晶体管不易动作。
发明内容
本发明提供一种寄生晶体管不易动作的半导体装置。
实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2导电型的第3半导体区域、第1电极、第2导电型的第4半导体区域、第1导电型的第5半导体区域、栅极电极、第2导电型的第6半导体区域、第2电极及第3电极。所述第2半导体区域设置于所述第1半导体区域的一部分之下。所述第3半导体区域设置于所述第1半导体区域的另一部分之下。所述第3半导体区域的第2导电型的载流子浓度低于所述第2半导体区域的第2导电型的载流子浓度。所述第1电极设置于所述第2半导体区域及所述第3半导体区域之下。所述第4半导体区域设置于所述第1半导体区域之上，且位于所述第2半导体区域之上。所述第5半导体区域选择性地设置于所述第4半导体区域之上。所述栅极电极介隔栅极绝缘层而与所述第4半导体区域对向。所述第6半导体区域设置于所述第1半导体区域之上，且至少一部分位于所述第3半导体区域之上。所述第2电极介隔第1绝缘层而与所述第6半导体区域对向。所述第3电极设置于所述第4半导体区域、所述第5半导体区域及所述第6半导体区域之上。所述第3电极与所述第4半导体区域、所述第5半导体区域、所述第6半导体区域及所述第2电极电连接。
附图说明
图1是第1实施方式的半导体装置的俯视图。
图2是包含图1的A-A'截面的立体剖视图。
图3是图1的B-B'剖视图。
图4是表示第1实施方式的第1变化例的半导体装置的一部分的立体剖视图。
图5是表示第1实施方式的第2变化例的半导体装置的一部分的立体剖视图。
图6是表示第2实施方式的半导体装置的一部分的立体剖视图。
图7是包含图6的A-A'线的X-Z面上的剖视图。
图8是表示第2实施方式的变化例的半导体装置的一部分的立体剖视图。
图9是表示第3实施方式的半导体装置的一部分的立体剖视图。
图10是表示第3实施方式的变化例的半导体装置的一部分的立体剖视图。
具体实施方式
以下，一边参照附图，一边对本发明的各实施方式进行说明。
此外，附图是模式性或概念性图，各部分的厚度与宽度的关系、部分之间的大小的比率等未必限定为与实物相同。另外，即便在表示相同部分的情况下，也存在彼此的尺寸或比率根据附图而不同地表示的情况。
另外，在本案说明书及各图中，关于与已经说明过的要素相同的要素，附上相同的符号并适当省略详细的说明。
各实施方式的说明中使用XYZ正交坐标系。将从n-型半导体区域1朝向p型基极区域4的方向设为Z方向(第3方向)，将相对于Z方向垂直且相互正交的两个方向设为X方向(第2方向)及Y方向(第1方向)。
在以下的说明中，n+、n、n-及p+、p的记法表示各导电型中的杂质浓度的相对高低。也就是说，附带有“+”的记法表示，与未附带“+”及“-”中任一种符号的记法相比，杂质浓度相对较高，附带有“-”的记法表示，与未附带“+”及“-”中任一种符号的记法相比，杂质浓度相对较低。
关于以下所说明的各实施方式，也可使各半导体区域的p型及n型反转而实施各实施方式。
(第1实施方式)
使用图1～图3，对第1实施方式的半导体装置100的一例进行说明。
图1是第1实施方式的半导体装置100的俯视图。
图2是包含图1的A-A'截面的立体剖视图。
图3是图1的B-B'剖视图。
此外，在图2中，以透视的方式表示发射电极31。
半导体装置100是IGBT。
如图1～图3所示，半导体装置100具有n-型(第1导电型)半导体区域1(第1半导体区域)、p+型(第2导电型)集极区域2(第2半导体区域)、p型集极区域3(第3半导体区域)、p型基极区域4(第4半导体区域)、n+型发射极区域5(第5半导体区域)、p型半导体区域6(第6半导体区域)、n型障壁区域7、n型缓冲区域8、p型半导体区域9、栅极电极20、栅极绝缘层21、场板电极(以下，称为FP(Field Plate)电极)25(第2电极)、绝缘层26、集电极30(第1电极)、发射电极31(第3电极)及栅极焊垫32。
如图1所示，发射电极31及栅极焊垫32在半导体装置100的上表面相互隔开而设置。发射电极31在X方向上设置有多个，栅极焊垫32具有在发射电极31彼此之间沿Y方向延伸的多个栅极配线32a。
如图2所示，集电极30设置于半导体装置100的下表面。
p+型集极区域2设置于集电极30的一部分之上，p型集极区域3设置于集电极30的另一部分之上。p+型集极区域2及p型集极区域3与集电极30电连接。另外，p+型集极区域2及p型集极区域3交替地设置于Y方向，且各自在X方向上延伸。
n型缓冲区域8设置于p+型集极区域2及p型集极区域3之上。
n-型半导体区域1设置于n型缓冲区域8之上。
p型基极区域4设置于n-型半导体区域1的一部分之上，且位于p+型集极区域2之上。
n+型发射极区域5选择性地设置于p型基极区域4之上。
栅极电极20介隔栅极绝缘层21，而与p型基极区域4及n+型发射极区域5在Y方向上对向。另外，栅极电极20在未图示的部分与栅极焊垫32的栅极配线32a连接。
p型基极区域4、n+型发射极区域5及栅极电极20在Y方向上设置有多个，且各自在X方向上延伸。
p型半导体区域6设置于n-型半导体区域1的另一部分之上。p型半导体区域6的至少一部分位于p型集极区域3之上。p型半导体区域6也可以在未示于图2中的部分与p型基极区域4相连。
FP电极25介隔绝缘层26，而与p型半导体区域6在Y方向上对向。
p型半导体区域6及FP电极25在Y方向上设置有多个，且各自在X方向上延伸。
栅极电极20在Y方向上，设置于p型基极区域4彼此之间。
FP电极25在Y方向上，设置于p型基极区域4与p型半导体区域6之间或p型半导体区域6彼此之间。
n型障壁区域7设置于n-型半导体区域1与p型基极区域4之间及n-型半导体区域1与p型半导体区域6之间。
此外，在图2所示的例子中，1个栅极电极20与3个FP电极25交替地设置于Y方向上，但交替地设置的栅极电极20及FP电极25的数量能够适当变更。p+型集极区域2及p型集极区域3的宽度(X方向上的长度)根据交替地设置的栅极电极20及FP电极25的数量而适当变更。
p型集极区域3彼此的Y方向上的间隔D1例如比栅极电极20与FP电极25、栅极电极20彼此、或FP电极25彼此的Y方向上的间隔D2长。此外，p型集极区域3的Y方向上的间隔D1例如由具有p+型集极区域2的p型杂质浓度与p型集极区域3的p型杂质浓度中间的p型杂质浓度的区域彼此的间隔而定义。
p型集极区域3的p型杂质浓度低于p+型集极区域2的p型杂质浓度，p型集极区域3的p型杂质总量小于p+型集极区域2的p型杂质总量。
基于该关系，p+型集极区域2的p型杂质浓度设定为1.0×1016atom/cm3以上且1.0×1018atom/cm3以下，p型集极区域3的p型杂质浓度设定为p+型集极区域2的p型杂质浓度的1/2倍以下。另外，p+型集极区域2的p型杂质总量设定为5.0×1012atom/cm2以上且1.0×1014atom/cm2以下，p型集极区域3的p型杂质总量设定为1.0×1012atom/cm2以上且1.0×1013atom/cm2以下。
发射电极31设置于p型基极区域4、n+型发射极区域5及p型半导体区域6之上，且与这些半导体区域及FP电极25电连接。在栅极电极20与发射电极31之间，设置有栅极绝缘层21，这些电极被电性分离。
如图3所示，栅极电极20在栅极配线32a之下被提拉到上方，而与栅极配线32a连接。p型半导体区域9设置于n-型半导体区域1上的栅极绝缘层21彼此之间，且位于栅极配线32a之下。
p型集极区域3也设置于p型半导体区域9及栅极配线32a之下方。
此外，在图3中，表示了设置于n-型半导体区域1中的栅极电极20及栅极绝缘层21在栅极配线32a之下被提拉到上方的情况的例子，但栅极电极20及栅极绝缘层21也可在栅极配线32a之下在X方向上连续地延伸。
此处，对半导体装置100的动作进行说明。
如果在相对于发射电极31而对集电极30施加正电压的状态下，对栅极电极20施加阈值以上的电压，那么半导体装置100成为接通状态。此时，在p型基极区域4的栅极绝缘层21附近的区域形成通道(反转层)。电子通过该通道从n+型发射极区域5被注入到n-型半导体区域1，电洞从p+型集极区域2及p型集极区域3被注入到n-型半导体区域1。
其后，如果对栅极电极20施加的电压低于阈值，那么p型基极区域4中的通道消失，半导体装置成为断开状态。
在半导体装置100为断开状态，且相对于发射电极31而对集电极30施加正电压时，因FP电极25(发射电极31)与集电极30的电位差，而空乏层从绝缘层26朝向n-型半导体区域1扩大。由此，能提高半导体装置100的耐压。
接下来，对各构成要素的材料的一例进行说明。
n-型半导体区域1、p+型集极区域2、p型集极区域3、p型基极区域4、n+型发射极区域5、p型半导体区域6、n型障壁区域7、n型缓冲区域8及p型半导体区域9包含硅或碳化硅作为半导体材料。在使用硅作为半导体材料的情况下，作为n型杂质，能使用砷、磷或锑。作为p型杂质，能使用硼。
栅极电极20及FP电极25包含多晶硅等导电材料。
栅极绝缘层21及绝缘层26包含氧化硅等绝缘材料。
集电极30及发射电极31包含铝等金属。
对由本实施方式获得的效果进行说明。
如果利用浪涌电压(surge voltage)等，相对于发射电极31而对集电极30施加大电压，那么会在栅极绝缘层21的底部或绝缘层26的底部发生冲击离子化，从而在n-型半导体区域1产生电子及电洞。此时产生的电洞朝向集电极30漂移，而降低p+型集极区域2或p型集极区域3附近的正上方的n-型半导体区域1的电位。通过使n-型半导体区域1与p+型集极区域2或p型集极区域3之间的内置电位降低，而将电洞从p+型集极区域2或p型集极区域3向n-型半导体区域1注入。
关于发生冲击离子化的难易度，根据栅极绝缘层21及绝缘层26的深度或形状等的差异，每个栅极绝缘层21及绝缘层26各不相同。如果在一部分栅极绝缘层21及绝缘层26集中地发生冲击离子化，那么电流在该部位集中地流动，而产生电流细丝(currentfilament)。
在产生了电流细丝的部位，温度上升。如果温度上升，那么载流子的平均自由行程变短，所以变得不易发生冲击离子化。因此，如果温度上升，那么电流细丝向相邻的低温度的区域移动。
如果产生电流细丝，且在电流细丝中流动的电流变大，那么包含n+型发射极区域5、p型基极区域4及n-型半导体区域1(n型障壁区域7)的寄生晶体管有可能进行动作。如果寄生晶体管动作，那么会局部地流动更大的电流，所以有可能破坏半导体装置。
关于该方面，在本实施方式的半导体装置100中，在n-型半导体区域1之下，设置有p+型集极区域2及p型集极区域3。
p型集极区域3的p型杂质浓度低于p+型集极区域2的p型杂质浓度。因此，在将p+型集极区域2或p型集极区域3当作pnp(Plug-and-Play，即插即用)双极晶体管的发射极，将n-型半导体区域1当作基极，将p型基极区域4或p型半导体区域6当作集极的情况下，与形成于p+型集极区域2之上的pnp双极晶体管相比，形成于p型集极区域3之上的pnp双极晶体管的发射极中的电洞的注入效率更低。由此，产生细丝电流时，从p型集极区域3被注入到n-型半导体区域1的电洞的量少于从p+型集极区域2被注入到n-型半导体区域1的电洞的量。如果从p型集极区域3流入到n-型半导体区域1的电洞少，那么位于p型集极区域3之上的n-型半导体区域1的电位降低，从而电洞电流集中流到p型集极区域3之上的n-型半导体区域1。也就是说，与设置有p+型集极区域2的区域相比，电流更易于在设置有p型集极区域3的区域中流动。
因此，在电流细丝已移动到p型集极区域3之上的情况下，即便发生温度上升，电流细丝也难以移动到其他区域。并且，位于p型集极区域3上的p型半导体区域6和与发射电极31电连接的FP电极25对向，在p型半导体区域6上未设置n+型发射极区域5。也就是说，在设置有p型集极区域3的区域不存在寄生晶体管。
这样一来，根据本实施方式，因为电流细丝易于停留在未设置寄生晶体管的区域，所以寄生晶体管不易动作，从而能够降低半导体装置发生破坏的可能性。
另外，因为设置有栅极配线32a的区域无法用作进行从集电极30向发射电极31通电的元件区域，所以未设置n+型发射极区域5。因此，如图3所示，通过在栅极配线32a之下方也设置p型集极区域3，能够将移动到栅极配线32a之下的电流细丝留在栅极配线32a之下，从而使寄生晶体管更不易动作。
(第1变化例)
图4是表示第1实施方式的第1变化例的半导体装置110的一部分的立体剖视图。
此外，在图4中，以透视的方式表示发射电极31。
半导体装置110的n+型发射极区域5的配置与半导体装置100不同。
具体来说，p型基极区域4上的n+型发射极区域5在X方向上相互隔开而设置有多个。也就是说，p型基极区域4的一部分与n+型发射极区域5交替地设置于X方向上。此外，也可在X方向上，在n+型发射极区域5彼此之间的区域形成p型杂质浓度高于p型基极区域4的区域。
在本变化例中，也与半导体装置100同样地，在n-型半导体区域1的一部分之下设置有p型集极区域3，在p型集极区域3之上设置有p型半导体区域6及FP电极25。也就是说，在p型集极区域3之上未设置n+型发射极区域5，不存在寄生晶体管。因此，寄生晶体管不易动作，从而能够降低半导体装置发生破坏的可能性。
(第2变化例)
图5是表示第1实施方式的第2变化例的半导体装置120的一部分的立体剖视图。
此外，在图5中，以透视的方式表示n-型半导体区域1、n型缓冲区域8及发射电极31。
半导体装置120的p型集极区域3的配置与半导体装置100不同。
具体来说，p型集极区域3在X方向及Y方向上相互隔开而设置有多个。也就是说，在p型半导体区域6及FP电极25之下，p+型集极区域2的一部分与p型集极区域3交替地设置于X方向上。
如上所述，已移动到设置有p型集极区域3的区域的电流细丝难以向设置有p+型集极区域2的区域移动。但是，电流细丝在设置有p型集极区域3之区域内移动。另外，电流细丝在半导体装置内产生多个，且各自在半导体装置内移动。
因此，存在电流细丝在设置有p型集极区域3的区域内移动，多个电流细丝向相同区域移动而流动大电流的可能性。虽然在p型集极区域3之上未设置n+型发射极区域5，但是因为局部地流动大电流，所以存在半导体装置的温度上升，从而发生热失控的可能性。
关于该方面，在本变化例中，在p型半导体区域6及FP电极25之下，多个p型集极区域3在X方向上相互隔开而设置。因此，能够在使电流细丝分散的状态下将它留在各个p型集极区域3，从而抑制因电流细丝所导致的电流密度的增加，其结果为，能够抑制半导体装置发生热失控。
(第2实施方式)
图6是表示第2实施方式的半导体装置200的一部分的立体剖视图。
图7是包含图6的A-A'线的X-Z面上的剖视图。
此外，在图6中，以透视的方式表示n-型半导体区域1、n型缓冲区域8及发射电极31。
半导体装置200的p+型集极区域2及p型集极区域3的配置与半导体装置110不同。
如图6所示，设置于n-型半导体区域1的一部分之下的p+型集极区域2与设置于n-型半导体区域1的另一部分之下的p型集极区域3交替地设置于X方向上，且各自在Y方向上延伸。
如图7所示，p型基极区域4具有第1部分4a。第1部分4a在X方向上与n+型发射极区域5并排，第1部分4a与n+型发射极区域5交替地设置于X方向上。另外，第1部分4a位于p型集极区域3之上，n+型发射极区域5位于p+型集极区域2之上。第1部分4a中的p型杂质浓度也可高于n+型发射极区域5及比第1部分4a更靠下方的p型基极区域4中的p型杂质浓度。
p型集极区域3的X方向上的长度L1短于n+型发射极区域5彼此的X方向上的间隔D3。p+型集极区域2的X方向上的长度L2长于n+型发射极区域5的X方向上的长度L3。
在本实施方式中，在p型集极区域3之上设置有p型基极区域4及栅极电极20。但是，在p型集极区域3的正上方设置有p型基极区域4的第1部分4a，第1部分4a与n+型发射极区域5在X方向上并排。也就是说，在p型集极区域3的正上方未设置n+型发射极区域5，不存在寄生晶体管。因此，根据本实施方式，与第1实施方式同样地，寄生晶体管变得不易动作，从而能够降低半导体装置发生破坏的可能性。
(变化例)
图8是表示第2实施方式的变化例的半导体装置210的一部分的立体剖视图。
此外，在图8中，以透视的方式表示n-型半导体区域1、n型缓冲区域8及发射电极31。
半导体装置210与半导体装置200的不同点是，在p型半导体区域6及FP电极25之下方，p型集极区域3在X方向上延伸。
如图8所示，p型集极区域3具有第2部分3b及第3部分3c。第2部分3b在X方向上设置于p+型集极区域2彼此之间。第2部分3b与p+型集极区域2交替地设置于X方向上。另外，第3部分3c在Y方向上与多个第2部分3b并排，且在p型半导体区域6及FP电极25之下在X方向上延伸。在Y方向上第3部分3c彼此之间，设置有多个p+型集极区域2。第2部分3b的X方向上的长度例如短于第3部分3c的Y方向上的长度。
这样一来，除了在第1部分4a的下方，还在p型半导体区域6及FP电极25的下方设置p型集极区域3，由此增加p型集极区域3的面积，当半导体装置内产生的电流细丝移动时，更易于移动到p型集极区域3之上。另外，通过利用第3部分3c将多个第2部分3b相连，而在p型集极区域3内电流细丝能够移动的区域扩大。
如上所述，在p型集极区域3的第2部分3b之上未设置n+型发射极区域5，寄生晶体管不易动作。但是，注入至n-型半导体区域1的电洞尽管较少，但会通过n+型发射极区域5而排出。另外，如果因电流细丝而在p型基极区域4持续流动大电流，那么p型基极区域4的温度上升，从而n+型发射极区域5与p型基极区域4之间的内置电位降低。如果半导体区域的温度上升，那么电流细丝会移动到其他部位，但如果能够移动的区域窄，那么电流细丝移动之后，在温度还未充分地降低之前电流细丝再次移动。其结果为，寄生晶体管有可能进行动作。
通过利用第3部分3c将多个第2部分3b相连，电流细丝移动的区域扩大。因此，即便在电流细丝移动到其他部位，并再次移动到相同部位的情况下，也能够延长这个期间的时间，从而充分地降低产生电流细丝的部位的温度。
因此，根据本变化例，与半导体装置200相比，能够使寄生晶体管更不易动作，从而进一步降低半导体装置发生破坏的可能性。
(第3实施方式)
图9是表示第3实施方式的半导体装置300的一部分的立体剖视图。
此外，在图9中，以透视的方式表示发射电极31。
半导体装置300具有栅极电极20设置于各半导体区域之上的平面栅极型构造。
集电极30、p+型集极区域2、p型集极区域3及n型缓冲区域8与半导体装置100同样地，设置于n-型半导体区域1之下。
p型基极区域4设置于n-型半导体区域1的一部分之上，且位于p+型集极区域2之上。在p型基极区域4之上选择性地设置有n+型发射极区域5及p+型接点区域10。另外，在p型基极区域4的p型半导体区域6侧未设置n+型发射极区域5。
p型半导体区域6设置于n-型半导体区域1的另一部分之上。p型半导体区域6的至少一部分位于p型集极区域3之上，在p型半导体区域6之上选择性地设置有p+型接点区域10，未设置n+型发射极区域5。
栅极电极20介隔栅极绝缘层21而设置于p型基极区域4及p型半导体区域6之上，且与这些半导体区域在Z方向上对向。
p+型集极区域2及p型集极区域3交替地设置于Y方向上，且各自在X方向上延伸。p型基极区域4、n+型发射极区域5、p型半导体区域6、p+型接点区域10及栅极电极20在Y方向上设置有多个，且各自在X方向上延伸。
本实施方式的半导体装置也是在p型集极区域3的正上方未设置n+型发射极区域5，不存在寄生晶体管。因此，根据本实施方式，与其他实施方式同样地，寄生晶体管变得不易动作，从而能够降低半导体装置发生破坏的可能性。
(变化例)
图10是表示第3实施方式的变化例的半导体装置310的一部分的立体剖视图。
此外，在图10中，以透视的方式表示发射电极31。
在半导体装置310中，p+型集极区域2与p型集极区域3交替地设置于X方向上。另外，代替p型半导体区域6而设置有p型基极区域4。n+型发射极区域5在p型基极区域4之上，在X方向及Y方向上设置有多个。p+型接点区域10的一部分在Y方向上设置于n+型发射极区域5彼此之间。另外，n+型发射极区域5在X方向上相互隔开。n+型发射极区域5与p型基极区域4的第1部分4a交替地设置于X方向上。第1部分4a位于p型集极区域3之上，n+型发射极区域5位于p+型集极区域2之上。
在本变化例中，也同样地，在p型集极区域3的正上方不存在寄生晶体管，所以能够降低半导体装置发生破坏的可能性。
关于以上所说明的各实施方式中的各半导体区域之间的杂质浓度的相对高低，例如能够使用SCM(Scanning Capacitance Microscopy，扫描型静电电容显微镜)来确认。此外，各半导体区域中的载流子浓度能够视为与各半导体区域中活化的杂质浓度相等。因此，关于各半导体区域之间的载流子浓度的相对高低，也能够使用SCM来确认。
另外，关于各半导体区域中的杂质浓度，例如能够通过SIMS(Secondary Ion MassSpectrometry，二次离子质谱分析法)来测定。
此外，关于以上所说明的各实施方式，能够进行各种变化。例如，也可在n-型半导体区域1中设置多个p-型半导体区域，而形成超级结构造。
以上，对本发明的若干个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意在限定发明的范围。这些新颖的实施方式能够以其他各种方式实施，能够在不脱离发明的主旨的范围内，进行各种省略、替换、变更。关于实施方式中所包含的例如n-型半导体区域1、p+型集极区域2、p型集极区域3、p型基极区域4、n+型发射极区域5、p型半导体区域6、n型障壁区域7、n型缓冲区域8、p型半导体区域9、p+型接点区域10、栅极电极20、栅极绝缘层21、FP电极25、绝缘层26、集电极30、发射电极31及栅极焊垫32等各要素的具体构成，业者能够从公知的技术中适当选择。这些实施方式或其变化包含于发明的范围或主旨中，并且包含于权利要求书中记载的发明及其均等的范围中。另外，所述各实施方式能够相互组合来实施。

Claims (8)

1.一种半导体装置，其特征在于具备：
第1导电型的第1半导体区域；
第2导电型的第2半导体区域，设置于所述第1半导体区域的一部分之下；
第2导电型的第3半导体区域，设置于所述第1半导体区域的另一部分之下，且第2导电型的载流子浓度低于所述第2半导体区域；
第1电极，设置于所述第2半导体区域及所述第3半导体区域之下；
第2导电型的第4半导体区域，设置于所述第1半导体区域之上，且位于所述第2半导体区域之上；
第1导电型的第5半导体区域，选择性地设置于所述第4半导体区域之上；
栅极电极，介隔栅极绝缘层而与所述第4半导体区域对向；
第2导电型的第6半导体区域，设置于所述第1半导体区域之上，且至少一部分位于所述第3半导体区域之上；
第2电极，介隔第1绝缘层而与所述第6半导体区域对向；以及
第3电极，设置于所述第4半导体区域、所述第5半导体区域及所述第6半导体区域之上，且与所述第4半导体区域、所述第5半导体区域、所述第6半导体区域及所述第2电极电连接。
2.根据权利要求1所述的半导体装置，其特征在于：
所述栅极电极与所述第2电极在第1方向上隔开，
所述第2半导体区域及所述第3半导体区域分别在所述第1方向上设置有多个，
所述第2半导体区域与所述第3半导体区域在所述第1方向上交替地设置。
3.根据权利要求1所述的半导体装置，其特征在于：
所述栅极电极与所述第2电极在第1方向上隔开，
所述第3半导体区域在所述第6半导体区域之下，在与所述第1方向交叉的第2方向上设置有多个。
4.一种半导体装置，其特征在于具备：
第1导电型的第1半导体区域；
第2导电型的第2半导体区域，设置于所述第1半导体区域的一部分之下；
第2导电型的第3半导体区域，设置于所述第1半导体区域的另一部分之下，且第2导电型的载流子浓度低于所述第2半导体区域；
第1电极，设置于所述第2半导体区域及所述第3半导体区域之下；
第2导电型的第4半导体区域，具有位于所述第3半导体区域之上的第1部分，且设置于所述第1半导体区域之上；
第5半导体区域，选择性地设置于所述第4半导体区域之上，位于所述第2半导体区域之上，且在相对于从所述第1半导体区域朝向所述第4半导体区域的第3方向垂直的第2方向上与所述第1部分并排；
栅极电极，介隔栅极绝缘层而与所述第4半导体区域对向；以及
第3电极，设置于所述第4半导体区域及所述第5半导体区域之上，且与所述第4半导体区域及所述第5半导体区域电连接。
5.根据权利要求4所述的半导体装置，其特征在于：
所述第5半导体区域及所述第1部分分别在所述第2方向上设置有多个，
所述第5半导体区域及所述第1部分在所述第2方向上交替地设置。
6.根据权利要求5所述的半导体装置，其特征在于：
所述第2半导体区域及所述第3半导体区域分别在所述第2方向上设置有多个，
所述多个第1部分的每一个位于所述多个第3半导体区域的每一个之上，
所述多个第5半导体区域的每一个位于所述多个第2半导体区域的每一个之上，
所述第2半导体区域及所述第3半导体区域在所述第2方向上交替地设置。
7.根据权利要求5所述的半导体装置，其特征在于：
所述第2半导体区域在所述第2方向上设置有多个，
所述第3半导体区域具有：
多个第2部分，在所述第2方向上设置于所述第2半导体区域彼此之间；以及
第3部分，在相对于所述第3方向垂直且与所述第2方向交叉的第1方向上与所述多个第2部分并排，并在所述第2方向上延伸。
8.根据权利要求7所述的半导体装置，其特征在于还具备：
第2导电型的第6半导体区域，设置于所述第1半导体区域之上，且至少一部分位于所述第2部分之上；以及
第1电极，介隔第1绝缘层而与所述第6半导体区域对向，且与所述第3电极电连接。
CN201710383242.7A 2016-09-20 2017-05-26 半导体装置 Active CN107845677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016182773A JP6677615B2 (ja) 2016-09-20 2016-09-20 半導体装置
JP2016-182773 2016-09-20

Publications (2)

Publication Number Publication Date
CN107845677A true CN107845677A (zh) 2018-03-27
CN107845677B CN107845677B (zh) 2021-08-10

Family

ID=61620618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710383242.7A Active CN107845677B (zh) 2016-09-20 2017-05-26 半导体装置

Country Status (3)

Country Link
US (1) US10892351B2 (zh)
JP (1) JP6677615B2 (zh)
CN (1) CN107845677B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20230163172A1 (en) 2020-05-29 2023-05-25 Mitsubishi Electric Corporation Semiconductor device and power apparatus
DE112021002371T5 (de) 2020-08-11 2023-02-16 Rohm Co., Ltd. Halbleiterbauelement
JP2022138963A (ja) 2021-03-11 2022-09-26 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430476A (ja) * 1990-05-25 1992-02-03 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US20140027814A1 (en) * 2011-01-17 2014-01-30 Infineon Technologies Austria Ag Power Device and a Reverse Conducting Power IGBT
CN104299985A (zh) * 2013-07-18 2015-01-21 株式会社东芝 半导体装置
CN104916670A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN106469751A (zh) * 2015-08-21 2017-03-01 瑞萨电子株式会社 半导体器件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
JP4212288B2 (ja) * 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
JP3919591B2 (ja) 2002-04-23 2007-05-30 株式会社豊田中央研究所 半導体装置の製造方法
JP2004022941A (ja) 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP5604892B2 (ja) 2010-02-10 2014-10-15 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
JP5569162B2 (ja) * 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2012069579A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 逆通電型の絶縁ゲート型バイポーラトランジスタ
JP5105385B1 (ja) 2011-03-31 2012-12-26 ネット株式会社 遊技機
WO2014109188A1 (ja) 2013-01-08 2014-07-17 三菱電機株式会社 電力用半導体装置
JP6139312B2 (ja) 2013-07-18 2017-05-31 株式会社東芝 半導体装置
JP2015072950A (ja) * 2013-10-01 2015-04-16 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430476A (ja) * 1990-05-25 1992-02-03 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US20140027814A1 (en) * 2011-01-17 2014-01-30 Infineon Technologies Austria Ag Power Device and a Reverse Conducting Power IGBT
CN104299985A (zh) * 2013-07-18 2015-01-21 株式会社东芝 半导体装置
CN104916670A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN106469751A (zh) * 2015-08-21 2017-03-01 瑞萨电子株式会社 半导体器件及其制作方法

Also Published As

Publication number Publication date
US20180083131A1 (en) 2018-03-22
US10892351B2 (en) 2021-01-12
CN107845677B (zh) 2021-08-10
JP6677615B2 (ja) 2020-04-08
JP2018049866A (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107845677A (zh) 半导体装置
CN105047712B (zh) 纵向型半导体装置及其制造方法
CN104916670B (zh) 半导体装置
CN103828058B (zh) 包括垂直半导体元件的半导体器件
CN103828060B (zh) 半导体器件
US7859082B2 (en) Lateral bipolar transistor and method of production
CN105226086B (zh) 绝缘栅双极晶体管器件、半导体器件和用于形成所述器件的方法
CN107293579A (zh) 一种具有低导通压降的超结igbt
CN107851666A (zh) 半导体装置
US20120313164A1 (en) Semiconductor devices
CN104518032B (zh) 半导体器件及其制造方法
CN107210322A (zh) 半导体装置
CN108417614A (zh) 半导体装置
CN105745758A (zh) 绝缘栅双极晶体管
CN105938851A (zh) 具有并联电阻器的高压器件
CN109216446A (zh) 半导体器件及其制造方法
CN106024872B (zh) 半导体装置以及半导体装置的制造方法
CN106206733A (zh) 半导体装置
CN110310990A (zh) 半导体装置
CN107833918A (zh) 半导体装置
CN106449750A (zh) 半导体装置
CN110164971A (zh) 半导体装置
CN106941114A (zh) 沟槽栅igbt
CN107204364A (zh) 半导体装置
CN109659359A (zh) 双极晶体管以及制造双极晶体管的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant