CN105118852B - 超结结构、超结mosfet及其制造方法 - Google Patents

超结结构、超结mosfet及其制造方法 Download PDF

Info

Publication number
CN105118852B
CN105118852B CN201510432762.3A CN201510432762A CN105118852B CN 105118852 B CN105118852 B CN 105118852B CN 201510432762 A CN201510432762 A CN 201510432762A CN 105118852 B CN105118852 B CN 105118852B
Authority
CN
China
Prior art keywords
type
type column
column
doping concentration
super
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510432762.3A
Other languages
English (en)
Other versions
CN105118852A (zh
Inventor
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shangyangtong Technology Co ltd
Original Assignee
Sanrise Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanrise Technology Co ltd filed Critical Sanrise Technology Co ltd
Priority to CN201510432762.3A priority Critical patent/CN105118852B/zh
Publication of CN105118852A publication Critical patent/CN105118852A/zh
Application granted granted Critical
Publication of CN105118852B publication Critical patent/CN105118852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种超结结构，电流流动区由交替排列的P型立柱和N型立柱组成，其P型立柱呈现非均匀的杂质分布，其N型立柱可以是均匀的也可以是非均匀的杂质分布。最终保证接近于N型重掺杂衬底的区域中，P型立柱中的P型杂质总量低于N型立柱中的N型杂质总量；接近于器件顶部区域中，P型立柱中的P型杂质总量高于N型立柱中的N型杂质总量；有一段准电荷平衡区，其P型立柱的杂质总量与N型立柱的杂质总量的差值的绝对值小于该段区间中N型立柱杂质总量的5%并包含一个完全电荷平衡的位置。本发明所述超结结构提高了器件的雪崩电流耐量及其稳定性，改善了器件击穿电压的一致性。本发明还公开了应用所述超结结构的MOS晶体管及其制造方法。

Description

超结结构、超结MOSFET及其制造方法
技术领域
本发明涉及一种功率半导体器件，特别是涉及一种超结半导体器件。
背景技术
超结(super junction)结构就是交替排列的N型立柱和P型立柱的结构。如果用超结结构来取代VDMOS(Vertical Double-diffused Metal-Oxide-Semiconductor，垂直双扩散MOS晶体管)器件中的N型漂移区，在导通状态下提供导通通路(只有N型立柱提供通路，P型立柱不提供)，在截止状态下承受反偏电压(PN立柱共同承受)，就形成了超结 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET，金属-氧化物半导体场效应晶体管)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。
超结结构中，N型立柱中的N型杂质分布、P型立柱中的P型杂质分布、以及交替排列的N型立柱中N型杂质分布和P型立柱中P型杂质分布的匹配，会影响超结半导体器件的特性，包括其反向击穿电压和雪崩电流耐量以及关断特性。
一般的超结半导体器件(如图1中的超结MOSFET)都采用使交替排列的N型立柱和P型立柱达到最佳电荷平衡的设计(如图2a)，以取得最大的反向击穿电压，但这样的条件下器件的雪崩电流耐量不够，而且在关断过程中时间太短，易于造成应用中的回路的震荡，造成应用系统的电磁干扰大甚至造成电路损坏。
为了改善电流处理能力，有一种做法是在超结结构中使P型立柱中的 P型掺杂浓度在垂直于硅片表面的方向上呈现一种不均匀的分布，而N型立柱中的N型掺杂浓度分布均匀(如图2c)；或者P型立柱中的P型掺杂浓度在垂直于硅片表面的方向上均匀分布，而N型立柱中的N型掺杂浓度不均匀分布(如图2d)；或者整个P柱的浓度和N柱的掺杂浓度都是均匀的，但P柱浓度高于N柱浓度(如图2b)。各种情况下对应的电场强度的分布如图3所示，在完全电荷平衡的情况下(2a)PN立柱中电场强度沿垂直于硅片表面方向是不变的，这时具有最大的击穿电压(同样的导通电阻)。其对应的电场强度的分布图如图3所示。
目前超结半导体器件中的超结结构的制造方法可以分为两大类。第一类是在一种掺杂类型的区域采用外延、光刻和离子注入工艺，每步形成交替排列的立柱的一部分，多步累加在一起得到需要厚度的立柱。第二类是在一种掺杂类型的外延上刻蚀沟槽，往沟槽中填充另一种掺杂类型的硅，一次性地形成另一种掺杂类型的立柱。
对于第一类工艺，类似于2b,2c,2d的结构是可能实现的(实际上由于每一段的立柱都是离子注入加上扩散形成，严格的线性变化不能实现)，但由于其需要多次光刻工艺，制造成本高，同时由不同次的离子注入经过扩散工艺后形成的相连的立柱，总会有一些部分附加的掺杂浓度的变化，造成电场强度沿垂直于硅片表面的方向上有波动，影响获得最佳的导通电阻和击穿电压的平衡。
对于第二类工艺，以NMOSFET为例，如希望通过外延制造工艺得到线性变化掺杂浓度分布的N型外延层，因为不能解决制造工艺的在线监测问题，不适宜进行大批量生产性。而通过沟槽填充形成P型立柱的过程中， P型硅的淀积是三维的，不能达到与上述图中类似的掺杂浓度分布。
CN102867842公开了一种超结器件，填充于沟槽中的所述P型硅的掺杂浓度在纵向方向上至少有两种值，各所述P型硅的底部区域的掺杂浓度为最佳电荷平衡的掺杂浓度的85％～115％，各所述P型硅的顶部区域的掺杂浓度为最佳电荷平衡的掺杂浓度的200％以上；所述P型硅的顶部区域的掺杂浓度的深度小于对应的所述沟槽的深度的一半。这一结构中，顶部区域的掺杂浓度过高，很大的降低了器件的击穿电压(在相同导通电阻的情况下)。
发明内容
本发明所要解决的技术问题是提供一种新型的超结结构，在保证器件的反向击穿电压的前提下，提高器件的雪崩电流耐量，改善击穿电压和雪崩电流耐量的一致性，并改善器件在关断过程中的反向恢复特性的软度。为此，本发明还要提供所述超结结构的制造方法。
为解决上述技术问题，本发明超结结构是在N型外延层中具有多根P 型立柱，每相邻的两根P型立柱之间的N型外延层作为一根N型立柱；这样在N型外延层中便形成了交替排列的多根P型立柱和N型立柱，即超结结构；
每根P型立柱在纵向上包括多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽，从上往下的第一段结构就在该凹槽内，也呈上宽下窄；
所述P型立柱的每一段中，P型杂质的掺杂浓度是均匀的，从上往下每一段中的掺杂浓度递减；
每根N型立柱中的掺杂浓度在纵向上可以是均匀的也可以是非均匀的，非均匀的掺杂浓度时下方的掺杂浓度大于等于上方的掺杂浓度；
在超结结构的顶部，P型立柱中P型杂质总量大于N型立柱中N型杂质总量。
在超结结构的底部，P型立柱中P型杂质总量小于N型立柱中N型杂质总量；
在超结结构中至少有一段准电荷平衡区，其P型立柱的杂质总量与N 型立柱的杂质总量的差值的绝对值小于该段区间中N型立柱杂质总量的 5％并包含一个完全电荷平衡的位置；
所述P型立柱的掺杂浓度在纵向和横向上均呈不均匀分布，例如可通过这样的结构来实现：所述P型立柱在纵向上包括多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽，从上往下的第一段结构就在该凹槽内，也呈上宽下窄；所述P型立柱的每一段中，P型杂质的掺杂浓度是均匀的，从上往下每一段中的掺杂浓度递减。
所述超结结构的制造方法包括如下步骤：
第1步，在N型外延层上淀积介质膜，利用光刻和刻蚀工艺在介质膜上开口，在N型外延层中刻蚀出多个沟槽，两个相邻的沟槽之间的N型外延层就作为N型立柱；
第2步，在沟槽中分多次填充P型硅，每次填充的P型硅的掺杂浓度递增，其中倒数第二次填充的P型硅在顶部具有一个向下的凹槽，该凹槽的剖面形状为上宽下窄；
最后一次填充的P型硅在所述倒数第二次填充的P型硅的顶部凹槽内；
每次填充的P型硅的掺杂浓度均匀的，从下到上填充的不同次的P 型硅的掺杂浓度是递增的，最初一次的掺杂浓度最低，最后一次的掺杂浓度最高；
第3步，去除位于介质膜表面和N型外延层上表面之上的P型硅，剩余的最后一次填充的P型硅作为P型立柱的最上一段结构，剩余的倒数第二次填充的P型硅作为P型立柱从上往下的第二段结构。
应用上述超结结构的一种超结MOSFET，其特征是，在N型重掺杂硅衬底之上为N型外延层，N型外延层中具有多根P型立柱；每相邻的两根P型立柱之间的N型外延层作为一根N型立柱；这样在N型外延层中便形成了交替排列的多根P型立柱和N型立柱，即超结结构；
所述N型外延层的掺杂浓度在纵向上可以是均匀的，也可以是不均匀的，不均匀时分为两段，底部一段的掺杂浓度高于上方一段的掺杂浓度；
所述P型立柱在纵向上包括多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽，从上往下的第一段结构就在该凹槽内，也呈上宽下窄；
所述P型立柱的每一段中，P型杂质的掺杂浓度是均匀的，从上往下每一段中的掺杂浓度递减；
每根N型立柱中，下方的掺杂浓度大于或等于上方的掺杂浓度；
与各P型立柱的顶端、及N型立柱的部分顶端相接触的是p阱，p阱的表面部分还具有N型重掺杂源区和P型重掺杂接触区；
在N型立柱和部分p阱之上的栅氧化层，栅氧化层之上具有多晶硅栅极；
栅氧化层和多晶硅栅极之上为介质层；
P型重掺杂接触区和N型重掺杂源区之上有接触孔；
在介质层和接触孔之上为表面金属层，从表面金属层引出源极；
从多晶硅栅极引出栅极；
在N型重掺杂硅衬底之下为背面金属层，从背面金属层引出漏极。
所述超结MOSFET的制造方法，其特征是，包括如下步骤：
第1步，在N型重掺杂硅衬底之上外延生长一层N型外延层；该N 型外延层中，下方的掺杂浓度总是大于等于上方的掺杂浓度；
第2步，在N型外延层上淀积第一介质膜，利用光刻和刻蚀工艺在介质膜上开口，在N型外延层中刻蚀出多个沟槽；两个相邻的沟槽之间的N 型外延层就作为N型立柱；
第3步，在沟槽中分多次填充P型硅，所填充的P型硅的掺杂浓度递增，其中倒数第二次填充的P型硅在顶部具有一个向下的凹槽，该凹槽的剖面形状为上宽下窄；最后一次填充的P型硅在所述倒数第二次填充的P 型硅的顶部凹槽内；
第4步，去除位于介质膜表面和N型外延层上表面之上的P型硅，剩余的最后一次填充的P型硅作为P型立柱的最上一段结构，剩余的倒数第二次填充的P型硅作为P型立柱从上往下的第二段结构；
第5步，在各所述P型立柱的顶部形成P阱，各所述P阱还延伸到部分所述N型立柱之上的N型外延层；
第6步，依次淀积栅介质层和多晶硅栅，采用光刻刻蚀工艺对所述多晶硅栅进行刻蚀，由所述栅介质层和刻蚀后的所述多晶硅栅组成所述超结平面栅MOSFET器件的栅极结构；所述多晶硅栅从顶部覆盖所述N型立柱和部分所述P阱、被所述多晶硅栅所垂直覆盖的所述P阱用于形成横向沟道；
第7步，在p阱的部分表面形成N型重掺杂源区；
第8步，在整个硅片正面淀积第二介质层；
第9步，在第二介质层中形成接触孔，接触孔下方为p阱和N型重掺杂源区；
第10步，在每个接触孔下方的p阱中形成P型重掺杂接触区；
第11步，在整个硅片淀积一层表面金属，并通过光刻刻蚀形成器件和源极和栅极；
第12步，将N型重掺杂硅衬底从背面减薄，并在N型重掺杂硅衬底的背面淀积一层背面金属，引出作为漏极。
将上述各结构的掺杂类型相反，本发明超结结构和超结MOSFET结构仍成立。
本发明的超结结构具有这样的特点，P型立柱呈现非均匀的杂质分布方式。其中N型立柱的杂质分布在纵向上可是是均匀的也可以是不均匀的，P型立柱的杂质分布在纵向和横向上都采用两种或更多的掺杂浓度。最终保证接近于N型重掺杂衬底区域(超结结构的底部)中，P型立柱中的P型杂质总量低于N型立柱中的N型杂质总量；接近于器件顶部区域(超结结构的顶部)中，P型立柱中的P型杂质总量高于N型立柱中的N型杂质总量。在超结结构中至少有一段准电荷平衡区其P型立柱的杂质总量与 N型立柱的杂质总量的差值的绝对值小于该段区间中N型立柱杂质总量的 5％并包含一个完全电荷平衡的位置；
由于器件顶部区域中，P型杂质总量高于N型杂质总量，提高了器件在感性负载下关断过程中的雪崩电流耐量。
由于接近于N型重掺杂衬底区域(超结结构的底部)中，P型立柱中的P型杂质总量低于N型立柱中的N型杂质总量，在改善器件雪崩电流耐量的同时，改善器件在关断过程中电压和电流变化的速度，使器件关断时反向恢复特性变得比较软，从而改善了器件的开关性能，减少应用过程中的由于电流和电压变化过快造成的电磁干扰甚至电路损坏。同时该区域较多的N型杂质总量能降低器件的导通电阻。
由于超结结构至少有一段准电荷平衡区，其P型立柱的杂质总量与N 型立柱的杂质总量的差值的绝对值小于该段区间中N型立柱杂质总量的 5％并包含一个完全电荷平衡的位置；保证了器件的击穿发生在该段的位置中，从而改善器件的击穿电压和器件雪崩电流耐量的一致性，提高了器件的稳定性。
所述超结结构的制造方法还具有工艺周期短，生产成本低的优点。
附图说明
图1是已有技术超结MOSFET的一个剖面图例；
图2a～图2d是已有技术超结结构的掺杂浓度分布图；
图3是图2a～图2d情况下超结区域电场强度的分布图；
图4a-图4c是本发明的超结MOSFET和超结结构的结构图；
图5a-图5c是图4a-图4c对应的超结结构的杂质分布和电场强度分布图
图6a-图6d是本发明超结结构的各种改进形式。
图7a-图7e是本发明超结结构制造过程的示意图。
图中附图标记说明：
1为N型重掺杂硅衬底；2t为过渡区；2为N型外延层；2’为N型立柱；2a为下N型立柱，2b为上N型立柱；3为沟槽；4为P型立柱；4a 为基础P型立柱；4b为附加P型立柱；5为栅氧化层；6为多晶硅栅；7 为p阱；8为N型重掺杂源区；9、9a为介质层；10为接触孔；11为P 型重掺杂接触区；12为表面金属层；13为背面金属层；21为源极；22 为栅极；23为漏极。
具体实施方式
请参阅图4a，这是本发明超结结构的一个具体实施例，为一个应用了该超结结构的超结MOSFET(此处为NMOSFET)。在N型重掺杂硅衬底1 之上为N型外延层2，由于掺杂浓度的差异在重掺杂硅衬底1与均匀浓度外延层2之间有一个过渡区2t，N型外延层2中具有多根P型立柱4。每相邻的两根P型立柱4之间的N型外延层2可视为一根N型立柱2’。这样在N型外延层2中便形成了交替排列的多根P型立柱4和N型立柱2’，即超结结构，这里的超结结构指图4a中p阱7之下AA’到沟槽底BB’之间的区域，如图4b所示。
由于图4a展示的是硅片的剖面图，因而P型立柱4和N型立柱2’都呈现为矩形。就立体而言，一种实现方式是P型立柱4和N型立柱2’在剖面为矩形的基础上沿垂直纸面方向延展较长的长度，大致像一堵墙；另一种实现方式是P型立柱4和N型立柱2’在剖面为矩形的基础上沿垂直纸面方向仅延展较短的长度，大致像一根柱。在墙的实现方式中，其总体形状大致为长方体，但在边缘处可能有倒角结构、圆弧结构等。在柱的实现方式中，其水平横截面形状可以是长方形、正方形、六边形、八边形等多边形。
以P型立柱4和N型立柱2’在剖面为矩形的基础上沿垂直于纸面方向延展较长长度的情况为例，图4a可代表该长条中除了两个端头之外的位置的截面图：每根P型立柱4包括两个部分，一个是基础P型立柱4a，另一个是附加P型立柱4b。所述P型立柱4的高度为h1+h2’，图示中基础P型立柱4a的高度也为h1+h2’，顶部具有一个向下的凹槽(图4b中 A2’A3’C3’C2’)，该凹槽为上宽下窄的剖面形状。该凹槽底部 C2’C3’距离P型立柱4的底部的距离为h1，例如为5～30μm。所述附加P型立柱4b在所述基础P型立柱4a的顶部凹槽内并将其完全填充，因而也呈现为上宽下窄的剖面形状，其高度为h2’，例如为10～35μm。基础P型立柱4a和附加P型立柱4b的整体呈现为矩形的剖面形状,总高度为40微米。
所述基础P型立柱4a和所述附加P型立柱4b可以有多种实现方式，如图4c所述上宽下窄的形状从左到右可以为V字形、梯形、漏斗形等。图4a是一个该凹槽是梯形的示例。
每根N型立柱2’中的掺杂浓度可以是均匀的也可以是不均匀的，其下方的掺杂浓度总是大于或等于上方的掺杂浓度，因而底部掺杂浓度最大，顶部掺杂浓度最小。每根P型立柱4中，基础P型立柱4a的掺杂浓度是均匀的，附加P型立柱4b的掺杂浓度也是均匀的，基础P型立柱4a 的掺杂浓度总是小于附加P型结构4b的掺杂浓度。在立柱底部(靠近N 型重掺杂硅衬底1的区域)，P型立柱4中P型杂质总量小于N型立柱2’中N型杂质总量。在立柱顶部，P型立柱4中P型杂质总量大于N型立柱 2’中N型杂质总量。至少有一段准电荷平衡区，其P型立柱的杂质总量与N型立柱的杂质总量的差值的绝对值小于该段区间中N型立柱杂质总量的5％并包含一个完全电荷平衡的位置；
所述杂质总量的计算是在一个PN立柱(图4a，图4b中四边形EFGH) 中，以平行于B1B4线的一个水平线(位置)上进行计算，P型杂质总量等于P型掺杂浓度与对应的P型杂质所占宽度的积(同一水平线上有多种 P型掺杂浓度分布的，就是多个对应的积的和)，N型杂质总量等于N型掺杂浓度与对应的N型杂质所占宽度的积。
一种优选的实施方式是：所述准电荷平衡区的纵向厚度大于等于所述超结结构的纵向厚度的1/4，使得器件的击穿电压，雪崩电流耐量随工艺参数的变化最小；
一种优选的实施方式是：每根P型立柱在纵向上包括两段，从下往上分别称作基础P型立柱和附加P型立柱，所述基础P型立柱的底部与顶部凹槽的底部之间的距离为0到0.75倍所述超结结构的纵向厚度，所述附加P型立柱将基础P型立柱的顶部凹槽填充满，增加掺杂浓度的可调整性。
一种优选的实施方式是：P型立柱基础4a的掺杂浓度小于完全电荷平衡的P型立柱的均匀掺杂浓度，P型立柱附加结构4b的掺杂浓度大于完全电荷平衡的P型立柱的均匀掺杂浓度。所述完全电荷平衡的P型立柱的均匀掺杂浓度是指，当P型立柱均匀掺杂，使P型立柱中的P型杂质总量等于N型立柱中的N型杂质总量时，P型立柱中的掺杂浓度。
一种优选的实施方式是：P型立柱基础4a的掺杂浓度为0.85～0.97 倍完全电荷平衡的P型立柱的均匀掺杂浓度，P型立柱附加结构4b的掺杂浓度为1.05～1.3倍完全电荷平衡的P型立柱的均匀掺杂浓度，进一步保证器件性能的一致性和可制造性。
除上述新型的超结结构外，图4a中还包括一些常规的VDMOS器件结构。例如与各N型立柱2’和部分p阱7的顶端相接触的是碗状的栅氧化层5，其中包围有多晶硅栅极6。与各P型立柱4的顶端、及N型立柱2’的部分顶端相接触的是p阱7，p阱7的表面部分还具有N型重掺杂源区 8和P型重掺杂接触区11。栅氧化层5和多晶硅栅极6之上为介质层9。 P型重掺杂接触区11和N型重掺杂源区8之上为接触孔10。在介质层9 和接触孔10之上为表面金属层12。从表面金属层12引出源极21。从多晶硅栅6引出栅极22。在N型重掺杂硅衬底1之下为背面金属层13。从背面金属层13引出漏极23。这样便构成了一个完整的超结MOSFET。
显然，将图4a中各结构的掺杂类型(N型、P型)互换，也是可行的 (成为一个PMOSFET)。
本发明的重点在于提供一种新的超结结构，图4a仅展示了将其应用于超结MOSFET的实施例，这种新的超结结构显然也适用于其他超结半导体器件，例如IGBT(Insulated-gate bipolar transistor，绝缘栅双极晶体管)、二极管等。
下面将进一步介绍本发明超结结构的掺杂浓度和结构的一个示例及其优点，如图4a：所示的超结MOSFET，其反向击穿电压为600V，N型重掺杂硅衬底1的电阻率为0.001～0.003Ω·cm(欧姆·厘米)，N型外延 2的厚度为50μm，p阱7的纵向厚度为3μm,超结PN立柱的纵向厚度 (A1B1)为40μm，PN立柱之下的N型外延层(包括过渡区2t)的厚度为7μm；PN立柱的一个重复单元(四边形EFGH)如图4b所示：图中P 型立柱宽度为4μm，N型立柱宽度为5μm；基础P型立柱为多边形 A2A2’C2’C3’A3’B3B2，其P型掺杂浓度为Pa；附加P型立柱 A2’A3’C3’C2’为梯形,图4b中的几何尺寸分别为:B1B2＝2.5μm； B3B4＝2.5μm；B2B3＝4μm,A1B1＝40μm,h1＝B1C1＝15μm,h2’＝A1C1＝25μm, C2C2’＝C3’C3＝1.5μm；C2’C3’＝1μm,A2A2’＝A3’A3＝0.5μm；A2’A3’＝3μm
N型立柱2’均匀掺杂，掺杂浓度为Cn0＝3×1015atoms/cm3；这样完全电荷平衡的P型立柱的均匀掺杂浓度Cp0＝3.75×1015atoms/cm3。
第一个方案中,基础P型立柱4a的掺杂浓度为Cpa＝3.4× 1015atoms/cm3(0.907Cp0),附加P型立柱4b的掺杂浓度为Cpb＝4.5× 1015atoms/cm3(1.2Cp0),此时底部线B1B4处P型杂质总量小于N型杂质总量，两者之差的绝对值是N型杂质总量的9.3％。
顶部线A1A4P型杂质总量多于N型杂质总量，两者之差的绝对值是 N型杂质总量的12.67％。附加P型立柱底部的C1C4线位置P型杂质总量小于N型杂质总量，两者之差的绝对值是N型杂质总量的2％。与附加P 型立柱底部距离T0＝0.28μm处的oo’线处P型杂质总量等于N型杂质总量。与附加P型立柱底部距离T+5＝11.4μm处的D1D4线处P型杂质总量多于N型杂质总量，两者之差的绝对值是N型杂质总量的5％；在C1C4线位置(P少于N，两者之差的绝对值是N型杂质总量的2％)与B1B4线(P 少于N，两者之差的绝对值是N型杂质总量的9.3％)之间，一定有一个位置E1E4处，其P型杂质总量少于N型杂质总量，两者之差的绝对值是N 型杂质总量的5％；这样在E1E4到D1D4之间的区域(这里厚度大于11.4 μm),P型杂质总量和N型杂质总量之间的关系从P型杂质总量小于N型杂质总量(差-5％)到P型杂质总量多于N型杂质(差+5％)，而且包含一个P型杂质总量等于N型杂质的位置(oo’)，该区域被称为准电荷平衡区。在截止状态下电场强度的分布最高的电场强度发生在oo’的位置，击穿发生在该线的周围。上面定量计算中不考虑在P型硅工艺完成之后的热过程造成的扩散对掺杂浓度分布的影响，在定性分析中涉及到，下面的计算和分析也是如此。
结合图4a和图4b,这种结构超结MOSFET在截止状态下的电场强度示意图如图5a所示(2t过渡区在此没有特别在图示中表示)，从p阱到外延底部区域，在超结结构的上部(AA’到oo’)，P型杂质总量大于N型杂质总量，其差值的绝对值逐步缩小，因此该区域的电场强度逐步增加，但增大的斜率不断减小(图5a中以两个不同的斜率示意，实际上是不断减小的)，在超结结构的下部(图4a中oo’到BB’)，P型杂质总量小于 N型杂质总量，电场强度逐步减小，减小的斜率随差异量的绝对值的增大而增大；从图5a中看到，在oo’位置，是电场强度最大的位置，在其周围有一个区域(该例中宽度大于11.4μm)，电场强度的变化幅度不大，因此击穿一定发生在该区域之中。
这样，在器件在感性负载电路中从导通状态被关断时，感性负载上通过的电流不能马上变成0，需要一个逐步变化的过程，但此时由于器件的导通沟道被关断，电流只能通过PN立柱区域产生，通过源极接触孔引出，这样的大电流需要通过器件PN立柱区域发生雪崩击穿提供，对应于图5a 的电场强度分布，这时雪崩击穿一定发生在oo’区域周围，这样发生在整个PN立柱的中间部位，能提高该器件雪崩电流耐量的一致性和稳定性 (器件制造工艺中发生一定漂移时，该雪崩击穿的发生位置还是在整个 PN立柱的中间区域，只是位置有部分位移)。而且，雪崩击穿发生后，产生的电子空穴对在横向电场作用下，空穴通过P立柱区域往器件顶部流动 (0电位在源极)，中和了上部区域中多余的负电荷(上部区域P型杂质总量多于N型杂质总量，截止状态下，固定负电荷多于固定正电荷)，提高了器件的击穿电压，而电子通过N立柱区域往器件底部流动(正电位在漏极)，中和了下部区域中多余的正电荷(下部区域P型杂质总量少于N 型杂质总量，截止状态下，固定正电荷多于固定负电荷)，同样提高了器件的击穿电压，因此这种结构很好的提高了器件的雪崩电流耐量，改善了器件的可靠性。
在这一结构和工艺条件下，如果假设由于P型立柱的浓度都发生约 -5％的变化，即,基础P型立柱4a的掺杂浓度为Cpa＝3.26×1015atoms/cm3 (0.87Cp0),附加P型立柱4b的掺杂浓度为Cpb＝4.225×1015atoms/cm3 (1.13Cp0),此时底部线B1B4P型杂质总量小于N型杂质总量，两者之差的绝对值是N型杂质总量的13％。
顶部线A1A4P型杂质总量多于N型杂质总量，两者之差的绝对值是 N型杂质总量的6.2％。附加P型立柱底部的C1C4P型杂质总量小于N型杂质总量，两者之差的绝对值是N型杂质总量的6.6％。与附加P型立柱底部距离T0＝11μm处的oo’线处P型杂质总量等于N型杂质总量。与附加P型立柱底部距离T+5＝18.8μm处的D1D4线处P型杂质总量多于N型杂质总量，两者之差的绝对值是N型杂质总量的5％；与附加P型立柱底部距离T-5＝3.17μm处的E1E4线处P型杂质总量少于N型杂质总量，两者之差的绝对值是N型杂质总量的5％；这样在E1E4到D1D4之间的区域 (这里厚度为15.63μm),P型杂质总量和N型杂质总量之间的关系从P 型杂质总量小于N型杂质总量(差-5％)到P型杂质总量多于N型杂质(差 +5％)，而且包含一个P型杂质总量等于N型杂质的位置(oo’),也就是准电荷平衡区厚度为15.63μm。最高的电场强度发生在oo’的位置，击穿发生在该线的周围。电场强度的分布如图5b所示。
如果由于P型立柱的浓度都发生+5％的增加，即基础P型立柱4a的掺杂浓度为Cpa＝3.57×1015atoms/cm3(0.95Cp0),附加P型立柱4b的掺杂浓度为Cpb＝4.725×1015atoms/cm3(1.26Cp0),那么此时底部线B1B4P型杂质总量小于N型杂质总量，两者之差的绝对值是N型杂质总量的4.8％。顶部线A1A4P型杂质总量多于N型杂质总量，两者之差的绝对值是N型杂质总量的18.3％。附加P型立柱底部的C1C4P型杂质总量大于N型杂质总量，两者之差的绝对值是N型杂质总量的2.9％。在C1C4线与B1B4 之间一定有一个位置线(oo’)P型杂质总量等于N型杂质总量；与附加 P型立柱底部距离T+5＝3.5μm处的D1D4线处P型杂质总量多于N型杂质总量，两者之差的绝对值是N型杂质总量的5％；这里从B1B4线到D1D4 线，P型杂质总量和N型杂质总量之间的关系从P型杂质总量小于N型杂质总量(差-4.8％)到P型杂质总量多于N型杂质(差+5％)，整个厚度为 18.5μm,而且包含一个P型杂质总量等于N型杂质的位置(oo’)，即准电荷平衡区的厚度等于18.5μm。最高的电场强度发生在oo’的位置，击穿发生在该线的周围。
从上面的分析看大，在P型掺杂浓度在一定范围内变化时，都有一个一定厚度的准电荷平衡区(上述例中该区域厚度都大于10μm，即大于PN 立柱的厚度的1/4),P型杂质总量和N型杂质总量变化从P型杂质总量多于N型杂质总量5％到P型杂质总量少于N型杂质总量约5％，并且包含一个位置P型杂质总量等于N型杂质总量，该区域内电场强度变化不大，电场强度的峰值在P型杂质总量等于N型杂质总量的位置，都保证在PN立柱的中间区域(不在顶部A1A4，也不在底部B1B4)，这样改善了器件击穿电压的一致性，同时提高了器件雪崩电流耐量的一致性。
当器件的N型掺杂浓度变化时，同样的结论是可以推断得到的。
对实施例一的进一步的改进是，基础P型立柱的凹底与PN立柱的底部距离很小，例如该距离等于0，如图6a所示，这样提高了器件的PN立柱结构调整的弹性，进一步改善器件的稳定性。
对实施例一的进一步的改进是，构成PN立柱中N立柱部分的N型外延的掺杂浓度是变化的，例如采用两种不同的掺杂浓度，如图6b所示： 2a部分的掺杂浓度高于2b部分的掺杂浓度，这样可以更易于得到底部PN 立柱中P型杂质总量小于N型杂质总量，顶部区域中P型杂质总量大于N 型杂质总量，提高器件的可制造性。并且由于底部N外延的掺杂浓度高于顶部的N型外延的掺杂浓度，可以进一步改善器件的反向恢复特性(在截止状态下，该底部区域的N型外延中的载流子没有被完全耗尽，有更多的载流子残留，这样在反向恢复过程中需要抽走的载流子量增大，需要更长的恢复时间抽取这些载流子，因此反向恢复的时间变长，恢复特性变得更软，使器件更好应用)。
对如图6b所示实施方案的进一步的改进是，基础P型立柱的凹底与 PN立柱的底部距离很小，例如该距离等于0，如图6c所示，这样进一步提高了器件的PN立柱结构调整的弹性，进一步改善器件的稳定性。
对如图6c所示实施方案的进一步的改进是，P型立柱分为三段，如图6d所示：由4a，4b和4c组成P型立柱，4a部分的掺杂浓度小于4b 部分掺杂浓度，4b部分的掺杂浓度小于4c部分掺杂浓度，这样进一步提高了器件的PN立柱结构调整的弹性，进一步改善器件的稳定性。
对实施例一的进一步的改进是，所述基础P型立柱的掺杂浓度为 0.85～0.97倍完全电荷平衡的P型立柱的均匀掺杂浓度，所述附加P型立柱的掺杂浓度为1.05～1.3倍完全电荷平衡的P型立柱的均匀掺杂浓度。这样进一步保证期间的击穿电压与完全电荷平衡时的差异量不大，并改善器件击穿电压的一致性，改善器件雪崩电流耐量及其一致性。
下面将介绍本发明超结结构的制造方法，仍以图4a中具有该超结结构的超结MOSFET中超结结构为例，包括如下步骤：
第1步，在N型外延层上淀积介质膜9a，利用光刻和刻蚀工艺在介质膜上开口(如图7a)，在N型外延层中刻蚀出多个沟槽3，两个相邻的沟槽之间的N型外延层就作为N型立柱(如图7b)；
第2步，在沟槽中分多次填充P型硅，每次填充的P型硅的掺杂浓度递增，其中倒数第二次填充的P型硅在顶部具有一个向下的凹槽，该凹槽的剖面形状为上宽下窄；
最后一次填充的P型硅在所述倒数第二次填充的P型硅的顶部凹槽内, 如图7c所示；
第3步，去除位于介质膜表面和N型外延层上表面之上的P型硅，剩余的最后一次填充的P型硅作为P型立柱的最上一段结构，剩余的倒数第二次填充的P型硅作为P型立柱从上往下的第二段结构，如图7d。
下面将介绍应用本发明超结结构的超结MOSFET的制造方法，以图4a 为例，所述的超结MOSFET的制造方法，包括如下步骤：
第1步，在N型重掺杂硅衬底之上外延生长一层N型外延层，厚度为 50μm,掺杂浓度为3×1015atoms/cm3.
第2步，在N型外延层上淀积第一介质膜，第一介质膜可以是氧化硅膜和氮化硅膜的组合，也可以是氧化膜膜，利用光刻和刻蚀工艺在介质膜上开口，在N型外延层中刻蚀出多个沟槽3，用来制作P型立柱4；两个相邻的沟,3之间的N型外延层2就作为N型立柱2’；N型立柱2’的宽度例如为5μm,沟槽3的宽度例如为4μm。如图7a和图7b所示
第3步，在沟槽中分多次填充P型硅，所填充的P型硅的掺杂浓度递增，其中倒数第二次填充的P型硅在顶部具有一个向下的凹槽，该凹槽的剖面形状为上宽下窄；最后一次填充的P型硅在所述倒数第二次填充的P 型硅的顶部凹槽内；如图7c所示，4a部分的掺杂浓度为3.4×1015atoms/cm3,4b部分的掺杂浓度为4.5×1015atoms/cm3.图中的其他尺寸与实施例一中的数据一致。
第4步，去除位于介质膜表面和N型外延层上表面之上的P型硅，剩余的最后一次填充的P型硅作为P型立柱的最上一段结构，剩余的倒数第二次填充的P型硅作为P型立柱从上往下的第二段结构，如图7d所示
第5步，在各所述P型立柱的顶部形成P阱7，各所述P阱还延伸到部分所述N型立柱之上的N型外延层；p阱7的P型杂质掺杂浓度例如为1×1017～6×1017atoms/cm3(原子每立方厘米)。
第6步，依次淀积栅介质层和多晶硅栅，栅介质膜为氧化硅，厚度 1000-1200埃，多晶硅是在位掺杂的，厚度约4000～6000埃，采用光刻刻蚀工艺对所述多晶硅栅进行刻蚀，由所述栅介质层和刻蚀后的所述多晶硅栅组成所述超结平面栅MOSFET器件的栅极结构；所述多晶硅栅从顶部覆盖所述N型立柱和部分所述P阱、被所述多晶硅栅所垂直覆盖的所述P 阱用于形成横向沟道；
第7步，在p阱的部分表面形成N型重掺杂源区；N型杂质掺杂浓度大于1×1020atoms/cm3。
第8步，在整个硅片正面淀积第二介质层；介质膜厚度在7000～16000 埃
第9步，在第二介质层中形成接触孔，接触孔下方为p阱和N型重掺杂源区；
第10步，在每个接触孔下方的p阱中形成P型重掺杂接触区11；P 型重掺杂接触区11中的P型杂质掺杂浓度例如大于1×1018atoms/cm3。
第11步，在整个硅片淀积一层表面金属，通过光刻刻蚀形成器件的源极和栅极；该表面金属层12的厚度例如为
第12步，将N型重掺杂硅衬底从背面减薄，并在N型重掺杂硅衬底的背面淀积一层背面金属，引出作为漏极。
上述超结MOSFET的制造方法的进一步的改进是，将11步之前，在接触孔注入完成之后，直接进行金属淀积，之后进行回刻或化学机械研磨形成接触孔金属填充。
上面所示的超结结构中，P型立柱4从上到下只分为两段或三段。在其他实施例中，P型立柱4在纵向上可以分为更多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽(可为图4c所示的多种形式)，从上往下的第一段结构就在该凹槽内，也呈上宽下窄。至于从上到下的第三段往下的各段结构，其上表面可以是水平的，也可以具有凹槽，不作限制；其下表面总是配合其下方结构——如果其下方结构为水平，则下表面为水平；如果其下方结构具有凹槽，则下表面填充该凹槽。所述P型立柱的每一段中，P型杂质的掺杂浓度是均匀的，但从上往下每一段结构的掺杂浓度递减。
上述的超结结构的制造方法中，只是以P型立柱4分为两段为例。当 P型立柱4分为多段时，将上述超结制造方法第2步改为：在沟槽中分多次填充P型硅，每次填充的P型硅的掺杂浓度递增，其中倒数第二次填充的P型硅在顶部具有一个向下的凹槽，该凹槽的剖面形状为上宽下窄；最后一次填充的P型硅在所述倒数第二次填充的P型硅的顶部凹槽内。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种超结结构，其特征是，在N型外延层中具有多根P型立柱，每相邻的两根P型立柱之间的N型外延层作为一根N型立柱；这样在N型外延层中便形成了交替排列的P型立柱和N型立柱，即超结结构；
各所述P型立柱由填充于沟槽中P型硅组成，每根P型立柱在纵向上包括多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽，从上往下的第一段结构就在该凹槽内，也呈上宽下窄；
所述P型立柱的每一段中，P型杂质的掺杂浓度是均匀的，从上往下每一段中的掺杂浓度递减；
每根N型立柱中的掺杂浓度在纵向上是均匀的或者是非均匀的，非均匀的掺杂浓度时下方的掺杂浓度大于等于上方的掺杂浓度；
在超结结构的顶部，P型立柱中P型杂质总量大于N型立柱中N型杂质总量；
在超结结构的底部，P型立柱中P型杂质总量小于N型立柱中N型杂质总量；
每根P型立柱在纵向上包括两段，从下往上分别称作基础P型立柱和附加P型立柱，所述附加P型立柱将基础P型立柱的顶部凹槽填充满；
所述附加P型立柱的掺杂浓度为1.05～1.3倍完全电荷平衡的P型立柱的均匀掺杂浓度；所述完全电荷平衡的P型立柱的均匀掺杂浓度是指，当P型立柱均匀掺杂，使P型立柱中的P型杂质总量等于N型立柱中的N型杂质总量时，P型立柱中的掺杂浓度；
所述P型立柱的底部与所述凹槽的底部之间的距离为0到0.75倍所述超结结构的纵向厚度；
在超结结构中至少有一段准电荷平衡区，其P型立柱的杂质总量与N型立柱的杂质总量的差值的绝对值小于该段准电荷平衡区中N型立柱杂质总量的5%并包含一个完全电荷平衡的位置；
所述准电荷平衡区的顶部位置位于所述附加P型立柱的纵向深度范围内，且在所述P型立柱或所述N型立柱的掺杂浓度的小于等于5%的工艺波动范围内，使所述准电荷平衡区的顶部位置保持在所述附加P型立柱的纵向深度范围内。
2.根据权利要求1所述的超结结构，其特征是，所述准电荷平衡区的纵向厚度大于等于所述超结结构的纵向厚度的1/4。
3.根据权利要求1所述的超结结构，其特征是，所述基础P型立柱的掺杂浓度小于完全电荷平衡的P型立柱的均匀掺杂浓度，所述附加P型立柱的掺杂浓度大于完全电荷平衡的P型立柱的均匀掺杂浓度。
4.根据权利要求1所述的超结结构，其特征是，所述基础P型立柱的掺杂浓度为0.85~0.97倍完全电荷平衡的P型立柱的均匀掺杂浓度。
5.根据权利要求1所述的超结结构，其特征是，每根N型立柱中的掺杂浓度在纵向上分为两段，底部一段的掺杂浓度高于上方一段的掺杂浓度。
6.一种超结MOSFET，其特征是，在N型重掺杂硅衬底之上为N型外延层，N型外延层中具有多根P型立柱；每相邻的两根P型立柱之间的N型外延层作为一根N型立柱；这样在N型外延层中便形成了交替排列的多根P型立柱和N型立柱，即超结结构；
所述N型外延层的掺杂浓度在纵向上是均匀的或者是不均匀的，不均匀时分为两段，底部一段的掺杂浓度高于上方一段的掺杂浓度；
各所述P型立柱由填充于沟槽中P型硅组成，所述P型立柱在纵向上包括多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽，从上往下的第一段结构就在该凹槽内，也呈上宽下窄；
所述P型立柱的每一段中，P型杂质的掺杂浓度是均匀的，从上往下每一段中的掺杂浓度递减；
每根N型立柱中，下方的掺杂浓度大于或等于上方的掺杂浓度；
与各P型立柱的顶端、及N型立柱的部分顶端相接触的是p阱，p阱的表面部分还具有N型重掺杂源区和P型重掺杂接触区；
在N型立柱和部分p阱之上的栅氧化层，栅氧化层之上具有多晶硅栅极；
栅氧化层和多晶硅栅极之上为介质层；
P型重掺杂接触区和N型重掺杂源区之具有接触孔；
在介质层和接触孔之上为表面金属层，从表面金属层引出源极；
从多晶硅栅极引出栅极；
在N型重掺杂硅衬底之下为背面金属层，从背面金属层引出漏极；
所述超结结构并具有下面的特征，在超结结构的顶部，P型立柱中P型杂质总量大于N型立柱中N型杂质总量；在超结结构的底部，P型立柱中P型杂质总量小于N型立柱中N型杂质总量；在超结结构中至少有一段准电荷平衡区，其P型立柱的杂质总量与N型立柱的杂质总量的差值的绝对值小于该段准电荷平衡区中N型立柱杂质总量的5%并包含一个完全电荷平衡的位置；
每根P型立柱在纵向上包括两段，从下往上分别称作基础P型立柱和附加P型立柱，所述附加P型立柱将基础P型立柱的顶部凹槽填充满；
所述附加P型立柱的掺杂浓度为1.05～1.3倍完全电荷平衡的P型立柱的均匀掺杂浓度；所述完全电荷平衡的P型立柱的均匀掺杂浓度是指，当P型立柱均匀掺杂，使P型立柱中的P型杂质总量等于N型立柱中的N型杂质总量时，P型立柱中的掺杂浓度；
所述P型立柱的底部与所述凹槽的底部之间的距离为0到0.75倍所述超结结构的纵向厚度；
所述准电荷平衡区的顶部位置位于所述附加P型立柱的纵向深度范围内，且在所述P型立柱或所述N型立柱的掺杂浓度的小于等于5%的工艺波动范围内，使所述准电荷平衡区的顶部位置保持在所述附加P型立柱的纵向深度范围内。
7.如权利要求1所述的超结结构的制造方法，其特征是，包括如下步骤：
第1步，在N型外延层上淀积介质膜，利用光刻和刻蚀工艺在介质膜上开口，在N型外延层中刻蚀出多个沟槽，两个相邻的沟槽之间的N型外延层就作为N型立柱；
第2步，在沟槽中分多次填充P型硅，每次填充的P型硅的掺杂浓度递增，其中倒数第二次填充的P型硅在顶部具有一个向下的凹槽，该凹槽的剖面形状为上宽下窄；
最后一次填充的P型硅在所述倒数第二次填充的P型硅的顶部凹槽内；
第3步，去除位于介质膜表面和N型外延层上表面之上的P型硅，剩余的最后一次填充的P型硅作为P型立柱的最上一段结构，剩余的倒数第二次填充的P型硅作为P型立柱从上往下的第二段结构。
8.如权利要求6所述的超结MOSFET的制造方法，其特征是，包括如下步骤：
第1步，在N型重掺杂硅衬底之上外延生长一层N型外延层；该N型外延层中，下方的掺杂浓度总是大于等于上方的掺杂浓度；
第2步，在N型外延层上淀积第一介质膜，利用光刻和刻蚀工艺在介质膜上开口，在N型外延层中刻蚀出多个沟槽；两个相邻的沟槽之间的N型外延层就作为N型立柱；
第3步，在沟槽中分多次填充P型硅，所填充的P型硅的掺杂浓度递增，其中倒数第二次填充的P型硅在顶部具有一个向下的凹槽，该凹槽的剖面形状为上宽下窄；最后一次填充的P型硅在所述倒数第二次填充的P型硅的顶部凹槽内；
第4步，去除位于介质膜表面和N型外延层上表面之上的P型硅，剩余的最后一次填充的P型硅作为P型立柱的最上一段结构，剩余的倒数第二次填充的P型硅作为P型立柱从上往下的第二段结构；
第5步，在各所述P型立柱的顶部形成P阱，各所述P阱还延伸到部分所述N型立柱之上的N型外延层；
第6步，依次淀积栅介质层和多晶硅栅，采用光刻刻蚀工艺对所述多晶硅栅进行刻蚀，由所述栅介质层和刻蚀后的所述多晶硅栅组成所述超结平面栅MOSFET器件的栅极结构；所述多晶硅栅从顶部覆盖所述N型立柱和部分所述P阱、被所述多晶硅栅所垂直覆盖的所述P阱用于形成横向沟道；
第7步，在p阱的部分表面形成N型重掺杂源区；
第8步，在整个硅片正面淀积第二介质层；
第9步，在第二介质层中形成接触孔，接触孔下方为p阱和N型重掺杂源区；
第10步，在每个接触孔下方的p阱中形成P型重掺杂接触区；
第11步，在整个硅片淀积一层表面金属，并通过光刻刻蚀形成器件和源极和栅极；
第12步，将N型重掺杂硅衬底从背面减薄，并在N型重掺杂硅衬底的背面淀积一层背面金属，引出作为漏极。
CN201510432762.3A 2015-07-22 2015-07-22 超结结构、超结mosfet及其制造方法 Active CN105118852B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510432762.3A CN105118852B (zh) 2015-07-22 2015-07-22 超结结构、超结mosfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510432762.3A CN105118852B (zh) 2015-07-22 2015-07-22 超结结构、超结mosfet及其制造方法

Publications (2)

Publication Number Publication Date
CN105118852A CN105118852A (zh) 2015-12-02
CN105118852B true CN105118852B (zh) 2018-07-06

Family

ID=54666802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510432762.3A Active CN105118852B (zh) 2015-07-22 2015-07-22 超结结构、超结mosfet及其制造方法

Country Status (1)

Country Link
CN (1) CN105118852B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075264B2 (en) * 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
CN105957896B (zh) * 2016-06-24 2019-02-05 上海华虹宏力半导体制造有限公司 超结功率器件及其制造方法
JP6649197B2 (ja) * 2016-07-14 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109461767B (zh) * 2018-10-25 2022-03-29 深圳市金鑫城纸品有限公司 一种超结结构的制作方法
CN111341828B (zh) * 2018-12-18 2022-07-12 深圳尚阳通科技有限公司 超结结构及其制造方法
CN110212018B (zh) * 2019-05-20 2022-08-16 上海华虹宏力半导体制造有限公司 超结结构及超结器件
CN111293177A (zh) * 2020-02-28 2020-06-16 电子科技大学 一种功率半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867842A (zh) * 2011-07-05 2013-01-09 上海华虹Nec电子有限公司 超级结器件及制造方法
CN103035677A (zh) * 2011-09-30 2013-04-10 上海华虹Nec电子有限公司 超级结结构、超级结mos晶体管及其制造方法
US8872266B1 (en) * 2013-05-24 2014-10-28 Super Group Semiconductor Co., Ltd. Trench power MOSFET structure and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867842A (zh) * 2011-07-05 2013-01-09 上海华虹Nec电子有限公司 超级结器件及制造方法
CN103035677A (zh) * 2011-09-30 2013-04-10 上海华虹Nec电子有限公司 超级结结构、超级结mos晶体管及其制造方法
US8872266B1 (en) * 2013-05-24 2014-10-28 Super Group Semiconductor Co., Ltd. Trench power MOSFET structure and fabrication method thereof

Also Published As

Publication number Publication date
CN105118852A (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
CN105118852B (zh) 超结结构、超结mosfet及其制造方法
CN103178088B (zh) 半导体装置及其制造方法
US7023050B2 (en) Super junction / resurf LDMOST (SJR-LDMOST)
CN104465379B (zh) 半导体器件及形成方法
CN102339861B (zh) 半导体装置
CN105957896B (zh) 超结功率器件及其制造方法
CN104254920B (zh) 半导体装置及半导体装置的制造方法
KR101210014B1 (ko) Ｍｏｓ 장치, ｍｏｓ 장치 제조 방법 및 집적 회로
KR101336534B1 (ko) 반도체 디바이스 및 그 형성 방법
CN101140953A (zh) 功率半导体器件
JP2008516451A (ja) 低ミラーキャパシタンスのｍｏｓゲート構造トランジスタ
CN109478570A (zh) 半导体装置
CN103035677B (zh) 超级结结构、超级结mos晶体管及其制造方法
US10008590B2 (en) Semiconductor device with trench edge termination
CN107093622B (zh) 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管
JP2008227441A (ja) 半導体装置およびその製造方法
JP2003101022A (ja) 電力用半導体素子
CN107068759A (zh) 半导体器件及其制造方法
US7602036B2 (en) Trench type Schottky rectifier with oxide mass in trench bottom
CN107768428A (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
US11581409B2 (en) Transistor device with a field electrode that includes two layers
CN208028068U (zh) 半导体器件
CN106206733A (zh) 半导体装置
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN106158631A (zh) 带埋层沟槽功率器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Unit 601-602, Building B, Tefa Information Port Building, No. 2 Kefeng Road, High tech Zone, Nanshan District, Shenzhen City, Guangdong Province, 518057

Patentee after: Shenzhen Shangyangtong Technology Co.,Ltd.

Address before: Unit 601-602, Building B, Tefa Information Port Building, No. 2 Kefeng Road, High tech Zone, Nanshan District, Shenzhen City, Guangdong Province, 518057

Patentee before: SHENZHEN SANRISE-TECH Co.,Ltd.