JPWO2015068203A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2015068203A1
JPWO2015068203A1 JP2015546173A JP2015546173A JPWO2015068203A1 JP WO2015068203 A1 JPWO2015068203 A1 JP WO2015068203A1 JP 2015546173 A JP2015546173 A JP 2015546173A JP 2015546173 A JP2015546173 A JP 2015546173A JP WO2015068203 A1 JPWO2015068203 A1 JP WO2015068203A1
Authority
JP
Japan
Prior art keywords
region
igbt
diode
semiconductor substrate
boundary surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015546173A
Other languages
English (en)
Other versions
JP6056984B2 (ja
Inventor
佑樹 堀内
佑樹 堀内
亀山　悟
悟 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Application granted granted Critical
Publication of JP6056984B2 publication Critical patent/JP6056984B2/ja
Publication of JPWO2015068203A1 publication Critical patent/JPWO2015068203A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

ＩＧＢＴ領域とダイオード領域が同一の半導体基板に形成された半導体装置において、損失をより低減する技術を提供する。この半導体装置は、少なくとも１つのＩＧＢＴ領域と少なくとも１つのダイオード領域が形成された半導体基板を備える。半導体基板を平面視したときに、ＩＧＢＴ領域とダイオード領域は所定の方向に互いに隣接している。半導体基板を平面視したときに、コレクタ領域とカソード領域とが隣接する第１境界面が、半導体基板の表面側においてＩＧＢＴ領域とダイオード領域とが隣接する第２境界面に対して、カソード領域からコレクタ領域に向かう方向又はコレクタ領域からカソード領域に向かう方向のいずれかにずれている。

Description

本明細書に開示する技術は、半導体装置に関する。
特開２００８−０５３６４８号公報には、複数のＩＧＢＴ領域と複数のダイオード領域が１つの半導体基板に形成された半導体装置（いわゆるＲＣ−ＩＧＢＴ）が開示されている。ＩＧＢＴ領域では、半導体基板の表面側にＩＧＢＴの表面構造が形成されており、裏面側にコレクタ領域が形成されている。ダイオード領域では、半導体基板の表面側にダイオードの表面構造が形成されており、裏面側にカソード領域が形成されている。ＩＧＢＴ領域とダイオード領域は、所定の方向に交互に隣接している。この半導体基板を平面視すると、ＩＧＢＴの表面構造とダイオードの表面構造との境界面が、コレクタ領域とカソード領域との境界面と同じ位置となっている。
一般に、１つの半導体基板にＩＧＢＴとダイオードが形成されている半導体装置では、ＩＧＢＴとダイオードが相互に干渉するという問題が生じる。即ち、ダイオードによりＩＧＢＴのオン電圧（以下では「Ｖｏｎ」とも称する）が増加したり、ＩＧＢＴによりダイオードの順方向電圧（以下では「Ｖｆ」とも称する）が増加したりして、半導体装置の損失が増大する。
上記の半導体装置では、半導体基板を平面視したときに、ＩＧＢＴの表面構造とダイオードの表面構造との境界面が、コレクタ領域とカソード領域との境界面と同じ位置となるようにＩＧＢＴ領域とダイオード領域が形成されている。これにより、ＩＧＢＴのＶｏｎ及びダイオードのＶｆの増加を抑制できるとされている。しかしながら、上記の半導体装置の構造ではＶｏｎ及びＶｆの増加の抑制は十分とはいえず、損失をより低減することができる技術が望まれている。
本明細書では、ＩＧＢＴ領域とダイオード領域が同一の半導体基板に形成された半導体装置において、損失をより低減する技術を提供する。
本明細書が開示する半導体装置は、少なくとも１つのＩＧＢＴ領域と少なくとも１つのダイオード領域が形成された半導体基板を備える。ＩＧＢＴ領域は、第１導電型であり、半導体基板の表面に臨む範囲に配置されているエミッタ領域と、第２導電型であり、エミッタ領域を取り囲むと共にエミッタ領域に接しているベース領域と、第１導電型であり、ベース領域に対して半導体基板の裏面側に位置しており、ベース領域によってエミッタ領域から分離されている第１ドリフト領域と、ベース領域を貫通して第１ドリフト領域にまで延びるトレンチ内に配置され、エミッタ領域と第１ドリフト領域とを分離している範囲のベース領域と対向しているゲート電極と、ゲート電極とトレンチの内壁との間に配置されている絶縁体と、第２導電型であり、半導体基板の裏面に臨む範囲に配置されているコレクタ領域と、を備える。ダイオード領域は、第２導電型であり、半導体基板の表面に臨む範囲に配置されているアノード領域と、第１導電型であり、アノード領域に対して半導体基板の裏面側に位置している第２ドリフト領域と、第１導電型であり、半導体基板の裏面に臨む範囲に配置されているカソード領域と、を備える。半導体基板を平面視したときに、ＩＧＢＴ領域とダイオード領域は互いに隣接している。半導体基板を平面視したときに、コレクタ領域とカソード領域とが隣接する第１境界面が、半導体基板の表面側においてＩＧＢＴ領域とダイオード領域とが隣接する第２境界面に対して、カソード領域からコレクタ領域に向かう方向又はコレクタ領域からカソード領域に向かう方向のいずれかにずれている。
この半導体装置では、半導体基板を平面視したときに、第１境界面と第２境界面が同じ位置に位置していない。この構成によると、半導体基板を平面視したときに、第１境界面と第２境界面が同じ位置に位置している構成と比較して、ＩＧＢＴとダイオードの相互干渉を適切に抑制しうる位置に第１境界面及び第２境界面を設定することができ、ＶｏｎとＶｆによる損失の和をより適切に低減することができる。このため、ＩＧＢＴ領域とダイオード領域が同一の半導体基板に形成された半導体装置において、損失をより低減することができる。
実施例１の半導体装置の平面図。 図１のＩＩ−ＩＩ線の縦断面図。 半導体基板の裏面における図１の二点鎖線で示される箇所の部分拡大図。 カソード領域の突出幅と、Ｖｏｎによる損失、Ｖｆによる損失、及びＶｏｎとＶｆによる損失の和の関係を模式的に示すグラフ。 実施例２の半導体装置の縦断面図。 コレクタ領域の突出幅と、Ｖｏｎによる損失、Ｖｆによる損失、及びＶｏｎとＶｆによる損失の和の関係を模式的に示すグラフ。 実施例３の半導体装置の縦断面図。 実施例４の半導体基板の平面図。
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
本明細書が開示する半導体装置では、半導体基板を平面視した場合に、ＩＧＢＴ領域の面積がダイオード領域の面積より広いときは、第１境界面が、第２境界面に対して、カソード領域からコレクタ領域に向かう方向にずれており、半導体基板を平面視した場合に、ダイオード領域の面積がＩＧＢＴ領域の面積より広いときは、第１境界面が、第２境界面に対して、コレクタ領域からカソード領域に向かう方向にずれていてもよい。以下では、ＩＧＢＴ領域とは、半導体基板を平面視したときに、半導体基板の表面側にＩＧＢＴの表面構造が形成されている範囲を指す。同様に、ダイオード領域とは、半導体基板を平面視したときに、半導体基板の表面側にダイオードの表面構造が形成されている範囲を指す。上記の半導体装置では、半導体基板を平面視した場合にＩＧＢＴ領域の面積がダイオード領域の面積より広いときは、第１境界面がＩＧＢＴ領域内に位置する。即ち、半導体基板を平面視すると、カソード領域の面積がダイオード領域の面積よりも広くなっている。この構成によると、ＩＧＢＴとダイオードとの境界面において、ＩＧＢＴによるダイオードへの干渉が低減され、Ｖｆが低下する。このとき、反対にＶｏｎは増加するものの、Ｖｆの低下量がＶｏｎの増加量を上回るため、結果としてＶｏｎとＶｆの両者を適切に低減することができる。一方、半導体基板を平面視した場合にダイオード領域の面積がＩＧＢＴ領域の面積より広いときは、第１境界面がダイオード領域内に位置する。即ち、半導体基板を平面視すると、コレクタ領域の面積がＩＧＢＴ領域の面積よりも広くなっている。この構成によると、ＩＧＢＴとダイオードとの境界面において、ダイオードによるＩＧＢＴへの干渉が低減され、Ｖｏｎが低下する。このとき、反対にＶｆは増加するものの、Ｖｏｎの低下量がＶｆの増加量を上回るため、結果としてＶｏｎとＶｆによる損失の和を適切に低減することができる。
本明細書が開示する半導体装置では、半導体基板を平面視したときに、ＩＧＢＴ領域とダイオード領域は矩形状をしており、ＩＧＢＴ領域とダイオード領域は所定の方向に互いに隣接していてもよい。第１境界面と第２境界面は、上記の所定の方向と直交する方向に延びていてもよい。所定の方向におけるＩＧＢＴ領域の幅が、所定の方向におけるダイオード領域の幅よりも大きい場合には、第１境界面が、第２境界面に対して、カソード領域からコレクタ領域に向かう方向に第１の所定の幅だけずれており、所定の方向におけるダイオード領域の幅が、所定の方向におけるＩＧＢＴ領域の幅よりも大きい場合には、第１境界面が、第２境界面に対して、コレクタ領域からカソード領域に向かう方向に第２の所定の幅だけずれていてもよい。この構成によると、半導体基板を平面視したときに第１境界面が第２境界面と同じ位置に位置している構成と比較して、ＶｏｎとＶｆによる損失の和をより適切に低減することができる。
本明細書が開示する半導体装置では、半導体基板を平面視したときに、ＩＧＢＴ領域とダイオード領域は矩形状をしており、ＩＧＢＴ領域とダイオード領域は所定の方向に互いに隣接していてもよい。第１境界面と第２境界面は、上記の所定の方向と直交する方向に延びていてもよい。所定の方向におけるＩＧＢＴ領域の幅が、所定の方向におけるダイオード領域の幅と等しい場合には、第１境界面が、第２境界面に対して、コレクタ領域からカソード領域に向かう方向に第３の所定の幅だけずれていてもよい。一般に、所定の方向におけるＩＧＢＴ領域の幅とダイオード領域の幅が等しい場合は、ＶｏｎのほうがＶｆよりも大きい。このため、上記の構成によると、ＩＧＢＴとダイオードとの境界面において、ダイオードによるＩＧＢＴへの干渉が低減され、Ｖｏｎが低下する。このとき、反対にＶｆは増加するものの、Ｖｏｎの低下量がＶｆの増加量を上回るため、結果としてＶｏｎとＶｆによる損失の和を適切に低減することができる。
本明細書が開示する半導体装置では、ＩＧＢＴ領域とダイオード領域は所定の方向に互いに隣接していてもよい。所定の方向におけるＩＧＢＴ領域の幅とダイオード領域の幅の比が３：１である場合は、第１境界面が、第２境界面に対して、ダイオード領域の幅の３％〜３０％の長さ分、カソード領域からコレクタ領域に向かう方向にずれていてもよい。ダイオード領域の幅を適切に設定することにより、ＶｏｎとＶｆによる損失の和が最小となる半導体装置を実現することができる。
本実施例の半導体装置１０について説明する。半導体基板１１には、素子領域１５と、素子領域１５を取り囲む非素子領域１７が形成されている。以下では、素子領域１５について説明し、非素子領域１７については従来公知の構成であるためその説明を省略する。なお、本実施例では半導体基板１１にＳｉ基板が用いられるが、これに限られず、他の材料からなる基板（例えば、ＳｉＣ基板）が用いられてもよい。
図１に示すように、半導体基板１１には３つの素子領域１５が形成されている。本実施例では３つの素子領域１５はそれぞれ同一の構成を有するが、これに限られず、各素子領域１５で異なる素子構造を有していてもよい。素子領域１５の表面にはエミッタ電極４６が形成されている。素子領域１５には、３つのＩＧＢＴ領域１２と３つのダイオード領域１４が形成されている。半導体基板１１を平面視すると、３つのＩＧＢＴ領域１２はいずれも矩形状であり、略同一の大きさを有する。同様に、３つのダイオード領域１４はいずれも矩形状であり、略同一の大きさを有する。ＩＧＢＴ領域１２とダイオード領域１４は、ｙ方向に交互に隣接している。本実施例では、半導体基板を平面視したときのＩＧＢＴ領域１２とダイオード領域１４との面積比が３：１となるように各領域が形成されている。ＩＧＢＴ領域１２とダイオード領域１４のｘ方向の長さは略同一である。このため、ｙ方向におけるＩＧＢＴ領域１２の幅とダイオード領域１４の幅の比は３：１となっている。以下では、特に記載がない場合は「領域の面積」とは半導体基板１１を平面視したときの各領域の面積を指し、「領域の幅」とはｙ方向における各領域の幅を指す。これは、他の実施例についても同様である。半導体基板１１にはゲートパッド１３が形成されている。ゲートパッド１３は、ゲート配線（図示省略）を介してゲート電極１６（後述）に電気的に接続されている。なお、ｙ方向は「所定の方向」の一例に相当する。
次に、図２を参照してＩＧＢＴ領域１２及びダイオード領域１４について説明する。なお、本実施例におけるＩＧＢＴ領域１２とは、半導体基板１１を平面視したときに、半導体基板１１の表面側にＩＧＢＴの表面構造が形成されている範囲を指す。同様に、ダイオード領域１４とは、半導体基板１１を平面視したときに、半導体基板１１の表面側にダイオードの表面構造が形成されている範囲を指す。詳細については後述する。
まず、ＩＧＢＴ領域１２について説明する。ＩＧＢＴ領域１２において、半導体基板１１の表面に臨む領域には、ｎ＋型のエミッタ領域４０とｐ＋型のコンタクト領域３８が形成されている。本実施例ではコンタクト領域３８はエミッタ領域４０の側面に接するように形成されているが、これに限られず、コンタクト領域３８はエミッタ領域４０から離れて形成されていてもよい。
エミッタ領域４０とコンタクト領域３８の下側には、ｐ−型のベース領域３６が形成されている。ベース領域３６の不純物濃度は、コンタクト領域３８の不純物濃度より低くされている。ベース領域３６は、エミッタ領域４０の下面及びコンタクト領域３８の下面に接している。このため、エミッタ領域４０は、ベース領域３６及びコンタクト領域３８によって囲まれている。なお、コンタクト領域３８がエミッタ領域４０から離れて形成される場合は、ベース領域３６は半導体基板１１の表面に露出すると共に、エミッタ領域４０とコンタクト領域３８の間にも配置される。即ち、ベース領域３６は、エミッタ領域４０の側面及びコンタクト領域３８の側面にも接する。
ベース領域３６の下側には、さらに、ｎ−型のドリフト領域３２ａが形成されている。ドリフト領域３２ａは、ベース領域３６によってエミッタ領域４０及びコンタクト領域３８から分離されている。ドリフト領域３２ａの不純物濃度は、エミッタ領域４０の不純物濃度よりも低くされている。ドリフト領域３２ａは、「第１ドリフト領域」の一例に相当する。
ＩＧＢＴ領域１２では、半導体基板１１にｘ方向に延びるゲートトレンチ２４が形成されている。ゲートトレンチ２４は、半導体基板１１の表面からエミッタ領域４０及びベース領域３６を貫通し、その下端はドリフト領域３２ａまで延びている。ゲートトレンチ２４内には、ゲート電極１６が形成されている。ゲート電極１６は、その下端がベース領域３６の下面より僅かに深くなるように形成されている。ゲートトレンチ２４の壁面とゲート電極１６の間（即ち、ゲート電極１６の側方及び下方）には絶縁体２６が充填されている。このため、ゲート電極１６は、絶縁体２６を介してベース領域３６及びエミッタ領域４０に対向している。但し、図２に示すように、ゲート電極１６の中には、ゲート電極１６の両側面で絶縁体２６を介してベース領域３６及びエミッタ領域４０に対向しているものと、ゲート電極１６の一方の側面でのみ絶縁体２６を介してベース領域３６及びエミッタ領域４０に対向しているものがある。以下では、後者のゲート電極１６が形成されているゲートトレンチ２４を特に端部ゲートトレンチ２４ａと称する。ゲート電極１６の表面には、キャップ絶縁膜４５が形成されている。絶縁体２６には、例えばＳｉＯ２、ＳｉＮ、またはＡｌ２Ｏ３が用いられるが、これに限られない。
エミッタ領域４０、コンタクト領域３８、ベース領域３６、ゲートトレンチ２４（端部ゲートトレンチ２４ａを含む（後述））、ゲート電極１６、及び絶縁体２６により、ＩＧＢＴの表面構造が形成されている。厳密には、ＩＧＢＴの表面構造のｙ方向側の端面は、端部ゲートトレンチ２４ａの幅方向（ｙ方向）における中央に位置している。破線Ｂは、半導体基板１１を、端部ゲートトレンチ２４ａのｙ方向の中央でｚ方向に切断した線を示す。即ち、破線Ｂは、各ＩＧＢＴの表面構造のｙ方向側の端面に沿った線である。破線Ｂによって区画される領域のうち、上記のエミッタ領域４０を含む領域がＩＧＢＴ領域１２である。
ドリフト領域３２ａの下側には、ｎ型のバッファ領域３０ａが形成されている。バッファ領域３０ａの不純物濃度は、ドリフト領域３２ａの不純物濃度よりも高くされており、エミッタ領域４０の不純物濃度よりも低くされている。バッファ領域３０ａは、ドリフト領域３２ａによってベース領域３６から分離されている。
ＩＧＢＴ領域１２のｙ方向における中央部では、半導体基板１１の裏面に臨む範囲にｐ＋型のコレクタ領域４２が形成されている。コレクタ領域４２の不純物濃度は、ベース領域３６の不純物濃度より高くされている。コレクタ領域４２は、バッファ領域３０ａの下面に接している。コレクタ領域４２は、バッファ領域３０ａによってドリフト領域３２ａから分離されている。また、ＩＧＢＴ領域１２のｙ方向における両端部では、半導体基板１１の裏面に臨む範囲にｎ＋型のカソード領域４４（後述）が形成されている。
続いて、ダイオード領域１４について説明する。ダイオード領域１４において、半導体基板１１の表面に臨む領域には、ｐ＋型のコンタクト領域５０が形成されている。半導体基板１１の表面に臨む領域には、さらに、ｐ−型のアノード領域６０が形成されている。アノード領域６０の不純物濃度は、コンタクト領域５０の不純物濃度より低くされている。アノード領域６０は、コンタクト領域５０の側面及び下面に接しており、コンタクト領域５０を取り囲んでいる。アノード領域６０とベース領域３６は、同一工程で一体的に形成されてもよいし、別々に形成されてもよい。
アノード領域６０の下側には、ｎ−型のドリフト領域３２ｂが形成されている。ドリフト領域３２ｂは、アノード領域６０の下面に接しており、アノード領域６０によってコンタクト領域５０と分離されている。なお、ドリフト領域３２ｂは、ＩＧＢＴ領域１２のドリフト領域３２ａと一体に形成されている。また、ドリフト領域３２ａ，３２ｂは、半導体基板１１の素子領域１５の全面に形成されている。以下では、ドリフト領域３２ａとドリフト領域３２ｂを併せてドリフト領域３２と称することがある。なお、ドリフト領域３２ｂは、「第２ドリフト領域」の一例に相当する。
ダイオード領域１４では、半導体基板１１にｘ方向に延びるトレンチ５４が形成されている。トレンチ５４は、半導体基板１１の表面からアノード領域６０を貫通し、その下端はドリフト領域３２ｂまで延びている。トレンチ５４内には、導電体５２が形成されている。導電体５２は、その下端がアノード領域６０の下面より僅かに深くなるように形成されている。トレンチ５４の壁面と導電体５２の間（即ち、導電体５２の側方及び下方）には絶縁体５６が充填されている。本実施例では、トレンチ５４、導電体５２及び絶縁体５６は、ＩＧＢＴ領域１２のゲートトレンチ２４、ゲート電極１６及び絶縁体２６と同一工程で形成されるが、これに限られず、別々に形成されてもよい。また、導電体５２は形成されなくてもよい。
コンタクト領域５０、アノード領域６０、トレンチ５４、導電体５２、及び絶縁体５６により、ダイオードの表面構造が形成されている。厳密には、ダイオードの表面構造のｙ方向側の端面は、端部ゲートトレンチ２４ａの幅方向（ｙ方向）における中央に位置している。即ち、破線Ｂは、各ダイオードの表面構造のｙ方向側の端面に沿った線ということもできる。破線Ｂによって区画される領域のうち、エミッタ領域４０を含まない領域がダイオード領域１４である。
ドリフト領域３２ｂの下側にはｎ型のバッファ領域３０ｂが形成されている。バッファ領域３０ｂの不純物濃度は、ドリフト領域３２ｂの不純物濃度よりも高くされている。バッファ領域３０ｂは、ドリフト領域３２ｂによってアノード領域６０から分離されている。なお、バッファ領域３０ｂは、ＩＧＢＴ領域１２のバッファ領域３０ａと一体に形成されている。また、バッファ領域３０ａ，３０ｂは、半導体基板１１の素子領域１５の全面に形成されている。
ダイオード領域１４では、半導体基板１１の裏面に臨む範囲にｎ＋型のカソード領域４４が形成されている。カソード領域４４の不純物濃度は、バッファ領域３０ｂの不純物濃度より高くされている。カソード領域４４は、バッファ領域３０ｂの下面に接している。カソード領域４４は、バッファ領域３０ｂによってドリフト領域３２ｂから分離されている。カソード領域４４のｙ方向の両端部は、ＩＧＢＴ領域１２に位置している。即ち、カソード領域４４は、ダイオード領域１４内だけでなく、ＩＧＢＴ領域１２内にも形成されている。
半導体基板１１の表面にはエミッタ電極４６が形成されている。エミッタ電極４６は、半導体基板１１の素子領域１５の全面に形成されている。エミッタ電極４６は、エミッタ領域４０、コンタクト領域３８、コンタクト領域５０、及びアノード領域６０とオーミック接触している。エミッタ電極４６は、キャップ絶縁膜４５によってゲート電極１６から絶縁されている。一方、半導体基板１１の裏面にはコレクタ電極２８が形成されている。コレクタ電極２８は、半導体基板１１の全面に形成されている。コレクタ電極２８は、コレクタ領域４２及びカソード領域４４とオーミック接触している。
次に、ＩＧＢＴの表面構造とダイオードの表面構造との境界面（以下では、表面側境界面２０と称する）と、コレクタ領域４２とカソード領域４４との境界面（以下では、裏面側境界面２２と称する）の位置関係について図２，３を参照して具体的に説明する。なお、図３では図を見易くするために半導体基板１１の裏面に形成されるコレクタ電極２８の図示を省略している。なお、表面側境界面２０が「第２境界面」の一例に相当し、裏面側境界面２２が「第１境界面」の一例に相当する。
図２、３の破線２０は、半導体基板１１の表面側境界面２０の位置を示す。図３に示すように、表面側境界面２０及び裏面側境界面２２はｘ方向に延びている。即ち、表面側境界面２０及び裏面側境界面２２は、ＩＧＢＴ領域１２とダイオード領域１４が交互に隣接して形成される方向（ｙ方向）と直交する方向に延びている。
上述したように、本実施例ではＩＧＢＴ領域１２の面積がダイオード領域１４の面積より大きい。この場合、半導体基板１１を平面視した状態で、裏面側境界面２２がＩＧＢＴ領域１２内に位置するようにコレクタ領域４２及びカソード領域４４を形成する。具体的には、裏面側境界面２２は、表面側境界面２０に対して、幅ｗ１だけカソード領域４４からコレクタ領域４２に向かう方向（即ち、カソード領域４４の幅をｙ方向に長くする方向）にずれている。より詳細には、１つのカソード領域４４の−ｙ方向側の裏面側境界面２２が、ダイオードの表面構造の−ｙ方向側の表面側境界面２０に対して、−ｙ方向側に幅ｗ１だけずれている。また、このカソード領域４４のｙ方向側の裏面側境界面２２が、このダイオードの表面構造のｙ方向側の表面側境界面２０に対して、ｙ方向側に幅ｗ１だけずれている。これにより、カソード領域４４の幅は、ダイオード領域１４の幅よりも２×ｗ１だけ長くなっている。逆に言えば、コレクタ領域４２の幅は、ＩＧＢＴ領域１２の幅よりも２×ｗ１だけ短くなっている。上述したように、各領域のｘ方向の長さは略同一である。このため、カソード領域４４の面積は、ダイオード領域１４の面積（即ち、ダイオードの表面構造の面積）より大きくなっている。逆に言えば、コレクタ領域４２の面積は、ＩＧＢＴ領域１２の面積（即ち、ＩＧＢＴの表面構造の面積）より小さくなっている。これにより、カソード領域４４のコレクタ領域４２に対する面積比が、ダイオード領域１４のＩＧＢＴ領域１２に対する面積比よりも大きくなる。なお、上述した構成から明らかなように、半導体基板１１を平面視した状態では、ダイオード領域１４はカソード領域４４内に位置しており、また、コレクタ領域４２はＩＧＢＴ領域１２内に位置していることはいうまでもない。なお、幅ｗ１は「第１の所定の幅」の一例に相当する。
次に、ＩＧＢＴの動作について説明する。まず、コレクタ電極２８が電源電位に接続され、エミッタ電極４６がグランド電位に接続される。ゲートパッド１３に印加される電位が閾値電位未満である場合は、半導体装置１０はオフしている。一方、ゲートパッド１３に印加される電位が閾値電位以上となると、半導体装置１０はオンする。即ち、ゲートパッド１３に印加された電位が、図示しないゲート配線を介してゲート電極１６に印加される。ゲート電極１６に印加される電位が閾値電位以上となると、絶縁体２６に接している範囲のベース領域３６にチャネルが形成される。これによって、電子が、エミッタ電極４６からエミッタ領域４０、ベース領域３６のチャネル、ドリフト領域３２ａ、バッファ領域３０ａ、及びコレクタ領域４２を通ってコレクタ電極２８に流れる。即ち、コレクタ領域４２が形成されている範囲のコレクタ電極２８から、ＩＧＢＴの表面構造が形成されている範囲のエミッタ電極４６に電流が流れる。なお、ＩＧＢＴ領域１２内のカソード領域４４は、ＩＧＢＴとして機能しない。即ち、本実施例では、ＩＧＢＴ領域１２とＩＧＢＴを区別していることに注意されたい。
続いて、ダイオードの動作について説明する。エミッタ電極４６に正電圧を印加すると、アノード領域６０とカソード領域４４により形成されるダイオードがオンする。すると、ダイオードの表面構造が形成されている範囲のエミッタ電極４６から、カソード領域４４が形成されている範囲のコレクタ電極２８に電流が流れる。本実施例では、ダイオード領域１４内だけではなく、ＩＧＢＴ領域１２内にもカソード領域４４が形成されている。このため、ＩＧＢＴ領域１２内にダイオードとして機能する領域が存在する。即ち、本実施例では、ダイオード領域１４とダイオードを区別していることに注意されたい。
従来の半導体装置（即ち、表面側境界面２０と裏面側境界面２２が半導体基板１１を平面視した状態で同じ位置となっている半導体装置）では、ＩＧＢＴとダイオードの境界面における相互干渉が顕著となる。相互干渉とは、１つの半導体基板１１内にＩＧＢＴとダイオードが隣接して形成されている場合に、ＩＧＢＴの存在によりダイオードのＶｆが増加し、また、ダイオードの存在によりＩＧＢＴのＶｏｎが増加する現象である。本実施例では、裏面側境界面２２を、表面側境界面２０に対して、幅ｗ１だけｙ方向（厳密には±ｙ方向）にずらしている。これにより、境界面における相互干渉に起因する半導体装置１０の損失を低減することができる。
本実施例では、ＩＧＢＴ領域１２の面積の方がダイオード領域１４の面積よりも大きい。この場合、裏面側境界面２２を表面側境界面２０に対して、カソード領域４４からコレクタ領域４２に向かう方向に突出させる。これにより、従来の半導体装置と比較して、カソード領域４４の面積が大きくなる。このため、ダイオードがオンしたときにカソード領域４４に流れ込む電流の電流密度が低下し、結果としてＶｆを低下させることができる。即ち、ＩＧＢＴによるダイオードへの干渉を低減することができる。ここで、ＩＧＢＴ領域１２とダイオード領域１４の面積の和は、コレクタ領域４２とカソード領域４４の面積の和と略同一である。このため、カソード領域４４の面積が大きくなると、その分コレクタ領域４２の面積が小さくなる。これにより、ダイオードによるＩＧＢＴへの干渉は逆に増加し、従来の半導体装置と比較してＶｏｎは増加する。しかしながら、ＩＧＢＴ領域１２の面積の方がダイオード領域１４の面積よりも大きい場合は、裏面側境界面２２を上記の方向に突出させることによるＶｆに起因する損失の低下量の方がＶｏｎに起因する損失の増加量よりも大きくなる。このため、ＶｏｎとＶｆに起因する損失の和は低減でき、半導体装置の損失を従来技術よりも低減することができる。
特に、本実施例では、ＩＧＢＴ領域１２とダイオード領域１４のｘ方向における長さが略同一となっている。このため、ＩＧＢＴ領域１２とダイオード領域１４の面積比は、ＩＧＢＴ領域１２とダイオード領域１４のｙ方向の幅の比に等しい。また、本実施例では、半導体基板１１を平面視したときに裏面側境界面２２と表面側境界面２０が互いに平行となっている。このため、表面側境界面２０に対する裏面側境界面２２の突出幅（以下では、カソード領域４４の突出幅とも称する）はｘ方向に亘って等しい。従って、ＩＧＢＴによるダイオードへの干渉は、ｘ方向に亘って等しく低減される。
ここで、図４のグラフを参照して、カソード領域４４の突出幅とＩＧＢＴのＶｏｎによる損失、ダイオードのＶｆによる損失、及びＶｏｎとＶｆによる損失の和（即ち、半導体装置１０の損失）との関係について説明する。グラフに示すように、Ｖｆによる損失は、カソード領域４４の突出幅を大きくするにつれて低下する。Ｖｆによる損失の低下量はカソード領域４４の突出幅が大きくなるにつれて徐々に小さくなり、やがて飽和する。一方、Ｖｏｎによる損失は、カソード領域４４の突出幅を大きくするにつれて指数的に増加する。このため、ＶｏｎとＶｆによる損失の和は、カソード領域４４の突出幅を大きくするにつれて徐々に減少し、ある一定の値ｗ１を超えると徐々に増加する。このグラフによると、カソード領域４４の適切な突出幅ｗ１を求めることができる。シミュレーションの結果、本実施例ではカソード領域４４の幅の１２％の長さだけカソード領域４４を突出させたときにＶｏｎとＶｆによる損失の和は最小となった。
この一定値ｗ１は、ＩＧＢＴ領域１２とダイオード領域１４の幅の比によって異なる。また、各領域１２、１４の幅の比が等しい場合であっても、各領域１２、１４の面積値によって一定値ｗ１は異なる。例えば、本実施例では各領域１２、１４の幅の比は３：１とされている。この場合、各領域１２，１４の幅が比較的に長く形成されている方が、一定値ｗ１の値は小さくなる。これは次のように説明することができる。即ち、相互干渉はＩＧＢＴとダイオードとの境界面で生じる現象である。このため、ＩＧＢＴ領域１２のｙ方向における中央部分では、ＩＧＢＴはダイオードによる影響を受けない。同様に、ダイオード領域１４のｙ方向における中央部分では、ダイオードはＩＧＢＴによる影響を受けない。従って、各領域１２，１４の幅が比較的に長く形成されていると、ｙ方向における中央部分の長さも長くなり、ダイオード或いはＩＧＢＴによる干渉を受けない領域が大きくなる。この場合、カソード領域４４を少し突出させるだけでＶｏｎとＶｆの損失の和は最小となる。
他方、各領域１２，１４の幅が比較的に短く形成されている場合は、各領域１２，１４のｙ方向における中央部分の長さも短いため、ダイオード或いはＩＧＢＴによる干渉を受けない領域は小さくなる。この例ではダイオード領域１４の方がＩＧＢＴ領域１２よりも幅が小さい（面積が小さい）ため、特にダイオードはＩＧＢＴによる干渉をより受けることとなる。このため、カソード領域４４をある程度大きく突出させなければＶｏｎとＶｆの損失の和が最小とならない。
本発明者は、現時点で想定される各領域１２，１４の面積値の範囲に基づいて、一定値ｗ１を求めるシミュレーションを行った。この結果、各領域１２、１４の幅の比が３：１の場合は、一定値ｗ１は、ダイオード領域１４の幅の３〜３０％の範囲をとることが分かった。上記の説明から明らかなように、各領域１２，１４が現時点で想定される最大の面積値をとる場合の一定値ｗ１が、ダイオード領域１４の幅の３％の値に相当する。そして、各領域１２，１４が現時点で想定される最小の面積値をとる場合の一定値ｗ１が、ダイオード領域１４の幅の３０％の値に相当する。なお、ダイオード領域１４の幅に対する一定値ｗ１の割合は、好ましくは４．８％〜１２％の範囲をとる。なお、各領域１２，１４の幅の比は３：１に限られない。例えば、各領域１２，１４の幅の比が２：１の場合は、一定値ｗ１は、ダイオード領域１４の幅の３〜２０％の範囲をとる。また、各領域１２，１４の幅の比が４：１の場合は、一定値ｗ１は、ダイオード領域１４の幅の３〜４０％の範囲をとる。また、各領域１２，１４の幅の比が５：１の場合は、一定値ｗ１は、ダイオード領域１４の幅の３〜５０％の範囲をとる。カソード領域４４を突出させることによる半導体装置１０の損失の低減率は、各領域１２，１４の面積比、面積値、及び半導体基板１１の厚み等により異なるものの、最大で約２０％となることが分かった。
また、カソード領域４４をカソード領域４４からコレクタ領域４２に向かう方向に一定の幅だけ突出させるには、コレクタ領域４２とカソード領域４４を作り分けるためのアライナー用マスクを変更するだけでよい。このため、製造工程を変更したり工程数を増やしたりすることなく、容易に半導体装置１０の損失を低減することができる。
また、一般に、素子領域１５には複数のＩＧＢＴ領域１２と複数のダイオード領域１４が分散して形成される。これにより、一方の領域が局所的に集中して形成されることが無くなり、半導体装置１０の発熱部を分散させることができる。しかしながら、ＩＧＢＴ領域１２及びダイオード領域１４がそれぞれ複数形成されると、ＩＧＢＴとダイオードとの境界面の数も増加する。このため、境界面近傍における相互干渉により半導体装置１０の損失が増加する虞がある。本実施例では、半導体基板１１を平面視した状態で裏面側境界面２２を表面側境界面２０に対してずらすことにより、境界面近傍における相互干渉に起因した半導体装置１０の損失を低減している。これにより、半導体装置１０の発熱部を分散させながら、半導体装置１０の損失を低減することができる。
次に、図５、６を参照して実施例２について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。その他の実施例でも同様である。
実施例２の半導体装置１１０は、次の点で実施例１の半導体装置１０と異なる。即ち、ダイオード領域１４の幅の方がＩＧＢＴ領域１２の幅よりも長い。また、裏面側境界面２２が、表面側境界面２０に対して、コレクタ領域４２からカソード領域４４に向かう方向に幅ｗ２だけ突出している。なお、幅ｗ２は「第２の所定の幅」の一例に相当する。
上述したように、カソード領域４４とドリフト領域３２はいずれも同じ導電型である。このため、カソード領域４４が形成されている範囲では、ドリフト領域３２とコレクタ電極２８間がショートする。従って、従来の半導体装置では、ＩＧＢＴがオン状態のときは、表面側境界面２０近傍のエミッタ領域４０から放出される電子は、ダイオード領域１４のカソード領域４４に優先的に流れ込んでしまうという問題があった。即ち、表面側境界面２０近傍のエミッタ領域４０からチャネルを通ってドリフト領域３２ａに入った電子は、当該エミッタ領域４０の下方に形成されているコレクタ領域４２には流れ込まず、ＩＧＢＴとダイオードとの境界面を越えて、カソード領域４４に流れ込む傾向にあった。このため、裏面側境界面２２近傍のコレクタ領域４２とバッファ領域３０ａ間には電位差が生じ難くなり、ドリフト領域３２ａへのホール注入が起こり難くなる。この結果、ＩＧＢＴとダイオードとの境界面近傍においてスナップバック現象が発生しＩＧＢＴのＶｏｎが増加する（ダイオードによるＩＧＢＴへの干渉）。
本実施例では、ダイオード領域１４の幅の方がＩＧＢＴ領域１２の幅よりも長い。この場合、裏面側境界面２２を表面側境界面２０に対して、コレクタ領域４２からカソード領域４４に向かう方向に幅ｗ２だけ突出させる。電子が通常流れる方向（ｚ方向）と交差する方向（ｙ方向）にコレクタ領域４２を突出させることにより、エミッタ領域４０から放出される電子は、容易にはカソード領域４４に流れ込むことができなくなる。別言すれば、表面側境界面２０近傍のエミッタ領域４０から放出される電子は、コレクタ領域４２に流れ込み易くなる。このため、コレクタ領域４２からドリフト領域３２ａへホールが適切に注入され、伝導度変調によりドリフト領域３２ａの抵抗が大幅に下がる。結果としてＶｏｎを低下させることができる。即ち、ダイオードによるＩＧＢＴへの干渉を低減することができる。このとき、コレクタ領域４２の幅が長くなると、その分カソード領域４４の幅が短くなる（カソード領域４４の面積が小さくなる）。これにより、ダイオードを流れる電流の電流密度が増加し、Ｖｆは逆に増加する。しかしながら、ダイオード領域１４の幅の方がＩＧＢＴ領域１２の幅よりも大きい場合は、裏面側境界面２２を上記の方向に突出させることによるＶｏｎの損失の低下量の方がＶｆの損失の増加量よりも大きくなる。このため、ＶｏｎとＶｆの損失の和が低減でき、半導体装置の損失を低減することができる。
ここで、図６のグラフを参照して、コレクタ領域４２の突出幅とＶｏｎによる損失、Ｖｆによる損失、及びＶｏｎとＶｆによる損失の和との関係について説明する。グラフに示すように、Ｖｏｎによる損失は、コレクタ領域４２の突出幅を大きくするにつれて低下する。Ｖｏｎの損失の低下量はコレクタ領域４２の突出幅が大きくなるにつれて徐々に小さくなり、やがて飽和する。一方、Ｖｆによる損失は、カソード領域４４の突出幅を大きくするにつれて指数的に増加する。このため、ＶｏｎとＶｆによる損失の和は、コレクタ領域４２の突出幅を大きくするにつれて徐々に減少し、ある一定の値ｗ２を超えると徐々に増加する。このグラフによると、コレクタ領域４２の適切な突出幅ｗ２を求めることができる。
次に、図７を参照して実施例３について説明する。実施例３の半導体装置２１０は、次の点で実施例１の半導体装置１０と異なる。即ち、ＩＧＢＴ領域１２の幅とダイオード領域１４の幅が互いに等しい。また、裏面側境界面２２が、表面側境界面２０に対して、コレクタ領域４２からカソード領域４４に向かう方向に幅ｗ３だけ突出している。なお、幅ｗ３は「第３の所定の幅」の一例に相当する。
一般に、ＩＧＢＴ領域の幅とダイオード領域の幅が等しい場合は、Ｖｏｎの損失のほうがＶｆの損失よりも大きい。上記の構成によると、ＩＧＢＴとダイオードとの境界面において、ダイオードによるＩＧＢＴへの干渉が低減され、Ｖｏｎの損失が低下する。このとき、反対にＶｆの損失は増加するものの、Ｖｏｎの損失の低下量がＶｆの損失の増加量を上回るため、結果としてＶｏｎとＶｆの損失の和を低減することができる。
実施例１〜３に示したように、半導体装置の損失（ＶｏｎとＶｆの損失の和）が最小となるカソード領域４４又はコレクタ領域４２の突出幅ｗ１〜ｗ３は、ＩＧＢＴ領域１２とダイオード領域１４の面積比（別言すれば、幅の比）、面積値、半導体基板の厚み等により異なる。裏面側境界面２２を表面側境界面２０に対して突出幅ｗ１〜ｗ３の長さだけずらすことにより、ＩＧＢＴとダイオードのうち一方による他方への干渉を低減できる。このとき、他方による一方への干渉は逆に増大する。即ち、Ｖｏｎによる損失とＶｆによる損失とは互いにトレードオフの関係にある。本発明者は、裏面側境界面２２を表面側境界面２０に対してずらすことによりＶｏｎの損失とＶｆの損失がそれぞれ異なる変化量で増加又は低下するという知見を得た。本明細書が開示する技術はこの知見を利用したものであり、カソード領域４４又はコレクタ領域４２の幅を変更するだけで容易に半導体装置の損失を低減することを可能とするものである。
次に、図８を参照して実施例４について説明する。実施例４の半導体基板３１１には、素子領域１５と、素子領域１５を取り囲む非素子領域１７が形成されている。素子領域１５にはＩＧＢＴ領域１２とダイオード領域１４が形成されている。ＩＧＢＴ領域１２はダイオード領域１４の外周を取り囲むように形成されており、両者は隣接している。ＩＧＢＴ領域１２の面積はダイオード領域１４の面積よりも大きくされている。半導体基板３１１の表面側における、ＩＧＢＴ領域１２とダイオード領域１４との境界が表面側境界面２０である。一方、半導体基板３１１の裏面にはコレクタ領域４２とカソード領域４４が形成されている。コレクタ領域４２はカソード領域４４の外周を取り囲むように形成されている。破線は裏面側境界面２２の位置を示している。図８に示すように、裏面側境界面２２は、ＩＧＢＴ領域１２内に位置している。なお、本実施例では、コレクタ領域４２の外周端は、半導体基板３１１を平面視したときにＩＧＢＴ領域１２の外周側の境界面（即ち、素子領域１５の外周端）と同じ位置に位置している。
本実施例では、ＩＧＢＴ領域１２の面積がダイオード領域１４の面積よりも大きい。この場合、裏面側境界面２２を、表面側境界面２０に対して、カソード領域４４からコレクタ領域４２に向かう方向にずらしている。この構成によっても、実施例１と同様の作用効果を奏することができる。
以上、本明細書が開示する技術の実施例について詳細に説明したが、これは例示に過ぎず、本明細書が開示する半導体装置は、上記の実施例を様々に変形、変更したものが含まれる。例えば、本明細書が開示する技術は、ＩＧＢＴとダイオードの組み合わせ以外の半導体素子の組み合わせに適用してもよい。また、ダイオード領域１４にはトレンチが形成されていなくてもよい。また、上記の実施例では第１導電型をｎ型とし、第２導電型をｐ型としたが、これに限られず、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (5)

  1. 少なくとも１つのＩＧＢＴ領域と少なくとも１つのダイオード領域が形成された半導体基板を備えており、
    前記ＩＧＢＴ領域は、
    第１導電型であり、前記半導体基板の表面に臨む範囲に配置されているエミッタ領域と、
    第２導電型であり、前記エミッタ領域を取り囲むと共に前記エミッタ領域に接しているベース領域と、
    第１導電型であり、前記ベース領域に対して前記半導体基板の裏面側に位置しており、前記ベース領域によって前記エミッタ領域から分離されている第１ドリフト領域と、
    前記ベース領域を貫通して前記第１ドリフト領域にまで延びるトレンチ内に配置され、前記エミッタ領域と前記第１ドリフト領域とを分離している範囲の前記ベース領域と対向しているゲート電極と、
    前記ゲート電極と前記トレンチの内壁との間に配置されている絶縁体と、
    第２導電型であり、前記半導体基板の裏面に臨む範囲に配置されているコレクタ領域と、を備えており、
    前記ダイオード領域は、
    第２導電型であり、前記半導体基板の表面に臨む範囲に配置されているアノード領域と、
    第１導電型であり、前記アノード領域に対して前記半導体基板の裏面側に位置している第２ドリフト領域と、
    第１導電型であり、前記半導体基板の裏面に臨む範囲に配置されているカソード領域と、を備えており、
    前記半導体基板を平面視したときに、前記ＩＧＢＴ領域と前記ダイオード領域は互いに隣接しており、
    前記半導体基板を平面視したときに、前記コレクタ領域と前記カソード領域とが隣接する第１境界面が、前記半導体基板の表面側において前記ＩＧＢＴ領域と前記ダイオード領域とが隣接する第２境界面に対して、前記カソード領域から前記コレクタ領域に向かう方向又は前記コレクタ領域から前記カソード領域に向かう方向のいずれかにずれていることを特徴とする半導体装置。
  2. 前記半導体基板を平面視した場合に、前記ＩＧＢＴ領域の面積が前記ダイオード領域の面積より大きいときは、前記第１境界面が、前記第２境界面に対して、前記カソード領域から前記コレクタ領域に向かう方向にずれており、
    前記半導体基板を平面視した場合に、前記ダイオード領域の面積が前記ＩＧＢＴ領域の面積より大きいときは、前記第１境界面が、前記第２境界面に対して、前記コレクタ領域から前記カソード領域に向かう方向にずれていることを特徴とする、請求項１に記載の半導体体装置。
  3. 前記半導体基板を平面視したときに、前記ＩＧＢＴ領域と前記ダイオード領域は矩形状をしており、
    前記ＩＧＢＴ領域と前記ダイオード領域は所定の方向に互いに隣接しており、
    前記第１境界面と前記第２境界面は、前記所定の方向と直交する方向に延びており、
    前記所定の方向における前記ＩＧＢＴ領域の幅が、前記所定の方向における前記ダイオード領域の幅よりも大きい場合には、前記第１境界面が、前記第２境界面に対して、前記カソード領域から前記コレクタ領域に向かう方向に第１の所定の幅だけずれており、
    前記所定の方向における前記ダイオード領域の幅が、前記所定の方向における前記ＩＧＢＴ領域の幅よりも大きい場合には、前記第１境界面が、前記第２境界面に対して、前記コレクタ領域から前記カソード領域に向かう方向に第２の所定の幅だけずれていることを特徴とする、請求項２に記載の半導体装置。
  4. 前記半導体基板を平面視したときに、前記ＩＧＢＴ領域と前記ダイオード領域は矩形状をしており、
    前記ＩＧＢＴ領域と前記ダイオード領域は所定の方向に互いに隣接しており、
    前記第１境界面と前記第２境界面は、前記所定の方向と直交する方向に延びており、
    前記所定の方向における前記ＩＧＢＴ領域の幅が、前記所定の方向における前記ダイオード領域の幅と等しい場合には、前記第１境界面が、前記第２境界面に対して、前記コレクタ領域から前記カソード領域に向かう方向に第３の所定の幅だけずれていることを特徴とする、請求項２に記載の半導体装置。
  5. 前記ＩＧＢＴ領域と前記ダイオード領域は所定の方向に互いに隣接しており、
    前記所定の方向における前記ＩＧＢＴ領域の幅と前記ダイオード領域の幅の比が３：１である場合は、前記第１境界面が、前記第２境界面に対して、前記ダイオード領域の幅の３％〜３０％の長さ分、前記カソード領域から前記コレクタ領域に向かう方向にずれていることを特徴とする、請求項２又は３のいずれか１項に記載の半導体装置。
JP2015546173A 2013-11-05 2013-11-05 半導体装置 Active JP6056984B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/079895 WO2015068203A1 (ja) 2013-11-05 2013-11-05 半導体装置

Publications (2)

Publication Number Publication Date
JP6056984B2 JP6056984B2 (ja) 2017-01-11
JPWO2015068203A1 true JPWO2015068203A1 (ja) 2017-03-09

Family

ID=53041011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015546173A Active JP6056984B2 (ja) 2013-11-05 2013-11-05 半導体装置

Country Status (5)

Country Link
US (1) US9960165B2 (ja)
JP (1) JP6056984B2 (ja)
CN (1) CN105706238B (ja)
DE (1) DE112013007576B4 (ja)
WO (1) WO2015068203A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6428503B2 (ja) * 2015-06-24 2018-11-28 株式会社デンソー 半導体装置
WO2017002619A1 (ja) * 2015-06-30 2017-01-05 富士電機株式会社 半導体装置及びその製造方法
DE102015111371B4 (de) 2015-07-14 2017-07-20 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
JP6443267B2 (ja) * 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置
JP6414090B2 (ja) * 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP6507112B2 (ja) * 2016-03-16 2019-04-24 株式会社東芝 半導体装置
DE112017000297T5 (de) 2016-08-12 2018-11-15 Fuji Electric Co., Ltd. Halbleiterbauteil und Herstellungsverfahren eines Halbleiterbauteils
JP6801324B2 (ja) * 2016-09-15 2020-12-16 富士電機株式会社 半導体装置
JP2018046249A (ja) * 2016-09-16 2018-03-22 トヨタ自動車株式会社 半導体装置
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
JP2018092968A (ja) * 2016-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置、ｒｃ−ｉｇｂｔ及び半導体装置の製造方法
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6958011B2 (ja) * 2017-06-15 2021-11-02 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置
JP7067041B2 (ja) * 2017-12-11 2022-05-16 株式会社デンソー 半導体装置
CN110692140B (zh) 2017-12-14 2023-07-04 富士电机株式会社 半导体装置
JP6992476B2 (ja) * 2017-12-14 2022-01-13 富士電機株式会社 半導体装置
WO2019159657A1 (ja) * 2018-02-14 2019-08-22 富士電機株式会社 半導体装置
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
CN109728085B (zh) * 2018-12-29 2021-10-22 安建科技(深圳)有限公司 一种逆导型绝缘栅双极性晶体管
WO2020174799A1 (ja) 2019-02-27 2020-09-03 富士電機株式会社 半導体装置
JP7192968B2 (ja) 2019-04-01 2022-12-20 三菱電機株式会社 半導体装置
JP7442932B2 (ja) * 2020-03-09 2024-03-05 三菱電機株式会社 半導体装置
JP7296907B2 (ja) * 2020-03-10 2023-06-23 株式会社東芝 半導体装置
DE102020107277A1 (de) * 2020-03-17 2021-09-23 Infineon Technologies Austria Ag Rc-igbt
JP7486373B2 (ja) 2020-07-29 2024-05-17 三菱電機株式会社 半導体装置
JP7533146B2 (ja) * 2020-11-16 2024-08-14 三菱電機株式会社 半導体装置
CN116830275A (zh) 2021-02-09 2023-09-29 三菱电机株式会社 半导体装置
JP7410900B2 (ja) * 2021-03-17 2024-01-10 株式会社東芝 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314082A (ja) * 2001-04-18 2002-10-25 Mitsubishi Electric Corp 半導体装置
JP2008053648A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JP2010135646A (ja) * 2008-12-05 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
WO2011001588A1 (ja) * 2009-06-29 2011-01-06 株式会社デンソー 半導体装置
JP2012043890A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置
JP2012151470A (ja) * 2011-01-17 2012-08-09 Infineon Technologies Austria Ag 半導体素子および逆導通ｉｇｂｔ
WO2012169053A1 (ja) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153942A (ja) 1993-12-01 1995-06-16 Matsushita Electron Corp 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2008235405A (ja) * 2007-03-19 2008-10-02 Denso Corp 半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5737102B2 (ja) * 2011-09-19 2015-06-17 株式会社デンソー 半導体装置
JP5724887B2 (ja) * 2012-01-16 2015-05-27 トヨタ自動車株式会社 半導体装置
JP5811861B2 (ja) * 2012-01-23 2015-11-11 株式会社デンソー 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314082A (ja) * 2001-04-18 2002-10-25 Mitsubishi Electric Corp 半導体装置
JP2008053648A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JP2010135646A (ja) * 2008-12-05 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
WO2011001588A1 (ja) * 2009-06-29 2011-01-06 株式会社デンソー 半導体装置
JP2012043890A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置
JP2012151470A (ja) * 2011-01-17 2012-08-09 Infineon Technologies Austria Ag 半導体素子および逆導通ｉｇｂｔ
WO2012169053A1 (ja) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112013007576B4 (de) 2022-02-03
CN105706238B (zh) 2019-03-12
US20160247808A1 (en) 2016-08-25
DE112013007576T5 (de) 2016-08-18
WO2015068203A1 (ja) 2015-05-14
CN105706238A (zh) 2016-06-22
JP6056984B2 (ja) 2017-01-11
US9960165B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
JP6056984B2 (ja) 半導体装置
US10991801B2 (en) Semiconductor device with improved current flow distribution
JP6274154B2 (ja) 逆導通ｉｇｂｔ
JP6780777B2 (ja) 半導体装置
JP6451869B2 (ja) 半導体装置
US20200227405A1 (en) Semiconductor device
WO2018079417A1 (ja) 半導体装置
TWI575737B (zh) 半導體裝置
JP5924420B2 (ja) 半導体装置
JP6135636B2 (ja) 半導体装置
JP5630582B2 (ja) 半導体装置
JP6221974B2 (ja) 半導体装置
JP5941214B2 (ja) 半導体装置
CN106463542B (zh) 半导体装置
JP6304221B2 (ja) Ｉｇｂｔ
JPWO2019116696A1 (ja) 半導体装置
JP7327672B2 (ja) 半導体装置
US10777549B2 (en) Semiconductor device
JP2014103352A (ja) 半導体装置
JP6854598B2 (ja) 半導体装置
JP2022139077A (ja) 電界効果トランジスタ
JP5884772B2 (ja) 半導体装置
JP2023132262A (ja) 半導体装置
JP2020136452A (ja) 絶縁ゲートバイポーラトランジスタ
JPWO2017130416A1 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R151 Written notification of patent or utility model registration

Ref document number: 6056984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250