CN103208492A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103208492A
CN103208492A CN2013100131287A CN201310013128A CN103208492A CN 103208492 A CN103208492 A CN 103208492A CN 2013100131287 A CN2013100131287 A CN 2013100131287A CN 201310013128 A CN201310013128 A CN 201310013128A CN 103208492 A CN103208492 A CN 103208492A
Authority
CN
China
Prior art keywords
layer
conductor layer
border
zone
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100131287A
Other languages
English (en)
Other versions
CN103208492B (zh
Inventor
岩崎真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN103208492A publication Critical patent/CN103208492A/zh
Application granted granted Critical
Publication of CN103208492B publication Critical patent/CN103208492B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体装置。在具有半导体基板的半导体装置中，二极管和IGBT形成在半导体基板上，二极管的阴极区域和IGBT的集电极区域形成在暴露于半导体基板的一个表面的范围内。在所述表面上形成有与阴极区域接触的第一导体层和与集电极区域接触的第二导体层。第二导体层的功函数大于第一导体层的功函数。

Description

半导体装置
技术领域
本说明书公开的技术涉及半导体装置，其具有半导体基板，在半导体基板上形成有二极管和IGBT。
背景技术
在公开号为2009-272550的日本专利申请（JP-2009-272550A）中，公开了一种半导体装置，其具有半导体基板，在半导体基板上形成有二极管和IGBT。通常，这种半导体装置被称作RC-IGBT。在该RC-IGBT中，二极管的阴极区域和IGBT的集电极区域形成在暴露于半导体基板的下表面的范围内。此外，导通至阴极区域和集电极区域的共用电极形成在半导体基板的下表面上。
在具有导通至阴极区域和集电极区域的共用电极的常规RC-IGBT中，如公开号为2009-272550的日本专利申请（JP-2009-272550A）中那样，具有相对大的功函数的金属（诸如AlSi等）用于共用电极。具有大的功函数的该金属对于p型集电极区域具有低势垒。因此，共用电极适当地导通至集电极区域。另一方面，具有大的功函数的该金属对于n型阴极区域具有高势垒。因而，在常规RC-IGBT中，为了使共用电极导通至阴极区域，会将极高浓度的n型杂质注入阴极区域中。当高浓度的n型杂质如此被注入半导体基板中时，在半导体基板中形成了非晶质化缺陷。这种缺陷是不利的，因为它们导致电流的漏泄。通过对半导体基板进行激光退火，能够在一定程度上消除这种缺陷。但是，很难完全消除该缺陷。尤其是，在n型杂质浓度高的区域中，激光容易被吸收。因而，激光不会到达半导体基板的较深位置，并且极难消除存在于较深位置的缺陷。
发明内容
本发明提供了一种半导体装置，其具有半导体基板，在半导体基板上形成有二极管和IGBT，在阴极区域中有相对低浓度的n型杂质。
本发明的第一方案涉及一种具有半导体基板的半导体装置，在半导体基板上形成有二极管和IGBT。在该半导体装置中，所述二极管的阴极区域和所述IGBT的集电极区域形成在所述半导体基板的一个表面上。在所述表面上形成有与所述阴极区域接触的第一导体层和与所述集电极区域接触的第二导体层。所述第二导体层的功函数大于所述第一导体层的功函数。
在该半导体装置中，第一导体层与阴极区域接触。因为第一导体层的功函数较小，所以第一导体层和阴极区域之间的势垒较小。也就是说，在该半导体装置中，即使当阴极区域中的n型杂质的浓度相对低时，第一导体层和阴极区域之间的势垒也较小。因为不需要将高浓度的n型杂质注入所述阴极区域中，所以前述缺陷问题不会发生。此外，在该半导体装置中，第二导体层与集电极区域接触。因为第二导体层的功函数较大，所以第二导体层和集电极区域之间的势垒较小。以此方式，在该半导体装置中，即使当没有使得阴极层和集电极层之一中的杂质的浓度很高时，阴极区域和集电极区域二者也分别以低势垒连接至导体层。
此外，取决于注入阴极区域和集电极区域中的杂质的量、注入步骤之后的杂质活性化处理中的杂质的扩散长度等，阴极区域和集电极区域之间的边界的位置会变化。因而，当半导体装置是大量生产时，阴极区域和集电极区域之间的边界的位置散布在半导体装置之间。尤其是，在通过激光退火实施杂质活性化处理的情况下，加热范围（激光辐射范围）窄于半导体基板的所述表面。因此，该表面需要被多次激光退火。因而，半导体基板的该表面的一部分具有被多次激光退火的区域，并且杂质的扩散长度在该区域中较长。因而，前述边界的位置散布得更广。当第二导体层和集电极区域之间的接触面积由于该边界的位置的散布而变化时，经由集电极区域传送至半导体基板中的空穴的量发生变化，并且IGBT的特性也发生很大变化。因而，IGBT的特性的散布增大。
因此，在前述半导体装置中，优选的是，阴极区域在暴露于该表面的范围内邻近集电极区域。此外，优选的是，所述第一导体层邻近所述第二导体层。此外，优选的是，所述阴极区域和所述集电极区域之间的边界（以下被称作第一边界）布置得比所述第一导体层和所述第二导体层之间的边界（以下被称作第二边界）更靠近所述阴极区域一侧。
在该配置中，第一边界布置得比第二边界更靠近第一导体层一侧。因此，即使当第一边界的位置发生变化时，第二导体层和集电极区域之间的接触面积也不会发生变化。此外，第一导体层和集电极区域在第一导体层和第二边界之间的区域中彼此接触。该第一导体层和该集电极区域彼此接触的区域的面积取决于第一边界的位置而变化。但是，因为第一电极和集电极区域之间的势垒较大，所以几乎没有空穴通过该第一电极和该集电极区域彼此接触的区域而供给至半导体基板。因而，第一电极和集电极区域彼此接触的区域的面积几乎不会影响IGBT的特性。因此，在该配置的半导体装置中，即使当第一边界的位置分散时，IGBT的特性也几乎不会分散。
附图说明
以下将参考附图来描述本发明的示范实施例的特征、优点和技术及工业重要性，其中类似附图标记指代类似元件，其中：
图1是RC-IGBT10的纵向剖视图；
图2是示出制造RC-IGBT10的过程的流程图；
图3是改进例子的RC-IGBT的纵向剖视图；
图4是另一改进例子的RC-IGBT的纵向剖视图；
图5是又一改进例子的RC-IGBT的纵向剖视图；以及
图6是又一改进例子的RC-IGBT的纵向剖视图。
具体实施方式
如图1所示，本发明实施例的RC-IGBT10设置有由硅制成的半导体基板12、电极（导体层）、绝缘层等，它们形成于半导体基板12的上表面和下表面上。二极管区域20和IGBT区域40形成于半导体基板12上。
阳极电极22形成于二极管区域20中的半导体基板12的上表面上。发射电极42形成于IGBT区域40中的半导体基板12的上表面上。共用电极60形成在半导体基板12的下表面上。
阳极区域26、漂移层28、缓冲层29、阴极层30和沟槽电极32形成于二极管区域20中。
多个沟槽形成于二极管区域20中的半导体基板12的上表面中。各个沟槽的内表面被绝缘膜34覆盖。此外，沟槽电极32分别形成于沟槽内部。沟槽电极32的上表面分别被绝缘膜36覆盖。沟槽电极32分别通过绝缘膜36与阳极电极22绝缘。
每个阳极区域26是p型半导体。每个阳极区域26设置有对应的一个高浓度阳极区域26a和对应的一个低浓度阳极区域26b。每个高浓度阳极区域26a在暴露于半导体基板12的上表面的范围内形成为岛状。高浓度阳极区域26a包含高浓度的p型杂质。每个高浓度阳极区域26a欧姆连接至对应的一个阳极电极22。每个低浓度阳极区域26b形成在对应的一个高浓度阳极区域26a的下方及侧方。低浓度阳极区域26b中的p型杂质的浓度低于高浓度阳极区域26a中的p型杂质的浓度。
漂移层28形成在阳极区域26的下方。漂移层28是n型半导体，并且包含低浓度的n型杂质。
缓冲层29形成在二极管区域20中的漂移层28的下方。缓冲层29是n型半导体。缓冲层29中的n型杂质的浓度高于漂移层28中的n型杂质的浓度。
阴极层30形成在缓冲层29的下方。阴极层30形成在暴露于半导体基板12的下表面的范围内。阴极层30是n型半导体，并且包含高浓度的n型杂质。但是，阴极层30中的n型杂质的浓度低于常规RC-IGBT的阴极层中的n型杂质的浓度。阴极层30的下表面上的n型杂质的浓度大约是l×1019atoms/cm3。阴极层30欧姆连接至共用电极60。
在二极管区域20中，二极管由阳极区域26、漂移层28、缓冲层29和阴极层30形成。
在IGBT区域40中，形成有发射极区域44、主体区域48、漂移层28、缓冲层29、集电极层52和栅电极54。
多个沟槽形成于IGBT区域40中的半导体基板12的上表面中。每个沟槽的内表面被对应的一个栅绝缘膜56覆盖。在每个沟槽中，形成有对应的一个栅电极54。每个栅电极54的上表面被对应的一个绝缘膜58覆盖。每个栅电极54通过对应的一个绝缘膜58与对应的一个发射电极42绝缘。
每个发射极区域44在暴露于半导体基板12的上表面的范围内形成为岛状。每个发射极区域44形成在便于与对应的一个栅绝缘膜56接触的范围内。每个发射极区域44是n型半导体，并且包含高浓度的杂质。每个发射极区域44欧姆连接至对应的一个发射电极42。
每个主体区域48是p型半导体。每个主体区域48设置有对应的一个高浓度主体区域48a和对应的一个低浓度主体区域48b。每个高浓度主体区域48a在暴露于半导体基板12的上表面的范围内形成为岛状。每个高浓度主体区域48a形成在两个对应的发射极区域44之间。高浓度主体区域48a包含高浓度的杂质。每个高浓度主体区域48a欧姆连接至对应的一个发射电极42。每个低浓度主体区域48b形成在对应的一个发射极区域44和对应的一个高浓度主体区域48a的下方。每个低浓度主体区域48b形成在比对应的一个栅电极54的下端浅的范围内。低浓度主体区域48b中的杂质的浓度低于高浓度主体区域48a中的杂质的浓度。每个发射极区域44通过对应的一个低浓度主体区域48b与漂移层28隔离。每个栅电极54经由对应的一个栅绝缘膜56而在发射极区域44与漂移层28隔离的范围内面对对应的一个低浓度主体区域48b。
漂移层28形成在主体区域48的下方。也就是说，漂移层28形成为横跨二极管区域20和IGBT区域40之间。
缓冲层29形成在IGBT区域40中的漂移层28的下方。也就是说，缓冲层29形成为横跨二极管区域20和IGBT区域40之间。
集电极层52形成在IGBT区域40中的缓冲层29的下方。集电极层52形成在暴露于半导体基板12的下表面的范围内。集电极层52是p型半导体，并且包含高浓度的杂质。集电极层52的下端面上的p型杂质的浓度大约是l×1018atoms/cm3。集电极层52欧姆连接至共用电极60。集电极层52邻近阴极层30。当垂直于半导体基板12的上表面看时，集电极层52和阴极层30之间的边界70与二极管区域20和IGBT区域40之间的边界72（形成有阳极区域26的区域和形成有发射极区域44和主体区域48的区域之间的边界，在半导体基板12的上表面侧）基本重合。
在IGBT区域40中，IGBT由发射极区域44、主体区域48、漂移层28、缓冲层29、集电极层52和栅电极54形成。
接下来，将更详细描述共用电极60的结构。由AlSi（铝硅合金）形成的AlSi层62和由Ti（钛）形成的Ti层64形成于与半导体基板12的下表面接触的位置。AlSi层62和Ti层64彼此邻近。Ti层64形成为与阴极层30的下端面15的整个区域接触。AlSi层62形成为与集电极层52的下表面的基本上整个范围接触。但是，Ti层64与集电极层52的定位为距边界70在距离L内的下表面接触。也就是说，Ti层64在集电极层52的下侧延伸至超出边界70。因而，当垂直于半导体基板12的上表面看时，阴极层30和集电极层52之间的边界70布置得比AlSi层62和Ti层64之间的边界74更靠近阴极层30一侧。边界74平行于边界70延伸（在该情况下，边界74不包括Ti层64和AlSi层62的下表面之间的边界）。此外，Ti层64也形成在AlSi层62的下方。由Ni（镍）形成的Ni层66形成在Ti层64的下方。由Au（金）形成的Au层68形成在Ni层66的下方（最表面层）。附带提及，前述距离L取决于边界70位置的散布而变化，但是优选在大约0.5μm至大约20μm的范围内。
AlSi具有的功函数高至大约5.0eV（势垒高度为0.3至0.4eV）。因而，即使当集电极层52中的p型杂质的浓度不是很高时，AlSi层62和集电极层52之间的势垒也较小。此外，Ti具有的功函数低至大约4.33eV（势垒高度大约为0.6eV）。因而，即使当阴极层30中的n型杂质的浓度不是很高时，Ti层64和阴极层30之间的势垒也较小。以此方式，通过对于与集电极层52接触的导体层使用具有较大功函数的AlSi，以及对于与阴极层30接触的导体层使用具有较小功函数的Ti，即使是当没有使得集电极层52和阴极层30中的杂质的浓度很高时，也获得了适当地导通至集电极层52和阴极层30二者的共用电极60。
此外，当垂直于半导体基板12的上表面看时，Ti层64和集电极层52的接触区域76形成在边界70和边界74之间的区域中。Ti的功函数较小，并且集电极层52是p型半导体。因此，接触区域76中存在高势垒。因而，在集电极层52和共用电极60之间，几乎没有电流流经接触区域76。因为几乎没有电流流过接触区域76，所以集电极层52和共用电极60基本上导通至彼此的范围是集电极层52和AlSi层62彼此接触的范围。
在RC-IGBT10大量生产的情况下，由于制造条件的影响，集电极层52和阴极层30之间的边界70（图1中的横向位置）在制造的RC-IGBT10之间散布较广。当边界70的位置变化时，接触区域76的面积变化。但是，如上所述，几乎没有电流流过接触区域76。因此，即使当接触区域76的面积变化时，RC-IGBT10的特性也几乎不受影响。如上所述，集电极层52和共用电极60基本上导通至彼此的范围是集电极层52和AlSi层62彼此接触的范围。也就是说，当集电极层52和AlSi层62之间的接触面积变化时，流入IGBT区域40的空穴的量发生变化，并且IGBT的特性发生很大变化。但是，边界70和边界74彼此隔开距离L。因此，即使当边界70的位置变化时，集电极层52和AlSi层62之间的接触面积也不会发生变化。因此，即使当在RC-IGBT10大量生产的情况下边界70的位置分散，在大量生产的RC-IGBT10之间IGBT的特性也不易分散。
附带提及，当边界70的位置在RC-IGBT10中变化时，阴极层30和Ti层64之间的接触面积也变化。但是，即使当该接触面积变化时，二极管的特性也不会很大地发生变化。因此，即使当在RC-IGBT10大量生产的情况下边界70的位置分散时，在大量生产的RC-IGBT10之中二极管的特性也不会很大地分散。
接下来，将描述RC-IGBT10的制造过程。RC-IGBT10由n型半导体晶片制成，n型半导体晶片具有的n型杂质的浓度与漂移层28基本相同。如图2的步骤S2指示的，首先，形成RC-IGBT10的上表面侧的结构（即，发射极区域44、主体区域48、栅电极54、发射电极42、阳极区域26、沟槽电极32、阳极电极22等）。在步骤S4中，通过对半导体晶片的下表面进行磨光和湿法刻蚀，将半导体晶片变薄。步骤S2和S4根据常规的公知方法实施。
在步骤S6中，将n型杂质注入半导体晶片的整个下表面中。在该步骤中，将n型杂质注入至主要待形成缓冲层29的深度。此外，在该步骤中，杂质被注入的浓度低于后述步骤S8和S10中的浓度。在步骤S8中，将p型杂质注入半导体晶片的整个下表面中。在该步骤中，将p型杂质注入集电极层52的深度（到达极浅的位置）。此外，在该步骤中，以相对低的浓度注入p型杂质。在步骤S10中，将n型杂质注入半导体晶片的下表面中、待形成阴极层30的范围内。在该步骤中，n型杂质被注入的浓度高于步骤S8中注入的p型杂质的浓度。但是，在步骤S10中，n型杂质被注入的浓度低于常规RC-IGBT的阴极层中的浓度。以此方式，以相对低的浓度实施步骤S6至S10的离子注入。因而，在步骤S6至S10中半导体晶片中形成的晶体缺陷的数量较少。
在步骤S12中，朝向半导体晶片的下表面辐射激光，从而加热半导体晶片的下表面（激光退火）。因而，使得注入半导体晶片中的杂质活性化，并且形成缓冲层29、阴极层30和集电极层52。此外，在该情况下，注入的杂质被扩散。在该时刻杂质的扩散长度取决于制造条件（尤其是步骤S12的激光退火条件）而发生很大变化。因此，阴极层30和集电极层52之间的边界70的位置相对散布较广。此外，半导体晶片中的缺陷通过激光退火而消失。因为阴极层30中的杂质的浓度相对低，所以激光通过阴极层30到达半导体晶片的相对深的位置。因此，还能够消去形成在半导体晶片的较深位置处的晶体缺陷。因而，能够使得半导体晶片中剩余的晶体缺陷的数量少于常规半导体晶片中的那样。
在步骤S14中，通过范围由罩等限制的溅射使AlSi生长在集电极层52的下表面上。因而，形成AlSi层62。但是，在该情况下，AlSi层62不是形成在集电极层52的下端面上邻近边界70。也就是说，AlSi层62形成的位置被设定为使得：即使在边界70在制造公差的范围内定位得最靠近集电极层52侧的情况下，AlSi层62的端部（相当于图1中边界74的端部）也定位得比边界70更靠近集电极层52一侧。
附带提及，在常规RC-IGBT中，AlSi层形成在包括阴极层的下表面的半导体晶片的整个下表面上。但是，在该情况下，一部分Al扩散入阴极层中。在半导体层中，Al起到p型杂质的作用。因此，在常规RC-IGBT中，需要将高浓度的n型杂质注入阴极层中以消除扩散的Al的影响。但是，在本发明的该实施例中，AlSi层62不是形成在阴极层30的下表面上。因此，Al不会扩散入阴极层30中。因此，即使当阴极层30中的n型杂质的浓度较低时也不会发生问题。
在步骤S16中，在半导体晶片的整个下表面上形成Ti层64。因而，形成了与阴极层30和边界70附近的集电极层52接触的Ti层64。此外，Ti层64也形成在AlSi层62的下方。
在步骤S18中，在Ti层64的下方形成Ni层66。在步骤S20中，在Ni层66的下方形成Au层68。图1所示的RC-IGBT10通过以下步骤制造。
如上所述，本发明实施例的RC-IGBT10使得能够保持阴极层30中的n型杂质的浓度相对低。因而，半导体基板12中的晶体缺陷的数量较少。因此，从RC-IGBT10漏泄的电流量较少。此外，即使当边界70的位置变化时，集电极层52和AlSi层62之间的接触面积不会变化。因此，即使当边界70的位置在大量生产的RC-IGBT10之中分散时，在RC-IGBT10之中特性也不易分散。因而，能够以稳定的质量大量生产RC-IGBT10。
在本发明的前述实施例中，在步骤S14中，通过范围由罩等限制的溅射形成AlSi层62。但是，AlSi层62可以形成在半导体晶片的整个下端面上，于是，可以通过刻蚀去除AlSi层62的不需要部分（阴极层30的下端面上的在距离L内的AlSi层62）。
附带提及，在本发明的前述实施例中，Ni层和Au层形成在Ti层的下方。但是，AlSi层、Ni层和Au层可以以该顺序堆叠在Ti层的下方。此外，AlSi层、Ti层、Ni层和Au层可以以该顺序堆叠在Ti层的下方。
此外，在本发明的前述实施例中，边界72（即，在上端面侧形成阳极区域26的区域和在上端面侧形成发射极区域44和主体区域48的区域之间的边界）在位置上与边界70基本重合。但是，在上表面侧结构和下表面侧结构之间可以建立任何位置关系。例如，如图3所示，边界72和边界74可以在位置上彼此重合，并且边界70可以存在得比边界74更靠近Ti层64一侧。此外，如图4所示，边界72可以存在于边界70和边界74之间。此外，如图5所示，在半导体基板12的上表面侧，可以存在有不形成阳极区域26、发射极区域44和主体区域48的隔离区域45。此外，如图6所示，与发射极区域44不接触的虚拟栅电极54a可以形成于IGBT区域40中。在图5以及图6的情形中，在上表面侧结构和下表面侧结构之间可以建立任何位置关系。
此外，在本发明的前述实施例中，AlSi层62形成为与在距离L之外的集电极层52接触的导体层（即，具有较大功函数的导体层）。但是，取代该该层，可以形成有由以下材料制成的层：Au、Be、C、Co、Cu、Fe、Ge、Ir、Mo、Nb、Ni、Os、Pd、Pt、Re、Rh、Se、Te、W、Zn或这些元素中一些元素制成的合金。此外，在本发明的前述实施例中，Ti层64形成为与在距离L内的集电极层52和阴极层30接触的导体层（即，具有较小功函数的导体层）。但是，取代该层，可以形成有由以下材料制成的层：Ag、As、B、Ba、Ca、Cd、Ce、Cs、Eu、Ga、Gd、Hf、In、K、La、Li、Lu、Mg、Mn、Na、Nd、Rb、Sc、Sm、Sn、Sr、Tb、Th、Tl、U、V、Y、Zr或这些元素中一些元素制成的合金。附带提及，优选的是，使用功函数等于或大于4.75eV的材料作为具有较大功函数的导体层的材料。此外，优选的是，使用功函数等于或小于4.45eV的材料作为具有较小功函数的导体层的材料。
此外，为了抑制在相应导体层扩散入半导体基板中的情况下的影响，优选的是，使用起到半导体层中的p型杂质的作用的材料作为主要与p型集电极层52接触并且具有较大功函数的导体层。此外，在与n型阴极层30接触并且具有较小功函数的导体层的情况下，优选的是，使用起到半导体层中的n型杂质的作用的材料。

Claims (8)

1.一种半导体装置，包括：
半导体基板，在其上形成有具有阴极区域的二极管和具有集电极区域的IGBT，所述阴极区域和所述集电极区域形成在所述半导体基板的一个表面上，
其中，在所述表面上形成有与所述阴极区域接触的第一导体层和与所述集电极区域接触的第二导体层，并且
所述第二导体层的功函数大于所述第一导体层的功函数。
2.根据权利要求1所述的半导体装置，其中
所述阴极区域在所述表面上与所述集电极区域接触，
所述第一导体层与所述第二导体层接触，并且
所述阴极区域和所述集电极区域之间的边界布置得比所述第一导体层和所述第二导体层之间的边界更靠近所述阴极区域一侧。
3.根据权利要求1或2所述的半导体装置，其中
所述第一导体层是Ti层或者是由Ag、As、B、Ba、Ca、Cd、Ce、Cs、Eu、Ga、Gd、Hf、In、K、La、Li、Lu、Mg、Mn、Na、Nd、Rb、Sc、Sm、Sn、Sr、Tb、Th、Tl、U、V、Y、Zr或由这些元素中一些元素的合金制成的层。
4.根据权利要求1至3中任一项所述的半导体装置，其中
所述第一导体层由起到半导体层中的n型杂质的作用的材料制成。
5.根据权利要求1至4中任一项所述的半导体装置，其中
所述第一导体层的所述功函数等于或小于4.45eV。
6.根据权利要求1至5中任一项所述的半导体装置，其中
所述第二导体层是AlSi层或者是由Au、Be、C、Co、Cu、Fe、Ge、Ir、Mo、Nb、Ni、Os、Pd、Pt、Re、Rh、Se、Te、W、Zn或由这些元素中一些元素的合金制成的层。
7.根据权利要求1至6中任一项所述的半导体装置，其中
所述第二导体层由起到半导体层中的p型杂质的作用的材料制成。
8.根据权利要求1至7中任一项所述的半导体装置，其中
所述第二导体层的所述功函数等于或大于4.75eV。
CN201310013128.7A 2012-01-16 2013-01-14 半导体装置 Expired - Fee Related CN103208492B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-006487 2012-01-16
JP2012006487A JP5724887B2 (ja) 2012-01-16 2012-01-16 半導体装置

Publications (2)

Publication Number Publication Date
CN103208492A true CN103208492A (zh) 2013-07-17
CN103208492B CN103208492B (zh) 2015-12-23

Family

ID=48755664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310013128.7A Expired - Fee Related CN103208492B (zh) 2012-01-16 2013-01-14 半导体装置

Country Status (3)

Country Link
US (1) US8742454B2 (zh)
JP (1) JP5724887B2 (zh)
CN (1) CN103208492B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900690A (zh) * 2014-03-03 2015-09-09 丰田自动车株式会社 半导体装置
CN105428406A (zh) * 2014-09-11 2016-03-23 株式会社东芝 半导体装置
CN105706238A (zh) * 2013-11-05 2016-06-22 丰田自动车株式会社 半导体装置
CN109075211A (zh) * 2016-04-25 2018-12-21 三菱电机株式会社 半导体装置
CN109994543A (zh) * 2017-12-11 2019-07-09 三菱电机株式会社 半导体装置
CN113764520A (zh) * 2020-06-03 2021-12-07 三菱电机株式会社 半导体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP2016115698A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP6274154B2 (ja) * 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
JP6213522B2 (ja) * 2015-06-03 2017-10-18 トヨタ自動車株式会社 半導体装置
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6441192B2 (ja) 2015-09-11 2018-12-19 株式会社東芝 半導体装置
JP6616691B2 (ja) 2016-01-18 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
JP6954333B2 (ja) * 2016-10-26 2021-10-27 株式会社デンソー 半導体装置
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
US11374091B2 (en) 2018-12-19 2022-06-28 Mitsubishi Electric Corporation Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124049A (ja) * 2007-11-16 2009-06-04 Toyota Motor Corp 半導体装置とその製造方法
JP2009272550A (ja) * 2008-05-09 2009-11-19 Toyota Motor Corp 半導体装置
CN101719495A (zh) * 2008-09-30 2010-06-02 英飞凌科技奥地利有限公司 半导体器件及其制造方法
WO2011027474A1 (ja) * 2009-09-07 2011-03-10 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208813A (ja) * 1999-01-18 2000-07-28 Mitsubishi Cable Ind Ltd ＧａＮ系半導体素子およびその製造方法
JP4545975B2 (ja) * 2001-03-27 2010-09-15 日本特殊陶業株式会社 炭化珪素半導体用電極の製造方法、及び炭化珪素半導体用電極を備える炭化珪素半導体素子の製造方法
JP4815885B2 (ja) * 2005-06-09 2011-11-16 トヨタ自動車株式会社 半導体装置の制御方法
JP2011151350A (ja) * 2009-12-22 2011-08-04 Renesas Electronics Corp 半導体装置の製造方法、及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124049A (ja) * 2007-11-16 2009-06-04 Toyota Motor Corp 半導体装置とその製造方法
JP2009272550A (ja) * 2008-05-09 2009-11-19 Toyota Motor Corp 半導体装置
CN101719495A (zh) * 2008-09-30 2010-06-02 英飞凌科技奥地利有限公司 半导体器件及其制造方法
WO2011027474A1 (ja) * 2009-09-07 2011-03-10 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105706238A (zh) * 2013-11-05 2016-06-22 丰田自动车株式会社 半导体装置
CN105706238B (zh) * 2013-11-05 2019-03-12 丰田自动车株式会社 半导体装置
CN104900690A (zh) * 2014-03-03 2015-09-09 丰田自动车株式会社 半导体装置
CN104900690B (zh) * 2014-03-03 2018-01-02 丰田自动车株式会社 半导体装置
CN105428406A (zh) * 2014-09-11 2016-03-23 株式会社东芝 半导体装置
CN109075211A (zh) * 2016-04-25 2018-12-21 三菱电机株式会社 半导体装置
CN109994543A (zh) * 2017-12-11 2019-07-09 三菱电机株式会社 半导体装置
CN113764520A (zh) * 2020-06-03 2021-12-07 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP2013145851A (ja) 2013-07-25
US20130181254A1 (en) 2013-07-18
JP5724887B2 (ja) 2015-05-27
CN103208492B (zh) 2015-12-23
US8742454B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
CN103208492A (zh) 半导体装置
US8564047B2 (en) Semiconductor power devices integrated with a trenched clamp diode
CN105849912B (zh) 半导体装置及其制造方法
CN109979935A (zh) 半导体装置及半导体装置的制造方法
CN102569373B (zh) 一种具有低导通饱和压降的igbt及其制造方法
US9443926B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
US9177856B2 (en) Semiconductor device and method for manufacturing same
US20160027867A1 (en) Semiconductor device
US10096699B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
CN111384168A (zh) 沟槽mosfet和沟槽mosfet的制造方法
CN102171800A (zh) 半导体装置及其制造方法
US20130149853A1 (en) Method for manufacturing semiconductor device
CN104051524B (zh) 半导体器件
US11710766B2 (en) Semiconductor device containing an oxygen concentration distribution
US11257910B2 (en) Semiconductor device including transistor portion and diode portion
US9577080B2 (en) Power semiconductor device
CN106409911A (zh) 具有内场板结构与p型栅结合的耐压漂移区的半导体器件
US20200295174A1 (en) Power semiconductor devices having top-side metallization structures that include buried grain stop layers
CN105493289A (zh) 用于制造绝缘栅双极晶体管的方法
CN110112069A (zh) 一种功率器件及其制作方法
US20210249534A1 (en) Transistor device and method of fabricating a gate of a transistor device
CN202473930U (zh) 一种具有低导通饱和压降的igbt
JP2022035157A (ja) 半導体装置および半導体装置の製造方法
CN102449770A (zh) 用于半导体器件的3d沟道结构
US7282750B2 (en) Semiconductor component comprising areas with a high platinum concentration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200408

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151223

Termination date: 20220114

CF01 Termination of patent right due to non-payment of annual fee