CN105849912B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105849912B
CN105849912B CN201480071047.5A CN201480071047A CN105849912B CN 105849912 B CN105849912 B CN 105849912B CN 201480071047 A CN201480071047 A CN 201480071047A CN 105849912 B CN105849912 B CN 105849912B
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
conductive type
drift layer
trench gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480071047.5A
Other languages
English (en)
Other versions
CN105849912A (zh
Inventor
岩崎真也
亀山悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN105849912A publication Critical patent/CN105849912A/zh
Application granted granted Critical
Publication of CN105849912B publication Critical patent/CN105849912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供一种半导体装置及其制造方法。IGBT区具备集电层、第一漂移层、第一体层、发射层和从半导体基板的表面侧起贯穿第一体层而到达第一漂移层的沟槽栅。二极管区具备阴极层、第二漂移层和第二体层。在位于沟槽栅的下端的深度与第一漂移层以及第二漂移层的表面之间的位置处的第一漂移层以及第二漂移层中，形成有包含结晶缺陷密度的峰值的寿命控制区。在半导体基板的表面侧的沟槽栅的上方还设置有氮化硅膜层。

Description

半导体装置及其制造方法
技术领域
本申请要求基于2013年12月27日申请的日本国专利申请第2013-271726号以及2014年8月7日申请的日本国专利申请第2014-161668号的优先权。这些申请的全部内容通过参照而被援用于本说明书中。本说明书所记载的技术涉及一种半导体装置及其制造方法。
背景技术
在日本国专利公开公报第2011-238872号中记载了一种在同一半导体基板中形成有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极性晶体管)区和二极管区的半导体装置。在该半导体装置中，跨及IGBT区和二极管区而形成有寿命控制区。寿命控制区在与被设置于IGBT区中的沟槽栅的下端相比较深的位置处的漂移层内具有结晶缺陷密度的峰值。通过寿命控制区，改善了二极管区的反向恢复特性。
发明内容
发明所要解决的课题
为了改善二极管区的反向恢复特性，优选为，寿命控制区形成在漂移层内的尽可能靠近体层与漂移层的边界的位置处。当在这样的位置处形成寿命控制区时，形成有沟槽栅的位置与形成有寿命控制区的位置会重叠。其结果为，在沟槽栅的栅极绝缘膜和与之相接的半导体基板之间会形成界面态。由于载流子会被界面态捕捉，因此，多条沟槽栅的阈值电压不同，从而各沟槽栅的阈值电压的偏差变大。
用于解决课题的方法
本说明书所公开的第一半导体装置具备：半导体基板，其形成有IGBT区和二极管区；层间绝缘膜以及表面电极，其被形成于半导体基板的表面上；背面电极，其被形成于半导体基板的背面上。在该半导体装置中，IGBT区具备：第一导电型的集电层；第二导电型的第一漂移层，其相对于集电层而被设置于半导体基板的表面侧；第一导电型的第一体层，其相对于第一漂移层而被设置于半导体基板的表面侧，且一部分露出于半导体基板的表面；第二导电型的发射层，其被设置于第一体层的表面上，且露出于半导体基板的表面；沟槽栅，其从半导体基板的表面侧起贯穿第一体层而到达第一漂移层。二极管区具备：第二导电型的阴极层；第二导电型的第二漂移层，其相对于阴极层而被设置于半导体基板的表面侧，且与阴极层相比第二导电型的杂质浓度较低；第一导电型的第二体层，其相对于第二漂移区而被设置于半导体基板的表面侧。层间绝缘膜使沟槽栅与表面电极绝缘。在位于沟槽栅的下端的深度与第一漂移层以及第二漂移层的表面之间的第一漂移层以及第二漂移层中，形成有包含结晶缺陷密度的峰值的寿命控制区。在半导体基板的表面侧的沟槽栅的上方还设置有氮化硅膜层。
并且，上述的第一漂移层的表面意味着第一漂移层与第一体层的边界面。另外，上述的第二漂移层的表面意味着第二漂移层与第二体层的边界面。另外，上述的“结晶缺陷密度的峰值”意味着第一漂移层或第二漂移层内的深度方向上的结晶缺陷密度分布的极大值。另外，优选为，上述的“结晶缺陷密度的峰值”为所述结晶缺陷密度分布中的最大值。
根据上述的第一半导体装置，由于从被设置于半导体基板的表面侧的沟槽栅的上方的氮化硅膜层供给氢原子，界面态被氢终结而减少，因此，抑制了沟槽栅的阈值电压的偏差。能够同时实现抑制沟槽栅的阈值电压的偏差和改善二极管区的反向恢复特性。
在上述半导体装置中，氮化硅膜层可以被设置于发射层的上方。而且，氮化硅膜层可以具备在第一体层的上方开口的开口部。
本说明书公开的第二半导体装置具备：半导体基板，其形成有IGBT区和二极管区；层间绝缘膜以及表面电极，其被形成于半导体基板的表面上；背面电极，其被形成于半导体基板的背面上。在该半导体装置中，IGBT区具备：第一导电型的集电层；第二导电型的第一漂移层，其相对于集电层而被设置于半导体基板的表面侧；第一导电型的第一体层，其相对于第一漂移层而被设置于半导体基板的表面侧，且一部分露出于半导体基板的表面；第二导电型的发射层，其被设置于第一体层的表面上，且露出于半导体基板的表面；沟槽栅，其从半导体基板的表面侧起贯穿第一体层而到达第一漂移层。二极管区具备：第二导电型的阴极层；第二导电型的第二漂移层，其相对于阴极层而被设置于半导体基板的表面侧，且与阴极层相比第二导电型的杂质浓度较低；第一导电型的第二体层，其相对于第二漂移区而被设置于半导体基板的表面侧。层间绝缘膜使沟槽栅与表面电极绝缘。在位于沟槽栅的下端的深度与第一漂移层以及第二漂移层的表面之间的第一漂移层以及第二漂移层中，形成有包含结晶缺陷密度的峰值的寿命控制区。表面电极包含Al基电极层和势垒金属层，势垒金属层被设置于第一体层的露出于半导体基板的表面的部分与Al基电极层之间，且未被设置于沟槽栅与Al基电极层之间。
根据上述第二半导体装置，由于从Al基电极层供给氢原子，界面态被终结而减少，因此，抑制了沟槽栅的阈值电压的偏差。另外，容易吸附氢原子的势垒金属层被设置在位于从作为氢原子的供给目标的沟槽栅比较远离的位置处的、第一体层的露出于半导体基板的表面的部分与Al基电极层之间，且未被设置于作为氢原子的供给目标的沟槽栅与Al基电极层之间。因此，氢原子从Al基电极层向沟槽栅的供给不会被势垒金属层妨碍。能够在确保通过设置势垒金属层而获得的效果的同时向沟槽栅供给氢原子，从而能够同时实现抑制沟槽栅的阈值电压的偏差和改善二极管区的反向恢复特性。
另外，本说明书公开一种半导体装置的制造方法，所述半导体装置具备：半导体基板，其形成有IGBT区和二极管区；层间绝缘膜以及表面电极，其被形成于半导体基板的表面上；背面电极，其被形成于半导体基板的背面上。在该半导体装置中，IGBT区具备：第一导电型的集电层；第二导电型的第一漂移层，其相对于集电层而被设置于半导体基板的表面侧；第一导电型的第一体层，其相对于第一漂移层而被设置于半导体基板的表面侧，且一部分露出于半导体基板的表面；第二导电型的发射层，其被设置于第一体层的表面上，且露出于半导体基板的表面；沟槽栅，其从半导体基板的表面侧起贯穿第一体层而到达第一漂移层。二极管区具备：第二导电型的阴极层；第二导电型的第二漂移层，其相对于阴极层而被设置于半导体基板的表面侧，且与阴极层相比第二导电型的杂质浓度较低；第一导电型的第二体层，其相对于第二漂移区而被设置于半导体基板的表面侧。层间绝缘膜使沟槽栅与表面电极绝缘。在位于沟槽栅的下端的深度与第一漂移层以及第二漂移层的表面之间的第一漂移层以及第二漂移层中，形成有包含结晶缺陷密度的峰值的寿命控制区。在该半导体装置的制造方法中，包括如下步骤：在半导体基板上形成沟槽栅；在沟槽栅的表面侧形成氮化硅膜层；在存在氮化硅膜层的状态下，向位于沟槽栅的下端的深度与第一漂移层以及第二漂移层的表面之间的区域照射带电粒子；在照射了带电粒子之后，在存在氮化硅膜层的状态下，对半导体基板进行退火。
在上述半导体装置的制造方法中，在沟槽栅的表面侧存在氮化硅膜层的状态下，形成寿命控制区。由于由从氮化硅膜层供给的氢原子产生的界面态的终结化在退火时特别有效地进行，因此能够有效地减少界面态。
另外，本说明书公开一种半导体装置的制造方法，所述半导体装置具备：半导体基板，其形成有IGBT区和二极管区；层间绝缘膜以及表面电极，其被形成于半导体基板的表面上；背面电极，其被形成于半导体基板的背面上。在该半导体装置中，IGBT区具备：第一导电型的集电层；第二导电型的第一漂移层，其相对于集电层而被设置于半导体基板的表面侧；第一导电型的第一体层，其相对于第一漂移层而被设置于半导体基板的表面侧，且一部分露出于半导体基板的表面；第二导电型的发射层，其被设置于第一体层的表面上，且露出于半导体基板的表面；沟槽栅，其从半导体基板的表面侧起贯穿第一体层而到达第一漂移层。二极管区具备：第二导电型的阴极层；第二导电型的第二漂移层，其相对于阴极层而被设置于半导体基板的表面侧，且与阴极层相比第二导电型的杂质浓度较低；第一导电型的第二体层，其相对于第二漂移区而被设置于半导体基板的表面侧。层间绝缘膜使沟槽栅与表面电极绝缘。在位于沟槽栅的下端的深度与第一漂移层以及第二漂移层的表面之间的第一漂移层以及第二漂移层中，形成有包含结晶缺陷密度的峰值的寿命控制区。表面电极包含Al基电极层和势垒金属层，在该半导体装置的制造方法中，包括如下步骤：在半导体基板上形成沟槽栅；在半导体基板的表面侧形成势垒金属层，势垒金属层至少被设置于第一体层的露出于半导体基板的表面的部分上，且在沟槽栅的表面侧开口；进一步在势垒金属层的表面侧形成Al基电极层；在存在势垒金属层以及Al基电极层的状态下，向位于沟槽栅的下端的深度与第一漂移层以及第二漂移层的表面之间的区域照射带电粒子；在照射了带电粒子之后，在存在势垒金属层以及Al基电极层的状态下，对半导体基板进行退火。
在上述的半导体装置的制造方法中，在沟槽栅的表面侧存在势垒金属层以及Al基电极层的状态下形成寿命控制区。由于由从Al基电极层供给的氢原子产生的界面态的终结化在退火时特别有效地进行，因此能够有效地减少界面态。另外，由于容易吸附氢原子的势垒金属层在作为氢原子的供给目标的沟槽栅的表面侧开口，因此，氢原子从Al基电极层向沟槽栅的供给不会被势垒金属层妨碍。
附图说明
图1为实施例1所涉及的半导体装置的纵剖视图。
图2为实施例1所涉及的半导体装置的半导体基板的俯视图。
图3为实施例1所涉及的半导体装置的俯视图。
图4为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图5为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图6为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图7为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图8为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图9为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图10为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图11为改变例所涉及的半导体装置的纵剖视图。
图12为实施例2所涉及的半导体装置的纵剖视图。
图13为对实施例2所涉及的半导体装置的制造方法进行说明的图。
图14为对实施例2所涉及的半导体装置的制造方法进行说明的图。
图15为对实施例2所涉及的半导体装置的制造方法进行说明的图。
图16为对实施例2所涉及的半导体装置的制造方法进行说明的图。
图17为对实施例2所涉及的半导体装置的制造方法进行说明的图。
图18为改变例所涉及的半导体装置的纵剖视图。
图19为对改变例所涉及的半导体装置的制造方法进行说明的图。
图20为改变例所涉及的半导体装置的纵剖视图。
图21为改变例所涉及的半导体装置的纵剖视图。
图22为改变例所涉及的半导体装置的半导体基板的俯视图。
图23为改变例所涉及的半导体装置的俯视图。
具体实施方式
实施例1
如图1至图3所示，本实施例所涉及的半导体装置10具备：形成有IGBT区11和二极管区12的半导体基板100；被形成于半导体基板100的表面上的层间绝缘膜135、表面电极121以及氮化硅膜层143；和被形成于半导体基板100的背面上的背面电极120。表面电极121为，从半导体基板100侧起依次层叠有Al-Si基电极层、Ni基电极层、焊锡接合层等的复合电极层。背面电极120为层叠有Al基电极层、Ti基电极层、Ni基电极层、焊锡接合层等的复合电极层。
IGBT区11具备：p型的集电层101；与集电层101的表面相接的n型的缓冲层103；与缓冲层103的表面相接的n型的漂移层104；相对于漂移层104而被设置于半导体基板100的表面侧的p型的体层105；被设置于体层105的表面上且露出于半导体基板100的表面的体接触层109；被设置于体层105的表面上且露出于半导体基板100的表面的n型的发射层107；从半导体基板100的表面侧起贯穿体层105而到达漂移层104的沟槽栅130。如图2所示，当俯视观察半导体基板100时，发射层107具有沿着沟槽栅130的长边方向延伸的梯子形形状，体接触层109以嵌入发射层107的梯子形形状之间的方式而相邻。发射层107具有沿着沟槽栅130延伸的部分107a和沿着沟槽栅130的短边方向(与长边方向正交的方向)延伸的部分107b。部分107b于在其短边方向上相邻的沟槽栅130之间，对沿着各个沟槽栅130延伸的两个部分107a之间进行连接，在由部分107a和部分107b包围的区域内配置有体接触层109。并且，在图2中图示了半导体基板100的表面，被形成于该半导体基板的表面上的层间绝缘膜135、表面电极121以及氮化硅膜层143省略了图示。沟槽栅130包括：被形成于半导体基板100上的沟槽131；被形成于沟槽131的内壁上的栅极绝缘膜132；和以被栅极绝缘膜132覆盖的状态而被填充于沟槽131内的栅电极133。层间绝缘膜135对沟槽栅130的表面和发射层107的靠近沟槽栅130的一侧的部分进行覆盖，并使栅电极133与表面电极121绝缘。表面电极121与发射层107以及体接触层109的露出于半导体基板100的表面的部分相接。如图1以及图3所示，氮化硅膜层143被形成于IGBT区11内的表面电极121的表面的一部分上。氮化硅膜143被形成于沟槽栅130的上方以及发射层107的上方(在此，上方是指，沿着半导体基板100的厚度方向而成为表面侧的位置，在图1中，为铅垂上方)，而未被形成于体接触层109的上方。氮化硅膜层143具有在体接触层109的上方开口的开口部145。在开口部145中露出有表面电极121。
二极管区12具备：n型的阴极层102；与阴极层102的表面相接的n型的缓冲层103；与缓冲层103的表面相接的n型的漂移层104；相对于漂移层104而被设置于半导体基板100的表面侧的p型的体层105；被设置于体层105的表面上且露出于半导体基板100的表面的阳极层106。如图2所示，阳极层106以占据在其长边方向上相邻的沟槽栅之间的方式而被设置于半导体基板100的表面。在二极管区12内，与IGBT区11相同，也设置有从半导体基板100的表面侧起贯穿体层105而到达漂移层104的沟槽栅130。如图1至图3所示，在二极管区12内，氮化硅膜层143仅被形成于最靠近IGBT区11的阳极层106中的表面被层间绝缘膜135覆盖的部分处。表面电极121与阳极层106的露出于半导体基板100的表面的部分相接。并且，漂移层104的n型的杂质浓度低于阴极层102的n型的杂质浓度。优选为，漂移层104的n型的杂质浓度小于1×1014atoms/cm3。
缓冲层103、漂移层104、体层105跨及IGBT区11和二极管区12双方而分别作为一个层被形成。缓冲层103和漂移层104中的被包含于IGBT区11中的部分为第一漂移层的一个示例，缓冲层103和漂移层104中的被包含于二极管区12中的部分为第二漂移层的一个示例。体层105的被包含于IGBT区中的部分以及体接触层109为第一体层的一个示例。体层105的被包含于二极管区12中的部分以及阳极层106为第二体层的一个示例。
跨及IGBT区11和二极管区12，在漂移层104内形成有寿命控制区150。寿命控制区150为与其周围相比结晶缺陷密度较高的区域。寿命控制区150具有结晶缺陷密度的峰值。即，当对漂移层104内的深度方向上的结晶缺陷密度分布进行测量时，该结晶缺陷密度分布的极大值(优选为，最大值)所在的区域为寿命控制区150。寿命控制区150被形成在位于沟槽栅130的下端的深度与漂移层104和体层105的边界之间的漂移层104(即，存在于与沟槽栅130的下端的深度相比较浅的位置处的漂移层104)内。即，存在于与沟槽栅130的下端的深度相比较浅的位置处的漂移层104中的结晶缺陷密度的平均值高于，存在于与沟槽栅130的下端的深度相比较深的位置处的漂移层104中的结晶缺陷密度的平均值。在寿命控制区150内，载流子的寿命有效地被衰减。由此，二极管区12的反向恢复特性良好。在半导体装置10中，寿命控制区150在漂移层104内被形成于靠近体层105和漂移层104的边界的位置处，因此，特别有效地使二极管区12的反向恢复特性变得良好。另外，在半导体装置10中，形成有沟槽栅130的深度与形成有寿命控制区150的深度部分重叠，从而在沟槽栅130的栅极绝缘膜132和与之相接的半导体基板100之间容易产生界面态。一般而言，在产生该界面态时，IGBT的栅极的阈值电压不稳定，在批量生产IGBT时，阈值电压的偏差将变大。但是，虽然将在后文详细叙述，但在半导体装置10的制造时，通过由氮化硅膜层143供给的氢原子，该界面态被终结而减少。因此，抑制了沟槽栅130的阈值电压的偏差。根据半导体装置10，能够同时实现抑制沟槽栅130的阈值电压的偏差和改善二极管区12的反向恢复特性。
对半导体装置10的制造方法的一个示例进行说明。并且，关于能够利用现有公知的半导体装置的制造方法的工序，省略详细的说明。
首先，如图4所示，准备原料晶片90。例如，利用离子注入以及退火等现有公知的方法而在n型的硅晶片的表面侧，形成体层105、阳极层106、发射层107、体接触层109。n层904为n型的硅晶片的未被实施离子注入的部分，且为成为半导体装置10的漂移层104的层。此后，利用蚀刻、热氧化、CVD(Chemical Vapor Deposition，化学气相沉积)等现有公知的方法，形成沟槽栅130、层间绝缘膜135。由此，能够制造出图4所示的原料晶片90。并且，在形成栅极绝缘膜132的热氧化工序中，能够优选使用火焰式(pyro genic)氧化法，该火焰式氧化法使用水蒸汽以作为氧化剂(oxidizing spe cies)。由此，当利用热氧化法来形成时，能够形成含有较多的水的栅极绝缘膜。
接下来，如图5所示，在原料晶片90的表面上形成表面电极121。表面电极121被形成为进一步覆盖被形成于沟槽栅130的表面上的层间绝缘膜135的表面的程度的厚度。接下来，如图6所示，利用CVD等现有公知的成膜方法，在表面电极121的表面上形成氮化硅膜层943。氮化硅膜层943被形成为对表面电极121的整体进行覆盖的程度。
接下来，如图7所示，对原料晶片90的背面进行切削而使其厚度变薄之后，对背面实施离子注入。由此，在原料晶片90的背面侧，形成p型的离子注入层901、n型的离子注入层902、n型的离子注入层903。
接下来，如图8所示，在氮化硅膜层943存在于表面电极121的表面上的状态下，为了形成结晶缺陷，而从原料晶片90的背面侧向漂移层104内照射带电粒子。以在从沟槽栅130的下端的深度至漂移层104和体层105的边界之间的区域内包含结晶缺陷密度的峰值的方式，而对照射带电粒子的位置进行调节。当以上述方式照射带电粒子时，一部分的带电粒子会被注入至栅极绝缘膜132中。因此，当实施离子注入时，容易在栅极绝缘膜132和与之相接的半导体基板100之间产生界面态。另外，结晶缺陷也可以通过从表面侧穿过沟槽栅而向漂移层内进行照射来形成。
接下来，如图9所示，在氮化硅膜层943存在于表面电极121的表面上的状态下，实施用于使结晶缺陷稳定化的退火，从而形成寿命控制区150。在该退火工序中，p型的离子注入层901、n型的离子注入层902、n型的离子注入层903也被退火，分别形成p型的集电层101、n型的阴极层102、n型的缓冲层103。另外，当如上述方式那样在存在氮化硅膜层943的状态下实施退火工序时，氢原子会从氮化硅膜层943被供给至半导体基板100中。通过所供给的氢原子，存在于栅极绝缘膜132和半导体基板100的边界处的界面态的终结化有效地进行，从而能够有效地减少界面态。并且，在利用火焰式氧化法形成了栅极绝缘膜132的情况下，通过从含有较多的水的栅极绝缘膜132被供给的氢原子，也会使界面态终结化，从而能够更加有效地减少界面态。
接下来，如图10所示，通过蚀刻等现有公知的方法来对氮化硅膜层943进行局部去除。被形成于阳极层106的上方以及体接触层109的上方的氮化硅膜层943被去除，从而成为被图案形成为与图1相同的形状的氮化硅膜层143。而且，通过在图10所示的原料晶片90的表面、背面上形成背面电极120，从而能够制造出图1至图3所示的半导体装置10。
(改变例)
虽然在实施例1中，对在实施了用于使结晶缺陷稳定化的退火之后，局部去除氮化硅膜层943的制造方法进行了说明，但是，即使将氮化硅膜层943全部去除，也能够获得由从氮化硅膜层943供给的氢原子产生的界面态减少的效果。在该情况下，可制造具有从图1至图3所示的半导体装置10中去除了氮化硅膜层143的结构的半导体装置。另外，虽然在实施例1中，例示了表面电极121为不含势垒金属层的复合电极的情况而进行了说明，但是并不限定于此。也能够代替表面电极121，而使用包含被形成于与半导体基板100之间的边界面的整体或一部分上的势垒金属层的复合电极层。即使在利用了容易吸附氢原子的势垒金属层的情况下，由于从氮化硅膜层供给氢原子而进行补充，因此，也能够抑制沟槽栅的阈值电压的偏差。
另外，氮化硅膜只需被形成于沟槽栅130的上方以及发射层107的上方即可，无需被形成于表面电极121的上方。即使氮化硅膜被配置于表面电极121的下方或内部，也能够获得本申请发明的效果。例如，也可以如图11所示的半导体装置10a那样，在表面电极121的下方配置氮化硅膜143a。氮化硅膜143a被形成于表面电极121的下方且沟槽栅130的上方以及发射层107的上方，而未被形成于体接触层109的上方。氮化硅膜143a对被设置于IGBT区11中的层间绝缘膜135的表面以及侧面进行覆盖，并对发射层107的表面中的未被层间绝缘膜135覆盖的部分进行覆盖。在IGBT区11内，氮化硅膜层143a未被形成于体接触层109的表面上，且具有在体接触层109的表面侧开口的开口部145a。在二极管区12内，氮化硅膜层143a仅被形成于最靠近IGBT区11的阳极层106中的表面被层间绝缘膜135覆盖的部分上。表面电极121进一步覆盖氮化硅膜层143a的表面，并贯穿氮化硅膜层143a的开口部145a而与体接触层109的表面相接。另外，表面电极121与阳极层106的露出于半导体基板100的表面的部分相接。背面电极120与集电层101相接。
实施例2
图12所示的半导体装置20于在半导体基板100的表面以及层间绝缘膜135的表面上未形成有氮化硅膜层143这一点，以及表面电极包含Al基电极层221、势垒金属层244这一点上，与半导体装置10不同。并且，虽然未图示，但是，作为表面电极的一部分，在Al基电极层的表面上，还层叠有Ni基电极层以及焊锡接合层。
Al基电极层221由在半导体领域中常用的Al、Al-Si合金等以铝为主要成分的电极材料形成，这些电极材料因氢原子的供给性较高而被熟知。
势垒金属层244在二极管区12内被形成于对半导体基板100的表面以及层间绝缘膜135的表面进行覆盖的位置上。势垒金属层244在IGBT区11内被形成于对体接触层109的表面进行覆盖的位置上，而未被形成于对发射层107的表面以及层间绝缘膜135的表面进行覆盖的位置上。即，势垒金属层244被设置于第一体层(二极管区12内的体层105)的露出于半导体基板100的表面的部分与Al基电极层221之间，且未被设置于IGBT区11内的沟槽栅130与Al基电极层221之间。势垒金属层244的材料能够使用钛(Ti)、氮化钛(TiN)、钛钨合金(TiW)等现有公知的作为势垒金属而使用的材料。其他结构由于与半导体装置10相同，因此省略说明。
在实施例2的半导体装置20中，也在沟槽栅130的下端附近形成有寿命控制区150。但是，如后文详细叙述的那样，在半导体装置20的制造工序中，氢原子从Al基电极层221被供给，存在于栅极绝缘膜132和半导体基板100的边界处的界面态被终结而减少。因此，抑制了沟槽栅130的阈值电压的偏差。
另外，容易吸附氢原子的势垒金属层244在IGBT区11内被设置于体接触层109的露出于半导体基板100的表面的部分与Al基电极层221之间，且未被设置于沟槽栅130与Al基电极层221之间。即，势垒金属层244仅被形成于从作为氢原子的供给目标的被设置于IGBT区11内的沟槽栅130比较远离的位置处。因此，在IGBT区11内，氢原子从Al基电极层221向沟槽栅130的供给不会被势垒金属层244妨碍。
根据半导体装置20，能够在确保通过设置势垒金属层244而获得的效果(Al尖峰的防止等)的同时，向被设置于IGBT区11内的沟槽栅130供给氢原子，从而能够抑制IGBT区11的工作时的沟槽栅130的阈值电压的偏差。
对半导体装置20的制造方法的一个示例进行说明。并且，关于能够利用现有公知的半导体装置的制造方法的工序，省略详细的说明。
首先，通过与实施例1相同的方法，准备图4所示的原料晶片90。如图13所示，在原料晶片90上，通过溅射法等而形成势垒金属层244。势垒金属层244与阳极层106的表面以及体接触层109的表面相接，并且，以在沟槽栅130的表面侧开口的方式被图案形成。
接下来，如图14所示，进一步在势垒金属层244的表面上通过溅射法等而形成Al基电极层221。
接下来，如图15所示，对原料晶片90的背面进行切削而使其厚度变薄之后，对背面实施离子注入。由此，在原料晶片90的背面侧，形成p型的离子注入层901、n型的离子注入层902、n型的离子注入层903。
接下来，如图16所示，在势垒金属层244以及Al基电极层221存在于原料晶片90的表面上的状态下，为了形成结晶缺陷，而从原料晶片90的背面侧向漂移层104内照射带电粒子。以在从沟槽栅130的下端的深度至漂移层104和体层105的边界之间的区域内包含结晶缺陷密度的峰值的方式，对照射带电粒子的位置进行调节。当以上述方式照射带电粒子时，一部分的带电粒子会被注入至栅极绝缘膜132中。因此，当实施离子注入时，容易在栅极绝缘膜132和与之相接的半导体基板100之间产生界面态。
接下来，如图17所示，在势垒金属层244以及Al基电极层221存在于原料晶片90的表面上的状态下，实施用于使结晶缺陷稳定化的退火，从而形成寿命控制区150。与实施例1相同，在该退火工序中，形成p型的集电层101、n型的阴极层102、n型的缓冲层103。另外，当如上述方式那样在存在Al基电极层221的状态下实施退火工序时，氢原子会从Al基电极层221被供给至半导体基板100中。通过所供给的氢原子，存在于栅极绝缘膜132和半导体基板100的边界处的界面态的终结化有效地进行，从而能够有效地减少界面态。另外，由于容易吸附氢原子的势垒金属层244在作为氢原子的供给目标的沟槽栅130的表面侧开口，因此，氢原子从Al基电极层221向沟槽栅130的供给不会被势垒金属层244妨碍。
(改变例)
并且，也能够在半导体装置20中进一步设置在实施例1中所说明的氮化硅膜层143。通过由氮化硅膜143供给的氢原子，也会使界面态终结化，从而能够更加有效地减少界面态。
另外，如图18所示的半导体装置20a那样，表面电极也可以包含被设置于势垒金属层244a与Al基电极层221之间的接触插塞(contact plug)层254。接触插塞层254以被埋入势垒金属层244a的凹部中的方式，被形成于在IGBT区11内所设置的势垒金属层244a的表面侧，该接触插塞层254的表面被Al基电极层221覆盖。作为接触插塞层254的材料，可以优选使用钨等。接触插塞层254被埋入至势垒金属层244的凹部中，并且势垒金属层244a、接触插塞层254、层间绝缘膜135的表面被平坦化，从而能够提高这些层与Al基电极层221之间的紧密性。
在通过与半导体装置20的制造工序中的形成势垒金属层224的工序相同的工序形成了势垒金属层224a之后，实施形成接触插塞层254的工序，接下来，实施半导体装置20的制造工序中的形成Al基电极层221的工序，从而能够制造出半导体装置20a。具体而言，在如图19所示那样形成了势垒金属层224a之后的原料晶片90b的表面上，通过溅射法等使成为接触插塞层254的材料的金属膜(例如，钨膜)成膜之后，进行图案形成，并去除被埋入至势垒金属层224a的表面的凹部中的部分以外的金属膜，从而形成接触插塞层254。接下来，在接触插塞层254被成膜于势垒金属层224a的表面上的状态下，与图14相同，通过溅射法等，在原料晶片90b的表面上形成Al基电极层221。此后，通过实施与利用图15至17而在实施例2中所说明的工序相同的工序，从而能够制造出半导体装置20a。
另外，上述的实施例以及改变例中所说明的IGBT区以及二极管区的结构只不过是例示，本申请所记载的技术能够应用于具有上述以外的IGBT区的结构、二极管的结构的半导体装置中。例如，可以如图20所示的半导体装置10b那样，与漂移层104相比靠表面侧的结构在IGBT区11和二极管区12中相同。半导体装置10b的二极管区12具备二极管发射层157和二极管体接触层159。在俯视观察半导体基板100时，二极管发射层157、二极管体接触层159分别与发射层107、体接触层109同样地被图案形成。半导体装置10b中的与漂移层104相比靠表面侧的结构在IGBT区11和二极管区12中以同样的方式被图案形成，因此简化了制造工序。而且，虽然在半导体装置10b中，氮化硅膜层143仅被形成于IGBT区11的上方，但是，也可以被形成于二极管区12的沟槽栅130的上方以及二极管发射层157的上方(未图示)。
另外，例如，也可以具备如图21至23所示的半导体装置10c那样被实施了图案形成的半导体基板100c。当俯视观察半导体基板100c时，如图22所示，IGBT区11的发射层167与体接触层169沿着沟槽栅130的长边方向而被交替配置。当与沟槽栅130的长边方向垂直地剖切半导体装置10c时，根据该剖面的位置的不同，存在如图21所示那样在IGBT区11的相邻的沟槽栅130之间仅出现发射层167的情况，和在IGBT区11的相邻的沟槽栅130之间仅出现体接触层169的情况(未图示)。
另外，在半导体装置10c中，如图23所示，氮化硅膜层143c被形成于IGBT区11内的表面电极121的表面上，并具有在相邻的沟槽栅130之间的中央位置附近开口的开口部145c。发射层167的一部以及体接触层169的一部分位于开口部145c的下方。如半导体装置10c那样，氮化硅膜层143c也可以未被形成于一部分发射层167的铅垂上方，另外，也可以被形成于一部分体接触层169的铅垂上方。
以上，对本发明的实施例进行了详细说明，但是，这些只不过为例示，并不对权利要求书进行限定。权利要求书所记载的技术包括对以上所例示的具体示例进行了各种各样的改变、变更的内容。
本说明书或附图中所说明的技术要素通过单独或各种组合的方式而发挥技术上的有用性，但并不被限定于申请时权利要求所述的组合。另外，本说明书或附图所例示的技术能够同时实现多个目的，并且实现其中一个目的本身便具有技术上的有用性。

Claims (4)

1.一种半导体装置，具备：
半导体基板，其形成有绝缘栅双极性晶体管区和二极管区；
层间绝缘膜以及表面电极，其被形成于所述半导体基板的表面上；
背面电极，其被形成于所述半导体基板的背面上，
所述绝缘栅双极性晶体管区具备：
第一导电型的集电层；
第二导电型的第一漂移层，其相对于所述集电层而被设置于所述半导体基板的表面侧；
第一导电型的第一体层，其相对于所述第一漂移层而被设置于所述半导体基板的表面侧，且一部分露出于所述半导体基板的表面；
第二导电型的发射层，其被设置于所述第一体层的表面上，且露出于所述半导体基板的表面；
沟槽栅，其从所述半导体基板的表面侧起贯穿所述第一体层而到达所述第一漂移层，
所述二极管区具备：
第二导电型的阴极层；
第二导电型的第二漂移层，其相对于所述阴极层而被设置于所述半导体基板的表面侧，且与所述阴极层相比第二导电型的杂质浓度较低；
第一导电型的第二体层，其相对于所述第二漂移层而被设置于所述半导体基板的表面侧，
所述层间绝缘膜使所述沟槽栅与所述表面电极绝缘，
在位于所述沟槽栅的下端的深度与所述第一漂移层以及所述第二漂移层的表面之间的所述第一漂移层以及所述第二漂移层中，形成有包含结晶缺陷密度的峰值的寿命控制区，
所述半导体装置还设置有氮化硅膜层，所述氮化硅膜层被设置于所述半导体基板的表面侧的所述沟槽栅及所述发射层的上方且所述表面电极的下方，并对所述层间绝缘膜进行覆盖，且具备在所述第一体层的上方开口的开口部，
所述氮化硅膜层的上表面与所述表面电极直接接触。
2.一种半导体装置，具备：
半导体基板，其形成有绝缘栅双极性晶体管区和二极管区；
层间绝缘膜以及表面电极，其被形成于所述半导体基板的表面上；
背面电极，其被形成于所述半导体基板的背面上，
所述绝缘栅双极性晶体管区具备：
第一导电型的集电层；
第二导电型的第一漂移层，其相对于所述集电层而被设置于所述半导体基板的表面侧；
第一导电型的第一体层，其相对于所述第一漂移层而被设置于所述半导体基板的表面侧，且一部分露出于所述半导体基板的表面；
第二导电型的发射层，其被设置于所述第一体层的表面上，且露出于所述半导体基板的表面；
沟槽栅，其从所述半导体基板的表面侧起贯穿所述第一体层而到达所述第一漂移层，
所述二极管区具备：
第二导电型的阴极层；
第二导电型的第二漂移层，其相对于所述阴极层而被设置于所述半导体基板的表面侧，且与所述阴极层相比第二导电型的杂质浓度较低；
第一导电型的第二体层，其相对于所述第二漂移层而被设置于所述半导体基板的表面侧，
所述层间绝缘膜使所述沟槽栅与所述表面电极绝缘，
在位于所述沟槽栅的下端的深度与所述第一漂移层以及所述第二漂移层的表面之间的所述第一漂移层以及所述第二漂移层中，形成有包含结晶缺陷密度的峰值的寿命控制区，
所述表面电极包含Al基电极层和势垒金属层，
所述势垒金属层被设置于所述第一体层的露出于所述半导体基板的表面的部分与所述Al基电极层之间，且未被设置于所述沟槽栅与所述Al基电极层之间以及所述发射层与所述Al基电极层之间。
3.一种半导体装置的制造方法，其中，
所述半导体装置具备：
半导体基板，其形成有绝缘栅双极性晶体管区和二极管区；
层间绝缘膜以及表面电极，其被形成于所述半导体基板的表面上；
背面电极，其被形成于所述半导体基板的背面上，
所述绝缘栅双极性晶体管区具备：
第一导电型的集电层；
第二导电型的第一漂移层，其相对于所述集电层而被设置于所述半导体基板的表面侧；
第一导电型的第一体层，其相对于所述第一漂移层而被设置于所述半导体基板的表面侧，且一部分露出于所述半导体基板的表面；
第二导电型的发射层，其被设置于所述第一体层的表面上，且露出于所述半导体基板的表面；
沟槽栅，其从所述半导体基板的表面侧起贯穿所述第一体层而到达所述第一漂移层，
所述二极管区具备：
第二导电型的阴极层；
第二导电型的第二漂移层，其相对于所述阴极层而被设置于所述半导体基板的表面侧，且与所述阴极层相比第二导电型的杂质浓度较低；
第一导电型的第二体层，其相对于所述第二漂移层而被设置于所述半导体基板的表面侧，
所述层间绝缘膜使所述沟槽栅与所述表面电极绝缘，
在位于所述沟槽栅的下端的深度与所述第一漂移层以及所述第二漂移层的表面之间的所述第一漂移层以及所述第二漂移层中，形成有包含结晶缺陷密度的峰值的寿命控制区，
在所述半导体装置的制造方法中，包括如下步骤：
在所述半导体基板上形成所述沟槽栅；
在所述沟槽栅的表面侧以及所述发射层的表面侧形成氮化硅膜层；
形成与所述氮化硅膜层的上表面直接接触的所述表面电极；
在存在所述氮化硅膜层的状态下，向位于所述沟槽栅的下端的深度与所述第一漂移层以及所述第二漂移层的表面之间的区域照射带电粒子；
在照射了所述带电粒子之后，在存在所述氮化硅膜层的状态下，对所述半导体基板进行退火。
4.一种半导体装置的制造方法，其中，
所述半导体装置具备：
半导体基板，其形成有绝缘栅双极性晶体管区和二极管区；
层间绝缘膜以及表面电极，其被形成于所述半导体基板的表面上；
背面电极，其被形成于所述半导体基板的背面上，
所述绝缘栅双极性晶体管区具备：
第一导电型的集电层；
第二导电型的第一漂移层，其相对于所述集电层而被设置于所述半导体基板的表面侧；
第一导电型的第一体层，其相对于所述第一漂移层而被设置于所述半导体基板的表面侧，且一部分露出于所述半导体基板的表面；
第二导电型的发射层，其被设置于所述第一体层的表面上，且露出于所述半导体基板的表面；
沟槽栅，其从所述半导体基板的表面侧起贯穿所述第一体层而到达所述第一漂移层，
所述二极管区具备：
第二导电型的阴极层；
第二导电型的第二漂移层，其相对于所述阴极层而被设置于所述半导体基板的表面侧，且与所述阴极层相比第二导电型的杂质浓度较低；
第一导电型的第二体层，其相对于所述第二漂移层而被设置于所述半导体基板的表面侧，
所述层间绝缘膜使所述沟槽栅与所述表面电极绝缘，
在位于所述沟槽栅的下端的深度与所述第一漂移层以及所述第二漂移层的表面之间的所述第一漂移层以及所述第二漂移层中，形成有包含结晶缺陷密度的峰值的寿命控制区，
所述表面电极包含Al基电极层和势垒金属层，
在所述半导体装置的制造方法中，包括如下步骤：
在所述半导体基板上形成所述沟槽栅；
在所述半导体基板的表面侧形成势垒金属层，所述势垒金属层至少被设置于所述第一体层的露出于所述半导体基板的表面的部分上，且在所述沟槽栅的表面侧以及所述发射层的表面侧开口；
进一步在所述势垒金属层的表面侧形成Al基电极层；
在存在所述势垒金属层以及所述Al基电极层的状态下，向位于所述沟槽栅的下端的深度与所述第一漂移层以及所述第二漂移层的表面之间的区域照射带电粒子；
在照射了所述带电粒子之后，在存在所述势垒金属层以及所述Al基电极层的状态下，对所述半导体基板进行退火。
CN201480071047.5A 2013-12-27 2014-11-19 半导体装置及其制造方法 Active CN105849912B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-271726 2013-12-27
JP2013271726 2013-12-27
JP2014161668A JP6107767B2 (ja) 2013-12-27 2014-08-07 半導体装置とその製造方法
JP2014-161668 2014-08-07
PCT/JP2014/080677 WO2015098377A1 (ja) 2013-12-27 2014-11-19 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
CN105849912A CN105849912A (zh) 2016-08-10
CN105849912B true CN105849912B (zh) 2019-03-01

Family

ID=53478251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480071047.5A Active CN105849912B (zh) 2013-12-27 2014-11-19 半导体装置及其制造方法

Country Status (7)

Country Link
US (1) US10014368B2 (zh)
JP (1) JP6107767B2 (zh)
KR (1) KR101780619B1 (zh)
CN (1) CN105849912B (zh)
DE (1) DE112014006069T5 (zh)
TW (1) TWI675404B (zh)
WO (1) WO2015098377A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014212455A1 (de) * 2014-06-27 2015-12-31 Robert Bosch Gmbh Diode mit einem plattenförmigen Halbleiterelement
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
CN107112370B (zh) * 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
CN107924951B (zh) * 2016-03-10 2021-11-23 富士电机株式会社 半导体装置
JP6830767B2 (ja) 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
JP2018067624A (ja) * 2016-10-19 2018-04-26 トヨタ自動車株式会社 半導体装置およびその製造方法
CN109219888B (zh) * 2016-12-08 2022-03-29 富士电机株式会社 半导体装置
CN113506800A (zh) 2016-12-16 2021-10-15 富士电机株式会社 半导体装置
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI607563B (zh) * 2017-04-21 2017-12-01 Maxpower Semiconductor Inc With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
US10186586B1 (en) * 2017-09-26 2019-01-22 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device
DE102017011878A1 (de) * 2017-12-21 2019-06-27 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
JP7003688B2 (ja) * 2018-01-25 2022-01-20 株式会社デンソー 半導体装置及びその製造方法
JP7036198B2 (ja) * 2018-04-11 2022-03-15 三菱電機株式会社 半導体装置、半導体ウエハおよび半導体装置の製造方法
JP7403386B2 (ja) * 2020-05-27 2023-12-22 三菱電機株式会社 半導体装置
JP7459666B2 (ja) * 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
CN112397593B (zh) * 2021-01-20 2021-04-16 中芯集成电路制造(绍兴)有限公司 半导体器件及制造方法
JP2022144504A (ja) 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法
JPWO2023084939A1 (zh) * 2021-11-10 2023-05-19

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700430A (zh) * 2004-05-12 2005-11-23 三洋电机株式会社 半导体装置的制造方法
CN101026161A (zh) * 2006-02-24 2007-08-29 株式会社电装 具有igbt和二极管的半导体器件
CN102856381A (zh) * 2011-06-28 2013-01-02 瑞萨电子株式会社 半导体器件、制造半导体器件的方法以及电子装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275536B2 (ja) 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
US20010001494A1 (en) 1999-04-01 2001-05-24 Christopher B. Kocon Power trench mos-gated device and process for forming same
JP2001284600A (ja) 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2002329727A (ja) * 2001-04-27 2002-11-15 Toyota Motor Corp 縦型半導体装置とそれを用いた回路
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008085251A (ja) 2006-09-29 2008-04-10 Sony Corp 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法
JP2008244456A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
US7638442B2 (en) 2008-05-09 2009-12-29 Promos Technologies, Inc. Method of forming a silicon nitride layer on a gate oxide film of a semiconductor device and annealing the nitride layer
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP2010157592A (ja) * 2008-12-26 2010-07-15 Panasonic Corp 半導体装置およびその製造方法
JP5261324B2 (ja) * 2009-08-26 2013-08-14 トヨタ自動車株式会社 半導体装置とその製造方法
JP5672719B2 (ja) * 2010-03-03 2015-02-18 株式会社デンソー パワー素子を備えた半導体装置の製造方法
JP5695343B2 (ja) 2010-05-13 2015-04-01 株式会社豊田中央研究所 半導体装置
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
JP5811861B2 (ja) * 2012-01-23 2015-11-11 株式会社デンソー 半導体装置の製造方法
JP5929741B2 (ja) * 2012-01-23 2016-06-08 株式会社デンソー 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700430A (zh) * 2004-05-12 2005-11-23 三洋电机株式会社 半导体装置的制造方法
CN101026161A (zh) * 2006-02-24 2007-08-29 株式会社电装 具有igbt和二极管的半导体器件
CN102856381A (zh) * 2011-06-28 2013-01-02 瑞萨电子株式会社 半导体器件、制造半导体器件的方法以及电子装置

Also Published As

Publication number Publication date
US20160315140A1 (en) 2016-10-27
JP2015144232A (ja) 2015-08-06
TWI675404B (zh) 2019-10-21
US10014368B2 (en) 2018-07-03
JP6107767B2 (ja) 2017-04-05
CN105849912A (zh) 2016-08-10
KR20160102064A (ko) 2016-08-26
DE112014006069T5 (de) 2016-09-15
WO2015098377A1 (ja) 2015-07-02
TW201537627A (zh) 2015-10-01
KR101780619B1 (ko) 2017-09-21

Similar Documents

Publication Publication Date Title
CN105849912B (zh) 半导体装置及其制造方法
US8487318B2 (en) Semiconductor device and manufacturing method thereof
CN108604602A (zh) 半导体装置及半导体装置的制造方法
US9793354B2 (en) Semiconductor device and method of manufacturing the same
CN104701180B (zh) 用于形成半导体器件的方法
US20130234201A1 (en) Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same
TW200901463A (en) Semiconductor device and manufacturing method thereof
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
TWI517415B (zh) 具有增進的溝槽保護之溝槽為基的裝置
CN109979935A (zh) 半导体装置及半导体装置的制造方法
CN103208492A (zh) 半导体装置
JP7243744B2 (ja) 半導体装置および半導体装置の製造方法
US10096699B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
WO2013111568A1 (ja) 半導体装置およびその製造方法
JP2021034444A (ja) 半導体装置
CN106409897A (zh) 半导体装置及其制造方法
US10886390B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN104051524B (zh) 半导体器件
CN108231557A (zh) 在半导体器件中形成复合中心
CN101930977B (zh) 接触孔中具有钨间隔层的功率mosfet器件及其制造方法
WO2014154858A1 (en) Method for manufacturing an insulated gate bipolar transistor
JP7307818B2 (ja) リフローされた金属間誘電体層を有するパワー半導体デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200409

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.