DE112014006069T5 - Halbleitereinrichtung und Herstellverfahren der Halbleitereinrichtung - Google Patents

Halbleitereinrichtung und Herstellverfahren der Halbleitereinrichtung Download PDF

Info

Publication number
DE112014006069T5
DE112014006069T5 DE112014006069.0T DE112014006069T DE112014006069T5 DE 112014006069 T5 DE112014006069 T5 DE 112014006069T5 DE 112014006069 T DE112014006069 T DE 112014006069T DE 112014006069 T5 DE112014006069 T5 DE 112014006069T5
Authority
DE
Germany
Prior art keywords
layer
front surface
semiconductor substrate
conductivity type
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112014006069.0T
Other languages
English (en)
Inventor
Shinya Iwasaki
Satoru KAMEYAMA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112014006069T5 publication Critical patent/DE112014006069T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein IGBT-Gebiet enthält eine Kollektorschicht, eine erste Driftschicht, eine erste Körperschicht, eine Emitterschicht und ein Grabengate, das die erste Driftschicht durch die erste Körperschicht von einer vorderen Oberflächenseite eines Halbleitersubstrats erreicht. Ein Diodengebiet enthält eine Kathodenschicht, eine zweite Driftschicht und eine zweite Körperschicht. Ein Lebensdauersteuerungsgebiet, dass einen Peak einer Kristalldefektdichte enthält, ist in der ersten Driftschicht und der zweiten Driftschicht, die zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert sind, bereitgestellt. Eine Siliziumnitridschicht ist ferner oberhalb des Grabengates auf der vorderen Oberflächenseite des Halbleitersubstrats bereitgestellt.

Description

  • Technisches Gebiet
  • Diese Anmeldung beansprucht die Priorität der japanischen Patentanmeldung Nr. 2013-271726 , die am 27. Dezember 2013 eingereicht wurde, und der japanischen Patentanmeldung Nr. 2014-161668 , die am 7. August 2014 eingereicht wurde, und deren gesamten Inhalte hiermit durch Inbezugnahme in die vorliegende Anmeldung einbezogen werden. Eine hierin offenbarte Technologie bezieht sich auf eine Halbleitereinrichtung und ein Herstellverfahren der Halbleitereinrichtung.
  • Stand der Technik
  • Die japanische Patentanmeldungsoffenlegung Nr. 2011-238872 A offenbart eine Halbleitereinrichtung mit einem Halbleitersubstrat, in dem ein IGBT-Gebiet und ein Diodengebiet bereitgestellt sind. Diese Halbleitereinrichtung enthält ein Lebensdauersteuerungsgebiet, das über das IGBT-Gebiet und das Diodengebiet bereitgestellt ist. Das Lebensdauersteuerungsgebiet enthält einen Peak einer Kristalldefektdichte in einer Position in einer Driftschicht, die tiefer ist als ein unteres Ende des Grabengates ist, das in dem IGBT-Gebiet bereitgestellt ist. Das Lebensdauersteuerungsgebiet verbessert eine umgekehrte Erholungscharakteristik des Diodengebiets.
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Zum Verbessern der umgekehrten Erholungscharakteristik des Diodengebiets ist es bevorzugt, dass das Lebensdauersteuerungsgebiet an einer Position in der Driftschicht bereitgestellt ist, die einer Grenze zwischen einer Körperschicht und der Driftschicht so nahe wie möglich ist. Das Bereitstellen des Lebensdauersteuerungsgebiets an solch einer Position verursacht einen Überlapp zwischen einer Position, an der das Grabengate bereitgestellt ist, und der Position, an der das Lebensdauersteuerungsgebiet bereitgestellt ist. Dies resultiert im Bilden eines Grenzflächenzustands zwischen einer Gateisolationsschicht des Grabengates und einem Abschnitt des Halbleitersubstrats, der in Kontakt mit der Gateisolationsschicht ist. Weil der Grenzflächenzustand Ladungsträger abfängt, hat eine Vielzahl von Grabengates voneinander verschiedene Schwellwertspannungen, sodass es einen größeren Anteil an Variationen in einer Schwellwertspannung für jedes der Grabengates gibt.
  • Lösung des technischen Problems
  • Eine erste hierin offenbarte Halbleitereinrichtung weist ein Halbleitersubstrat, in dem ein IGBT-Gebiet und ein Diodengebiet bereitgestellt sind, eine Zwischenlagenisolationsschicht und eine vordere Oberflächenelektrode, die an einer vorderen Oberfläche des Halbleitersubstrats bereitgestellt sind, und eine hintere Oberflächenelektrode, die an einer hinteren Oberfläche des Halbleitersubstrats bereitgestellt ist, auf. Das IGBT-Gebiet weist eine Kollektorschicht eines ersten Leitfähigkeitstyps, eine erste Driftschicht eines zweiten Leitfähigkeitstyps, die an einer vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kollektorschicht bereitgestellt ist, eine erste Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der ersten Driftschicht bereitgestellt ist und teilweise an der vorderen Oberfläche des Halbleitersubstrats außen liegt, eine Emitterschicht des zweiten Leitfähigkeitstyps, die an einer vorderen Oberfläche der ersten Körperschicht bereitgestellt ist und an der vorderen Oberfläche des Halbleitersubstrats außen liegt, und ein Grabengate, das die erste Driftschicht durch die erste Körperschicht von der vorderen Oberflächenseite des Halbleitersubstrats erreicht, auf. Das Diodengebiet weist eine Kathodenschicht des zweiten Leitfähigkeitstyps, eine zweite Driftschicht des zweiten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kathodenschicht bereitgestellt ist und eine niedrigere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps als die der Kathodenschicht hat, und eine zweiten Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu dem zweiten Driftgebiet bereitgestellt ist, auf. Die Zwischenlagenisolationsschicht isoliert das Grabengate und die vordere Oberflächenelektrode. Ein Lebensdauersteuerungsbereich, der einen Peak einer Kristalldefektdichte enthält, ist in der ersten Driftschicht und der zweiten Driftschicht bereitgestellt, die zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert sind. Eine Siliziumnitridschicht ist ferner über dem Grabengate auf der vorderen Oberflächenseite des Halbleitersubstrats bereitgestellt.
  • Es soll bemerkt werden, dass eine vordere Oberfläche der ersten Driftschicht eine Grenzfläche zwischen der ersten Driftschicht und der ersten Körperschicht bedeutet. Ferner bedeutet eine vordere Oberfläche der zweiten Driftschicht eine Grenzfläche zwischen der zweiten Driftschicht und der zweiten Körperschicht. Ferner bedeutet der „Peak einer Kristalldefektdichte“ den lokalen Maximalwert einer Kristalldefektdichtenverteilung in einer Tiefenrichtung in dem ersten Driftgebiet oder dem zweiten Driftgebiet. Ferner ist es bevorzugt, dass der „Peak einer Kristalldefektdichte„ der Maximalwert in der Kristalldefektdichtenverteilung ist.
  • Die erste Halbleitereinrichtung reduziert die Variationen in der Schwellwertspannung der Grabengates, weil Wasserstoffatome von der Siliziumnitridschicht, die über dem Grabengate auf der vorderen Oberflächenseite der Halbleiterschicht bereitgestellt ist, zugeführt werden und ein Grenzflächenzustand beendet und durch Wasserstoff reduziert wird. Dies ermöglicht es, sowohl die Variationen in der Schwellwertspannung der Grabengates zu reduzieren als auch die umgekehrte Wiederholungscharakteristik des Diodengebiets zu verbessern.
  • In der Halbleitereinrichtung kann die Siliziumnitridschicht über der Emitterschicht bereitgestellt werden. Ferner kann die Siliziumnitridschicht eine Öffnung aufweisen, die über einem Abschnitt der ersten Körperschicht geöffnet ist, der an der vorderen Oberfläche des Halbleitersubstrats außen liegt.
  • Eine zweite hierin offenbarte Halbleitereinrichtung weist ein Halbleitersubstrat, in dem ein IGBT-Gebiet und ein Diodengebiet bereitgestellt sind, eine Zwischenlagenisolationsschicht und eine vordere Oberflächenelektrode, die an einer vorderen Oberfläche des Halbleitersubstrats bereitgestellt sind, und eine hintere Oberflächenelektrode, die an einer hinteren Oberfläche des Halbleitersubstrats bereitgestellt ist, auf. Das IGBT-Gebiet weist eine Kollektorschicht eines ersten Leitfähigkeitstyps, eine erste Driftschicht eines zweiten Leitfähigkeitstyps, die an einer vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kollektorschicht bereitgestellt ist, eine erste Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der ersten Driftschicht bereitgestellt ist und teilweise an der vorderen Oberfläche des Halbleitersubstrats außen liegt, eine Emitterschicht des zweiten Leitfähigkeitstyps, die an einer vorderen Oberfläche der ersten Körperschicht bereitgestellt ist und an der vorderen Oberfläche des Halbleitersubstrats außen liegt, und ein Grabengate, das die erste Driftschicht durch die erste Körperschicht von der vorderen Oberflächenseite des Halbleitersubstrats erreicht, auf. Das Diodengebiet weist eine Kathodenschicht des zweiten Leitfähigkeitstyps, eine zweite Driftschicht des zweiten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kathodenschicht bereitgestellt ist und eine niedrigere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps als die der Kathodenschicht hat, und eine zweite Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu dem zweiten Driftgebiet bereitgestellt ist, auf. Die Zwischenlagenisolationsschicht isoliert das Grabengate von der vorderen Oberflächenelektrode. Ein Lebensdauersteuerungsgebiet, das einen Peak einer Kristalldefektdichte enthält, ist in der ersten Driftschicht und der zweiten Driftschicht, die zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert sind, auf. Die vordere Oberflächenelektrode enthält eine Al-basierte Elektrodenschicht und eine Barrierenmetallschicht. Die Barrierenmetallschicht ist zwischen einem Abschnitt der ersten Körperschicht, die an der vorderen Oberfläche des Halbleitersubstrats außen liegt, und der Al-basierten Elektrodenschicht bereitgestellt und nicht zwischen dem Grabengate und der Al-basierten Elektrodenschicht bereitgestellt.
  • Die zweite Halbleitereinrichtung reduziert die Variationen in der Schwellwertspannung der Grabengates, weil der Grenzflächenzustand beendet und durch die Wasserstoffatome reduziert wird, die von der Al-basierten Elektrodenschicht zugeführt werden. Ferner wird die Barrierenmetallschicht, von der Wasserstoffatome einfach adsorbiert werden, zwischen dem Abschnitt der ersten Körperschicht, die relativ weit weg von dem Grabengate, dem Wasserstoffatome zugeführt werden, lokalisiert ist und der an der vorderen Oberfläche des Halbleitersubstrats außen liegt, und der Al-basierten Elektrodenschicht bereitgestellt, und ist nicht zwischen dem Grabengate, dem Wasserstoffatome zugeführt werden, und der Al-basierten Elektrodenschicht bereitgestellt. Aus diesem Grund wird das Zuführen von Wasserstoffatomen aus der Al-basierten Elektrodenschicht zu dem Grabengate nicht durch die Barrierenmetallschicht verhindert. Das Bereitstellen der Barrierenmetallschicht ermöglicht es, Wasserstoffatome dem Grabengate zuzuführen, während Effekte sichergestellt werden, die durch das Bereitstellen der Barrierenschicht mitgebracht werden, was es möglich macht, sowohl die Variationen in der Schwellwertspannung der Grabengates zu reduzieren als auch die umgekehrte Erholungscharakteristik dies Diodengebiets zu verbessern.
  • Ferner wird hierin ein Herstellungsverfahren einer Halbleitereinrichtung, die ein Halbleitersubstrat, in dem ein IGBT-Gebiet und ein Diodengebiet gebildet sind, eine Zwischenisolationsschicht und eine vordere Oberflächenelektrode, die auf einer vorderen Oberfläche des Halbleitersubstrats gebildet sind, und eine hintere Oberflächenelektrode, die an einer hinteren Oberfläche des Halbleitersubstrats gebildet ist, aufweist, bereitgestellt. Das IGBT-Gebiet weist eine Kollektorschicht eines ersten Leitfähigkeitstyps, eine erste Driftschicht eines zweiten Leitfähigkeitstyps, die an einer vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kollektorschicht bereitgestellt ist, eine erste Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der ersten Driftschicht bereitgestellt ist und teilweise an der vorderen Oberfläche des Halbleitersubstrats außen liegt, eine Emitterschicht des zweiten Leitfähigkeitstyps, die an einer vorderen Oberfläche der ersten Körperschicht bereitgestellt ist und an der vorderen Oberfläche des Halbleitersubstrats außen liegt, und ein Grabengate, das die erste Driftschicht durch die erste Körperschicht von der vorderen Oberflächenseite des Halbleitersubstrats erreicht, auf. Das Diodengebiet weist eine Kathodenschicht des zweiten Leitfähigkeitstyps, eine zweite Driftschicht des zweiten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kathodenschicht bereitgestellt ist und eine niedrigere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps als die der Kathodenschicht hat, und eine zweite Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der zweiten Driftschicht bereitgestellt ist, auf. Die Zwischenlagenisolationsschicht isoliert das Grabengate von der vorderen Oberflächenelektrode. Ein Lebensdauersteuerungsbereich, der einen Peak einer Kristalldefektdichte enthält, ist in der ersten Driftschicht und der zweiten Driftschicht, die zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht gebildet sind, lokalisiert. Das Herstellungsverfahren weist ein Bilden des Grabengates in dem Halbleitersubstrat, ein Bilden einer Siliziumnitridschicht auf einer vorderen Oberflächenseite des Grabengates, ein Bestrahlen eines Gebiets, das zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert ist, mit geladenen Partikeln in einem Zustand, in dem die Siliziumnitridschicht vorhanden ist, und ein Erwärmen des Halbleitersubstrats in einem Zustand, in dem die Siliziumnitridschicht vorhanden ist, nachdem mit den geladenen Partikeln bestrahlt wurde, auf.
  • In dem Herstellungsverfahren der Halbleitereinrichtung wird das Lebensdauersteuerungsgebiet auf der vorderen Oberflächenseite des Grabengates in einem Zustand gebildet, in dem die Siliziumnitridschicht vorhanden ist. Weil das Beenden des Grenzflächenzustands durch Wasserstoffatome, die von der Siliziumnitridschicht bereitgestellt werden, effektiv insbesondere während des Erwärmens fortschreitet, kann der Grenzflächenzustand effektiv reduziert werden.
  • Ferner wird hierin ein Herstellungsverfahren einer Halbleitereinrichtung, die ein Halbleitersubstrat, in dem ein IGBT-Gebiet und ein Diodengebiet, eine Zwischenlagenisolationsschicht und eine vordere Oberflächenelektrode, die an einer vorderen Oberfläche des Halbleitersubstrats gebildet sind, und eine hintere Oberflächenelektrode, die an einer hinteren Oberfläche des Halbleitersubstrats gebildet ist, aufweist, bereitgestellt. Das IGBT-Gebiet weist eine Kollektorschicht eines ersten Leitfähigkeitstyps, eine erste Driftschicht eines zweiten Leitfähigkeitstyps, die an einer vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kollektorschicht bereitgestellt ist, eine erste Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der ersten Driftschicht bereitgestellt ist und teilweise an der vorderen Oberfläche des Halbleitersubstrats außen liegt, eine Emitterschicht des zweiten Leitfähigkeitstyps, die an einer vorderen Oberfläche der ersten Körperschicht bereitgestellt ist und an der vorderen Oberfläche des Halbleitersubstrats außen liegt, und ein Grabengate, das die erste Driftschicht durch die erste Körperschicht von der vorderen Oberflächenseite des Halbleitersubstrats erreicht, auf. Das Diodengebiet weist eine Kathodenschicht des zweiten Leitfähigkeitstyps, eine zweite Driftschicht des zweiten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats bezogen auf die Kathodenschicht bereitgestellt ist und eine niedrigere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps als die der Kathodenschicht hat, und eine zweite Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der zweiten Driftschicht bereitgestellt ist, auf. Die Zwischenlagenisolationsschicht isoliert das Grabengate und die vordere Oberflächenelektrode. Ein Lebensdauersteuerungsbereich, der einen Peak einer Kristalldefektdichte enthält, ist in der ersten Driftschicht und der zweiten Driftschicht, die zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert sind, gebildet. Die vordere Oberflächenelektrode enthält eine Al-basierte Elektrodenschicht und eine Barrierenmetallschicht. Das Herstellverfahren weist ein Bilden des Grabengates auf dem Halbleitersubstrat, ein Bilden der Barrierenmetallschicht auf der vorderen Oberflächenseite des Halbleitersubstrats, die zumindest auf einem Abschnitt der ersten Körperschicht bereitgestellt ist, die an der vorderen Oberfläche des Halbleitersubstrats außen liegt und an einer vorderen Oberflächenseite des Grabengates geöffnet ist, ein Bilden der Al-basierten Elektrodenschicht auf einer weiteren vorderen Oberflächenseite der Barrierenmetallschicht, ein Bestrahlen eines Gebiets, das zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert ist, mit geladenen Partikeln in einen Zustand, in dem die Barrierenmetallschicht und die Al-basierte Elektrodenschicht vorhanden sind, und ein Erwärmen des Halbleitersubstrats in dem Zustand, in dem die Barrierenmetallschicht und die Al-basierte Elektrodenschicht nach dem Bestrahlen mit geladenen Partikeln vorhanden sind, auf.
  • In dem Herstellverfahren einer Halbleitereinrichtung wird das Lebensdauersteuerungsgebiet an der vorderen Oberflächenseite des Grabengates in einem Zustand gebildet, in dem die Barrierenmetallschicht und die Al-basierte Elektrodenschicht auf der vorderen Oberflächenseite des Grabengates vorhanden sind. Weil das Beenden des Grenzflächenzustands durch Wasserstoffatome, die aus der Al-basierten Elektrodenschicht bereitgestellt werden, effektiv vor allem während des Erwärmens fortschreitet, kann der Grenzflächenzustand effektiv reduziert werden. Weil ferner die Barrierenmetallschicht, von der Wasserstoffatome einfach adsorbiert werden, an der vorderen Oberflächenseite des Grabengates geöffnet ist, dem Wasserstoffatome zugeführt werden, wird die Zufuhr von Wasserstoffatomen von der Al-basierten Elektrodenschicht zu dem Grabengate nicht durch die Barrierenmetallschicht verhindert.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Längsquerschnittsansicht einer Halbleitereinrichtung gemäß Ausführungsbeispiel 1;
  • 2 ist eine Aufsicht auf ein Halbleitersubstrat der Halbleitereinrichtung gemäß Ausführungsbeispiel 1;
  • 3 ist eine Aufsicht auf die Halbleitereinrichtung gemäß Ausführungsbeispiel 1;
  • 4 ist ein Diagramm, das ein Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 1 erklärt;
  • 5 ist ein Diagramm, das ein Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 1 erklärt;
  • 6 ist ein Diagramm, das das Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 1 erklärt;
  • 7 ist ein Diagramm, das das Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 1 erklärt;
  • 8 ist ein Diagramm, das das Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 1 erklärt;
  • 9 ist ein Diagramm, das das Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 1 erklärt;
  • 10 ist ein Diagramm, das das Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 1 erklärt;
  • 11 ist eine Längsquerschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation;
  • 12 ist eine Längsquerschnittsansicht einer Halbleitereinrichtung gemäß Ausführungsbeispiel 2;
  • 13 ist ein Diagramm, das ein Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 2 erklärt;
  • 14 ist ein Diagramm, das das Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 2 erklärt;
  • 15 ist ein Diagramm, das das Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 2 erklärt;
  • 16 ist ein Diagramm, das das Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 2 erklärt;
  • 17 ist ein Diagramm, das das Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsbeispiel 2 erklärt;
  • 18 ist eine Längsquerschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation;
  • 19 ist ein Diagramm, das ein Herstellungsverfahren der Halbleitereinrichtung gemäß der Modifikation erklärt;
  • 20 ist eine Längsquerschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation;
  • 21 ist eine Längsquerschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation;
  • 22 ist eine Aufsicht auf ein Halbleitersubstrat der Halbleitereinrichtung gemäß der Modifikation; und
  • 23 ist eine Aufsicht auf das Halbleitersubstrat gemäß der Modifikation.
  • Beschreibung von Ausführungsbeispielen
  • Ausführungsbeispiel 1
  • Wie in 1 bis 3 gezeigt, enthält eine Halbleitereinrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel: ein Halbleitersubstrat 100, in dem ein IGBT-Gebiet und ein Diodengebiet 12 bereitgestellt sind; Zwischenlagenisolationsschichten 135, eine vordere Oberflächenelektrode 121 und eine Siliziumnitridschicht 143, die auf einer vorderen Oberfläche des Halbleitersubstrats 100 bereitgestellt sind; und eine hintere Oberflächenelektrode 120, die an einer hinteren Oberfläche des Halbleitersubstrats 100 bereitgestellt ist. Die vordere Oberflächenelektrode 121 ist eine zusammengesetzte Elektrodenschicht, in der eine Al-Si-basierte Elektrodenschicht, eine Ni-basierte Elektrodenschicht, eine Lötverbindungsschicht und ähnliches in dieser Reihenfolge von dem Halbleitersubstrat 100 aus gestapelt sind. Die hintere Oberflächenelektrode 120 ist eine zusammengesetzte Elektrodenschicht, in der eine Al-basierte Elektrodenschicht, eine Ti-basierte Elektrodenschicht, eine Ni-basierte Elektrodenschicht, eine Lötverbindungsschicht und ähnliches gestapelt sind.
  • Das IGBT-Gebiet 11 enthält: eine Kollektorschicht 101 eines p-Typs; eine Pufferschicht 103 eines n-Typs, die in Kontakt mit einer vorderen Oberfläche der Kollektorschicht 101 ist; eine Driftschicht 104 des n-Typs, die in Kontakt mit einer vorderen Oberfläche der Pufferschicht 103 ist; eine Körperschicht 105 des p-Typs, die an einer vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Driftschicht 104 bereitgestellt ist; Körperkontaktschichten 109, die an einer vorderen Oberfläche der Körperschicht 105 bereitgestellt sind und an der vorderen Oberfläche des Halbleitersubstrats 100 außen liegen; Emitterschichten 107 des n-Typs, die an der vorderen Oberfläche der Körperschicht 105 bereitgestellt sind und an der vorderen Oberfläche des Halbleitersubstrats 100 außen liegen; und Grabengates 130, die die Driftschicht 104 durch die Körperschicht 105 von der vorderen Oberflächenseite des Halbleitersubstrats 100 erreichen. Wie in 2 in einer Aufsicht auf das Halbleitersubstrat 100 gezeigt, haben die Emitterschichten 107 eine Leiterform, die sich entlang einer Längsrichtung der Grabengates 130 erstreckt, und jede Körperkontaktschicht 109 ist Emitterschichten 107 in solch einer Weise benachbart, dass sie in Räume in der Leiterform der Emitterschichten 107 passen. Jede Emitterschicht 107 hat Abschnitte 107a, die sich entlang dem entsprechenden Grabengate 130 erstrecken, und Abschnitte 107b, die sich entlang einer kurzen Richtung (d.h. einer Richtung senkrecht zu der Längsrichtung) des Grabengates 130 erstrecken. Jeder Abschnitt 107b ist zwischen zwei Grabengates 130 lokalisiert, die dem Abschnitt 107b in der kurzen Richtung benachbart sind, und verbindet zwei Abschnitte 107a, die sich entlang der jeweiligen Grabengates 130 erstrecken, und die Körperkontaktschicht 109 ist in Gebieten angeordnet, die durch diese Abschnitte 107a und 107b umgeben sind. Es soll bemerkt werden, dass 2 die vordere Oberfläche des Halbleitersubstrats 100 illustriert und die Illustration der Zwischenlagenisolationsschichten 135, der vorderen Oberflächenelektrode 121 und der Siliziumnitridschicht 143, die auf der vorderen Oberfläche bereitgestellt sind, weglässt. Jedes Grabengate 130 enthält: einen Graben 131, der in dem Halbleitersubstrat 100 bereitgestellt ist; eine Gateisolationsschicht 132, die an einer inneren Wand eines entsprechenden Grabens 131 bereitgestellt ist; und eine Gateelektrode 133, die den Graben 131 füllt, während er mit der Gateisolationsschicht 132 bedeckt ist. Jede Zwischenlagenisolationsschicht 135 bedeckt eine vordere Oberfläche des Grabengates 130 und einen Abschnitt der Emitterschicht 107, der dem Grabengate 130 nahe ist, sodass die Gateelektrode 133 von der vorderen Oberflächenelektrode 121 isoliert ist. Die vordere Oberflächenelektrode 121 ist in Kontakt mit Abschnitten der Emitterschichten 107 und der Körperkontaktschichten 109, die an der vorderen Oberfläche des Halbleitersubstrats 100 außen liegen. Wie in 1 und 3 gezeigt, ist die Siliziumnitridschicht 143 in einem Abschnitt einer vorderen Oberfläche der vorderen Oberflächenelektrode 121 bereitgestellt, der innerhalb des IGBT-Gebiets 11 lokalisiert ist. Die Siliziumnitridschicht 143 ist über dem Grabengate 130 und über der Emitterschicht 107 bereitgestellt (man bemerke hier, dass der Ausdruck „über“ eine Position an der vorderen Oberflächenseite des Halbleitersubstrats 100 entlang einer Dickenrichtung des Halbleitersubstrats 100 bedeutet und in 1 „vertikal über“ bedeutet), und ist nicht über der Körperkontaktschicht 109 bereitgestellt. Die Siliziumnitridschicht 143 enthält Öffnungen 145, die über den Körperkontaktschichten 109 geöffnet sind. Die vordere Oberflächenelektrode 121 liegt durch die Öffnungen 145 außen.
  • Das Diodengebiet 12 enthält: eine Kathodenschicht 102 des n-Typs; eine Pufferschicht 103 des n-Typs, die in Kontakt mit einer vorderen Oberfläche der Kathodenschicht 102 ist; eine Driftschicht 104 des n-Typs, die in Kontakt mit einer vorderen Oberfläche der Pufferschicht 103 ist; eine Körperschicht 105 des p-Typs, die an der vorderen Oberflächenseite des Halbleitersubstrats bezogen auf die Driftschicht 104 bereitgestellt ist; und Anodenschichten 106, die an einer vorderen Oberfläche der Körperschicht 105 bereitgestellt sind und an der vorderen Oberfläche des Halbleitersubstrats 100 außen liegen. Wie in 2 gezeigt, sind die Anodenschichten 106 an der vorderen Oberfläche des Halbleitersubstrats 100 in solch einer Weise bereitgestellt, dass sie Räume zwischen Grabengates, die den Anodenschichten 106 in einer Längsrichtung benachbart sind, besetzen. Wie bei dem IGBT-Gebiet 11 enthält das Diodengebiet 12 Grabengates 130, die die Driftschicht 104 durch die Körperschicht 105 von der vorderen Oberflächenseite des Halbleitersubstrats 100 erreichen. In dem Diodengebiet 12 ist, wie in 1 bis 3 gezeigt, die Siliziumnitridschicht 143 nur in einem Abschnitt der Anodenschicht 106, die dem IGBT-Gebiet 11 am Nächsten ist und deren vorderen Oberfläche mit der Zwischenlagenisolationsschicht 135 bedeckt ist, bereitgestellt. Die vordere Oberflächenelektrode 121 ist in Kontakt mit einem Abschnitt der Anodenschicht 106, der an der vorderen Oberfläche des Halbleitersubstrats 100 außen liegt. Es soll bemerkt werden, dass eine Verunreinigungskonzentration des n-Typs der Driftschicht 104 niedriger als eine Verunreinigungskonzentration des n-Typs der Kathodenschicht 102 ist. Es ist bevorzugt, dass die Verunreinigungskonzentration des n-Typs der Driftschicht 104 niedriger als 1 × 1014 Atome/cm3 ist.
  • Die Pufferschicht 103 ist als eine Pufferschicht 103 über sowohl das IGBT-Gebiet 11 als auch das Diodengebiet 12 bereitgestellt. Die Driftschicht 104 ist als eine Driftschicht 104 über sowohl das IGBT-Gebiet 11 als auch das Diodengebiet 12 bereitgestellt. Die Körperschicht 105 ist als eine Körperschicht 105 über sowohl das IGBT-Gebiet 11 als auch das Diodengebiet 12 bereitgestellt. Abschnitte der Pufferschicht 103 und der Driftschicht 104, die in dem IGBT-Gebiet 11 enthalten sind, sind beide Beispiele der ersten Driftschicht, und Abschnitte der Pufferschicht 103 und der Driftschicht 104, die in dem Diodengebiet 12 enthalten sind, sind beide Beispiel der zweiten Driftschicht. Ein Abschnitt der Körperschicht 105, der in dem IGBT-Gebiet enthalten ist, und der Körperkontaktschichten 109 sind beide Beispiele der ersten Körperschicht. Ein Abschnitt der Körperschicht 105, der in dem Diodengebiet 12 enthalten ist, und die Anodenschichten 106 sind beide Beispiele der zweiten Körperschicht.
  • Ein Lebensdauersteuerungsgebiet 150 ist in der Driftschicht 104 über das IGBT-Gebiet 11 und das Diodengebiet 12 bereitgestellt. Das Lebensdauersteuerungsgebiet 150 ist ein Gebiet, das eine höhere Kristalldefektdichte als eine umgebende Fläche hat. Das Lebensdauersteuerungsgebiet 150 enthält einen Peak einer Kristalldefektdichte. Das heißt, das Lebensdauersteuerungsgebiet 150 ist ein Gebiet, in dem, wenn eine Kristalldefektdichteverteilung in einer Tiefenrichtung in dem Driftgebiet 104 gemessen wird, der lokale Maximalwert (bevorzugt der Maximalwert) der Kristalldefektdichteverteilung vorhanden ist. Das Lebensdauersteuerungsgebiet 150 ist in einem Abschnitt der Driftschicht 104 bereitgestellt, der zwischen einer Tiefe eines unteren Endes der Grabengates 130 und einer Grenze zwischen der Driftschicht 104 und der Körperschicht 105 (d.h. einem Abschnitt der Driftschicht 104, der an einer Position bereitgestellt ist, die flacher als die Tiefe des unteren Endes der Grabengates 130 ist) lokalisiert. Das heißt, ein Durchschnittswert der Kristalldefektdichten in dem Abschnitt der Driftschicht 104, der an der Position lokalisiert ist, die flacher als die Tiefe des unteren Endes der Grabengates 130 ist, ist höher als ein Durchschnittswert von Kristalldefektdichten in einem Abschnitt der Driftschicht 104, der an einer Position lokalisiert ist, die tiefer als die Tiefe des unteren Endes der Grabengates 130 ist. In dem Lebensdauersteuerungsgebiet 150 ist die Lebensdauer von Ladungsträgern effektiv reduziert. Dies ermöglicht es dem Diodengebiet 112, eine vorteilhafte umgekehrte Erholungscharakteristik zu haben. In der Halbleitereinrichtung 10 hat das Diodengebiet 12 insbesondere eine vorteilhafte umgekehrte Erholungscharakteristik, weil das Lebensdauersteuerungsgebiet 150 in einem Abschnitt der Driftschicht 104 bereitgestellt ist, der nahe an der Grenze zwischen der Körperschicht 105 und der Driftschicht 104 ist. Ferner ist in der Halbleitereinrichtung 10 ein Grenzflächenzustand einfach zwischen der Gateisolationsschicht 132 von jedem Grabengate 130 und einem Abschnitt des Halbleitersubstrats 100 gebildet, der in Kontakt mit jeder Gateisolationsschicht 132 ist, weil es einen teilweisenden Überlapp zwischen einer Tiefe, an der jedes Grabengate 130 bereitgestellt ist, und einer Tiefe, bei der das Lebensdauersteuerungsgebiet 150 bereitgestellt ist, gibt. Im Allgemeinen destabilisiert das Bilden von solch einem Grenzflächenzustand eine Schwellwertspannung eines Gates eines IGBTs, wodurch Variationen in der Schwellwertspannung von IGBTs, die in Massen produziert werden, erhöht werden. Jedoch wird, wie im Detail unten beschrieben wird, zur Zeit des Herstellens der Halbleitereinrichtung der Grenzflächenzustand beendet und durch Wasserstoffatome reduziert, die aus den Siliziumnitridschichten 143 zugeführt werden. Dies reduziert die Variationen in der Schwellwertspannung der Grabengates 130. Die Halbleitereinrichtung 10 ermöglicht es, sowohl die Variationen in der Schwellwertspannung der Grabengates 130 zu reduzieren als auch die umgekehrte Erholungscharakteristik des Diodengebiets 12 zu verbessern.
  • Das Folgende beschreibt ein Beispiel eines Herstellungsverfahrens einer Halbleitereinrichtung 10. Es soll bemerkt werden, dass das Folgende eine detaillierte Beschreibung von Schritten weglässt, bei denen ein herkömmliches öffentlich bekanntes Herstellungsverfahren einer Halbleitereinrichtung verwendet werden kann.
  • Als erstes wird, wie in 4 gezeigt, ein Rohmaterialwafer 90 vorbereitet. Zum Beispiel werden eine Körperschicht 105, Anodenschichten 106, Emitterschichten 107 und Körperkontaktschichten 109 auf einer vorderen Oberflächenseite eines Siliziumwafers des n-Typs unter Verwendung von herkömmlichen öffentlich bekannten Verfahren, wie z.B. einer Ionenimplantation und Erwärmen, gebildet. Eine n-Schicht 904 ist ein Abschnitt des Siliziumwafers des n-Typs, in den keine Ionen implantiert wurden, und ist eine Schicht, die als eine Driftschicht 104 der Halbleiterschicht 10 dient. Danach werden Grabengates 130 und Zwischenlagenisolationsschichten 135 unter Verwendung von herkömmlichen öffentlich bekannten Verfahren, wie z.B. Ätzen, thermische Oxidation und CVD, gebildet. Dies ermöglicht es, den Rohmaterialwafer 90, der in 4 gezeigt ist, herzustellen. Es soll bemerkt werden, dass in dem thermischen Oxidationsschritt des Bildens der Gateisolationsschicht 132 das pyrogene Oxidationsverfahren, in dem Wasserdampf als eine oxidierende Spezies verwendet wird, geeignet verwendet werden kann. Deswegen kann die Gateisolationsschicht eine große Menge von Wasser enthalten, wenn sie unter Verwendung des pyrogenen Oxidationsverfahrens gebildet wird.
  • Als Nächstes wird, wie in 5 gezeigt, eine vordere Oberflächenelektrode 121 auf einer vorderen Oberfläche des Rohmaterialwafers 90 gebildet. Die vordere Oberflächenelektrode 121 wird mit solch einer Dicke gebildet, dass sie ferner eine vordere Oberfläche der Zwischenlagenisolationsschichten 135, die auf einer vorderen Oberfläche der Grabengates 130 gebildet sind, bedeckt. Als Nächstes wird, wie in 6 gezeigt, eine Siliziumnitridschicht 943 auf einer vorderen Oberfläche der vorderen Oberflächenelektrode 121 unter Verwendung eines herkömmlichen öffentlich bekannten Schichtbildungsverfahrens, wie z.B. CVD, gebildet. Die Siliziumnitridschicht 943 wird in solch einem Ausmaß gebildet, dass sie die vordere Oberflächenelektrode 121 ganz bedeckt.
  • Als Nächstes wird, wie in 7 gezeigt, nachdem die Dicke des Rohmaterialwafers 90 durch Abschneiden einer hinteren Oberfläche des Rohmaterialwafers 90 dünn gemacht wurde, eine Ionenimplantation auf der hinteren Oberfläche des Rohmaterialwafers 90 durchgeführt, wodurch eine ionenimplantierte Schicht 901 eines p-Typs, eine ionenimplantierte Schicht 902 eines n-Typs und eine ionenimplantierte Schicht 903 des n-Typs an einer hinteren Oberflächenseite des Rohmaterialwafers 90 gebildet werden.
  • Als Nächstes werden, wie in 8 gezeigt, Kristalldefekte durch Bestrahlen des inneren Teils der Driftschicht 104 mit geladenen Partikeln von der hinteren Oberflächenseite des Rohmaterialwafers 90 in einem Zustand gebildet, in dem die Siliziumnitridschicht 943 auf der vorderen Oberfläche der vorderen Oberflächenelektrode 121 vorhanden ist. Eine Position des Bestrahlens mit geladenen Partikeln wird so angepasst, dass ein Peak einer Kristalldefektdichte in einem Gebiet enthalten ist, das zwischen einer Tiefe von unteren Enden der Grabengates 130 und einer Grenze zwischen der Driftschicht 104 und der Körperschicht 105 lokalisiert ist. Solch eine Bestrahlung mit geladenen Partikeln verursacht, dass einige der geladenen Partikel in die Gateisolationsschichten 132 implantiert werden. Aus diesem Grund macht das Durchführen der Ionenimplantation es einfach, dass ein Grenzflächenzustand zwischen den Gateisolationsschichten 132 und Abschnitten des Halbleitersubstrats 100, die in Kontakt mit den Gateisolationsschichten 132 sind, gebildet wird. Alternativ können Kristalldefekte durch Bestrahlen des inneren Teils der Driftschicht mit geladenen Partikeln, die durch das Grabengate gegangen sind, von der vorderen Oberflächenseite gebildet werden.
  • Als Nächstes wird, wie in 9 gezeigt, ein Lebensdauersteuerungsgebiet 150 durch Durchführen eines Erwärmens zum Stabilisieren der Kristalldefekte in einem Zustand gebildet, in dem die Siliziumnitridschicht 934 auf der vorderen Oberfläche der vorderen Oberflächenelektrode 121 vorhanden ist. In diesem Erwärmungsschritt werden auch die ionenimplantierte Schicht 901 des p-Typs, die ionenimplantierte Schicht 902 des n-Typs und die ionenimplantierte Schicht 903 des n-Typs erwärmt, um eine Kollektorschicht 101 des p-Typs, eine Kathodenschicht 102 des n-Typs bzw. eine Pufferschicht 103 des n-Typs zu bilden. Ferner werden dadurch, dass der Erwärmungsschritt in einem Zustand durchgeführt wird, in dem die Siliziumnitridschicht 943 vorhanden ist, Wasserstoffatome aus der Siliziumnitridschicht 943 in das Halbleitersubstrat 100 zugeführt. Dadurch zugeführte Wasserstoffatome ermöglichen, dass das Beenden des Grenzflächenzustands, der an der Grenze zwischen den Gateisolationsschichten 132 und dem Halbleitersubstrat 100 vorhanden ist, effektiv voranschreitet, was es möglich macht, effektiv den Grenzflächenzustand zu reduzieren. Es soll bemerkt werden, dass in dem Fall, in dem Gateisolationsschichten 132 unter Verwendung des pyrogenen Oxidationsverfahrens gebildet werden, der Grenzflächenzustand auch durch Wasserstoffatome beendet wird, die von den Gateisolationsschichten 132, die eine große Menge Wasser enthalten, zugeführt werden, sodass der Grenzflächenzustand effektiver reduziert werden kann.
  • Als Nächstes wird, wie in 10 gezeigt, die Siliziumnitridschicht 943 teilweise durch ein herkömmliches öffentlich bekanntes Verfahren, wie z.B. Ätzen entfernt. Abschnitte der Siliziumnitridschicht 943, die über den Anodenschichten 106 und über den Körperkontaktschichten 109 gebildet sind, werden entfernt, sodass die Siliziumnitridschicht 943 eine Siliziumnitridschicht 143 bildet, die in der gleichen Form gemustert ist, wie sie in 1 gezeigt ist. Ferner kann die Halbleitereinrichtung 10, die in 1 bis 3 gezeigt ist, durch Bilden einer hinteren Oberflächenelektrode 120 auf der hinteren Oberfläche des Rohmaterialwafers 90, der in 10 gezeigt ist, gebildet werden.
  • (Modifikation)
  • In Ausführungsbeispiel 1 wurde das Herstellungsverfahren beschrieben, in dem die Siliziumnitridschicht 943 teilweise entfernt wird, nachdem das Erwärmen zum Stabilisieren der Kristalldefekte durchgeführt wurde. Wenn jedoch die Siliziumnitridschicht 943 ganz entfernt wird, kann der Effekt des Reduzierens des Grenzflächenzustands durch Wasserstoffatome, die aus der Siliziumnitridschicht 943 zugeführt werden, auch erreicht werden. In diesem Fall wird eine Halbleitereinrichtung hergestellt, die eine Konfiguration hat, in der die Siliziumnitridschicht 143 von der Halbleitereinrichtung 10, die in 1 bis 3 gezeigt ist, entfernt ist. Ferner, obwohl Ausführungsbeispiel 1 beschrieben wurde, bei dem als ein Beispiel ein Fall genommen wurde, bei dem die vordere Oberflächenelektrode 121 eine zusammengesetzte Elektrode, die keine Barrierenmetallschicht enthält, genommen wurde, ist die vorliegende Offenbarung nicht auf dieses Beispiel beschränkt. Die vordere Oberflächenelektrode 121 kann durch eine zusammengesetzt Elektrodenschicht mit einer Barrierenmetallschicht, die ganz oder teilweise auf einer Grenzfläche zwischen der zusammengesetzten Schicht und dem Halbleitersubstrat 100 gebildet ist, ersetzt werden. Auch in einem Fall, in dem eine Barrierenmetallschicht, an die Wasserstoffatome einfach adsorbiert werden, verwendet wird, können die Variationen in der Schwellwertspannung der Grabengates reduziert werden, weil Wasserstoffatome von der Siliziumnitridschicht zugeführt und ergänzt werden.
  • Ferner muss eine Siliziumnitridschicht nur über den Grabengates 130 und über der Emitterschicht 107 bereitgestellt werden, und muss nicht über der vorderen Oberflächenelektrode 121 bereitgestellt werden. Die vorteilhaften Effekte der vorliegenden Offenbarung können erhalten werden, selbst wenn die Siliziumnitridschicht unter und/oder innerhalb der vorderen Oberflächenelektrode 121 angeordnet ist. Zum Beispiel kann, wie in einem Fall einer Halbleitereinrichtung 10a, die in 11 gezeigt ist, die Siliziumnitridschicht 143a unter der vorderen Oberflächenelektrode 121 angeordnet sein. Die Siliziumnitridschicht 143a ist über den Grabengates 130 und über den Emitterschichten 107 unter der vorderen Oberflächenelektrode 121 bereitgestellt und ist nicht über den Körperkontaktschichten 109 bereitgestellt. Die Siliziumnitridschicht 143a bedeckt vordere und seitliche Oberflächen der Zwischenlagenisolationsschichten 135, die in dem IGBT-Bereich 11 bereitgestellt sind, und bedeckt Abschnitte der vorderen Oberflächen der Emitterschichten 107, die nicht mit den Zwischenlagenisolationsschichten 135 bedeckt sind. In dem IGBT-Gebiet 11 ist die Siliziumnitridschicht 143a nicht an vorderen Oberflächen der Körperkontaktschichten 109 bereitgestellt und hat Öffnungen 145a, die an vorderen Oberflächenseiten der Körperkontaktschichten 109 geöffnet sind. In dem Diodengebiet 12 ist die Siliziumnitridschicht 143a nur in einem Abschnitt der Anodenschicht 106 bereitgestellt, die dem IGBT-Gebiet 11 am nächsten ist und deren vordere Oberfläche mit der Zwischenlagenisolationsschicht 135 bedeckt ist. Die vordere Oberflächenelektrode 121 bedeckt ferner eine vordere Oberfläche der Siliziumnitridschicht 143a und ist in Kontakt mit den vorderen Oberflächen der Körperkontaktschichten 109 durch die Öffnungen 145a der Siliziumnitridschicht 143a. Ferner ist die vordere Oberflächenelektrode 121 in Kontakt mit Abschnitten der Anodenschichten 106, die an der vorderen Oberfläche des Halbleitersubstrats 100 außen liegen. Die hintere Oberflächenelektrode 120 ist in Kontakt mit der Kollektorschicht 101.
  • Ausführungsbeispiel 2
  • Eine Halbleitereinrichtung 20, die in 12 gezeigt ist, unterscheidet sich von der Halbleitereinrichtung 10 darin, dass keine Siliziumnitridschicht 143 auf der vorderen Oberfläche des Halbleitersubstrats 100 oder auf der vorderen Oberfläche der Zwischenlagenisolationsschichten 135 bereitgestellt ist, und dass eine vordere Oberflächenelektrode eine Al-basierte Elektrodenschicht 221 und eine Barrierenmetallschicht 244 enthält. Obwohl es nicht illustriert ist, sind eine Ni-basierte Elektrodenschicht und eine Lötverbindungsschicht ferner auf einer vorderen Oberfläche der Al-basierten Elektrodenschicht als ein Teil der vorderen Oberflächenelektrode gestapelt.
  • Die Al-basierte Elektrodenschicht 221 ist aus einem Elektrodenmaterial gemacht, das hauptsächlich Aluminium enthält, wie z.B. Al oder eine Al-Si-Legierung, die gewöhnlich in dem Halbleitergebiet verwendet wird, und diese Elektrodenmaterialien sind dafür bekannt, sehr fähig zu sein, Wasserstoffatome zuzuführen.
  • Die Barrierenmetallschicht 244 ist an solch einer Position in dem Diodengebiet 12 bereitgestellt, dass die vordere Oberfläche des Halbleitersubstrats 100 und die vorderen Oberflächen der Zwischenlagenisolationsschichten 135 bedeckt sind. Die Barrierenmetallschicht 244 ist an solch einer Position in dem IGBT-Gebiet 11 bereitgestellt, dass die vordere Oberfläche der Körperkontaktschicht 109 bedeckt ist, und ist nicht an solch einer Position in dem IGBT-Gebiet 11 bereitgestellt, dass die vorderen Oberflächen der Emitterschichten 107 und die vorderen Oberflächen der Zwischenlagenisolationsschichten 135 bedeckt sind. Das heißt, die Barrierenmetallschicht 244 ist zwischen einem Abschnitt der ersten Körperschicht (einem Abschnitt der Körperschicht 105, der innerhalb des Diodengebiets 12 lokalisiert ist), der an der vorderen Oberfläche des Halbleitersubstrats 100 außen liegt, und der Al-basierten Elektrodenschicht 221 bereitgestellt, und ist nicht zwischen den Grabengates 130 und der Al-basierten Elektrodenschicht 221 in dem IGBT-Gebiet 11 bereitgestellt. Die Barrierenmetallschicht 244 kann aus irgendeinem herkömmlichen öffentlich bekannten Material, das als ein Barrierenmetall verwendet wird, gemacht sein, wie z.B. Titan (Ti), Titannitrid (TiN), oder Titan-Wolfram (TiW). Die anderen Komponenten sind dieselben wie die der Halbleitereinrichtung 10 und werden als solche hier nicht beschrieben.
  • In der Halbleitereinrichtung 20 gemäß Ausführungsbeispiel 2 ist ebenfalls das Lebensdauersteuerungsgebiet 150 nahe dem unteren Ende der Grabengates 130 bereitgestellt. Jedoch werden, wie unten im Detail beschrieben wird, in dem Prozess des Herstellens der Halbleitereinrichtung 20 Wasserstoffatome aus der Al-basierten Elektrodenschicht 221 zugeführt, um den Grenzflächenzustand, der an der Grenze zwischen den Gateisolationsschichten 132 und dem Halbleitersubstrat 100 vorhanden ist, zu beenden und zu reduzieren. Dies reduziert die Variationen in der Schwellwertspannung der Grabengates 130.
  • Ferner ist in dem IGBT-Gebiet 11 die Barrierenmetallschicht 244, an der Wasserstoffatome einfach adsorbiert werden, zwischen Abschnitten der Körperkontaktschichten 109, die an der vorderen Oberfläche des Halbleitersubstrats 100 außen liegen, und der Al-basierten Elektrodenschicht 221 bereitgestellt, und ist nicht zwischen den Grabengates 130 und der Al-basierten Elektrodenschicht 221 bereitgestellt. Das heißt, die Barrierenmetallschicht 244 ist nur an Positionen bereitgestellt, die relativ weit weg von den Grabengates 130 sind, denen die Wasserstoffatome zugeführt werden, die in dem IGBT-Gebiet 11 bereitgestellt sind. Aus diesem Grund wird in dem IGBT-Gebiet 11 das Zuführen von Wasserstoffatomen aus der Al-basierten Elektrodenschicht 221 an das Grabengate 130 nicht durch die Barrierenmetallschicht 244 verhindert.
  • Die Halbleitereinrichtung 20 ermöglicht es, Wasserstoffatome dem Grabengate 130, das in dem IGBT-Gebiet 11 bereitgestellt ist, zuzuführen, während Effekte (wie z.B. dem Verhindern einer Al-Spitze), die mit dem Bereitstellen der Barrierenmetallschicht 244 einhergehen, sichergestellt werden, was es möglich macht, die Variationen in der Schwellwertspannung der Grabengates 130 während eines Betriebs des IGBT-Gebiets 11 zu reduzieren.
  • Das Folgende beschreibt ein Beispiel eines Herstellungsverfahrens der Halbleitereinrichtung 20. Es soll bemerkt, werden dass das Folgende eine detaillierte Beschreibung von Schritten, in denen herkömmliche öffentlich bekannte Herstellverfahren einer Halbleitereinrichtung verwendet werden können, weglässt.
  • Als erstes wird der Rohmaterialwafer 90, der in 4 gezeigt ist, unter Verwendung der gleichen Verfahren wie denen, die in Ausführungsbeispiel 1 verwendet werden, vorbereitet. Wie in 13 gezeigt, wird eine Barrierenmetallschicht 244 durch Sputtern oder ähnliches auf dem Rohmaterialwafer 90 gebildet. Die Barrierenmetallschicht 244 wird gemustert, sodass sie in Kontakt mit der vorderen Oberfläche der Anodenschichten 106 und der vorderen Oberfläche der Körperkontaktschichten 109 steht und auf der vorderen Oberflächenseite der Grabengates 130 geöffnet ist.
  • Als Nächstes wird, wie in 14 gezeigt, eine Al-basierte Elektrodenschicht 221 ferner auf einer vorderen Oberfläche der Barrierenmetallschicht 244 durch Sputtern oder ähnliches gebildet.
  • Als Nächstes wird, wie in 15 gezeigt, nachdem die Dicke des Rohmaterialwafers 90 durch Schneiden einer hinteren Oberfläche des Rohmaterialwafers 90 dünn gemacht wurde, eine Ionenimplantation auf der hinteren Oberfläche des Rohmaterialwafers 90 durchgeführt, wodurch die ionenimplantierte Schicht 901 eines p-Typs, die ionenimplantierte Schicht 902 eines n-Typs und die ionenimplantierte Schicht 903 des n-Typs auf einer hinteren Oberflächenseite des Rohmaterialwafers 90 gebildet werden.
  • Als Nächstes werden, wie in 16 gezeigt, Kristalldefekte durch Bestrahlen des inneren Teils der Driftschicht 104 mit geladenen Partikeln von der hinteren Oberflächenseite des Rohmaterialwafers 90 in einem Zustand gebildet, in dem die Barrierenmetallschicht 244 und die Al-basierte Elektrodenschicht 212 auf der vorderen Oberfläche des Rohmaterialwafers 90 vorhanden sind. Die Position der Bestrahlung mit geladenen Partikeln wird so angepasst, dass ein Peak einer Kristalldefektdichte in einem Gebiet enthalten ist, das zwischen einer Tiefe von unteren Enden der Grabengates 130 und einer Grenze zwischen der Driftschicht 104 und der Körperschicht 105 lokalisiert ist. Solch eine Bestrahlung mit geladenen Partikeln verursacht, dass einige der geladenen Partikel in die Gateisolationsschicht 132 implantiert werden. Aus diesem Grund macht das Durchführen der Ionenimplantation es einfach, dass ein Grenzflächenzustand zwischen den Gateisolationsschichten 132 und Abschnitten des Halbleitersubstrats 100, die in Kontakt mit den Gateisolationsschichten 132 sind, gebildet werden.
  • Als Nächstes wird, wie in 17 gezeigt, ein Lebensdauersteuerungsgebiet 150 durch Durchführen eines Erwärmens zum Stabilisieren der Kristalldefekte in einem Zustand, in dem die Barrierenmetallschicht 244 und die Al-basierte Elektrodenschicht 221 auf der vorderen Oberfläche des Rohmaterialwafers 90 vorhanden sind, durchgeführt. Wie in Ausführungsbeispiel 1 werden in diesem Erwärmungsschritt eine Kollektorschicht 101 des p-Typs, eine Kathodenschicht 102 des n-Typs, und eine Pufferschicht 103 des n-Typs gebildet. Ferner werden durch Durchführen dieses Erwärmungsschritts in einem Zustand, in dem die Al-basierte Elektrodenschicht 221 vorhanden ist, Wasserstoffatome von der Al-basierten Elektrodenschicht 221 in das Halbleitersubstrat 100 zugeführt. Wasserstoffatome, die so zugeführt werden, ermöglichen es, dass das Beenden des Grenzflächenzustands, der an der Grenze zwischen den Gateisolationsschichten 132 und dem Halbleitersubstrat 100 vorhanden ist, effektiv fortschreitet, sodass es möglich wird, effektiv den Grenzflächenzustand zu reduzieren. Weil ferner die Barrierenmetallschicht 244, an die die Wasserstoffatome einfach adsorbiert werden, an der vorderen Oberflächenseite der Grabengates 130, denen die Wasserstoffatome zugeführt werden, geöffnet ist, wird das Zuführen von Wasserstoffatomen aus der Al-basierten Elektrodenschicht 221 zu den Grabengates 130 nicht durch die Barrierenmetallschicht 244 verhindert.
  • (Modifikation)
  • Es soll bemerkt werden, dass die Halbleitereinrichtung 20 ferner mit der Siliziumnitridschicht 143, die in Ausführungsbeispiel 1 beschrieben wurde, bereitgestellt werden kann. Der Grenzflächenzustand wird auch durch Wasserstoffatome, die aus der Siliziumnitridschicht 143 zugeführt werden, beendet, sodass die Grenzflächenschicht effektiver reduziert werden kann.
  • Alternativ kann, wie in einem Fall einer Halbleitereinrichtung 20a, die in 18 gezeigt wird, die vordere Oberflächenelektrode eine Kontaktstopfenschicht 254 enthalten, die zwischen einer Barrierenmetallschicht 244a und der Al-basierten Elektrodenschicht 221 bereitgestellt ist. Die Kontaktstopfenschichten 254 sind an einer vorderen Oberflächenseite der Barrierenmetallschicht 244a, die in dem IGBT-Gebiet 11 bereitgestellt ist, bereitgestellt, sind in vertieften Abschnitten der Barrierenmetallschicht 244a eingebettet, und ihre vorderen Oberflächen sind mit der Al-basierten Elektrodenschicht 221 bedeckt. Die Kontaktstopfenschichten 254 können geeignet aus Wolfram oder ähnlichem gemacht werden. Das Einbetten der Kontaktstopfenschichten 254 in den vertieften Abschnitten der Barrierenmetallschicht 244a verursacht, dass die vorderen Oberflächen der Barrierenmetallschicht 244a, die Kontaktstopfenschichten 254 und die Zwischenlagenisolationsschicht 135 bündig miteinander sind, was es möglich macht, die Adhäsion dieser Schichten mit der Al-basierten Elektrodenschicht 221 zu verbessern.
  • Eine Halbleitereinrichtung 20a kann durch Bilden einer Barrierenmetallschicht 244a durch den gleichen Schritt wie dem Schritt des Bildens der Barrierenmetallschicht 244 in dem Prozess des Herstellens der Halbleitereinrichtung 20, dem Durchführen des Schritts des Bildens der Kontaktstopfenschichten 254 und dann dem Durchführen des Schritts des Bildens der Al-basierten Elektrodenschicht 221 in dem Prozess des Herstellens der Halbleitereinrichtung 20 gebildet werden. Insbesondere wird eine Metallschicht (z.B. eine Wolframschicht), aus der die Kontaktstopfenschichten 254 zu machen sind, durch Sputtern oder ähnliches auf einer vorderen Oberfläche eines Rohmaterialwafers 90b, auf dem die Barrierenmetallschicht 244a gebildet wurde, gebildet, wie in 19 gezeigt. Danach wird die Metallschicht gemustert, sodass ein Abschnitt der Metallschicht, der Abschnitte ausschließt, die in vertieften Abschnitten einer vorderen Oberfläche der Barrierenmetallschicht 244a eingebettet sind, entfernt werden. Dadurch werden die Kontaktstopfenschichten 254 gebildet. Als Nächstes wird, wie in 14, die Al-basierte Elektrodenschicht 221 durch Sputtern oder ähnliches auf der vorderen Oberfläche des Rohmaterialwafers 90b in einem Zustand gebildet, in dem die Kontaktstopfenschichten 254 auf der vorderen Oberfläche der Barrierenmetallschicht 244a gebildet wurden. Danach kann durch Durchführen der gleichen Schritte wie denen, die in Ausführungsbeispiel 2 mit Bezug auf 15 bis 17 beschrieben wurden, die Halbleitereinrichtung 20a hergestellt werden.
  • Ferner sind die Strukturen des IGBT-Gebiets und des Diodengebiets, die in den obigen Ausführungsbeispielen und Modifikationen beschrieben wurden, nur Beispiele, und dir hierin offenbarte Technologie kann auf eine Halbleitereinrichtung angewendet werden, die eine Struktur eines IGBT-Gebiets und eine Struktur eines Diodengebiets hat, die verschieden von den oben beschriebenen ist. Zum Beispiel kann, wie in einem Fall einer Halbleitereinrichtung 10b, die in 20 gezeigt ist, eine Struktur der vorderen Oberflächenseite der Driftschicht 104 dieselbe sowohl für das IGBT-Gebiet 11 als auch für das Diodengebiet 12 sein. Das Diodengebiet 12 der Halbleitereinrichtung 10b enthält Diodenemitterschichten 157 und Diodenkörperkontaktschichten 159. In einer Aufsicht auf das Halbleitersubstrat 100 sind die Diodenemitterschichten 157 und die Diodenkontaktschichten 159 in der gleichen Weise wie die Emitterschichten 107 bzw. die Körperkontaktschichten 109 gemustert. Die Halbleitereinrichtung 10b kann durch einen vereinfachten Prozess hergestellt werden, weil die Struktur der vorderen Oberflächenseite der Driftschichten 104 in der gleichen Weise sowohl für das IGBT-Gebiet 11 als auch für das Diodengebiet 12 gemustert sind. Ferner ist in der Halbleitereinrichtung 10b die Siliziumnitridschicht 143 nur über dem IGBT-Gebiet 11 bereitgestellt. Jedoch kann die Siliziumnitridschicht 143 auch über den Grabengates 130 und über den Diodenemitterschichten 157 in dem Diodengebiet 12 bereitgestellt sein (nicht illustriert).
  • Ferner ist es z.B. möglich, ein Halbleitersubstrat 100c zu enthalten, das wie in einem Fall einer Halbleitereinrichtung 10c, die in 21 bis 23 gezeigt ist, gemustert ist. In einer Aufsicht auf das Halbleitersubstrat 100c, wie in 22 gezeigt, enthält ein IGBT-Gebiet 11 Emitterschichten 167 und Körperkontaktschichten 169, die abwechselnd entlang der Längsrichtung der Grabengates 130 angeordnet sind. Wenn die Halbleitereinrichtung 10c entlang einer Richtung senkrecht zu der Längsrichtung der Grabengates 130 geschnitten wird, gibt es einen Fall, in dem nur die Emitterschichten 167 zwischen benachbarten Grabengates 130 in dem IGBT-Gebiet 11 erscheinen, wie in 21 gezeigt, und einen Fall (nicht illustriert), in dem nur die Körperkontaktschichten 169 zwischen benachbarten Grabengates 130 in dem IGBT-Gebiet 11 erscheinen, abhängig von den Positionen der Querschnitte.
  • Ferner ist in der Halbleitereinrichtung 10c, wie in 23 gezeigt, eine Siliziumnitridschicht 143c auf einem Abschnitt der vorderen Oberfläche der vorderen Oberflächenelektrode 121, der innerhalb des IGBT-Gebiets 11 lokalisiert ist, bereitgestellt, und hat Öffnungen 145c, die nahe zentralen Positionen zwischen benachbarten Grabengates 130 geöffnet sind. Unter den Öffnungen 145c sind Abschnitte der Emitterschichten 167 und Abschnitte der Körperkontaktschichten 169 lokalisiert. Wie in dem Fall der Halbleitereinrichtung 10c kann die Siliziumnitridschicht 143c nicht vertikal über Abschnitten der Emitterschichten 167 bereitgestellt sein und kann vertikal über Abschnitten der Körperkontaktschichten 169 bereitgestellt sein.
  • Ausführungsbeispiele der vorliegenden Offenbarung wurden im Detail beschrieben, jedoch sind sie nur beispielhafte Angaben und beschränken daher nicht den Bereich der Patentansprüche. Die in den Patentansprüchen beschriebene Technik enthält Modifikationen und Variationen von spezifischen oben beschriebenen Beispielen.
  • Technische Merkmale, die in der Beschreibung und den Zeichnungen beschrieben sind, können technisch alleine oder in verschiedenen Kombinationen nützlich sein und sie sind nicht beschränkt auf die ursprünglich beanspruchten Kombinationen. Ferner kann die in der Beschreibung und den Zeichnungen beschriebene Technik gleichzeitig eine Vielzahl von Zielen erreichen, und eine technische Signifikanz davon liegt im Erreichen von irgendeinem solcher Ziele.

Claims (5)

  1. Halbleitereinrichtung mit: einem Halbleitersubstrat, in dem ein IGBT-Gebiet und ein Diodengebiet bereitgestellt sind; einer Zwischenlagenisolationsschicht und eine vordere Oberflächenelektrode, die an einer vorderen Oberfläche des Halbleitersubstrats bereitgestellt sind; und einer hinteren Oberflächenelektrode, die an einer hinteren Oberfläche des Halbleitersubstrats bereitgestellt ist, wobei das IGBT-Gebiet aufweist: eine Kollektorschicht eines ersten Leitfähigkeitstyps; eine erste Driftschicht eines zweiten Leitfähigkeitstyps, die an einer vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kollektorschicht bereitgestellt ist; eine erste Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der ersten Driftschicht bereitgestellt ist und teilweise an der vorderen Oberfläche des Halbleitersubstrats außen liegt; eine Emitterschicht des zweiten Leitfähigkeitstyps, die an einer vorderen Oberfläche der ersten Körperschicht bereitgestellt ist und an der vorderen Oberfläche des Halbleitersubstrats außen liegt; und ein Grabengate, das die erste Driftschicht durch die erste Körperschicht von der vorderen Oberflächenseite des Halbleitersubstrats aus erreicht, wobei das Diodengebiet aufweist: eine Kathodenschicht des zweiten Leitfähigkeitstyps; eine zweite Driftschicht des zweiten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kathodenschicht bereitgestellt ist und eine niedrigere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps als die der Kathodenschicht hat; und eine zweite Körperschicht des ersten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats relativ zu dem zweiten Driftgebiet bereitgestellt ist; wobei die Zwischenlagenisolationsschicht das Grabengate von der vorderen Oberflächenelektrode isoliert, ein Lebensdauersteuerungsgebiet, das einen Peak einer Kristalldefektdichte enthält, in der ersten Driftschicht und der zweiten Driftschicht bereitgestellt ist, die zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert sind, eine Siliziumnitridschicht ferner oberhalb des Grabengates auf der vorderen Oberflächenseite des Halbleitersubstrats bereitgestellt ist.
  2. Halbleitereinrichtung nach Anspruch 1, wobei die Siliziumnitridschicht über der Emitterschicht bereitgestellt ist und eine Öffnung aufweist, die über einem Abschnitt der ersten Körperschicht geöffnet ist, die an der vorderen Oberfläche des Halbleitersubstrats außen liegt.
  3. Halbleitereinrichtung mit: einem Halbleitersubstrat, in dem ein IGBT-Gebiet und ein Diodengebiet bereitgestellt sind; eine Zwischenlagenisolationsschicht und eine vordere Oberflächenelektrode, die an einer vorderen Oberfläche des Halbleitersubstrats bereitgestellt sind; und einer hinteren Oberflächenelektrode, die an einer hinteren Oberfläche des Halbleitersubstrats bereitgestellt ist, wobei das IGBT-Gebiet aufweist: eine Kollektorschicht eines ersten Leitfähigkeitstyps; eine erste Driftschicht eines zweiten Leitfähigkeitstyps, die an einer vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kollektorschicht bereitgestellt ist; eine erste Köperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der ersten Driftschicht bereitgestellt ist und teilweise an der vorderen Oberfläche des Halbleitersubstrats außen liegt; eine Emitterschicht des zweiten Leitfähigkeitstyps, die an einer vorderen Oberfläche der ersten Körperschicht bereitgestellt ist und an der vorderen Oberfläche des Halbleitersubstrats außen liegt; und ein Grabengate, das die erste Driftschicht durch die erste Körperschicht von der vorderen Oberflächenseite des Halbleitersubstrats erreicht; wobei das Diodengebiet aufweist: eine Kathodenschicht des zweiten Leitfähigkeitstyps; eine zweite Driftschicht des zweiten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kathodenschicht bereitgestellt ist und eine niedrigere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps als die der Kathodenschicht hat; und eine zweite Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu dem zweiten Driftgebiet bereitgestellt ist, wobei die Zwischenlagenisolationsschicht das Grabengate von der vorderen Oberflächenelektrode isoliert, ein Lebensdauersteuerungsgebiet, das einen Peak einer Kristalldefektdichte enthält, in der ersten Driftschicht und der zweiten Driftschicht bereitgestellt ist, die zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert sind, die vordere Oberflächenelektrode eine Al-basierte Elektrodenschicht und eine Barrierenmetallschicht enthält, die Barrierenmetallschicht zwischen einem Abschnitt der ersten Körperschicht, der an der vorderen Oberfläche des Halbleitersubstrats außen liegt, und der Al-basierten Elektrodenschicht bereitgestellt ist und nicht zwischen dem Grabengate und der Al-basierten Elektrodenschicht bereitgestellt ist.
  4. Herstellverfahren einer Halbleitereinrichtung, die aufweist: ein Halbleitersubstrat, in dem ein IGBT-Gebiet und ein Diodengebiet bereitgestellt sind; eine Zwischenlagenisolationsschicht und eine vordere Oberflächenelektrode, die auf einer vorderen Oberfläche des Halbleitersubstrats bereitgestellt sind; und eine hintere Oberflächenelektrode, die an einer hinteren Oberfläche des Halbleitersubstrats bereitgestellt ist, wobei das IGBT-Gebiet aufweist: eine Kollektorschicht eines ersten Leitfähigkeitstyps; eine erste Driftschicht eines zweiten Leitfähigkeitstyps, die an einer vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kollektorschicht bereitgestellt ist; eine erste Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der ersten Driftschicht bereitgestellt ist und teilweise an der vorderen Oberfläche des Halbleitersubstrats außen liegt; eine Emitterschicht des zweiten Leitfähigkeitstyps, die an einer vorderen Oberfläche der ersten Körperschicht bereitgestellt ist und an der vorderen Oberfläche des Halbleitersubstrats außen liegt; und ein Grabengate, das die erste Driftschicht durch die erste Körperschicht von der vorderen Oberflächenseite des Halbleitersubstrats erreicht, wobei das Diodengebiet aufweist: eine Kathodenschicht des zweiten Leitfähigkeitstyps; eine zweite Driftschicht des zweiten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kathodenschicht bereitgestellt ist und eine niedrigere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps als die der Kathodenschicht hat; und eine zweite Körperschicht des ersten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats relativ zu dem zweiten Driftgebiet bereitgestellt ist; wobei die Zwischenlagenisolationsschicht das Grabengate von der vorderen Oberflächenelektrode isoliert, ein Lebensdauersteuerungsgebiet, das einen Peak einer Kristalldefektdichte enthält, in der ersten Driftschicht und der zweiten Driftschicht bereitgestellt ist, die zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert sind, wobei das Verfahren aufweist: Bilden des Grabengates in dem Halbleitersubstrat; Bilden einer Siliziumnitridschicht auf einer vorderen Oberflächenseite des Grabengates; Bestrahlen eines Gebiets, das zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert ist, in einem Zustand, in dem die Siliziumnitridschicht vorhanden ist; und Erwärmen des Halbleitersubstrats in dem Zustand, in dem die Siliziumnitridschicht vorhanden ist, nach dem Bestrahlen mit den geladenen Partikeln.
  5. Herstellungsverfahren einer Halbleitereinrichtung, die aufweist: ein Halbleitersubstrat, in dem ein IGBT-Gebiet und ein Diodengebiet bereitgestellt sind; eine Zwischenlagenisolationsschicht und eine vordere Oberflächenelektrode, die an einer vorderen Oberfläche des Halbleitersubstrats bereitgestellt sind; und eine hintere Oberflächenelektrode, die an einer hinteren Oberfläche des Halbleitersubstrats bereitgestellt ist, wobei das IGBT-Gebiet aufweist: eine Kollektorschicht eines ersten Leitfähigkeitstyps; eine erste Driftschicht eines zweiten Leitfähigkeitstyps, die an einer vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kollektorschicht bereitgestellt ist; eine erste Köperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der ersten Driftschicht bereitgestellt ist und teilweise an der vorderen Oberfläche des Halbleitersubstrats außen liegt; eine Emitterschicht des zweiten Leitfähigkeitstyps, die an einer vorderen Oberfläche der ersten Körperschicht bereitgestellt ist und an der vorderen Oberfläche des Halbleitersubstrats außen liegt; und ein Grabengate, das die erste Driftschicht durch die erste Körperschicht von der vorderen Oberflächenseite des Halbleitersubstrats erreicht; wobei das Diodengebiet aufweist: eine Kathodenschicht des zweiten Leitfähigkeitstyps; eine zweite Driftschicht des zweiten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu der Kathodenschicht bereitgestellt ist und eine niedrigere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps als die der Kathodenschicht hat; und eine zweite Körperschicht des ersten Leitfähigkeitstyps, die an der vorderen Oberflächenseite des Halbleitersubstrats relativ zu dem zweiten Driftgebiet bereitgestellt ist, wobei die Zwischenlagenisolationsschicht das Grabengate von der vorderen Oberflächenelektrode isoliert, ein Lebensdauersteuerungsgebiet, das einen Peak einer Kristalldefektdichte enthält, in der ersten Driftschicht und der zweiten Driftschicht bereitgestellt ist, die zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert sind, wobei das Verfahren aufweist: Bilden des Grabengates auf dem Halbleitersubstrat; Bilden der Barrierenmetallschicht auf der vorderen Oberflächenseite des Halbleitersubstrats, die auf zumindest einem Abschnitt der ersten Körperschicht bereitgestellt ist, die an der vorderen Oberfläche des Halbleitersubstrats außen liegt und an einer vorderen Oberflächenseite des Grabengates geöffnet ist; Bilden der Al-basierten Elektrodenschicht auf einer weiteren vorderen Oberflächenseite der Barrierenmetallschicht; Bestrahlen eines Gebiets, das zwischen einer Tiefe eines unteren Endes des Grabengates und Oberflächen der ersten Driftschicht und der zweiten Driftschicht lokalisiert ist, mit geladenen Partikeln in einem Zustand, in dem die Barrierenmetallschicht und die Al-basierte Elektrodenschicht vorhanden sind; und Erwärmen des Halbleitersubstrats in dem Zustand, in dem die Barrierenmetallschicht und die Al-basierte Elektrodenschicht vorhanden sind, nach dem Bestrahlen mit den geladenen Partikeln.
DE112014006069.0T 2013-12-27 2014-11-19 Halbleitereinrichtung und Herstellverfahren der Halbleitereinrichtung Pending DE112014006069T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-271726 2013-12-27
JP2013271726 2013-12-27
JP2014161668A JP6107767B2 (ja) 2013-12-27 2014-08-07 半導体装置とその製造方法
JP2014-161668 2014-08-07
PCT/JP2014/080677 WO2015098377A1 (ja) 2013-12-27 2014-11-19 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
DE112014006069T5 true DE112014006069T5 (de) 2016-09-15

Family

ID=53478251

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006069.0T Pending DE112014006069T5 (de) 2013-12-27 2014-11-19 Halbleitereinrichtung und Herstellverfahren der Halbleitereinrichtung

Country Status (7)

Country Link
US (1) US10014368B2 (de)
JP (1) JP6107767B2 (de)
KR (1) KR101780619B1 (de)
CN (1) CN105849912B (de)
DE (1) DE112014006069T5 (de)
TW (1) TWI675404B (de)
WO (1) WO2015098377A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014212455A1 (de) * 2014-06-27 2015-12-31 Robert Bosch Gmbh Diode mit einem plattenförmigen Halbleiterelement
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
CN107112370B (zh) * 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
CN107924951B (zh) * 2016-03-10 2021-11-23 富士电机株式会社 半导体装置
JP6830767B2 (ja) 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
JP2018067624A (ja) * 2016-10-19 2018-04-26 トヨタ自動車株式会社 半導体装置およびその製造方法
CN109219888B (zh) * 2016-12-08 2022-03-29 富士电机株式会社 半导体装置
CN113506800A (zh) 2016-12-16 2021-10-15 富士电机株式会社 半导体装置
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI607563B (zh) * 2017-04-21 2017-12-01 Maxpower Semiconductor Inc With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
US10186586B1 (en) * 2017-09-26 2019-01-22 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device
DE102017011878A1 (de) * 2017-12-21 2019-06-27 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
JP7003688B2 (ja) * 2018-01-25 2022-01-20 株式会社デンソー 半導体装置及びその製造方法
JP7036198B2 (ja) * 2018-04-11 2022-03-15 三菱電機株式会社 半導体装置、半導体ウエハおよび半導体装置の製造方法
JP7403386B2 (ja) * 2020-05-27 2023-12-22 三菱電機株式会社 半導体装置
JP7459666B2 (ja) * 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
CN112397593B (zh) * 2021-01-20 2021-04-16 中芯集成电路制造(绍兴)有限公司 半导体器件及制造方法
JP2022144504A (ja) 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法
JPWO2023084939A1 (de) * 2021-11-10 2023-05-19

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275536B2 (ja) 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
US20010001494A1 (en) 1999-04-01 2001-05-24 Christopher B. Kocon Power trench mos-gated device and process for forming same
JP2001284600A (ja) 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2002329727A (ja) * 2001-04-27 2002-11-15 Toyota Motor Corp 縦型半導体装置とそれを用いた回路
JP2005327799A (ja) * 2004-05-12 2005-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP2008085251A (ja) 2006-09-29 2008-04-10 Sony Corp 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法
JP2008244456A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
US7638442B2 (en) 2008-05-09 2009-12-29 Promos Technologies, Inc. Method of forming a silicon nitride layer on a gate oxide film of a semiconductor device and annealing the nitride layer
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP2010157592A (ja) * 2008-12-26 2010-07-15 Panasonic Corp 半導体装置およびその製造方法
JP5261324B2 (ja) * 2009-08-26 2013-08-14 トヨタ自動車株式会社 半導体装置とその製造方法
JP5672719B2 (ja) * 2010-03-03 2015-02-18 株式会社デンソー パワー素子を備えた半導体装置の製造方法
JP5695343B2 (ja) 2010-05-13 2015-04-01 株式会社豊田中央研究所 半導体装置
JP5774921B2 (ja) 2011-06-28 2015-09-09 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
JP5811861B2 (ja) * 2012-01-23 2015-11-11 株式会社デンソー 半導体装置の製造方法
JP5929741B2 (ja) * 2012-01-23 2016-06-08 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
US20160315140A1 (en) 2016-10-27
JP2015144232A (ja) 2015-08-06
TWI675404B (zh) 2019-10-21
US10014368B2 (en) 2018-07-03
JP6107767B2 (ja) 2017-04-05
CN105849912A (zh) 2016-08-10
KR20160102064A (ko) 2016-08-26
WO2015098377A1 (ja) 2015-07-02
CN105849912B (zh) 2019-03-01
TW201537627A (zh) 2015-10-01
KR101780619B1 (ko) 2017-09-21

Similar Documents

Publication Publication Date Title
DE112014006069T5 (de) Halbleitereinrichtung und Herstellverfahren der Halbleitereinrichtung
DE102012204420B4 (de) Halbleitervorrichtung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE112017000079T5 (de) Halbleitervorrichtung
DE112013005062B4 (de) Siliciumcarbid-Halbleitereinrichtung und Herstellungsverfahren einer solchen
DE102014112811B4 (de) Super-Junction-Halbleiterbauelement
DE112011101442T5 (de) Halbleitervorrichtung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
DE60222094T2 (de) Halbleiterbauelemente und ihr peripherieabschluss
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE1965799C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2060333B2 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem feldeffekttransistor mit isolierter gateelektrode
DE102018203693A1 (de) Halbleitervorrichtung
DE1564129A1 (de) Feldeffekttransistor
DE112012005869T5 (de) IGBT und IGBT-Herstellungsverfahren
DE2023219A1 (de) Festwertspeicher
DE102015120148A1 (de) Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R016 Response to examination communication
R084 Declaration of willingness to licence