DE102021104942A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102021104942A1
DE102021104942A1 DE102021104942.3A DE102021104942A DE102021104942A1 DE 102021104942 A1 DE102021104942 A1 DE 102021104942A1 DE 102021104942 A DE102021104942 A DE 102021104942A DE 102021104942 A1 DE102021104942 A1 DE 102021104942A1
Authority
DE
Germany
Prior art keywords
layer
conductivity type
main surface
area
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021104942.3A
Other languages
English (en)
Inventor
Munenori Ikeda
Shinya SONEDA
Kenji Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021104942A1 publication Critical patent/DE102021104942A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Halbleitervorrichtung (100) gemäß der vorliegenden Anmeldung umfasst ein Halbleitersubstrat mit einer ersten Hauptoberfläche (S1) und einer zweiten Hauptoberfläche (S2), einen Lochinjektionsbereich (10), der eine Lochinjektionsschicht eines zweiten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche (S1) vorgesehen ist, und eine Halbleiterschicht (14) eines zweiten Leitfähigkeitstyps enthält, die auf der Seite der zweiten Hauptoberfläche (S2) vorgesehen ist, einen Diodenbereich (20), der eine Anodenschicht (21) eines zweiten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche (S1) vorgesehen ist, und eine Kathodenschicht (25) eines ersten Leitfähigkeitstyps enthält, die auf der Seite der zweiten Hauptoberfläche (S2) vorgesehen ist, wobei der Diodenbereich (20) keine Halbleiterschicht eines ersten Leitfähigkeitstyps zwischen dem Endteilbereich auf der Seite der zweiten Hauptoberfläche der Anodenschicht (21) und der ersten Hauptoberfläche (S1) enthält, eine Halbleiterschicht (71) eines Grenzteilbereichs eines zweiten Leitfähigkeitstyps, die zwischen dem Diodenbereich (20) und dem Lochinjektionsbereich (10) vorgesehen und auf der Seite der ersten Hauptoberfläche (S1) vorgesehen ist, eine Schicht (72) zur Unterdrückung einer Trägerinjektion eines ersten Leitfähigkeitstyps, die in einer Oberflächenschicht der Halbleiterschicht (71) eines Grenzteilbereichs vorgesehen ist, und eine Halbleiterschicht (14) eines zweiten Leitfähigkeitstyps, die so vorgesehen ist, dass sie vom Lochinjektionsbereich (10) aus auf der Seite der zweiten Hauptoberfläche vorragt.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • Unter dem Gesichtspunkt der Energieeinsparung werden Inverter-Einrichtungen in einer Fülle von Bereichen wie etwa Haushaltsgeräten, Elektrofahrzeugen und Eisenbahnen verwendet. Die meisten Inverter-Einrichtungen sind unter Verwendung eines Bipolartransistors mit isoliertem Gate (IGBT) und einer Reflux- bzw. Rückflussdiode konfiguriert. Der Bipolartransistor mit isoliertem Gate und die Diode sind durch Verdrahtungsleitungen wie etwa eine Leiterbahn bzw. einen Draht innerhalb der Inverter-Einrichtung verbunden.
  • Um die Größe der Inverter-Einrichtung zu reduzieren, wurde eine Halbleitervorrichtung vorgeschlagen, in der ein Bipolartransistor mit isoliertem Gate und eine Diode auf einem Halbleitersubstrat ausgebildet sind (siehe zum Beispiel die offengelegte japanische Patentanmeldung Nr. 2008-103590 ).
  • Jedoch besteht in einer Halbleitervorrichtung, in der ein Bipolartransistor mit isoliertem Gate und eine Diode auf einem Halbleitersubstrat wie oben beschrieben ausgebildet sind, da der Lochinjektionsbereich wie etwa der Bereich eines Bipolartransistors mit isoliertem Gate, der Abschlussbereich oder der ein Gatesignal empfangende Bereich, der mit dem ein Gatesignal empfangenen Pad versehen ist, und der Diodenbereich einander benachbart angeordnet sind, ein Problem, dass Löcher, die Minoritätsträger sind, vom Lochinjektionsbereich in den Diodenbereich fließen und die Durchbruchtoleranz während des Erholungsbetriebs verringert wird.
  • Zusammenfassung
  • Vorgesehen wird eine Halbleitervorrichtung, in der ein Fluss von Löchern von einem Lochinjektionsbereich wie etwa einem Bereich eines Bipolartransistors mit isoliertem Gate, einem Abschlussbereich oder einem ein Gatesignal empfangenden Bereich in einen Diodenbereich unterdrückt wird und die Durchbruchtoleranz während eines Erholungsbetriebs verbessert ist.
  • Die Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst ein Halbleitersubstrat, einen Lochinjektionsbereich, einen Diodenbereich, einen Grenzbereich und eine Dummy-Gateelektrode.
  • Das Halbleitersubstrat enthält eine Driftschicht eines ersten Leitfähigkeitstyps zwischen einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche.
  • Der Lochinjektionsbereich umfasst eine Lochinjektionsschicht eines zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen ist, und eine Halbleiterschicht eines zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht auf der Seite der zweiten Hauptoberfläche vorgesehen ist.
  • Der Diodenbereich umfasst eine Anodenschicht eines zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen ist, eine Anodenkontaktschicht eines zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche der Anodenschicht selektiv vorgesehen ist, wobei die Anodenkontaktschicht eine höhere Störstellenkonzentration als die Anodenschicht aufweist, und eine Kathodenschicht eines ersten Leitfähigkeitstyps, die in einer Oberflächenschicht auf der Seite der zweiten Hauptoberfläche des Halbleitersubstrats vorgesehen ist. Der Diodenbereich weist keine Halbleiterschicht eines ersten Leitfähigkeitstyps zwischen dem Endteilbereich auf der Seite der zweiten Hauptoberfläche der Anodenschicht und der ersten Hauptoberfläche der Anodenschicht auf.
  • Der Grenzbereich umfasst eine Halbleiterschicht eines Grenzteilbereichs eines zweiten Leitfähigkeitstyps, die zwischen dem Diodenbereich und dem Lochinjektionsbereich vorgesehen ist, wobei die Halbleiterschicht eines Grenzteilbereichs in einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen ist, eine Schicht zur Unterdrückung einer Trägerinjektion eines ersten Leitfähigkeitstyps, die in einer Oberflächenschicht der Halbleiterschicht eines Grenzteilbereichs vorgesehen ist, eine Kontaktschicht eines Grenzteilbereichs eines zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht der Halbleiterschicht eines Grenzteilbereichs vorgesehen ist, wobei die Kontaktschicht eines Grenzteilbereichs eine höhere Störstellenkonzentration als die Halbleiterschicht eines Grenzteilbereichs aufweist, und die Halbleiterschicht eines zweiten Leitfähigkeitstyps, die so vorgesehen ist, dass sie vom Lochinjektionsbereich in einer Oberflächenschicht auf der Seite der zweiten Hauptoberfläche des Halbleitersubstrats vorragt.
  • Die Dummy-Gateelektrode ist auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats zwischen dem Diodenbereich und dem Grenzbereich vorgesehen, wobei die Dummy-Gateelektrode über einen Gate-Isolierfilm der Halbleiterschicht eines Grenzteilbereichs und der Driftschicht gegenüberliegt, wobei an die Dummy-Gateelektrode keine Gate-Ansteuerspannung angelegt wird.
  • Gemäß der vorliegenden Offenbarung ermöglichen das Vorsehen eines Grenzbereichs zwischen einem Lochinjektionsbereich und einem Diodenbereich und das Vorsehen einer Schicht zur Unterdrückung einer Trägerinjektion, um eine Lochinjektion im Grenzbereich zu unterdrücken, den Zufluss von Löchern in den Diodenbereich zu unterdrücken und die Durchbruchtoleranz während eines Erholungsbetriebs zu verbessern.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung der vorliegenden Offenbarung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 und 2 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform darstellen;
    • 3 bis 6 sind Querschnittsansichten, die jeweils die Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellen;
    • 7 ist ein Ablaufdiagramm der Herstellung der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform;
    • 8A bis 11B sind Diagramme, die jeweils einen Herstellungsprozess der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellen;
    • 12 ist ein Diagramm, das eine Bewegung von Löchern während eines Rückflussbetriebs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform schematisch darstellt;
    • 13 ist ein Diagramm, das eine Bewegung von Löchern während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform schematisch darstellt;
    • 14 und 15 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform darstellen;
    • 16 und 17 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform darstellen;
    • 18 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform darstellt;
    • 19 und 20 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform darstellen;
    • 21 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform darstellt;
    • 22 und 23 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform darstellen;
    • 24 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform darstellt;
    • 25 und 26 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform darstellen;
    • 27 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform darstellt;
    • 28 ist ein Diagramm, das eine Bewegung von Löchern während eines Rückflussbetriebs der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform schematisch darstellt;
    • 29 ist ein Diagramm, das eine Bewegung von Löchern während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform schematisch darstellt;
    • 30 und 31 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform darstellen;
    • 32 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform darstellt;
    • 33 ist ein Diagramm, das eine Bewegung von Löchern während eines Rückflussbetriebs der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform schematisch darstellt; und
    • 34 ist ein Diagramm, das eine Bewegung von Löchern während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform schematisch darstellt.
  • Beschreibung der bevorzugten Ausführungsformen
  • Hier werden im Folgenden bevorzugte Ausführungsformen unter Bezugnahme auf die Zeichnungen beschrieben. Da die Zeichnungen schematisch dargestellt sind, kann die Wechselbeziehung zwischen der Größe und der Position geändert werden. In der folgenden Beschreibung kann die gleiche oder entsprechende Komponente mit der gleichen Bezugsziffer bezeichnet sein und kann eine wiederholte Beschreibung unterlassen werden.
  • Außerdem können in der folgenden Beschreibung Begriffe, die eine spezifische Position und Richtung wie etwa „obere“, „untere“ und „seitlich“ oder dergleichen meinen, verwendet werden; diese Begriffe werden aber verwendet, um ein Verständnis der Inhalte der bevorzugten Ausführungsform zweckmäßig zu erleichtern, und schränken die Richtung und Position zur Zeit einer Implementierung nicht ein.
  • Der Leitfähigkeitstyp der Halbleitervorrichtung wird mit dem ersten Leitfähigkeitstyp als der n-Typ und dem zweiten Leitfähigkeitstyp als der p-Typ beschrieben. Diese können jedoch vertauscht werden, und der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweiten Leitfähigkeitstyp kann ein n-Typ sein. Der (n+)-Typ bedeutet, dass die Donatorkonzentration höher als jene des n-Typs ist, und der (n-)-Typ bedeutet, dass die Donatorkonzentration niedriger als jene des n-Typs ist. Ähnlich bedeutet der (p+)-Typ, dass die Akzeptorkonzentration höher als jene des p-Typs ist, und der (p-)-Typ bedeutet, dass die Akzeptorkonzentration niedriger als jene des p-Typs ist.
  • <Erste bevorzugte Ausführungsform>
  • Die Konfiguration der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform wird unter Bezugnahme auf 1 bis 6 beschrieben. 1 und 2 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellen. 2 ist eine vergrößerte Draufsicht eines in 1 dargestellten A-Teils und ist eine Draufsicht, die eine Struktur auf einer Seite der ersten Hauptoberfläche des Halbleitersubstrats darstellt. In 2 ist die Veranschaulichung der Elektrode und dergleichen, die oberhalb der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen sind, weggelassen. 3 bis 6 sind Querschnittsansichten, die jeweils eine Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellen. 3 ist eine entlang einer in 2 dargestellten Linie B-B genommene Querschnittsansicht. 4 ist eine entlang einer in 2 dargestellten Linie C-C genommene Querschnittsansicht. 5 ist eine entlang einer in 2 dargestellten Linie D-D genommene Querschnittsansicht. 6 ist eine entlang einer in 2 dargestellten Linie E-E genommene Querschnittsansicht. Der zweckmäßigen Veranschaulichung halber zeigen 1 bis 6 auch Richtungen angebende XYZ-Koordinatenachsen.
  • Wie in 1 dargestellt ist, ist auf einem Halbleitersubstrat die Halbleitervorrichtung 100 mit einem Bereich 10 eines Bipolartransistors mit isoliertem Gate, wo der Bipolartransistor ausgebildet ist, einem Diodenbereich 20, wo die Diode ausgebildet ist, und einem zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 20 angeordneten Grenzbereich 70 versehen. Der Bereich 10 eines Bipolartransistors mit isoliertem Gate, der Diodenbereich 20 und der Grenzbereich 70 sind streifenförmige Bereiche mit einer longitudinalen Richtung in der Y-Richtung der Halbleitervorrichtung 100, und der Bereich 10 eines Bipolartransistors mit isoliertem Gate, der Diodenbereich 20 und der Grenzbereich 70 sind in der X-Richtung der Halbleitervorrichtung nebeneinander vorgesehen. Der Bereich 10 eines Bipolartransistors mit isoliertem Gate, der Diodenbereich 20 und der Grenzbereich 70 sind in Draufsicht in der Mitte der Halbleitervorrichtung 100 angeordnet.
  • Die Halbleitervorrichtung 100 ist mit einem ein Gatesignal empfangenden Bereich 8 versehen. Der ein Gatesignal empfangende Bereich 8 ist ein Bereich, in dem ein ein Gatesignal empfangendes Pad angeordnet ist, um ein elektrisches Signal, das eine Gate-Ansteuerspannung ist, von außen zu empfangen. Ein (nicht dargestelltes) ein Gatesignal empfangendes Pad ist auf der ersten Hauptoberfläche des ein Gatesignal empfangenden Bereichs 8 vorgesehen, und ein externes elektrisches Signal wird über das ein Gatesignal empfangende Pad zum Bereich 10 eines Bipolartransistors mit isoliertem Gate übertragen. Der Bereich 10 eines Bipolartransistors mit isoliertem Gate schaltet gemäß dem übertragenen elektrischen Signal zwischen einem erregten Zustand und einem nicht-erregten Zustand. Der ein Gatesignal empfangende Bereich 8 ist nahe dem Bereich 10 eines Bipolartransistors mit isoliertem Gate angeordnet. Das Anordnen des ein Gatesignal empfangenden Bereichs 8 nahe dem Bereich 10 eines Bipolartransistors mit isoliertem Gate ermöglicht, zu verhindern, dass Rauschen in das elektrische Signal gemischt wird, und eine Fehlfunktion des Bereichs 10 eines Bipolartransistors mit isoliertem Gate zu verhindern. Eine Verdrahtungsleitung zum Empfangen eines externen elektrischen Signals ist mit dem ein Gatesignal empfangenden Pad verbunden. Für die Verdrahtungsleitung kann beispielsweise eine Leiterbahn bzw. ein Draht, eine Zuleitungselektrode oder dergleichen verwendet werden.
  • In 1 ist der ein Gatesignal empfangende Bereich 8 rechwinklig, und dessen drei Seiten sind dem Bereich 10 eines Bipolartransistors mit isoliertem Gate, dem Diodenbereich 20 und dem Grenzbereich 70 benachbart angeordnet; die Anordnung des ein Gatesignal empfangenden Bereichs 8 ist aber nicht auf diese beschränkt. Der ein Gatesignal empfangende Bereich 8 kann in einem in Draufsicht vom Abschlussbereich 9 umgebenen Bereich angeordnet sein.
  • Der Abschlussbereich 9 ist ein Bereich, um die Stehspannung aufrechtzuerhalten. In einer Draufsicht ist der Abschlussbereich 9 so vorgesehen, dass er den Bereich 10 eines Bipolartransistors mit isoliertem Gate, den Diodenbereich 20, den Grenzbereich 70 und den ein Gatesignal empfangenden Bereich 8 umgibt. Der Abschlussbereich 9 ist jedem Bereich des Bereichs 10 eines Bipolartransistors mit isoliertem Gate, des Diodenbereichs 20 und des Grenzbereichs 70 benachbart vorgesehen und ist zwischen jedem Bereich und dem Außenrand des Halbleitersubstrats vorgesehen. Um die Stehspannung der Halbleitervorrichtung 100 aufrechtzuerhalten, ist der Abschlussbereich 9 mit einer eine Stehspannung haltenden Struktur wie etwa dem feldbegrenzenden Ring (FLR) oder dem reduzierten Oberflächenfeld (RESURF) versehen.
  • Wie in 2 dargestellt ist, ist eine Vielzahl von Gräben 2a auf der Vorderseite des Bereichs 10 eines Bipolartransistors mit isoliertem Gate vorgesehen, ist eine Vielzahl von Gräben 2b auf der Vorderseite des Diodenbereichs 2 vorgesehen, ist ein Graben 2c im Grenzbereich 70 vorgesehen und ist ein Graben 2d an sowohl der Grenze zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzbereich 70 als auch der Grenze zwischen dem Diodenbereich 20 und dem Grenzbereich 70 vorgesehen. Wie in 2 dargestellt ist, enthält, da der Graben 2d, der jeweils an der Grenze zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzbereich 70 und der Grenze zwischen dem Diodenbereich 20 und dem Grenzbereich 70 vorgesehen ist, auch im Grenzbereich 70 enthalten ist, der Grenzbereich insgesamt drei Gräben, die einen Graben 2c und zwei Gräben 2d umfassen. Die Gräben 2a, 2b, 2c und 2d sind Vertiefungen, die auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats mittels einer Ätztechnologie oder dergleichen gebildet werden. Eine Vielzahl von Gräben 2a, 2b, 2c und 2d ist in der X-Richtung nebeneinander angeordnet und hat eine longitudinale Richtung in der Y-Richtung. Ein Gate-Isolierfilm 3a ist auf der Seitenwand des Grabens 2a vorgesehen. Ein Gate-Isolierfilm 3b ist auf den Seitenwänden des Grabens 2b, des Grabens 2c und des Grabens 2d vorgesehen. Eine leitfähige Gateelektrode 4a ist im Inneren der Gate-Isolierfilme 3a des Grabens 2a vorgesehen, und eine leitfähige Gateelektrode 4b ist im Inneren der Gate-Isolierfilme 3b des Grabens 2b, des Grabens 2c und des Grabens 2d vorgesehen. Die Gateelektrode 4a und die Gateelektrode 4b weisen eine longitudinale Richtung in der Y-Richtung auf, und eine Vielzahl der Gateelektroden 4a und der Gateelektroden 4b ist in der X-Richtung nebeneinander vorgesehen.
  • Da die Gräben 2d an beiden Enden des Grenzbereichs 70 in der X-Richtung angeordnet sind, sind für einen Grenzbereich 70 zwei Gräben 2d angeordnet. Auf der anderen Seite kann die Anzahl an zwischen den beiden Gräben 2d angeordneten Gräben 2c nach Belieben festgelegt werden. In der X-Richtung können, wenn der Grenzbereich 70 erweitert werden soll, zwischen den beiden Gräben 2d zwei oder mehr Gräben 2c angeordnet werden, und, wenn der Grenzbereich 70 reduziert werden soll, muss der Graben 2c nicht zwischen den beiden Gräben 2d angeordnet werden. Wenn der Graben 2c nicht angeordnet ist, muss die Struktur nur derart sein, dass die beiden Gräben 2d einander benachbart angeordnet sind.
  • In dem Bereich 10 eines Bipolartransistors mit isoliertem Gate sind in der Oberflächenschicht des Halbleitersubstrats zwischen den einander benachbarten Gräben 2a und der Oberflächenschicht des Halbleitersubstrats zwischen den einander benachbarten Gräben 2a und 2d eine Emitterschicht 12 vom n-Typ mit einer höheren Donatorkonzentration als die (in 2 nicht dargestellte) Driftschicht und eine Basiskontaktschicht 13 vom p-Typ mit einer höheren Akzeptorkonzentration als die (in 2 nicht dargestellte) Basisschicht vorgesehen. Die Emitterschicht 12 ist in der X-Richtung in Kontakt mit dem Gate-Isolierfilm 3a. Die Emitterschicht 12 weist eine longitudinale Richtung in der X-Richtung und eine laterale Richtung in der Y-Richtung auf.
  • Im Diodenbereich 20 ist in der Oberflächenschicht des Halbleitersubstrats zwischen den einander benachbarten Gräben 2d und 2b und der Oberflächenschicht des Halbleitersubstrats zwischen den einander benachbarten Gräben 2b eine Anodenkontaktschicht 23 vom p-Typ mit einer höheren Akzeptorkonzentration als die (in 2 nicht dargestellte) Anodenschicht vorgesehen.
  • Im Grenzbereich 70 sind in der Oberflächenschicht des Halbleitersubstrats zwischen den einander benachbarten Gräben 2d und 2c eine Schicht 72 zur Unterdrückung einer Trägerinjektion vom n-Typ mit einer höheren Donatorkonzentration als die (in 2 nicht dargestellte) Driftschicht und eine Kontaktschicht 73 eines Grenzteilbereichs vom p-Typ mit einer höheren Akzeptorkonzentration als die (in 2 nicht dargestellte) Halbleiterschicht eines Grenzteilbereichs vorgesehen. Die Kontaktschicht 73 eines Grenzteilbereichs ist mit dem Gate-Isolierfilm 3b in der X-Richtung in Kontakt. Die Kontaktschicht 73 eines Grenzteilbereichs weist eine longitudinale Richtung in der X-Richtung und eine laterale Richtung in der Y-Richtung auf.
  • Die Breite in der lateralen Richtung der Schicht 72 zur Unterdrückung einer Trägerinjektion, das heißt die Breite W1 der Schicht 72 zur Unterdrückung einer Trägerinjektion in der Y-Richtung, ist wünschenswerterweise die Breite in der lateralen Richtung der Emitterschicht 12, das heißt die Breite, die nicht größer als die Breite W2 der Emitterschicht 12 in der Y-Richtung ist. Wenn der Bereich 10 eines Bipolartransistors mit isoliertem Gate vom erregten Zustand in den nicht-erregten Zustand wechselt, führt das Vorsehen der Schicht 72 zur Unterdrückung einer Trägerinjektion zu Bedenken, dass direkt unterhalb der Schicht 72 zur Unterdrückung einer Trägerinjektion ein Latch-up auftreten wird und die Stromunterbrechungsfähigkeit reduziert wird. Wenn jedoch die Breite in der lateralen Richtung sowohl der Schicht 72 zur Unterdrückung einer Trägerinjektion als auch der Emitterschicht 12 auf die der obigen Beziehung genügende Breite eingestellt wird, kann das Risiko eines direkt unterhalb der Schicht 72 zur Unterdrückung einer Trägerinjektion auftretenden Latch-up so reduziert werden, dass es nicht höher als das Risiko eines direkt unter der Emitterschicht 12 auftretenden Latch-up ist. Falls jedoch die Stromunterbrechungsfähigkeit ausreichend hoch gehalten werden kann, muss die Breite in der lateralen Richtung sowohl der Schicht 72 zur Unterdrückung einer Trägerinjektion als auch der Emitterschicht 12 der oben beschriebenen Beziehung nicht genügen.
  • Wie in 3 dargestellt ist, sind auf einem gemeinsamen Halbleitersubstrat der Bereich 10 eines Bipolartransistors mit isoliertem Gate, der Diodenbereich 20 und der Grenzbereich 70 vorgesehen. Das Halbleitersubstrat ist beispielsweise ein aus Silizium bestehendes Substrat. Das Halbleitersubstrat weist eine erste Hauptoberfläche S1 auf der positiven Seite in der Z-Richtung auf und weist eine zweite Hauptoberfläche S2 auf, die der ersten Hauptoberfläche auf der negativen Seite in der Z-Richtung von der ersten Hauptoberfläche S1 aus gegenüberliegt. Die X- und Y-Richtungen verlaufen entlang der ersten Hauptoberfläche S1, und die Z-Richtung ist orthogonal zur ersten Hauptoberfläche S1. Das Halbleitersubstrat enthält eine Driftschicht 1 zwischen der ersten Hauptoberfläche S1 und der zweiten Hauptoberfläche S2. Die Driftschicht 1 ist über den Bereich 10 eines Bipolartransistors mit isoliertem Gate, den Diodenbereich 20 und den Grenzbereich 70 vorgesehen. Die Driftschicht 1 ist eine Halbleiterschicht, die zum Beispiel Arsen oder Phosphor als Donator aufweist, und die Konzentration des Donators beträgt 1,0E+12/cm3 bis 1,0E+16/cm3.
  • Der Bereich 10 eines Bipolartransistors mit isoliertem Gate ist auf der Seite der ersten Hauptoberfläche S1 mit einer Basisschicht 11 vom p-Typ versehen. Eine Emitterschicht 12 ist in der Oberflächenschicht der Basisschicht 11 vorgesehen. Die Emitterschicht 12 ist eine Halbleiterschicht, die zum Beispiel Arsen oder Phosphor als Donator aufweist, und die Konzentration des Donators beträgt 1,0E+17/cm3 bis 1,0E+20/cm3. Die Basisschicht 11 ist eine Halbleiterschicht, die zum Beispiel Bor oder Aluminium als Akzeptor aufweist, und die Konzentration des Akzeptors beträgt 1,0 E+12/cm3 bis 1,0E+18/cm3.
  • Auf der Seite der ersten Hauptoberfläche S1 des Bereichs 10 eines Bipolartransistors mit isoliertem Gate ist ein Graben 2a so vorgesehen, dass er durch die Emitterschicht 12 und die Basisschicht 11 die Driftschicht 1 erreicht. Die Gateelektrode 4a liegt über den Gate-Isolierfilm 3a der Emitterschicht 12, der Basisschicht 11 und der Driftschicht 1 gegenüber. Eine erste Elektrode 6 ist auf der positiven Seite in der Z-Richtung der Gateelektrode 4a über einen Zwischenschicht-Isolierfilm 5 vorgesehen. Die Gateelektrode 4a ist durch den Zwischenschicht-Isolierfilm 5 von der ersten Elektrode 6 elektrisch isoliert. Die Gateelektrode 4a ist mit dem in 2 dargestellten, ein Gatesignal empfangenden Pad elektrisch verbunden, empfängt über das ein Gatesignal empfangende Pad ein elektrisches Signal und wird so gesteuert, dass die Spannung durch das elektrische Signal angehoben oder gesenkt wird. Die Gateelektrode 4a ist was man als aktive Gateelektrode bezeichnet.
  • Wenn an die Gateelektrode 4a eine positive Spannung angelegt wird, wird ein (nicht dargestellter) Kanal vom n-Typ an einer Position in Kontakt mit dem Gate-Isolierfilm 3a der Basisschicht 11 ausgebildet. Da die Emitterschicht 12 mit dem Gate-Isolierfilm 3a in Kontakt ist, sind die Emitterschicht 12 und die Driftschicht 1 durch einen Kanal vom n-Typ verbunden, und der Bereich 10 eines Bipolartransistors mit isoliertem Gate ist in einen erregten Zustand geschaltet. Wenn an die Gateelektrode 4a keine positive Spannung angelegt wird, wird der Kanal vom n-Typ in der Basisschicht 11 nicht ausgebildet, sodass der Bereich 10 eines Bipolartransistors mit isoliertem Gate in den nicht-erregten Zustand geschaltet ist. Die elektrische Verbindung zwischen der Gateelektrode 4a und dem ein Gatesignal empfangenden Pad wird hergestellt, indem eine (nicht dargestellte) Verdrahtungsleitung wie etwa Aluminium auf der Seite der ersten Hauptoberfläche S1 in einem anderen Querschnitt vorgesehen wird.
  • Die erste Elektrode 6 ist aus zum Beispiel Aluminium oder einer Aluminiumlegierung geschaffen. Die erste Elektrode 6 ist auf der positiven Seite in der Z-Richtung der Emitterschicht 12 vorgesehen und ist mit der Emitterschicht 12 elektrisch verbunden. Aluminium und Aluminiumlegierungen sind Metalle mit einem geringen Kontaktwiderstand mit der Halbleiterschicht vom p-Typ und einem hohen Kontaktwiderstand mit der Halbleiterschicht vom n-Typ. Wenn die erste Elektrode 6 aus Aluminium oder einer Aluminiumlegierung geschaffen wird, wird daher, statt die erste Elektrode 6 mit der Emitterschicht 12 vom n-Typ direkt zu verbinden, Titan mit einem geringen Kontaktwiderstand mit der Halbleiterschicht vom n-Typ mit der Emitterschicht 12 in Kontakt gebracht, und die Emitterschicht 12 und die erste Elektrode 6 können über Titan miteinander elektrisch verbunden werden.
  • Der Bereich 10 eines Bipolartransistors mit isoliertem Gate ist auf der Seite der zweiten Hauptoberfläche S2 mit einer Kollektorschicht 14 vom p-Typ mit einer höheren Akzeptorkonzentration als die Basisschicht 11 versehen. Die Kollektorschicht 14 ist eine Halbleiterschicht mit zum Beispiel Bor oder Aluminium als Akzeptor, und die Konzentration des Akzeptors beträgt 1,0E+16/cm3 bis 1,0E+20/cm3. Eine zweite Elektrode 7 ist auf der negativen Seite in der Z-Richtung der Kollektorschicht 14 vorgesehen, und die Kollektorschicht 14 und die zweite Elektrode 7 sind miteinander elektrisch verbunden. Die zweite Elektrode 7 ist aus beispielsweise Aluminium oder einer Aluminiumlegierung geschaffen.
  • Der Diodenbereich 20 ist auf der Seite der ersten Hauptoberfläche S1 mit einer Anodenschicht 21 versehen. Die Anodenschicht 21 ist eine Halbleiterschicht mit beispielsweise Bor oder Aluminium als Akzeptor, und die Konzentration des Akzeptors beträgt 1,0E+12/cm3 bis 1,0E+18/cm3.
  • Ein Graben 2b ist auf der Seite der ersten Hauptoberfläche S1 des Diodenbereichs 20 vorgesehen. Der Graben 2b ist so vorgesehen, dass er durch die Anodenkontaktschicht 23 und die Anodenschicht 21 die Driftschicht 1 erreicht. Die Gateelektrode 4b liegt über den Gate-Isolierfilm 3b der Anodenkontaktschicht 23, der Anodenschicht 21 und der Driftschicht 1 gegenüber. Die erste Elektrode 6 ist auf der positiven Seite in der Z-Richtung der Gateelektrode 4b vorgesehen. Die Gateelektrode 4b und die erste Elektrode 6 sind elektrisch verbunden. Im Gegensatz zur Gateelektrode 4a ist die Gateelektrode 4b nicht mit dem ein Gatesignal empfangenden Pad elektrisch verbunden und steigt oder fällt aufgrund des an das ein Gatesignal empfangende Pad angelegten elektrischen Signals die Spannung nicht. Die erste Elektrode 6 ist auf der positiven Seite in der Z-Richtung der Anodenkontaktschicht 23 vorgesehen und ist mit der Anodenkontaktschicht 23 elektrisch verbunden. Die Gateelektrode 4b ist eine Dummy-Gateelektrode, an die was man als Gate-Ansteuerspannung bezeichnet nicht angelegt wird.
  • Der Diodenbereich 20 ist auf der Seite der zweiten Hauptoberfläche S2 mit einer Kathodenschicht 25 vom n-Typ mit einer höheren Donatorkonzentration als die Driftschicht 1 versehen. Die Kathodenschicht 25 ist eine Halbleiterschicht mit beispielsweise Arsen oder Phosphor als Donator, und die Konzentration des Donators beträgt 1,0E+16/cm3 bis 1,0E+20/cm3. Eine zweite Elektrode 7 ist auf der negativen Seite in der Z-Richtung der Kathodenschicht 25 vorgesehen. Die zweite Elektrode 7 ist mit der Kathodenschicht 25 elektrisch verbunden.
  • Der Grenzbereich 70 ist auf der Seite der ersten Hauptoberfläche S1 mit der Halbleiterschicht 71 eines Grenzteilbereichs vom p-Typ versehen. Die Halbleiterschicht 71 eines Grenzteilbereichs ist eine Halbleiterschicht mit beispielsweise Bor oder Aluminium als Akzeptor, und die Konzentration des Akzeptors beträgt 1,0E+12/cm3 bis 1,0E+18/cm3.
  • Ein Graben 2c ist auf der Seite der ersten Hauptoberfläche S1 des Grenzbereichs 70 vorgesehen. Der Graben 2c ist so vorgesehen, dass er durch die Schicht 72 zur Unterdrückung einer Trägerinjektion und die Halbleiterschicht 71 eines Grenzteilbereichs die Driftschicht 1 erreicht. Die Gateelektrode 4b liegt über den Gate-Isolierfilm 3b der Schicht 72 zur Unterdrückung einer Trägerinjektion, der Halbleiterschicht 71 eines Grenzteilbereichs und der Driftschicht 1 gegenüber. Die erste Elektrode 6 ist auf der positiven Seite in der Z-Richtung der Gateelektrode 4b vorgesehen. Die Gateelektrode 4b und die erste Elektrode 6 sind elektrisch verbunden. Die Gateelektrode 4b ist eine Dummy-Gateelektrode, an die was man als Gate-Ansteuerspannung bezeichnet nicht angelegt wird. Die erste Elektrode 6 ist auf der positiven Seite in der Z-Richtung der Schicht 72 zur Unterdrückung einer Trägerinjektion vorgesehen und mit der Schicht 72 zur Unterdrückung einer Trägerinjektion elektrisch verbunden.
  • Der Grenzbereich 70 enthält eine Kollektorschicht 14, die so vorgesehen ist, dass sie von dem Bereich 10 eines Bipolartransistors mit isoliertem Gate in der Oberflächenschicht auf der Seite der zweiten Hauptoberfläche vorragt. Eine zweite Elektrode 7 ist auf der negativen Seite in der Z-Richtung der Kollektorschicht 14 vorgesehen. Die zweite Elektrode 7 ist mit der Kollektorschicht 14 elektrisch verbunden.
  • Ein Graben 2d ist auf der Seite der ersten Hauptoberfläche S1 der Grenze zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzbereich 70 vorgesehen. Der Graben 2d an der Grenze zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzbereich 70 ist so vorgesehen, dass er durch die Emitterschicht 12, die Schicht 72 zur Unterdrückung einer Trägerinjektion, die Basisschicht 11 und die Halbleiterschicht 71 eines Grenzteilbereichs die Driftschicht 1 erreicht, und eine Gateelektrode 4b, die eine Dummy-Gateelektrode ist, ist im Inneren des Grabens 2d angeordnet.
  • Ein Graben 2d ist auf der Seite der ersten Hauptoberfläche S1 der Grenze zwischen dem Diodenbereich 20 und dem Grenzbereich 70 vorgesehen. Der Graben 2d an der Grenze zwischen dem Diodenbereich 20 und dem Grenzbereich 70 ist so vorgesehen, dass er durch die Anodenkontaktschicht 23, die Anodenschicht 21, die Schicht 72 zur Unterdrückung einer Trägerinjektion und die Halbleiterschicht 71 des Grenzbereichs die Driftschicht 1 erreicht, und eine Gateelektrode 4b, die eine Dummy-Gateelektrode ist, ist im Inneren des Grabens 2d angeordnet.
  • Wie in 2 und 3 dargestellt ist, ist eine Schicht 72 zur Unterdrückung einer Trägerinjektion vom n-Typ in der Oberflächenschicht der Halbleiterschicht 71 eines Grenzteilbereichs des Grenzbereichs 70 vorgesehen; aber eine Halbleiterschicht vom n-Typ ist in der Oberflächenschicht der Anodenschicht 21 des Diodenbereichs 20 nicht vorgesehen. Der Diodenbereich 20 hat eine Struktur, in der es zwischen dem Endteilbereich auf der Seite der zweiten Hauptoberfläche S2 der Anodenschicht 21 und der ersten Hauptoberfläche S1 keine Halbleiterschicht vom n-Typ gibt.
  • Wie in 4 dargestellt ist, ist der Bereich 10 eines Bipolartransistors mit isoliertem Gate mit einer Basiskontaktschicht 13 in der Oberflächenschicht der Basisschicht 11 versehen. Die Basiskontaktschicht 13 ist eine Halbleiterschicht mit beispielsweise Bor oder Aluminium als Akzeptor, und die Konzentration des Akzeptors beträgt 1,0E+15/cm3 bis 1,0E+18/cm3. Die Basiskontaktschicht 13 ist mit der ersten Elektrode 6 elektrisch verbunden.
  • Der Grenzbereich 70 ist in der Oberflächenschicht der Halbleiterschicht 71 eines Grenzteilbereichs mit einer Kontaktschicht 73 eines Grenzteilbereichs versehen. Die Kontaktschicht 73 eines Grenzteilbereichs ist eine Halbleiterschicht mit beispielsweise Bor oder Aluminium als Akzeptor, und die Konzentration des Akzeptors beträgt 1,0E+15/cm3 bis 1,0E+18/cm3. Die Kontaktschicht 73 eines Grenzteilbereichs ist mit der ersten Elektrode 6 elektrisch verbunden.
  • Wie in 5 dargestellt ist, ist sowohl die Emitterschicht 12 als auch die Basiskontaktschicht 13 in der Oberflächenschicht der Basisschicht 11 selektiv vorgesehen. Die Emitterschicht 12 und die Basiskontaktschicht 13 sind Halbleiterschichten mit einer Dicke in der Z-Richtung, und die Basiskontaktschicht 13 ist eine Halbleiterschicht mit einer größeren Dicke als die Emitterschicht 12. Die Einrichtung der Basiskontaktschicht 13 als Halbleiterschicht mit solch einer Dicke ermöglicht es, eine Zerstörung aufgrund eines Latch-up zu verhindern, wenn der Bereich 10 eines Bipolartransistors mit isoliertem Gate vom erregten Zustand in den nicht-erregten Zustand geschaltet wird.
  • Wie in 6 dargestellt ist, ist sowohl die Schicht 72 zur Unterdrückung einer Trägerinjektion als auch die Kontaktschicht 73 eines Grenzteilbereichs in der Oberflächenschicht der Halbleiterschicht 71 eines Grenzteilbereichs selektiv vorgesehen. Die Schicht 72 zur Unterdrückung einer Trägerinjektion und die Kontaktschicht 73 eines Grenzteilbereichs sind Halbleiterschichten mit einer Dicke in der Z-Richtung, und die Kontaktschicht 73 eines Grenzteilbereichs ist eine Halbleiterschicht mit einer größeren Dicke als jener der Schicht 72 zur Unterdrückung einer Trägerinjektion. Die Einrichtung der Kontaktschicht 73 eines Grenzteilbereichs als Halbleiterschicht mit solch einer Dicke ermöglicht es, eine Zerstörung aufgrund eines Latch-up zu verhindern, wenn der Bereich 10 eines Bipolartransistors mit isoliertem Gate vom erregten Zustand in den nicht-erregten Zustand geschaltet wird.
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 100 gemäß der ersten bevorzugten Ausführungsform beschrieben. 7 ist ein Ablaufdiagramm der Herstellung der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform. Das Herstellungsverfahren wird entsprechend der Reihenfolge des Ablaufdiagramms der Herstellung beschrieben. In der folgenden Beschreibung des Herstellungsverfahrens wird das Herstellungsverfahren für den aktiven Bereich beschrieben, und die Herstellungsverfahren für den Abschlussbereich 9, den ein Gatesignal empfangenden Bereich 8 und dergleichen werden weggelassen.
  • Wie in 7 dargestellt ist, wird die Halbleitervorrichtung gemäß der ersten Ausführungsform hergestellt, indem man einen Schritt (S100) zum Ausbilden einer Halbleiterschicht auf der Seite der ersten Hauptoberfläche, einen Schritt (S200) zum Ausbilden einer Gateelektrode, einen Schritt (S300) zum Ausbilden einer ersten Elektrode, einen Schritt (S400) zum Ausbilden einer Halbleiterschicht auf der Seite der zweiten Hauptoberfläche und einen Schritt (S500) zum Ausbilden einer zweiten Elektrode durchläuft. Der Schritt (S100) zum Ausbilden einer Halbleiterschicht auf der Seite der ersten Hauptoberfläche ist in einen Schritt zur Vorbereitung eines Halbleitersubstrats, einen Schritt zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der ersten Hauptoberfläche und einen Schritt zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der ersten Hauptoberfläche unterteilt. Der Schritt (S200) zum Ausbilden einer Gateelektrode ist in einen Schritt zum Ausbilden eines Grabens, einen Schritt zum Ausbilden einer Gateelektrode und einen Schritt zum Ausbilden eines Zwischenschicht-Isolierfilms unterteilt. Der Schritt (S400) zum Ausbilden einer Halbleiterschicht auf der Seite der zweiten Hauptoberfläche ist in einen Schritt zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der zweiten Hauptoberfläche und einen Schritt zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der zweiten Hauptoberfläche unterteilt.
  • 8A bis 11B sind Diagramme, die jeweils einen Herstellungsprozess der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellen. 8B ist ein Diagramm, das einen Herstellungsprozess in einem entlang einer in 2 dargestellten C-C-Linie genommenen Querschnitt darstellt, und die Zeichnungen in 8A bis 11B, mit Ausnahme von 8B, sind Diagramme, die einen Herstellungsprozess in einem entlang einer in 2 dargestellten B-B-Linie genommenen Querschnitt darstellen.
  • 8A bis 8C sind Diagramme, die einen Herstellungsprozess des Schritts zum Ausbilden einer Halbleiterschicht auf der Seite der ersten Hauptoberfläche darstellen. 8A ist ein Diagramm, das einen Zustand darstellt, in dem der Schritt zur Vorbereitung eines Halbleitersubstrats abgeschlossen ist. Der Schritt zur Vorbereitung eines Halbleitersubstrats ist ein Schritt zum Vorbereiten eines Halbleitersubstrats vom n-Typ mit einer niedrigen Donatorkonzentration. Da die Konzentration des Donators der Driftschicht 1 die Konzentration des Halbleitersubstrats selbst ist, wird das Halbleitersubstrat entsprechend der Konzentration des Donators der Driftschicht 1 vorbereitet. Wenn der Schritt zur Vorbereitung eines Halbleitersubstrats abgeschlossen ist, enthalten der Bereich 10 eines Bipolartransistors mit isoliertem Gate, der Diodenbereich 20 und der Grenzbereich 70 nur die Driftschicht 1.
  • 8B ist ein Diagramm, das den Herstellungsprozess des Schritts zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der ersten Hauptoberfläche darstellt. Der Schritt zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der ersten Hauptoberfläche ist ein Schritt zum Ausbilden der Basisschicht 11, der Basiskontaktschicht 13, der Anodenschicht 21, der Anodenkontaktschicht 23, der Halbleiterschicht 71 eines Grenzteilbereichs und der Kontaktschicht 73 eines Grenzteilbereichs. Jede Halbleiterschicht wird gebildet, indem von der Seite der ersten Hauptoberfläche S1 aus ein Akzeptor injiziert wird. Die Basisschicht 11 wird gebildet, indem ein Akzeptor A1 in den Bereich 10 eines Bipolartransistors mit isoliertem Gate injiziert wird, die Anodenschicht 21 wird gebildet, indem von der Seite der ersten Hauptoberfläche S1 aus ein Akzeptor A2 in den Diodenbereich 20 injiziert wird, und die Halbleiterschicht 71 eines Grenzteilbereichs wird gebildet, indem ein Akzeptor A3 von der Seite der ersten Hauptoberfläche S1 aus in den Grenzbereich 70 injiziert wird. Als die Akzeptoren A1, A2 und A3 wird zum Beispiel Bor oder Aluminium verwendet. Die Akzeptoren A1, A2 und A3 können der gleiche Akzeptor sein. Wenn die Akzeptoren A1, A2 und A3 der gleiche Akzeptor sind, wird der Aufwand zum Wechseln von Akzeptoren unnötig.
  • Es ist möglich, die Akzeptoren A1, A2 und A3 zur gleichen Zeit zu injizieren, wenn die Akzeptoren A1, A2 und A3 als der gleiche Akzeptor verwendet werden und das Injektionsvolumen das gleiche ist. Die injizierten Akzeptoren A1, A2 und A3 lässt man durch Erwärmen diffundieren, um eine Basisschicht 11, eine Anodenschicht 21 und eine Halbleiterschicht 71 eines Grenzteilbereichs auszubilden. Die Akzeptoren A1, A2 und A3 können zur gleichen Zeit geheizt werden.
  • Die Basiskontaktschicht 13 wird gebildet, indem von der Seite der ersten Hauptoberfläche S1 aus ein Akzeptor A4 in den Bereich 10 eines Bipolartransistors mit isoliertem Gate injiziert wird, die Anodenkontaktschicht 23 wird gebildet, indem ein Akzeptor A5 von der Seite der ersten Hauptoberfläche S1 aus in den Diodenbereich 20 injiziert wird, und die Kontaktschicht 73 eines Grenzteilbereichs wird gebildet, indem ein Akzeptor A6 von der Seite der ersten Hauptoberfläche S1 aus in den Grenzbereich 70 injiziert wird. Der Akzeptor A4 wird flacher als der Akzeptor A1 injiziert, der Akzeptor A5 wird flacher als der Akzeptor A2 injiziert, und der Akzeptor A6 wird flacher als der Akzeptor A3 injiziert. Als die Akzeptoren A4, A5 und A6 wird zum Beispiel Bor oder Aluminium verwendet. Die Akzeptoren A4, A5 und A6 können der gleiche Akzeptor sein und können das gleiche Injektionsvolumen aufweisen.
  • Es ist möglich, die Akzeptoren A4, A5 und A6 zur gleichen Zeit zu injizieren, wenn die Akzeptoren A4, A5 und A6 als der gleiche Akzeptor verwendet werden und das Injektionsvolumen das gleiche ist. Die injizierten Akzeptoren A4, A5 und A6 lässt man durch Erhitzen diffundieren, um eine Basiskontaktschicht 13, eine Anodenkontaktschicht 23 und eine Kontaktschicht 73 eines Grenzteilbereichs auszubilden. Die Akzeptoren A4, A5 und A6 können zur gleichen Zeit geheizt werden.
  • Wenn man verschiedene Akzeptoren verwendet oder wenn man verschiedene Injektionsvolumina nutzt, muss als die Akzeptoren A1, A2 und A3 jeder Akzeptor nur unter Verwendung einer (nicht veranschaulichten) Maske zur Injektion von Akzeptoren auf der Seite der ersten Hauptoberfläche selektiv in das Halbleitersubstrat injiziert werden. Die Maske zur Injektion von Akzeptoren auf der Seite der ersten Hauptoberfläche kann zum Beispiel eine Resistmaske sein, die gebildet wird, indem ein Resist auf die erste Hauptoberfläche S1 aufgebracht wird, um ein Durchdringen des Akzeptors zu verhindern, und die Bereitstellung der Maske zur Injektion eines Akzeptors auf der Seite der ersten Hauptoberfläche an einer Stelle, wo der Akzeptor nicht injiziert wird, die Injektion des Akzeptors und die anschließende Entfernung der Maske zur Injektion eines Akzeptors auf der Seite der ersten Hauptoberfläche müssen lediglich durchgeführt werden. Selbst wenn unterschiedliche Akzeptoren verwendet werden oder selbst wenn unterschiedliche Injektionsvolumina genutzt werden, muss als Akzeptoren A4, A5 und A6 nur die Maske zur Injektion eines Akzeptors auf der Seite der ersten Hauptoberfläche ähnlich genutzt werden.
  • 8C ist ein Diagramm, das einen Herstellungsprozess des Schritts zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der ersten Hauptoberfläche darstellt. Der Schritt zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der ersten Hauptoberfläche ist ein Schritt zum Ausbilden der Emitterschicht 12 und der Schicht 72 zur Unterdrückung einer Trägerinjektion. Die Emitterschicht 12 wird gebildet, indem von der Seite der ersten Hauptoberfläche S1 aus ein Donator D1 in den Bereich 10 eines Bipolartransistors mit isoliertem Gate injiziert wird, und die Schicht 72 zur Unterdrückung einer Trägerinjektion wird gebildet, indem ein Donator D2 in den Grenzbereich 70 injiziert wird. Als die Donatoren D1 und D2 wird Arsen, Phosphor oder dergleichen verwendet. Der Donator D1 und der Donator D2 können der gleiche Donator sein und können das gleiche Injektionsvolumen aufweisen.
  • Die Emitterschicht 12 wird gebildet, indem ein Donator D1 selektiv in die Oberflächenschicht der Basisschicht 11 injiziert wird, und die Schicht 72 zur Unterdrückung einer Trägerinjektion wird gebildet, indem ein Donator D2 selektiv in die Oberflächenschicht der Halbleiterschicht 71 eines Grenzteilbereichs injiziert wird. Um die Emitterschicht 12 und die Schicht 72 zur Unterdrückung einer Trägerinjektion selektiv auszubilden, müssen der Donator D1 und der Donator D2 nur unter Verwendung einer (nicht dargestellten) Maske zur Injektion eines Donators auf der Seite der ersten Hauptoberfläche selektiv injiziert werden. Die Maske zur Injektion eines Donators auf der Seite der ersten Hauptoberfläche kann zum Beispiel eine Resistmaske sein, die ausgebildet wird, indem ein Resist auf die erste Hauptoberfläche S1 aufgebracht wird, um ein Durchdringen des Donators zu verhindern, und die Bereitstellung der Maske zur Injektion eines Donators auf der Seite der ersten Hauptoberfläche an einer Stelle, wo der Donator nicht injiziert wird, die Injektion des Donators und die anschließende Entfernung der Maske zur Injektion eines Donators auf der Seite der ersten Hauptoberfläche müssen lediglich durchgeführt werden. Den injizierten Donator lässt man durch Erhitzen diffundieren, um eine Emitterschicht 12 und eine Schicht 72 zur Unterdrückung einer Trägerinjektion auszubilden.
  • 9A bis 9C sind Diagramme, die einen Herstellungsprozess des Schritts zum Ausbilden einer Gateelektrode darstellen.
  • 9A ist ein Diagramm, das einen Herstellungsprozess des Schritts zum Ausbilden eines Grabens darstellt. Der Schritt zum Ausbilden eines Grabens ist ein Schritt zum Ausbilden der Gräben 2a, 2b, 2c und 2d auf der Seite der ersten Hauptoberfläche S1 mittels Ätzung. Vor einer Ätzung wird an Stellen, wo die Gräben 2a, 2b, 2c und 2d nicht ausgebildet werden, vorher eine Grabenmaske M1 gebildet. Die Grabenmaske M1 ist zum Beispiel eine Maske, die aus einem Oxidfilm besteht, der durch Erhitzen der ersten Hauptoberfläche S1 gebildet wird, und wird entfernt, nachdem der Graben ausgebildet ist.
  • 9B ist ein Diagramm, das einen Herstellungsprozess des Schritts zum Ausbilden einer Gateelektrode darstellt. Der Schritt zum Ausbilden einer Gateelektrode ist ein Schritt zum Abscheiden einer Gateelektrode 4a im Graben 2a, um die Gateelektrode 4b in den Gräben 2b, 2c und 2d auszubilden. Zunächst wird auf den Seitenwänden der Gräben 2a, 2b, 2c und 2d durch Erhitzen ein Oxidfilm gebildet. Nachdem der Oxidfilm ausgebildet ist, werden die Gateelektroden 4a und 4b von der Seite der ersten Hauptoberfläche S1 aus abgeschieden. Die Gateelektroden 4a und 4b werden durch Abscheiden des gleichen leitfähigen Materials gebildet. Die Gateelektroden 4a und 4b werden gebildet, indem beispielsweise Polysilizium abgeschieden wird. Nachdem das Polysilizium auf der gesamten Oberfläche auf der ersten Hauptoberfläche S1 abgeschieden ist, wird mittels Ätzung unnötiges Polysilizium entfernt. Das im Inneren des Grabens 2a verbliebene Polysilizium wird die Gateelektrode 4a, und das im Inneren der Gräben 2b, 2c und 2d verbliebene Polysilizium wird die Gateelektrode 4b. Außerdem wird unnötiger Oxidfilm entfernt, wird der im Inneren des Grabens 2a verbliebene Oxidfilm der Gate-Isolierfilm 3a und wird der im Inneren der Gräben 2b, 2c und 2d verbliebene Oxidfilm der Gate-Isolierfilm 3b.
  • 9C ist ein Diagramm, das einen Zustand darstellt, in dem der Schritt zum Ausbilden eines Zwischenschicht-Isolierfilms abgeschlossen ist. Der Schritt zum Ausbilden eines Zwischenschicht-Isolierfilms ist ein Schritt zum Ausbilden eines Zwischenschicht-Isolierfilms 5, der ein Isolator ist, auf der Gateelektrode 4a. Der Zwischenschicht-Isolierfilm 5 ist beispielsweise ein mittels chemischer Gasphasenabscheidung (CVD) gebildeter Oxidfilm. Der auf der ersten Hauptoberfläche S1 außerhalb der Gateelektrode 4a ausgebildete Oxidfilm wird mittels beispielsweise Ätzung entfernt.
  • 10 ist ein Diagramm, das einen Zustand darstellt, in dem der Schritt zum Ausbilden einer ersten Elektrode abgeschlossen ist. Der Schritt zum Ausbilden einer ersten Elektrode ist ein Schritt zum Ausbilden der ersten Elektrode 6. Die erste Elektrode 6 wird von der Seite der ersten Hauptoberfläche S1 aus durch beispielsweise Sputtern eines Metalls gebildet. Beispielsweise wird als das Metall Aluminium verwendet. Sputtern bildet den Zwischenschicht-Isolierfilm 5 und die erste Elektrode 6, die die erste Hauptoberfläche S1 bedecken.
  • 11A und 11B sind Diagramme, die einen Herstellungsprozess des Schritts zum Ausbilden einer Halbleiterschicht auf der Seite der zweiten Hauptoberfläche darstellen.
  • 11A ist ein Diagramm, das einen Herstellungsprozess des Schritts zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der zweiten Hauptoberfläche darstellt. Der Schritt zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der zweiten Hauptoberfläche ist ein Schritt zum Ausbilden einer Kollektorschicht 14. Die Kollektorschicht 14 wird gebildet, indem man einen Akzeptor A7 von der Seite der zweiten Hauptoberfläche S2 aus injiziert. Eine Maske M2 zur Injektion eines Akzeptors auf der Seite der zweiten Hauptoberfläche kann auf der zweiten Hauptoberfläche S2 des Diodenbereichs 20, wo der Akzeptor A7 nicht injiziert wird, genutzt werden. Die Maske M2 zur Injektion eines Akzeptors auf der Seite der zweiten Hauptoberfläche wird beispielsweise gebildet, indem man ein Resist auf die zweite Hauptoberfläche S2 aufbringt, und wird entfernt, nachdem der Akzeptor A7 injiziert ist. Den injizierten Akzeptor A7 lässt man durch Erhitzen diffundieren, um eine Kollektorschicht 14 auszubilden.
  • 11 B ist ein Diagramm, das einen Herstellungsprozess des Schritts zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der zweiten Hauptoberfläche darstellt. Der Schritt zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der zweiten Hauptoberfläche ist ein Schritt zum Ausbilden einer Kathodenschicht 25. Die Kathodenschicht 25 wird gebildet, indem man einen Donator D3 von der Seite der zweiten Hauptoberfläche S2 aus injiziert. Als der Donator D3 wird Arsen, Phosphor oder dergleichen verwendet. Eine Maske M3 zur Injektion eines Donators auf der Seite der zweiten Hauptoberfläche kann auf der zweiten Hauptoberfläche S2 des Bereichs 10 eines Bipolartransistors mit isoliertem Gate und des Grenzbereichs 70, wo der Donator D3 nicht injiziert wird, genutzt werden. Die Maske M3 zur Injektion eines Donators auf der Seite der zweiten Hauptoberfläche wird beispielsweise gebildet, indem man ein Resist auf die zweite Hauptoberfläche S2 aufbringt, und wird entfernt, nachdem der Donator D3 injiziert ist. Den injizierten Donator D3 lässt man durch Erhitzen diffundieren, um eine Kathodenschicht 25 zu bilden. Die Kathodenschicht 25 wird gebildet, nachdem die Kollektorschicht 14 ausgebildet ist; aber die Reihenfolge der Ausbildung ist nicht auf diese beschränkt. Beispielsweise kann die Kollektorschicht 14 gebildet werden, nachdem die Kathodenschicht 25 ausgebildet ist. Außerdem kann man den Akzeptor A7 und den Donator D3 zur gleichen Zeit erhitzen und diffundieren lassen.
  • Der (nicht dargestellte) Schritt zum Ausbilden einer zweiten Elektrode ist ein Schritt zum Ausbilden der zweiten Elektrode 7. Die zweite Elektrode 7 wird durch beispielsweise Sputtern eines Metalls von der Seite der zweiten Hauptoberfläche S2 ausgebildet. Beispielsweise wird Aluminium als das Metall verwendet. Sputtern bildet die zweite Elektrode 7, die die zweite Hauptoberfläche S2 bedeckt. Durch die obigen Schritte wird die in 1 dargestellte Halbleitervorrichtung 100 erhalten.
  • Der Rückflussbetrieb der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform wird beschrieben. 12 ist ein Diagramm, das eine Bewegung von Löchern während eines Rückflussbetriebs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform schematisch darstellt. 12 ist ein Diagramm, das die Bewegung der Löcher während des Rückflussbetriebs in der entlang einer Linie F-F in 2 genommenen Querschnittsansicht schematisch darstellt. Während des Rückflussbetriebs wird an die erste Elektrode 6 eine positive Spannung bezüglich der zweiten Elektrode 7 angelegt. Das Anlegen einer positiven Spannung injiziert Löcher h von der Basisschicht 11, der Basiskontaktschicht 13, der Anodenschicht 21, der Anodenkontaktschicht 23, der Halbleiterschicht 71 eines Grenzteilbereichs und der Kontaktschicht 73 eines Grenzteilbereichs, welche Halbleiterschichten des p-Typs sind, in die Driftschicht 1, und die in die Driftschicht 1 injizierten Löcher h bewegen sich in Richtung der Kathodenschicht 25. Der Diodenbereich 20 nahe der Grenze mit dem Grenzbereich 70 ist in einem Zustand, in dem er verglichen mit dem Diodenbereich 20 abseits des Grenzbereichs 70 eine hohe Dichte an Löchern h aufweist, da die Löcher h auch von dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzbereich 70 aus einströmen. Während des Rückflussbetriebs fließt ein Rückflussstrom in der Richtung von der ersten Elektrode 6 zur zweiten Elektrode 7.
  • Der Erholungsbetrieb der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform wird beschrieben. 13 ist ein Diagramm, das eine Bewegung von Löchern während des Erholungsbetriebs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform schematisch darstellt. 13 ist ein Diagramm, das die Bewegung der Löcher während eines Erholungsbetriebs in der entlang einer Linie F-F in 2 genommenen Querschnittsansicht schematisch darstellt. Während des Erholungsbetriebs wird an die erste Elektrode 6 eine negative Spannung bezüglich der zweiten Elektrode 7 angelegt. Die Löcher h, die sich während des Rückflussbetriebs in Richtung der Kathodenschicht 25 bewegt haben, ändern die Bewegungsrichtung in Richtung der Anodenschicht 21. Während des Erholungsbetriebs fließen die Löcher h über die Anodenschicht 21, die Anodenkontaktschicht 23 und die erste Elektrode 6 aus der Halbleitervorrichtung ab. Verglichen mit einem Durchgang durch die Anodenschicht 21 und die Anodenkontaktschicht 23 in dem Diodenbereich 20 abseits des Grenzbereichs 70 gelangen mehr Löcher h durch die Anodenschicht 21 und die Anodenkontaktschicht 23 des Diodenbereichs 20 nahe der Grenze mit dem Grenzbereich 70, wo die Dichte der Löcher während des Rückflussbetriebs hoch war. Einige der Löcher h, die im Bereich 10 eines Bipolartransistors mit isoliertem Gate vorhanden sind, fließen außerdem über die Basisschicht 11, die Basiskontaktschicht 13 und die erste Elektrode 6 aus der Halbleitervorrichtung ab, und einige der Löcher h, die im Grenzbereich 70 vorhanden sind, fließen über die Halbleiterschicht 71 eines Grenzteilbereichs, die Kontaktschicht 73 eines Grenzteilbereichs und die erste Elektrode 6 aus der Halbleitervorrichtung ab. Während des Erholungsbetriebs fließt ein Erholungsstrom in der Richtung von der zweiten Elektrode 7 zur ersten Elektrode 6.
  • Der Effekt einer Unterdrückung einer Injektion von Löchern der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform wird mit Verweis auf 12 beschrieben.
  • Die Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform unterdrückt die Löcher h, die von dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzteilbereich 70 in den Diodenbereich 20 fließen. Zunächst wird die Unterdrückung der vom Bereich 10 eines Bipolartransistors mit isoliertem Gate in den Diodenbereich 20 fließenden Löchern beschrieben. Die Gesamtmenge an Löchern h, die während des Rückflussbetriebs von jeder Halbleiterschicht vom p-Typ in die Kathodenschicht 25 fließen, ist durch die Größe des Rückflussstroms bestimmt. Das Verhältnis bzw. der Anteil von Löchern, die von jeder Halbleiterschicht vom p-Typ in die Kathodenschicht 25 fließen, wird durch die Akzeptorkonzentration jeder Halbleiterschicht vom p-Typ und den Abstand zur Kathodenschicht 25 beeinflusst. Je höher die Akzpetorkonzentration jeder Halbleiterschicht vom p-Typ ist und je kürzer der Abstand zur Kathodenschicht 25 ist, desto mehr Löcher lässt die Halbleiterschicht vom p-Typ in Richtung der Kathodenschicht 25 fließen.
  • In der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform ragt die Kollektorschicht 14 vom Bereich 10 eines Bipolartransistors mit isoliertem Gate zum Grenzteilbereich 70 vor. Daher können die Basisschicht 11 und die Basiskontaktschicht 13 entfernt von der Kathodenschicht 25 angeordnet sein und können die vom Bereich 10 eines Bipolartransistors mit isoliertem Gate in den Diodenbereich 20 fließenden Löcher h unterdrückt werden.
  • Eine Unterdrückung der vom Grenzteilbereich 70 in den Diodenbereich 20 fließenden Löcher wird anschließend beschrieben. Eine Schicht 72 zur Unterdrückung einer Trägerinjektion vom n-Typ ist in der Oberflächenschicht der Halbleiterschicht 71 eines Grenzteilbereichs des Grenzbereichs 70 vorgesehen. Da die Schicht 72 zur Unterdrückung einer Trägerinjektion der n-Typ ist, injiziert sie während des Rückflussbetriebs keine Löcher in Richtung der Kathodenschicht 25. Daher können die vom Grenzteilbereich 70 in den Diodenbereich 20 fließenden Löcher h unterdrückt werden. Außerdem ist es wünschenswert, dass die Schicht 72 zur Unterdrückung einer Trägerinjektion und die Kontaktschicht 73 eines Grenzteilbereichs zusammen in der Oberflächenschicht des Halbleitersubstrats im Grenzteilbereich 20 angeordnet sind. Dies verhält sich so, da das Anordnen der Schicht 72 zur Unterdrückung einer Trägerinjektion zusammen mit der Kontaktschicht 73 eines Grenzteilbereichs mit einer höheren Akzeptorkonzentration ermöglicht, dass der Kontaktwiderstand zwischen der ersten Elektrode 6 und der Kontaktschicht 73 eines Grenzteilbereichs reduziert wird, so dass zusätzlich zu dem Effekt einer Unterdrückung der Zerstörung durch einen Latch-up eine Wärmeerzeugung im Grenzteilbereich unterdrückt werden kann.
  • Der Diodenbereich 20 der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform hat eine Struktur, in der keine Halbleiterschicht vom n-Typ zwischen dem Endteilbereich auf der Seite der zweiten Hauptoberfläche S2 der Anodenschicht 21, das heißt der Grenze zwischen der Anodenschicht 21 und der Driftschicht 1, und der ersten Hauptoberfläche S1 vorhanden ist. Wenn eine Halbleiterschicht vom n-Typ zwischen dem Endteilbereich auf der Seite der zweiten Hauptoberfläche S2 der Anodenschicht 21 und der ersten Hauptoberfläche S1 vorgesehen wird, ist es möglich, die während des Rückflussbetriebs von der Seite der ersten Hauptoberfläche des Diodenbereichs 20 aus injizierten Löcher h zu unterdrücken. Dies gilt jedoch, da, während die vom Diodenbereich 20 aus injizierten Löcher h unterdrückt werden, die Injektion der Löcher von dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzteilbereich 20 zunimmt und infolgedessen die Dichte der Löcher des Diodenbereichs 20 nahe der Grenze mit dem Grenzteilbereich 70 erhöht wird. Übernimmt man eine Struktur, in der keine Halbleiterschicht vom n-Typ zwischen dem Endteilbereich auf der Seite der zweiten Hauptoberfläche S2 der Anodenschicht 21 und der ersten Hauptoberfläche S1 vorhanden ist, ermöglicht dies, dass die Injektion der Löcher h von dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzteilbereich 70 in den Diodenbereich 20 unterdrückt wird und die Durchbruchtoleranz während des Erholungsbetriebs verbessert wird.
  • Nach dem Obigen ermöglichen in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform das Vorsehen einer Kollektorschicht 14, die von dem Bereich 10 des Bipolartransistors mit isoliertem Gate auf der Seite der zweiten Hauptoberfläche des Grenzbereichs 70 vorragt, und ferner das selektive Vorsehen einer Schicht 72 zur Unterdrückung einer Trägerinjektion in der Oberflächenschicht der Halbleiterschicht 71 eines Grenzteilbereichs, dass Löcher, die von dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzbereich 70 in den Diodenbereich 20 fließen, unterdrückt werden und die Durchbruchtoleranz während des Erholungsbetriebs verbessert wird.
  • Es sollte darauf hingewiesen werden, dass in der ersten bevorzugten Ausführungsform eine Struktur, in der Gateelektroden 4a in allen Gräben 2a des Bereichs 10 eines Bipolartransistors mit isoliertem Gate angeordnet sind, mit anderen Worten eine Struktur, auf die als sogenannte Voll-Gatestruktur verwiesen wird, in der nur die aktive Gateelektrode in dem Bereich 10 eines Bipolartransistors mit isoliertem Gate enthalten ist, dargestellt ist, aber keine Notwendigkeit besteht, die Gateelektroden 4a in all den Gräben des Bereichs 10 eines Bipolartransistors mit isoliertem Gate anzuordnen, und eine Struktur, in der Gateelektroden 4a, die Dummy-Gateelektroden sind, die mit der ersten Elektrode 6 elektrisch verbunden sind, in einigen Gräben unter der Vielzahl von im Bereich 10 eines Bipolartransistors mit isoliertem Gate angeordneten Gräben angeordnet sind, mit anderen Worten eine Struktur, auf die als sogenannte ausdünnende Gatestruktur verwiesen wird, genutzt werden kann. Das Übernehmen der ausdünnenden Gatestruktur macht es möglich, den Heizwert zu reduzieren, während der Heizwert pro Flächeneinheit des Bereichs 10 eines Bipolartransistors mit isoliertem Gate bei Erregung groß ist.
  • Außerdem ist die Struktur dargestellt, in der die Gateelektrode 4b in dem Graben 2d angeordnet ist, der an der Grenze zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzbereich 70 positioniert ist; es kann aber eine Struktur verwendet werden, in der die Gateelektrode 4a, die eine aktive Gateelektrode ist, in dem an der Grenze zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzbereich 70 positionierten Graben 2d vorgesehen ist.
  • <Zweite bevorzugte Ausführungsform>
  • Die Konfiguration der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform wird unter Bezugnahme auf 14 und 15 beschrieben. 14 und 15 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform darstellen. 15 ist eine vergrößerte Ansicht eines in 14 dargestellten G-Teils und ist eine Draufsicht, die die Struktur auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats darstellt. In 15 ist die Veranschaulichung der Elektrode und dergleichen, die oberhalb der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen sind, weggelassen. Der zweckmäßigen Veranschaulichung halber zeigen 14 und 15 ebenfalls orthogonale XYZ-Koordinatenachsen, die Richtungen angeben. Es sollte darauf hingewiesen werden, dass in der zweiten bevorzugten Ausführungsform die gleichen Komponenten wie jene, die in der ersten bevorzugten Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und deren Beschreibung weggelassen wird.
  • Wie in 14 dargestellt ist, ist eine Halbleitervorrichtung 200 gemäß der zweiten bevorzugten Ausführungsform mit einem Bereich 10 eines Bipolartransistors mit isoliertem Gate, einem Diodenbereich 20 und einem Grenzbereich 80 versehen, der zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 20 angeordnet ist.
  • Wie in 15 dargestellt ist, ist in der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform die Schicht 82 zur Unterdrückung einer Trägerinjektion der Basiskontaktschicht 13 über die Gateelektrode 4b in der X-Richtung, das heißt in der Richtung, in der eine Vielzahl von Gateelektroden 4A und 4b nebeneinander angeordnet ist, benachbart angeordnet. Außerdem ist in der X-Richtung die Emitterschicht 12 über die Gateelektrode 4b der Kontaktschicht 83 eines Grenzteilbereichs benachbart angeordnet. Da der Bereich, in dem die Halbleiterschichten vom p-Typ in der X-Richtung überlappend angeordnet sind, reduziert werden kann, ist es mit dieser Anordnung möglich, verglichen mit der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform die lokale Konzentration von während des Rückflussbetriebs in den Diodenbereich 20 injizierten Löchern zu unterdrücken. Nahe der Grenze mit dem Grenzbereich 80 kann, da ein Ausgleich der Lochdichten im Diodenbereich 20 die Lochdichten selbst während des Erholungsbetriebs ausgleicht, die Durchbruchtoleranz verbessert werden.
  • <Dritte bevorzugte Ausführungsform>
  • Die Konfiguration der Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform wird unter Bezugnahme auf 16 bis 18 beschrieben. 16 und 17 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform darstellen. 17 ist eine vergrößerte Ansicht eines in 16 dargestellten H-Teils und ist eine Draufsicht, die die Struktur auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats darstellt. In 17 ist die Veranschaulichung der Elektrode und dergleichen, die oberhalb der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen sind, weggelassen. 18 ist eine entlang einer in 17 dargestellten Linie J-J genommene Querschnittsansicht. Der zweckmäßigen Veranschaulichung halber zeigen 16 bis 18 ebenfalls orthogonale XYZ-Koordinatenachsen, die Richtungen angeben. Es sollte darauf hingewiesen werden, dass in der dritten bevorzugten Ausführungsform die gleichen Komponenten wie jene, die in der ersten bevorzugten Ausführungsform und der zweiten bevorzugten Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und deren Beschreibung weggelassen wird.
  • Wie in 16 dargestellt ist, ist eine Halbleitervorrichtung 300 gemäß der dritten bevorzugten Ausführungsform mit einem Bereich 10 eines Bipolartransistors mit isoliertem Gate, einem Diodenbereich 30 und einem zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 30 angeordneten Grenzbereich 90 versehen.
  • Wie in 17 dargestellt ist, ist die Struktur auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform die gleiche wie die Struktur gemäß der ersten bevorzugten Ausführungsform.
  • Wie in 18 dargestellt ist, ist in der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform die Konzentration eines Akzeptors in der Halbleiterschicht 91 eines Grenzteilbereichs niedriger als die Konzentration des Akzeptors in der Basisschicht 11. Wie oben beschrieben wurde, werden, je näher die Halbleiterschicht vom p-Typ zur Kathodenschicht 25 liegt, umso mehr Löcher von jeder Halbleiterschicht vom p-Typ auf der Seite der ersten Hauptoberfläche S1 in Richtung der Kathodenschicht 25 injiziert. Wenn man die Konzentration des Akzeptors in der Halbleiterschicht 91 eines Grenzteilbereichs nahe der Kathodenschicht 25 niedriger als die Konzentration des Akzeptors in der Basisschicht 11 abseits der Kathodenschicht 25 einrichtet, ermöglicht dies daher, während des Rückflussbetriebs in den Diodenbereich 30 fließende Löcher zu unterdrücken.
  • Außerdem ist in der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform die Konzentration des Akzeptors in der Anodenschicht 31 niedriger als die Konzentration des Akzeptors in der Basisschicht 11. Der Effekt davon, die Konzentration des Akzeptors in der Anodenschicht 31 niedriger als die Konzentration des Akzeptors in der Basisschicht 11 einzurichten, wird beschrieben.
  • Während der Periode eines Erholungsbetriebs fließen die innerhalb der Halbleitervorrichtung während des Rückflussbetriebs gespeicherten Löcher aufgrund des Erholungsstroms aus der Halbleitervorrichtung ab. Der Abfluss von Löchern nach außen verarmt das Innere der Halbleitervorrichtung. Eine Verarmung schreitet besonders von nahe der Grenzfläche zwischen der Driftschicht 1 und der Anodenschicht 31 aus fort. Der Erholungsstrom nimmt weiter zu, bis die Umgebung der Grenzfläche zwischen der Driftschicht 1 und der Anodenschicht 31 verarmt wird, und, wenn die Umgebung der Grenzfläche zwischen der Driftschicht 1 und der Anodenschicht 31 verarmt wird, nimmt der Erholungsstrom ab und endet der Erholungsbetrieb.
  • Wenn die Konzentration des Akzeptors in der Anodenschicht 31 niedriger als die Konzentration des Akzeptors in der Basisschicht 11 ist, nimmt die Lochdichte nahe der Grenzfläche zwischen der Driftschicht 1 und der Anodenschicht 31 ab. Daher kann die Verarmung nahe der Grenzfläche zwischen der Driftschicht 1 und der Anodenschicht 31 beschleunigt werden, kann der maximale Wert des Erholungsstroms unterdrückt werden und kann die Periode des Erholungsbetriebs verkürzt werden. Das heißt, wenn man die Konzentration des Akzeptors in der Anodenschicht 31 niedriger als die Konzentration des Akzeptors in der Basisschicht 11 einrichtet, ermöglicht dies, dass die Durchbruchtoleranz während des Erholungsbetriebs verbessert wird.
  • Wenn man jedoch die Konzentration des Akzeptors in der Anodenschicht 31 niedriger als die Konzentration des Akzeptors in der Basisschicht 11 einrichtet, erhöht dies die Anzahl der Löcher, die von jeder Halbleiterschicht vom p-Typ auf der Seite der ersten Hauptoberfläche S1 des Bereichs 10 eines Bipolartransistors mit isoliertem Gate und des Grenzbereichs 90 in den Diodenbereich 30 fließen.
  • In der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform ist es, da die vom Bereich 10 eines Bipolartransistors mit isoliertem Gate aus vorragende Kollektorschicht 14 auf der Seite der zweiten Hauptoberfläche des Grenzbereich 90 vorgesehen ist, möglich, die Zunahme an Löchern, die vom Bereich 10 eines Bipolartransistors mit isoliertem Gate in den Diodenbereich 30 fließen, zu unterdrücken. Da die Schicht 72 zur Unterdrückung einer Trägerinjektion auf der Seite der ersten Hauptoberfläche des Grenzbereichs 90 vorgesehen ist, ist es außerdem möglich, die Zunahme an Löchern, die vom Grenzbereich 90 in den Diodenbereich 30 fließen, zu unterdrücken.
  • Nach dem Obigen ist es in der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform, da die von dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzbereich 90 in den Diodenbereich 30 fließenden Löcher unterdrückt werden können und der Erholungsstrom und die Periode des Erholungsstroms verkürzt werden können, möglich, die Durchbruchtoleranz während des Erholungsbetriebs zu verbessern.
  • <Vierte bevorzugte Ausführungsform>
  • Die Konfiguration der Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform wird unter Bezugnahme auf 19 bis 21 beschrieben. 19 und 20 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform darstellen. 20 ist eine vergrößerte Ansicht eines in 19 dargestellten K-Teils und ist eine Draufsicht, die die Struktur auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats darstellt. In 20 ist die Veranschaulichung der Elektrode und dergleichen, die oberhalb der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen sind, weggelassen. 21 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform darstellt. 21 ist eine entlang einer in 20 dargestellten Linie L-L genommene Querschnittsansicht. Der zweckmäßigen Veranschaulichung halber zeigen die 19 bis 21 ebenfalls orthogonale XYZ-Koordinatenachsen, die Richtungen angeben. Es sollte darauf hingewiesen werden, dass in der vierten bevorzugten Ausführungsform die gleichen Komponenten wie jene, die in der ersten bevorzugten Ausführungsform bis zur dritten bevorzugten Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und deren Beschreibung weggelassen wird.
  • Wie in 19 dargestellt ist, ist eine Halbleitervorrichtung 400 gemäß der vierten bevorzugten Ausführungsform mit einem Bereich 10 eines Bipolartransistors mit isoliertem Gate, einem Diodenbereich 40 und einem zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 40 angeordneten Grenzbereich 60 versehen.
  • Wie in 20 dargestellt ist, sind in der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform im Diodenbereich 40 in der Oberflächenschicht des Halbleitersubstrats zwischen den einander benachbarten Gräben 2d und 2b und der Oberflächenschicht des Halbleitersubstrats zwischen den einander benachbarten Gräben 2b eine Anodenschicht 41 vom p-Typ und eine Anodenkontaktschicht 43 vom p-Typ mit einer höheren Akzeptorkonzentration als die Anodenschicht 41 vorgesehen. Die Anodenkontaktschicht 43 ist so angeordnet, dass sie von der Anodenschicht 41 umgeben ist, und ist in der Y-Richtung wiederholt angeordnet. Die Anordnung der Anodenkontaktschicht 43 und der Anodenschicht 41 ist jedoch nicht auf diese beschränkt. Die Anodenkontaktschicht 43 und die Anodenschicht 41 müssen nur in der Y-Richtung wiederholt angeordnet sein, und die Anodenkontaktschicht 43 muss nicht notwendigerweise so angeordnet sein, dass sie von der Anodenschicht 41 umgeben ist. Es sollte darauf hingewiesen werden, dass, wie in 3 dargestellt ist, eine Gateelektrode 4b, die eine Dummy-Gateelektrode ist, im Innern des Grabens 2d und des Grabens 2b vorgesehen ist und die Gateelektrode 4b mit der ersten Elektrode 6 elektrisch verbunden ist.
  • Im Grenzbereich 60 sind in der Oberflächenschicht des Halbleitersubstrats zwischen den einander benachbarten Gräben 2c und 2d eine Halbleiterschicht 61 eines Grenzteilbereichs vom p-Typ, eine Kontaktschicht 63 eines Grenzteilbereichs vom p-Typ mit einer höheren Akzeptorkonzentration als die Halbleiterschicht 61 eines Grenzteilbereichs und eine Schicht 62 zur Unterdrückung einer Trägerinjektion vom n-Typ mit einer höheren Donatorkonzentration als die Driftschicht 1 vorgesehen. Die Kontaktschicht 63 eines Grenzteilbereichs und die Schicht 62 zur Unterdrückung einer Trägerinjektion sind in der Y-Richtung wiederholt angeordnet. In der X-Richtung sind die Kontaktschicht 63 eines Grenzteilbereichs und die Schicht 62 zur Unterdrückung einer Trägerinjektion so angeordnet, dass sie zwischen den Halbleiterschichten 61 eines Grenzteilbereichs sandwichartig angeordnet sind. Es sollte darauf hingewiesen werden, dass, wie in 3 dargestellt ist, eine Gateelektrode 4b, die eine Dummy-Gateelektrode ist, im Innern des Grabens 2c vorgesehen ist und die Gateelektrode 4b mit der ersten Elektrode 6 elektrisch verbunden ist.
  • In der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform ist in Draufsicht der Anteil der Fläche, wo die Anodenkontaktschicht 43 zwischen den einander benachbarten Gateelektroden 4b (zweite Dummy-Gateelektroden) angeordnet ist, höher als der Anteil der Fläche, wo die Kontaktschicht 63 eines Grenzteilbereichs zwischen den einander benachbarten Gateelektroden 4b (erste Dummy-Gateelektroden) angeordnet ist. In 20 weisen die Anodenkontaktschicht 43 und die Kontaktschicht 63 eines Grenzteilbereichs die gleiche Breite in der X-Richtung auf; aber in der Y-Richtung ist die Anodenkontaktschicht 43 breiter als die Kontaktschicht 63 eines Grenzteilbereichs und hat eine größere Fläche pro Einheit, so dass dies dem oben beschriebenen Flächenverhältnis genügt. Jedoch ist die vorliegende Offenbarung nicht auf diese beschränkt, und ein Einrichten der Anodenkontaktschicht 43 und der Kontaktschicht 63 eines Grenzteilbereichs, so dass sie die gleiche Fläche aufweisen, und ein Verkürzen des Wiederholungsintervalls in der Y-Richtung können mehr Anodenkontaktschichten 43 als Kontaktschichten 63 eines Grenzteilbereichs anordnen, um der oben beschriebenen Beziehung des Flächenverhältnisses zu genügen, oder ein Einrchten der Fläche der Anodenkontaktschicht 43 kleiner als jene der Kontaktschicht 63 eines Grenzteilbereichs und ein Anordnen von mehr Anodenkontaktschichten 43 als Kontaktschichten 63 eines Grenzteilbereichs können dem obigen Flächenverhältnis genügen.
  • Wie in 21 dargestellt ist, ist die Kontaktschicht 63 eines Grenzteilbereichs in der Oberflächenschicht der Halbleiterschicht 61 eines Grenzteilbereichs selektiv vorgesehen. Außerdem ist die Anodenkontaktschicht 43 in der Oberflächenschicht der Anodenschicht 41 selektiv vorgesehen.
  • Der Effekt einer Verbesserung der Durchbruchtoleranz während des Erholungsbetriebs der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform wird beschrieben.
  • Die Kontaktschicht 63 eines Grenzteilbereichs ist eine Halbleiterschicht, die nahe der Kathodenschicht 25 angeordnet ist und eine höhere Akzeptorkonzentration aufweist. Daher ist die Kontaktschicht 63 eines Grenzteilbereichs eine Halbleiterschicht, in der Löcher unter den auf der Seite der ersten Hauptoberfläche S1 angeordneten Halbleiterschichten vom p-Typ während des Rückflussbetriebs am leichtesten in den Diodenbereich 40 injiziert werden.
  • Wenn man in Draufsicht den Anteil der Fläche, wo die Anodenkontaktschicht 43 zwischen den einander benachbarten Gateelektroden 4b angeordnet ist, höher als den Anteil der Fläche einrichtet, wo die Kontaktschicht 63 eines Grenzteilbereichs zwischen den einander benachbarten Gateelektroden 4b angeordnet ist, ermöglicht dies, während des Rückflussbetriebs die Anzahl an Löchern von der Anodenkontaktschicht 43 in Richtung der Kathodenschicht 25 zu erhöhen und die Anzahl an Löchern von der Kontaktschicht 63 eines Grenzteilbereichs in Richtung der Kathodenschicht 25 zu verringern.
  • Nach dem Obigen ist es in der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform möglich, die in den Diodenbereich 40 fließenden Löcher zu unterdrücken und während des Erholungsbetriebs die Durchbruchtoleranz zu verbessern.
  • <Fünfte bevorzugte Ausführungsform>
  • Die Konfiguration der Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform wird unter Bezugnahme auf 22 bis 24 beschrieben. 22 und 23 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform darstellen. 23 ist eine vergrößerte Ansicht eines in 22 dargestellten M-Teils und ist eine Draufsicht, die die Struktur auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats darstellt. In 23 ist die Veranschaulichung der Elektrode und dergleichen, die oberhalb der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen sind, weggelassen. 24 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform darstellt. 24 ist eine entlang einer in 23 dargestellten Linie N-N genommene Querschnittsansicht. Der zweckmäßigen Veranschaulichung halber zeigen 22 bis 24 ebenfalls orthogonale XYZ-Koordinatenachsen, die Richtungen angeben. Es sollte darauf hingewiesen werden, dass in der fünften bevorzugten Ausführungsform die gleichen Komponenten wie jene, die in der ersten bevorzugten Ausführungsform bis zur vierten bevorzugten Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und deren Beschreibung weggelassen wird.
  • Wie in 22 dargestellt ist, ist die Halbleitervorrichtung 500 gemäß der fünften bevorzugten Ausführungsform mit einem Bereich 10 eines Bipolartransistors mit isoliertem Gate, einem Diodenbereich 50 und einem zwischen dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 50 angeordneten Grenzbereich 70 versehen.
  • Wie in 23 dargestellt ist, ist die Struktur auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform die gleiche wie die Struktur gemäß der ersten bevorzugten Ausführungsform.
  • Wie in 24 dargestellt ist, ist die Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform mit einer Kathodenschicht 55 vom n-Typ mit einer höheren Donatorkonzentration als die Driftschicht 1 in der Oberflächenschicht auf der Seite der zweiten Hauptoberfläche S2 des Diodenbereichs 50 versehen und enthält eine Halbleiterschicht 54 des zweiten Leitfähigkeitstyps eines Kathodenteilbereichs vom p-Typ mit einer höheren Akzeptorkonzentration als die Anodenschicht 21, die zwischen den Kathodenschichten 55 sandwichartig angeordnet vorgesehen ist. Der Diodenbereich 50 hat eine Struktur mit einer Kathodenschicht 55 vom n-Typ und einer Halbleiterschicht 54 des zweiten Leitfähigkeitstyps eines Kathodenteilbereichs vom p-Typ in der Oberflächenschicht auf der Seite der zweiten Hauptoberfläche S2 und hat eine Struktur, auf die als Diode mit entspanntem Kathodenfeld bzw. Relaxed Field of Cathode-(RFC-)Diode verwiesen wird, oder dergleichen.
  • Die Halbleiterschicht 54 des zweiten Leitfähigkeitstyps eines Kathodenteilbereichs kann mit dem gleichen Akzeptor und dem gleichen Injektionsvolumen wie die Kollektorschicht 14 ausgebildet sein. In diesem Fall kann der Akzeptor zur gleichen Zeit in die Halbleiterschicht 54 des zweiten Leitfähigkeitstyps eines Kathodenteilbereichs und die Kollektorschicht 14 injiziert werden und hat die vorgesehene Halbleiterschicht 54 des zweiten Leitfähigkeitstyps eines Kathodenteilbereichs in der Tiefenrichtung von der zweiten Hauptoberfläche S2 in Richtung der ersten Hauptoberfläche S1 die gleiche Verteilung einer Störstellenkonzentration des zweiten Leitfähigkeitstyps wie die Kollektorschicht 14.
  • In der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform werden während des Rückflussbetriebs Löcher von jeder Halbleiterschicht vom p-Typ auf der Seite der ersten Hauptoberfläche S1 in Richtung der Kathodenschicht 55 injiziert. Das Vorsehen einer Kollektorschicht 14, die von dem Bereich 10 eines Bipolartransistors mit isoliertem Gate vorragt, auf der Seite der zweiten Hauptoberfläche des Grenzbereichs 70 und ferner das selektive Vorsehen einer Schicht 72 zur Unterdrückung einer Trägerinjektion in der Oberflächenschicht der Halbleiterschicht 71 eines Grenzteilbereichs ermöglicht, dass Löcher, die von dem Bereich 10 eines Bipolartransistors mit isoliertem Gate und dem Grenzbereich 70 in den Diodenbereich 50 fließen, unterdrückt werden und die Durchbruchtoleranz während des Erholungsbetriebs verbessert wird.
  • <Sechste bevorzugte Ausführungsform>
  • Die Konfiguration der Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform wird unter Bezugnahme auf 25 bis 27 beschrieben. 25 und 26 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform darstellen. 26 ist eine vergrößerte Ansicht eines in 25 dargestellten P-Teils und ist eine Draufsicht, die die Struktur auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats darstellt. In 26 ist die Veranschaulichung der Elektrode und dergleichen, die oberhalb der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen sind, weggelassen. 27 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform darstellt. 27 ist eine entlang einer in 26 dargestellten Linie Q-Q genommene Querschnittsansicht. Der zweckmäßigen Veranschaulichung halber zeigen 25 bis 27 ebenfalls orthogonale XYZ-Koordinatenachsen, die Richtungen angeben. Es sollte darauf hingewiesen werden, dass in der sechsten bevorzugten Ausführungsform die gleichen Komponenten wie jene, die in der ersten bevorzugten Ausführungsform bis zur fünften bevorzugten Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und deren Beschreibung weggelassen wird.
  • In den ersten bis fünften bevorzugten Ausführungsform wurde die Halbleitervorrichtung mit dem Grenzbereich zwischen dem Bereich eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich beschrieben; in der sechsten bevorzugten Ausführungsform aber wird eine Halbleitervorrichtung mit einem zweiten Grenzbereich zwischen dem Abschlussbereich und dem Diodenbereich beschrieben.
  • Wie in 25 dargestellt ist, enthält eine Halbleitervorrichtung 600 gemäß der sechsten bevorzugten Ausführungsform einen Abschlussbereich 9, der in Draufsicht den Bereich 10 eines Bipolartransistors mit isoliertem Gate, einen Diodenbereich 20 und einen Grenzbereich 70 umgibt, und enthält ferner einen Grenzbereich 75 zwischen dem Abschlussbereich 9 und dem Diodenbereich 20. Der Grenzbereich 75 ist dem Diodenbereich 20 und dem Grenzbereich 70 in der Y-Richtung benachbart angeordnet, das heißt in der Richtung, die zu der Richtung orthogonal ist, in der eine Vielzahl von Gateelektroden 4a und 4d nebeneinander angeordnet ist. Der Abschlussbereich 9 ist dem Diodenbereich 20 benachbart und zwischen dem äußeren Rand des Halbleitersubstrats und dem Diodenbereich 20 vorgesehen.
  • Wie in 26 dargestellt ist, ist der Grenzbereich 75 über eine Vielzahl von Gateelektroden 4b vorgesehen. Im Grenzbereich 75 sind eine Schicht 72 zur Unterdrückung einer Trägerinjektion und eine Kontaktschicht 73 eines Grenzteilbereichs in der Oberflächenschicht des Halbleitersubstrats zwischen den einander benachbarten Gateelektroden 4b vorgesehen.
  • Ein Wannenbereich 601 eines Abschlussteilbereichs vom p-Typ mit einer höheren Akzeptorkonzentration als die Halbleiterschicht 71 eines Grenzteilbereichs ist in der Oberflächenschicht des Halbleitersubstrats im Abschlussbereich 9 angeordnet. Die Endteilbereiche der Gräben 2b, 2c und 2d sind mit der Wannenschicht 601 eines Abschlussteilbereichs bedeckt.
  • Wie in 27 dargestellt ist, ist in einer Tiefe von der ersten Hauptoberfläche S1 aus in Richtung der zweiten Hauptoberfläche S2 die Wannenschicht 601 eines Abschlussteilbereichs bis zu einer Position vorgesehen, die tiefer als jene der Halbleiterschicht 71 eines Grenzteilbereichs liegt. Das Vorsehen der Wannenschicht 601 eines Abschlussteilbereichs bis zu einer tiefen Position ermöglicht, dass die Konzentration des im Abschlussbereich 9 erzeugten elektrischen Feldes unterdrückt wird. Darüber hinaus ist es möglich, die Konzentration des nahe den unteren Teilbereichen der Endteilbereiche der Gräben 2b, 2c und 2d, die in 26 dargestellt sind, zu unterdrücken, und in diesem Fall kann die Wannenschicht 601 eines Abschlussteilbereichs bis zu einer Position vorgesehen werden, die tiefer als die Gräben 2b, 2c und 2d liegt, um die unteren Teilbereiche der Endteilbereiche der Gräben 2b, 2c und 2d zu bedecken. Eine Halbleiterschicht 602 des zweiten Leitfähigkeitstyps eines Abschlussteilbereichs vom p-Typ mit einer höheren Akzeptorkonzentration als die Halbleiterschicht 71 eines Grenzteilbereichs ist in der Oberflächenschicht auf der Seite der zweiten Hauptoberfläche S2 des Abschlussbereichs 9 vorgesehen. Die Halbleiterschicht 602 des zweiten Leitfähigkeitstyps eines Abschlussteilbereichs ist so vorgesehen, dass sie vom Abschlussbereich 9 aus zum Grenzbereich 75 vorragt. Die Halbleiterschicht 602 des zweiten Leitfähigkeitstyps eines Abschlussteilbereichs kann mit dem gleichen Akzeptor und dem gleichen Injektionsvolumen wie die in 3 dargestellte Kollektorschicht 14 ausgebildet sein. In diesem Fall kann der Akzeptor gleichzeitig in die Halbleiterschicht 602 des zweiten Leitfähigkeitstyps eines Abschlussteilbereichs und die Kollektorschicht 14 injiziert werden, und in diesem Fall ist die Verteilung einer Störstellenkonzentration der Halbleiterschicht 602 des zweiten Leitfähigkeitstyps eines Abschlussteilbereichs in der Tiefenrichtung von der zweiten Hauptoberfläche S2 aus in Richtung der ersten Hauptoberfläche S1 die gleiche wie jene der Kollektorschicht 14.
  • Der Effekt einer Verbesserung der Durchbruchtoleranz während des Erholungsbetriebs der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform wird beschrieben.
  • 28 ist ein Diagramm, das eine Bewegung von Löchern während eines Rückflussbetriebs der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform schematisch darstellt. 28 ist ein Diagramm, das die Bewegung der Löcher während des Rückflussbetriebs in der entlang einer Linie Q-Q in 26 genommenen Querschnittsansicht schematisch darstellt. Während des Rückflussbetriebs werden Löcher h von der Wannenschicht 601 eines Abschlussteilbereichs, der Halbleiterschicht 71 eines Grenzteilbereichs, der Kontaktschicht 73 eines Grenzteilbereichs, der Anodenschicht 21 und der Anodenkontaktschicht 23, welche Halbleiterschichten vom p-Typ sind, in die Driftschicht 1 injiziert und bewegen sich die in die Driftschicht 1 injizierten Löcher h in Richtung der Kathodenschicht 25. Die Dichte der Löcher h ist höher als jene des Diodenbereichs 20 abseits des Diodenbereichs 20 nahe der Grenze mit dem Grenzbereich 75.
  • Ein Erholungsbetrieb der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform wird beschrieben. 29 ist ein Diagramm, das eine Bewegung von Löchern während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform schematisch darstellt. 29 ist ein Diagramm, das die Bewegung der Löcher während es Erholungsbetriebs in der entlang einer Linie Q-Q in 26 genommenen Querschnittsansicht schematisch darstellt. Die Löcher h, die sich während des Rückflussbetriebs in Richtung der Kathodenschicht 25 bewegt haben, ändern die Bewegungsrichtung in Richtung der Anodenschicht 21. Verglichen mit einem Durchgang durch die Anodenschicht 21 und die Anodenkontaktschicht 23 im Diodenbereich 20 abseits des Grenzbereichs 75 gelangen mehr Löcher h durch die Anodenschicht 21 und die Anodenkontaktschicht 23 des Diodenbereichs 20 nahe dem Grenzbereich 75, wo die Dichte der Löcher während des Rückflussbetriebs hoch war. Einige der im Abschlussbereich 9 vorhandenen Löcher h fließen außerdem über die Wannenschicht 601 eines Abschlussteilbereichs und die erste Elektrode 6 aus der Halbleitervorrichtung ab, und einige der im Grenzbereich 75 vorhandenen Löcher h fließen über die Halbleiterschicht 71 eines Grenzteilbereichs, die Kontaktschicht 73 eines Grenzteilbereichs und die erste Elektrode 6 aus der Halbleitervorrichtung ab.
  • Der Effekt einer Unterdrückung der Injektion von Löchern der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform wird unter Bezugnahme auf 28 beschrieben.
  • In der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform ragt die Halbleiterschicht 602 des zweiten Leitfähigkeitstyps eines Abschlussteilbereichs vom Abschlussbereich 9 zum Grenzbereich 75 vor. Deshalb ist es möglich, die Wannenschicht 609 eines Abschlussteilbereichs abseits der Kathodenschicht 25 anzuordnen, und ist es möglich, die vom Abschlussbereich 9 in den Diodenbereich 20 fließenden Löcher h zu unterdrücken.
  • Außerdem ist eine Schicht 72 zur Unterdrückung einer Trägerinjektion vom n-Typ in der Oberflächenschicht der Halbleiterschicht 71 eines Grenzteilbereichs des Grenzbereichs 75 vorgesehen. Da die Schicht 72 zur Unterdrückung einer Trägerinjektion der n-Typ ist, injiziert sie während des Rückflussbetriebs keine Löcher h in Richtung der Kathodenschicht 25. Deshalb können die vom Grenzbereich 75 in den Diodenbereich 20 fließenden Löcher h unterdrückt werden.
  • Nach dem Obigen können in der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform die aus dem Abschlussbereich 9 fließenden Löcher unterdrückt werden und kann die Durchbruchtoleranz während des Erholungsbetriebs verbessert werden.
  • In der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform ist die Struktur, in der der Grenzbereich 70 zwischen dem Diodenbereich 20 und dem Bereich 10 eines Bipolartransistors mit isoliertem Gate vorgesehen ist, dargestellt; wenn aber eine Miniaturisierung von Halbleitervorrichtungen Priorität hat oder wenn der Anteil von Löchern, die in den Diodenbereich 20 fließen, vom Abschlussbereich 9 größer als vom Bereich 10 eines Bipolartransistors mit isoliertem Gate ist, kann die Struktur, bei der der Grenzbereich 70 zwischen dem Diodenbereich 20 und dem Bereich 10 eines Bipolartransistors mit isoliertem Gate weggelassen ist, verwendet werden.
  • <Siebte bevorzugte Ausführungsform>
  • Die Konfiguration der Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform wird unter Bezugnahme auf 30 bis 32 beschrieben. 30 und 31 sind Draufsichten, die jeweils eine Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform darstellen. 31 ist eine vergrößerte Ansicht eines in 30 dargestellten R-Teils und ist eine Draufsicht, die die Struktur auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats darstellt. In 31 ist die Veranschaulichung der Elektrode und dergleichen, die oberhalb der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen sind, weggelassen. 32 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform darstellt. 32 ist eine entlang einer in 31 dargestellten Linie S-S genommene Querschnittsansicht. Der zweckmäßigen Veranschaulichung halber zeigen 30 bis 32 ebenfalls orthogonale XYZ-Koordinatenachsen, die Richtungen angeben. Es sollte besonders erwähnt werden, dass in der siebten bevorzugten Ausführungsform die gleichen Komponenten wie jene, die in der ersten bevorzugten Ausführungsform bis zur sechsten bevorzugten Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und deren Beschreibung weggelassen wird.
  • In der siebten bevorzugten Ausführungsform wird eine Halbleitervorrichtung mit einem dritten Grenzbereich zwischen dem ein Gatesignal empfangenden Bereich und dem Diodenbereich beschrieben.
  • Wie in 30 dargestellt ist, enthält die Halbleitervorrichtung 700 gemäß der siebten bevorzugten Ausführungsform in Draufsicht einen Bereich 10 eines Bipolartransistors mit isoliertem Gate, einen Diodenbereich 20, einen Grenzbereich 70 und einen Grenzbereich 75 und enthält ferner einen Grenzbereich 76 zwischen dem ein Gatesignal empfangenden Bereich 8 und dem Diodenbereich 20. Der ein Gatesignal empfangende Bereich 8 ist ein Bereich, in dem ein ein Gatesignal empfangendes Pad auf der ersten Hauptoberfläche angeordnet ist. Der Grenzbereich 76 ist dem Diodenbereich 20 und dem Grenzbereich 70 in der Y-Richtung benachbart angeordnet, das heißt in der Richtung, die zu der Richtung orthogonal ist, in der eine Vielzahl von Gateelektroden 4a und 4d nebeneinander angeordnet ist.
  • Wie in 31 dargestellt ist, ist der Grenzbereich 76 über eine Vielzahl von Gateelektroden 4b vorgesehen. Im Grenzbereich 76 sind eine Schicht 72 zur Unterdrückung einer Trägerinjektion und eine Kontaktschicht 73 eines Grenzteilbereichs in der Oberflächenschicht des Halbleitersubstrats zwischen den benachbarten Gateelektroden 4b vorgesehen.
  • Eine Wannenschicht 701 eines ein Gatesignal empfangenden Teilbereichs vom p-Typ mit einer höheren Akzeptorkonzentration als die Halbleiterschicht 71 des Grenzbereichs ist in der Oberflächenschicht des Halbleitersubstrats in dem ein Gatesignal empfangenden Bereich 8 angeordnet. Die Endteilbereiche der Gräben 2b, 2c und 2d sind mit der Wannenschicht 701 eines ein Gatesignal empfangenden Teilbereichs bedeckt.
  • Wie in 32 dargestellt ist, ist in einer Tiefe von der ersten Hauptoberfläche S1 in Richtung der zweiten Hauptoberfläche S2 die Wannenschicht 701 eines ein Gatesignal empfangenden Teilbereichs bis zu einer Position vorgesehen, die tiefer als jene der Halbleiterschicht 71 eines Grenzteilbereichs liegt. Das Vorsehen der Wannenschicht 701 eines ein Gatesignal empfangenden Teilbereichs bis zu einer tiefen Position ermöglicht, dass die Konzentration des im ein Gatesignal empfangenden Bereich 8 erzeugten elektrischen Feldes unterdrückt wird. Eine Halbleiterschicht 702 des zweiten Leitfähigkeitstyps eines Gatesignal-Teilbereichs vom p-Typ mit einer höheren Akzeptorkonzentration als die Halbleiterschicht 71 eines Grenzteilbereichs ist in der Oberflächenschicht auf der Seite der zweiten Hauptoberfläche S2 des Abschlussbereichs 9 vorgesehen. Die Halbleiterschicht 702 des zweiten Leitfähigkeitstyps eines Gatesignal-Teilbereichs ist so vorgesehen, dass sie von dem ein Gatesignal empfangenden Bereich 8 zum Grenzbereich 76 vorragt. Die Halbleiterschicht 702 des zweiten Leitfähigkeitstyps eines Gatesignal-Teilbereichs kann mit dem gleichen Akzeptor und dem gleichen Injektionsvolumen wie die in 3 dargestellte Kollektorschicht 14 ausgebildet sein. In diesem Fall kann der Akzeptor gleichzeitig in die Halbleiterschicht 702 des zweiten Leitfähigkeitstyps eines Gatesignal-Teilbereichs und die Kollektorschicht 14 injiziert werden, und die Verteilung einer Störstellenkonzentration der Halbleiterschicht 702 des zweiten Leitfähigkeitstyps eines Gatesignal-Teilbereichs in der Tiefenrichtung von der zweiten Hauptoberfläche S2 aus zur ersten Hauptoberfläche S1 ist die gleiche wie jene der Kollektorschicht 14.
  • Der Effekt einer Verbesserung der Durchbruchtoleranz während des Erholungsbetriebs der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform wird beschrieben.
  • 33 ist ein Diagramm, das eine Bewegung von Löchern während eines Rückflussbetriebs der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform schematisch darstellt. 33 ist ein Diagramm, das die Bewegung der Löcher während des Rückflussbetriebs in der entlang einer Linie S-S in 31 genommenen Querschnittsansicht schematisch darstellt. Während des Rückflussbetriebs werden Löcher h von der Wannenschicht 701 des ein Gatesignal empfangenden Teilbereichs, der Halbleiterschicht 71 eines Grenzteilbereichs, der Kontaktschicht 73 eines Grenzteilbereichs, der Anodenschicht 21 und der Anodenkontaktschicht 23, welche Halbleiterschichten vom p-Typ sind, in die Driftschicht 1 injiziert und bewegen sich die in die Driftschicht 1 injizierten Löcher h in Richtung der Kathodenschicht 25. Der Diodenbereich 20 nahe der Grenze mit dem Grenzbereich 76 ist in einem Zustand, in dem er verglichen mit dem Diodenbereich 20 abseits des Grenzbereichs 76 eine hohe Dichte an Löchern h aufweist, da die Löcher h auch von dem ein Gatesignal empfangenden Bereich 8 und dem Grenzbereich 76 einfließen.
  • Der Erholungsbetrieb der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform wird beschrieben. 34 ist ein Diagramm, das eine Bewegung von Löchern während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform schematisch darstellt. 34 ist ein Diagramm, das die Bewegung der Löcher während des Erholungsbetriebs in der entlang einer Linie S-S in 31 genommenen Querschnittsansicht schematisch darstellt. Die Löcher h, die sich während des Rückflussbetriebs zur Kathodenschicht 25 bewegt haben, ändern die Bewegungsrichtung in Richtung der Anodenschicht 21. Verglichen mit einem Durchgang durch die Anodenschicht 21 und die Anodenkontaktschicht 23 im Diodenbereich 20 abseits des Grenzbereichs 76 gelangen mehr Löcher h durch die Anodenschicht 21 und die Anodenkontaktschicht 23 des Diodenbereichs 20 nahe der Grenze mit dem Grenzbereich 76, wo die Dichte der Löcher während des Rückflussbetriebs hoch war. Einige der in dem ein Gatesignal empfangenden Bereich 8 vorhandenen Löcher h fließen über die Wannenschicht 701 des ein Gatesignal empfangenden Teilbereichs und die erste Elektrode 6 aus der Halbleitervorrichtung ab, und einige der im Grenzbereich 76 vorhandenen Löcher h fließen über die Halbleiterschicht 71 eines Grenzteilbereichs, die Kontaktschicht 73 eines Grenzteilbereichs und die erste Elektrode 6 aus der Halbleitervorrichtung ab.
  • Der Effekt einer Unterdrückung der Injektion von Löchern der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform wird unter Bezugnahme auf 33 beschrieben.
  • In der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform ragt die Halbleiterschicht 702 des zweiten Leitfähigkeitstyps eines Gatesignal-Teilbereichs von dem ein Gatesignal empfangenden Bereich 8 zum Grenzbereich 76 vor. Daher ist es möglich, die Wannenschicht 701 des ein Gatesignal empfangenden Teilbereichs entfernt von der Kathodenschicht 25 anzuordnen, und ist es möglich, die vom ein Gatesignal empfangenden Bereich 8 in den Diodenbereich 20 fließenden Löcher h zu unterdrücken.
  • Außerdem ist eine Schicht 72 zur Unterdrückung einer Trägerinjektion vom n-Typ in der Oberflächenschicht der Halbleiterschicht 71 eines Grenzteilbereichs des Grenzbereichs 76 vorgesehen. Da die Schicht 72 zur Unterdrückung einer Trägerinjektion der n-Typ ist, injiziert sie während des Rückflussbetriebs keine Löcher h in Richtung der Kathodenschicht 25. Daher können die vom Grenzbereich 76 in den Diodenbereich 20 fließenden Löcher h unterdrückt werden.
  • Nach dem Obigen ist es in der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform möglich, die vom ein Gatesignal empfangenden Bereich 8 in den Diodenbereich 20 fließenden Löcher zu unterdrücken und während des Erholungsbetriebs die Durchbruchtoleranz zu verbessern.
  • Es sollte darauf hingewiesen werden, dass in der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform die Struktur, in der der Grenzbereich 70 zwischen dem Diodenbereich 20 und dem Bereich 10 eines Bipolartransistors mit isoliertem Gate vorgesehen ist, dargestellt ist; wenn aber eine Miniaturisierung von Halbleitervorrichtungen Priorität hat oder wenn der Anteil von in den Diodenbereich 20 fließenden Löchern vom ein Gatesignal empfangenden Bereich 8 größer als vom Bereich 10 eines Bipolartransistors mit isoliertem Gate ist, kann die Struktur, bei der der zwischen dem Diodenbereich 20 und dem Bereich 10 eines Bipolartransistors mit isoliertem Gate vorgesehene Grenzbereich 70 weggelassen ist, übernommen werden. Wenn der Anteil von in den Diodenbereich 20 fließenden Löchern vom ein Gatesignal empfangenden Bereich 8 größer als von dem Abschlussbereich 9 ist, kann ähnlich die Struktur verwendet werden, bei der der zwischen dem Grenzbereich 20 und dem Abschlussbereich 9 vorgesehene Grenzbereich 75 weggelassen ist.
  • Obgleich einige bevorzugte Ausführungsformen der vorliegenden Erfindung beschrieben wurden, werden diese bevorzugten Ausführungsformen als Beispiele präsentiert. Verschiedene Weglassungen, Ersetzungen und Änderungen können, ohne vom Kern abzuweichen, vorgenommen werden. Außerdem kann jede bevorzugte Ausführungsform kombiniert werden.
  • Obgleich die Offenbarung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2008103590 [0003]

Claims (13)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat, das eine Driftschicht (1) eines ersten Leitfähigkeitstyps zwischen einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche enthält; einen Lochinjektionsbereich (10, 9, 8), der eine Lochinjektionsschicht eines zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats angeordnet ist, und eine Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweist, die in einer Oberflächenschicht auf der Seite der zweiten Hauptoberfläche angeordnet ist; einen Diodenbereich (20, 40), der eine Anodenschicht (21) eines zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats angeordnet ist, eine Anodenkontaktschicht (23) eines zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche der Anodenschicht selektiv angeordnet ist, wobei die Anodenkontaktschicht eine höhere Störstellenkonzentration als die Anodenschicht aufweist, und eine Kathodenschicht (25, 55) eines ersten Leitfähigkeitstyps aufweist, die in einer Oberflächenschicht auf der Seite der zweiten Hauptoberfläche des Halbleitersubstrats angeordnet ist, wobei der Diodenbereich (20) keine Halbleiterschicht eines ersten Leitfähigkeitstyps zwischen dem Endteilbereich auf der Seite der zweiten Hauptoberfläche der Anodenschicht und der ersten Hauptoberfläche der Anodenschicht aufweist; einen Grenzbereich (60, 70), der eine Halbleiterschicht (71) eines Grenzteilbereichs eines zweiten Leitfähigkeitstyps, die zwischen dem Diodenbereich und dem Lochinjektionsbereich angeordnet ist, wobei die Halbleiterschicht eines Grenzteilbereichs in einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats angeordnet ist, eine Schicht (72) zur Unterdrückung einer Trägerinjektion eines ersten Leitfähigkeitstyps, die in einer Oberflächenschicht der Halbleiterschicht eines Grenzteilbereichs angeordnet ist, eine Kontaktschicht (73) eines Grenzteilbereichs eines zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht der Halbleiterschicht eines Grenzteilbereichs angeordnet ist, wobei die Kontaktschicht eines Grenzteilbereichs eine höhere Störstellenkonzentration als die Halbleiterschicht eines Grenzteilbereichs aufweist, und die Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweist, die so angeordnet ist, dass sie vom Lochinjektionsbereich in einer Oberflächenschicht auf der Seite der zweiten Hauptoberfläche des Halbleitersubstrats vorragt; und eine Dummy-Gateelektrode (4b), die auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats zwischen dem Diodenbereich und dem Grenzbereich angeordnet ist, wobei die Dummy-Gateelektrode über einen Gate-Isolierfilm (3b) der Halbleiterschicht eines Grenzteilbereichs und der Driftschicht gegenüberliegt, wobei an die Dummy-Gateelektrode keine Gate-Ansteuerspannung angelegt wird.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Lochinjektionsbereich die Lochinjektionsschicht eines zweiten Leitfähigkeitstyps als Basisschicht (11) eines zweiten Leitfähigkeitstyps und die Halbleiterschicht eines zweiten Leitfähigkeitstyps als Kollektorschicht (14) eines zweiten Leitfähigkeitstyps enthält und wobei der Lochinjektionsbereich ein Bereich (10) eines Bipolartransistors mit isoliertem Gate ist, der eine Emitterschicht (12) eines ersten Leitfähigkeitstyps, die in einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche der Basisschicht selektiv angeordnet ist, und eine Gateelektrode (4a) enthält, die auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats angeordnet ist, wobei eine Vielzahl der Gateelektroden in einer Richtung entlang der ersten Hauptoberfläche nebeneinander angeordnet ist, wobei die Gateelektrode über einen Gate-Isolierfilm (3a) der Emitterschicht, der Basisschicht und der Driftschicht gegenüberliegt.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Gateelektrode eine Vielzahl von Gateelektroden aufweist und wobei eine Breite des Grenzbereichs größer als ein Abstand zwischen den einander benachbarten Gateelektroden im Bereich eines Bipolartransistors mit isoliertem Gate ist.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei eine Verteilung einer Störstellenkonzentration eines ersten Leitfähigkeitstyps in einer Tiefenrichtung von der ersten Hauptoberfläche aus in Richtung der zweiten Hauptoberfläche in der Emitterschicht und der Schicht zur Unterdrückung einer Trägerinjektion gleich ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, wobei der Bereich eines Bipolartransistors mit isoliertem Gate ferner eine Basiskontaktschicht (13) enthält, die in einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche der Basisschicht angeordnet ist, und wobei in einer Richtung, in der eine Vielzahl der Gateelektroden nebeneinander angeordnet ist, die Schicht zur Unterdrückung einer Trägerinjektion über eine der Vielzahl von Gateelektroden der Basiskontaktschicht benachbart ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 2 bis 5, wobei eine Störstellenkonzentration eines zweiten Leitfähigkeitstyps der Halbleiterschicht eines Grenzteilbereichs niedriger als eine Störstellenkonzentration eines zweiten Leitfähigkeitstyps der Basisschicht ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 2 bis 6, wobei eine Störstellenkonzentration eines zweiten Leitfähigkeitstyps der Anodenschicht niedriger als eine Störstellenkonzentration eines zweiten Leitfähigkeitstyps der Basisschicht ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei der Lochinjektionsbereich ein Abschlussbereich (9) ist, der die Lochinjektionsschicht eines zweiten Leitfähigkeitstyps als Wannenschicht (601) eines Abschlussteilbereichs eines zweiten Leitfähigkeitstyps und die Halbleiterschicht eines zweiten Leitfähigkeitstyps als Halbleiterschicht (602) des zweiten Leitfähigkeitstyps eines Abschlussteilbereichs eines zweiten Leitfähigkeitstyps aufweist, und wobei der Abschlussbereich dem Diodenbereich benachbart und zwischen einem Außenrand des Halbleitersubstrats und dem Diodenbereich angeordnet ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei der Lochinjektionsbereich ein ein Gatesignal empfangender Bereich (8) ist, der die Lochinjektionsschicht eines zweiten Leitfähigkeitstyps als Wannenschicht (701) eines ein Gatesignal empfangenden Teilbereichs eines zweiten Leitfähigkeitstyps und die Halbleiterschicht eines zweiten Leitfähigkeitstyps als Halbleiterschicht (802) des zweiten Leitfähigkeitstyps eines ein Gatesignal empfangenden Teilbereichs eines zweiten Leitfähigkeitstyps aufweist, und wobei die Halbleitervorrichtung ferner ein ein Gatesignal empfangendes Pad auf der ersten Hauptoberfläche des ein Gatesignal empfangenden Bereichs aufweist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei im Grenzbereich eine Vielzahl erster Dummy-Gateelektroden in einer Richtung entlang der ersten Hauptoberfläche auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats nebeneinander angeordnet ist, wobei im Diodenbereich eine Vielzahl zweiter Dummy-Gateelektroden auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats angeordnet und in einer Richtung entlang der ersten Hauptoberfläche nebeneinander angeordnet ist, wobei jede der Vielzahl zweiter Dummy-Gateelektroden über einen Gate-Isolierfilm der Anodenschicht und der Driftschicht gegenüberliegt und nicht mit der Gate-Ansteuerspannung beaufschlagt wird und wobei die Dummy-Gateelektrode die Vielzahl erster Dummy-Gateelektroden und die Vielzahl zweiter Dummy-Gateelektroden aufweist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei ein Anteil einer Fläche, wo die Anodenkontaktschicht zwischen einander benachbarten zweiten Dummy-Gateelektroden unter der Vielzahl zweiter Dummy-Gateelektroden angeordnet ist, höher ist als ein Anteil einer Fläche, wo die Kontaktschicht eines Grenzteilbereichs zwischen einander benachbarten ersten Dummy-Gateelektroden unter der Vielzahl erster Dummy-Gateelektroden angeordnet ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei der Diodenbereich ferner eine Halbleiterschicht (54) des zweiten Leitfähigkeitstyps eines Kathodenteilbereichs eines zweiten Leitfähigkeitstyps enthält, die so angeordnet ist, dass sie zwischen den Kathodenschichten in einer Oberflächenschicht auf der Seite der zweiten Hauptoberfläche des Halbleitersubstrats sandwichartig angeordnet ist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei eine Verteilung einer Störstellenkonzentration eines zweiten Leitfähigkeitstyps in einer Tiefenrichtung von der zweiten Hauptoberfläche aus in Richtung der ersten Hauptoberfläche in der Kollektorschicht und der Halbleiterschicht des zweiten Leitfähigkeitstyps eines Kathodenteilbereichs gleich ist.
DE102021104942.3A 2020-03-26 2021-03-02 Halbleitervorrichtung Pending DE102021104942A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-056271 2020-03-26
JP2020056271A JP7354897B2 (ja) 2020-03-26 2020-03-26 半導体装置

Publications (1)

Publication Number Publication Date
DE102021104942A1 true DE102021104942A1 (de) 2021-09-30

Family

ID=77659077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021104942.3A Pending DE102021104942A1 (de) 2020-03-26 2021-03-02 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20210305241A1 (de)
JP (1) JP7354897B2 (de)
CN (1) CN113451392A (de)
DE (1) DE102021104942A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7342742B2 (ja) * 2020-03-11 2023-09-12 三菱電機株式会社 半導体装置
JP2024075220A (ja) * 2022-11-22 2024-06-03 株式会社 日立パワーデバイス 半導体装置
CN116435354A (zh) * 2023-06-12 2023-07-14 广东巨风半导体有限公司 一种逆导型绝缘栅双极型晶体管、制造方法及器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103590A (ja) 2006-10-20 2008-05-01 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143288A1 (ja) * 2009-06-11 2010-12-16 トヨタ自動車株式会社 半導体装置
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置
JP5920383B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置を製造する方法及び半導体装置
JP6319057B2 (ja) * 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
JP6805655B2 (ja) * 2016-09-07 2020-12-23 富士電機株式会社 半導体装置
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP7067041B2 (ja) * 2017-12-11 2022-05-16 株式会社デンソー 半導体装置
JP6863479B2 (ja) * 2017-12-14 2021-04-21 富士電機株式会社 半導体装置およびその製造方法
JP7095303B2 (ja) * 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
JP7055056B2 (ja) * 2018-04-24 2022-04-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6958740B2 (ja) * 2018-08-14 2021-11-02 富士電機株式会社 半導体装置および製造方法
JP2020205408A (ja) * 2019-06-17 2020-12-24 富士電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103590A (ja) 2006-10-20 2008-05-01 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP7354897B2 (ja) 2023-10-03
US20210305241A1 (en) 2021-09-30
JP2021158198A (ja) 2021-10-07
CN113451392A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE19651108C2 (de) Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
DE102009002944B4 (de) Halbleitervorrichtung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE102021104942A1 (de) Halbleitervorrichtung
DE102007043341A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102019202117B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112010005271T5 (de) Halbleitervorrichtungen
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE112014003489T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE102019215127A1 (de) Halbleitervorrichtung
DE102016122600A1 (de) Igbt
DE102021103077A1 (de) Halbleitervorrichtung
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE212021000529U1 (de) Leistungshalbleitervorrichtung mit isolierter Graben-Gate-Elektrode
DE112021002169T5 (de) Halbleitervorrichtung
DE102022100112A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2000041246A1 (de) Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence