DE102021103077A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102021103077A1
DE102021103077A1 DE102021103077.3A DE102021103077A DE102021103077A1 DE 102021103077 A1 DE102021103077 A1 DE 102021103077A1 DE 102021103077 A DE102021103077 A DE 102021103077A DE 102021103077 A1 DE102021103077 A1 DE 102021103077A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
main surface
bipolar transistor
carrier injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021103077.3A
Other languages
English (en)
Inventor
Ryu KAMIBABA
Shinya SONEDA
Tetsuya Nitta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021103077A1 publication Critical patent/DE102021103077A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Bereitgestellt wird eine Halbleitervorrichtung mit einem verbesserten Durchbruchwiderstand während eines Erholungsbetriebs. Eine Halbleitervorrichtung (100) gemäß der vorliegenden Anmeldung ist eine Halbleitervorrichtung, in der ein Bereich eines Bipolartransistors mit isoliertem Gate und ein Diodenbereich einander benachbart vorgesehen sind. Der Bereich (1) eines Bipolartransistors mit isoliertem Gate enthält eine Emitterschicht (8), die in Draufsicht eine Kurzseitenrichtung in einer ersten Richtung aufweist. Der Diodenbereich (2) enthält eine Schicht (10) zur Unterdrückung einer Trägerinjektion, die in Draufsicht eine Kurzseitenrichtung in einer zweiten Richtung aufweist. In Draufsicht ist eine Breite (W1) der Schicht (10) zur Unterdrückung einer Trägerinjektion in der zweiten Richtung geringer als eine Breite (W2) der Emitterschicht (8) in der ersten Richtung.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • Unter dem Gesichtspunkt der Energieeinsparung werden Inverter-Vorrichtungen in einer Fülle von Bereichen wie etwa Haushaltsgeräten, Elektrofahrzeugen und Eisenbahnen verwendet. Die meisten Inverter-Vorrichtungen sind mit einem Bipolartransistor mit isoliertem Gate (IGBT) und einer Freilaufdiode konfiguriert. Der Bipolartransistor mit isoliertem Gate und die Diode sind durch eine Verdrahtung wie etwa eine Leiterbahn bzw. einen Draht innerhalb einer Inverter-Vorrichtung verbunden.
  • Um die Inverter-Vorrichtung zu verkleinern, wurde eine Halbleitervorrichtung vorgeschlagen, in der ein Bipolartransistor mit isoliertem Gate und eine Diode auf einem Halbleitersubstrat ausgebildet sind (siehe zum Beispiel offengelegte japanische Patentanmeldung Nr. 2008 - 103590 ).
  • Jedoch bestand ein Problem bei solch einer Halbleitervorrichtung, in der ein Bipolartransistor mit isoliertem Gate und eine Diode auf einem Halbleitersubstrat ausgebildet sind, aufgrund des Flusses von Löchern, die Minoritätsträger sind, vom Bereich des Bipolartransistors mit isoliertem Gate zum Diodenbereich. Konkret bestand ein Problem, dass der Erholungsstrom während eines Erholungsbetriebs mehr zunimmt und der Durchbruchwiderstand der Diode mehr abnimmt im Vergleich zu dem Fall, in dem der Bipolartransistor vom Typ mit isoliertem Gate und die Diode, die individuelle Komponenten sind, in einer Parallelschaltung verwendet werden. Es besteht ein Bedarf an einer Halbleitervorrichtung mit einem Diodenbereich, der während eines Erholungsbetriebs einen hohen Durchbruchwiderstand aufweist.
  • Zusammenfassung
  • Die vorliegende Offenbarung wurde geschaffen, um das oben beschriebene Problem zu lösen, und eine Aufgabe der vorliegenden Offenbarung besteht darin, eine Halbleitervorrichtung bereitzustellen, die einen verbesserten Durchbruchwiderstand während eines Erholungsbetriebs aufweist.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung ist eine Halbleitervorrichtung, in der ein Bereich eines Bipolartransistors mit isoliertem Gate und ein Diodenbereich auf einem Halbleitersubstrat, das eine Driftschicht eines ersten Leitfähigkeitstyps aufweist, einander benachbart vorgesehen sind. Der Bereich eines Bipolartransistors mit isoliertem Gate umfasst eine Basisschicht eines zweiten Leitfähigkeitstyps, die auf einer Oberflächenschicht des Halbleitersubstrats auf einer Seite der ersten Hauptoberfläche vorgesehen ist, eine Emitterschicht des ersten Leitfähigkeitstyps, die auf einer Oberflächenschicht der Basisschicht auf der Seite der ersten Hauptoberfläche selektiv vorgesehen ist und in Draufsicht eine Kurzseitenrichtung in einer ersten Richtung aufweist, eine Gateelektrode, die auf dem Halbleitersubstrat auf der Seite der ersten Hauptoberfläche vorgesehen ist und über einen Gate-Isolierfilm der Emitterschicht, der Basisschicht und der Driftschicht gegenüberliegt, und eine Kollektorschicht des zweiten Leitfähigkeitstyps, die auf einer Oberflächenschicht des Halbleitersubstrats auf einer Seite der zweiten Hauptoberfläche vorgesehen ist. Der Diodenbereich umfasst eine Anodenschicht des zweiten Leitfähigkeitstyps, die auf der Oberflächenschicht des Halbleitersubstrats auf der Seite der ersten Hauptoberfläche vorgesehen ist, eine Schicht zur Unterdrückung einer Trägerinjektion des ersten Leitfähigkeitstyps, die auf einer Oberflächenschicht der Anodenschicht auf der Seite der ersten Hauptoberfläche selektiv vorgesehen ist und in Draufsicht eine Kurzseitenrichtung in einer zweiten Richtung aufweist, und eine Kathodenschicht des ersten Leitfähigkeitstyps, die auf der Oberflächenschicht des Halbleitersubstrats auf der Seite der zweiten Hauptoberfläche vorgesehen ist. In Draufsicht ist eine Breite der Schicht zur Unterdrückung einer Trägerinjektion in der zweiten Richtung geringer als eine Breite der Emitterschicht in der ersten Richtung.
  • Die Halbleitervorrichtung mit einem verbesserten Durchbruchwiderstand während eines Erholungsbetriebs wird bereitgestellt.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 1 veranschaulicht;
    • 2 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht;
    • 3A und 3B sind Querschnittsansichten, die die Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulichen;
    • 4 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht;
    • 5 ist ein Ablaufdiagramm der Herstellung der Halbleitervorrichtung gemäß der Ausführungsform 1,
    • 6A bis 6C sind Diagramme, die Herstellungsprozesse der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulichen;
    • 7A bis 7C sind Diagramme, die die Herstellungsprozesse der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulichen;
    • 8 ist ein Diagramm, das die Herstellungsprozesse der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht;
    • 9A und 9B sind Diagramme, die die Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulichen;
    • 10 ist ein Diagramm, das die Bewegung von Löchern während eines Diodenbetriebs der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht;
    • 11 ist ein Diagramm, das die Bewegung von Löchern während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht;
    • 12 ist eine grafische Darstellung, die die Stromwellenform während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht;
    • 13 ist ein Diagramm, das das Konzept einer Unterdrückung der Injektion von Löchern in der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht;
    • 14 ist ein Diagramm, das das Konzept eines Latch-Up während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht;
    • 15 ist ein Diagramm, das das Konzept eines Latch-Up in einem Bereich eines Bipolartransistors mit isoliertem Gate der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht;
    • 16 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 2 veranschaulicht;
    • 17 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der Ausführungsform 2 veranschaulicht;
    • 18 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 3 veranschaulicht; und
    • 19 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der Ausführungsform 3 veranschaulicht.
  • Beschreibung der bevorzugten Ausführungsformen
  • Hier werden im Folgenden Ausführungsformen unter Bezugnahme auf die Zeichnungen beschrieben. Die Zeichnungen sind schematisch veranschaulicht; daher kann die Wechselbeziehung von Größe und Position geändert werden. In der folgenden Beschreibung können den gleichen oder entsprechenden Komponenten die gleichen Bezugsziffern gegeben sein und kann eine wiederholte Beschreibung unterlassen werden.
  • In der folgenden Beschreibung dienen auch, obgleich spezifische Positionen und Richtungen angebende Begriffe wie etwa „oberer“, „unterer“ und „seitlich“ verwendet werden können, diese Begriffe dem besseren Verständnis der Inhalte der Ausführungsformen und dienen nicht zur Definition der Positionen und Richtungen zur Zeit einer Implementierung.
  • In Bezug auf einen Leitfähigkeitstyp der Halbleitervorrichtung wird der erste Leitfähigkeitstyp als der n-Typ beschrieben und wird der zweite Leitfähigkeitstyp als der p-Typ beschrieben. Jedoch kann umgekehrt der erste Leitfähigkeitstyp der p-Typ sein und kann der zweite Leitfähigkeitstyp der n-Typ sein. Der (n+)-Typ gibt an, dass die Konzentration von Donator-Störstellen höher als jene des n-Typs ist, und der (n-)-Typ gibt an, dass die Konzentration von Donator-Störstellen niedriger als jene des n-Typs ist. Desgleichen gibt ein (p+)-Typ an, dass die Konzentration von Akzeptor-Störstellen höher als jene des p-Typs ist, und ein (p-)-Typ gibt an, dass die Konzentration von Akzeptor-Störstellen niedriger als jene des p-Typs ist.
  • <Ausführungsform 1>
  • Die Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 1 wird unter Bezugnahme auf 1 bis 4 beschrieben. 1 und 2 sind Draufsichten, die die Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulichen. 2 ist eine vergrößerte Ansicht eines in 1 veranschaulichten Teils A und ist eine Draufsicht, die eine Struktur eines Halbleitersubstrats auf einer Seite einer ersten Hauptoberfläche veranschaulicht. In 2 ist die Veranschaulichung der Elektroden und dergleichen, die oberhalb einer ersten Hauptoberfläche des Halbleitersubstrats vorgesehen sind, weggelassen. 3A, 3B und 4 sind Querschnittsansichten, die die Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulichen. 3A ist eine entlang der in 2 veranschaulichten Linie B-B genommene Querschnittsansicht, und 3B ist eine entlang der in 2 veranschaulichten Linie C-C genommene Querschnittsansicht. 4 ist eine entlang der in 2 veranschaulichten Linie D-D genommene Querschnittsansicht. In 1 bis 4 ist ein Richtungen angebendes System rechtwinkliger XYZ-Koordinatenachsen veranschaulicht.
  • Wie in 1 veranschaulicht ist, sind in einer Halbleitervorrichtung 100 ein Bereich 1 eines Bipolartransistors mit isoliertem Gate, wo ein Bipolartransistor mit isoliertem Gate ausgebildet ist, und ein Diodenbereich 2, wo eine Diode ausgebildet ist, auf einem Halbleitersubstrat einander benachbart vorgesehen. Der Bereich 1 eines Bipolartransistors mit isoliertem Gate und der Diodenbereich 2 sind Bereiche in Streifengeometrie, von denen jeder eine Richtung seiner langen Seite bzw. Langseitenrichtung in der Y-Richtung der Halbleitervorrichtung 100 aufweist. Die Bereiche 1 eines Bipolartransistors mit isoliertem Gate und die Diodenbereiche 2 sind in der X-Richtung der Halbleitervorrichtung 100 abwechselnd angeordnet. Der Bereich 1 eines Bipolartransistors mit isoliertem Gate und der Diodenbereich 2 sind aktive Bereiche der Halbleitervorrichtung 100, und der Bereich 1 eines Bipolartransistors mit isoliertem Gate und der Diodenbereich 2 sind in Draufsicht in der Mitte der Halbleitervorrichtung 100 angeordnet.
  • In der X-Richtung ist die Breite des Bereichs 1 eines Bipolartransistors mit isoliertem Gate größer als die Breite des Diodenbereichs 2, und die Fläche eines Bereichs 1 eines Bipolartransistors mit isoliertem Gate ist größer als die Fläche eines Diodenbereichs 2. Auch sind vier Bereiche 1 eines Bipolartransistors mit isoliertem Gate angeordnet und sind drei Diodenbereiche 2 angeordnet. Aufgrund einer Differenz in der Fläche zwischen jeweils einem Bereich 1 eines Bipolartransistors mit isoliertem Gate und jeweils einem Diodenbereich 2 und einer Differenz in den Anzahlen zwischen den Bereichen 1 eines Bipolartransistors mit isoliertem Gate und den Diodenbereichen 2 ist die Summe der Flächen der vier Bereiche 1 eines Bipolartransistors mit isoliertem Gate größer als die Summe der Flächen der drei Diodenbereiche 2.
  • Die Summe der Flächen der Bereiche 1 eines Bipolartransistors mit isoliertem Gate, die größer als die Summe der Flächen der Diodenbereiche 2 ist, reduziert den Leistungsverlust während eines Inverterbetriebs. Die Beziehung zwischen jeweils einer Fläche der jeweiligen Bereiche und der Anzahl der jeweiligen Bereiche ist nicht auf die obige beschränkt. Beispielsweise stellt eine Konfiguration, in der die Fläche eines Bereichs 1 eines Bipolartransistors mit isoliertem Gate als das Dreifache jener eines Diodenbereichs 2 eingerichtet ist und ein Bereich 1 eines Bipolartransistors mit isoliertem Gate und zwei Diodenbereiche 2 angeordnet sind, ebenfalls sicher, dass die Fläche des Bereichs 1 eines Bipolartransistors mit isoliertem Gate (deren Summe) größer als die Summe der Flächen der Diodenbereiche 2. Solch eine Konfiguration reduziert ebenfalls den Leistungsverlust während eines Inverterbetriebs.
  • Die Summe der Flächen der Bereiche 1 eines Bipolartransistors mit isoliertem Gate in Draufsicht kann beispielsweise das 1,1-Fache oder mehr und 5-Fache oder weniger der Summe der Flächen der Diodenbereiche 2 betragen, eher bevorzugt das 1,3-Fache oder mehr und 4,5-Fache oder weniger der Summe der Flächen aller Diodenbereiche 2 betragen oder kann noch bevorzugter das 1,5-Fache oder mehr und 4,0-Fache oder weniger der Summe der Flächen aller Diodenbereiche 2 betragen.
  • Die Halbleitervorrichtung 100 ist mit einem Bereich 3 zum Empfang eines Gatesignals versehen. Der Bereich 3 zum Empfang eines Gatesignals ist eine Fläche, um ein elektrisches Signal von außerhalb zu empfangen. Der Bereich 1 eines Bipolartransistors mit isoliertem Gate schaltet als Antwort auf das im Bereich 3 zum Empfang eines Gatesignals empfangene elektrische Signal zwischen einem erregten Zustand und einem nicht erregten Zustand um. Der Bereich 3 zum Empfang eines Gatesignals ist in der Umgebung des Bereichs 1 eines Bipolartransistors mit isoliertem Gate angeordnet. Der Bereich 3 zum Empfang eines Gatesignals, der in der Umgebung des Bereichs 1 eines Bipolartransistors mit isoliertem Gate angeordnet ist, unterdrückt, dass Rauschen in das elektrische Signal gemischt wird, und verhindert eine Fehlfunktion des Bereichs 1 eines Bipolartransistors mit isoliertem Gate. Eine Verdrahtung zum Empfangen des elektrischen Signals von außetrhalb ist mit dem Bereich 3 zum Empfang eines Gatesignals verbunden. Für eine Verdrahtung können beispielsweise Drähte, Leitungen oder dergleichen verwendet werden.
  • Obgleich der Bereich 3 zum Empfang eines Gatesignals rechtwinklig ist und dem Bereich 1 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 2 mit drei seiner Seiten in 1 benachbart ist, ist die Anordnung des Bereichs 3 zum Empfang eines Gatesignals nicht darauf beschränkt. Der Bereich 3 zum Empfang eines Gatesignals muss nur in der Umgebung des Bereichs 1 eines Bipolartransistors mit isoliertem Gate und des Diodenbereichs 2, welche der aktive Bereich sind, angeordnet sein. Der Bereich 3 zum Empfang eines Gatesignals kann entweder in der Mitte des aktiven Bereichs angeordnet und dem Bereich 1 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 4 mit all seinen vier Seiten benachbart sein oder kann an einer Ecke des aktiven Bereichs angeordnet und dem Bereich 1 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 2 mit nur zwei seiner Seiten benachbart sein. Ferner ist die Anordnung des Bereichs 3 zum Empfang eines Gatesignals nicht darauf beschränkt und muss nur in einem Bereich angeordnet sein, der in Draufsicht von einem den aktiven Bereich umgebenden Abschlussbereich 4 umgeben ist.
  • In Draufsicht ist der Abschlussbereich 4 so vorgesehen, dass er den Bereich 1 eines Bipolartransistors vom Typ mit isoliertem Gate, den Diodenbereich 2 und den Bereich 3 zum Empfang eines Gatesignals umgibt. Um die Stehspannung der Halbleitervorrichtung 100 aufrechtzuerhalten, ist der Abschlussbereich 4 mit einer Spannung haltenden Struktur wie etwa einem feldbegrenzenden Ring (FLR) oder einem reduzierten Oberflächenfeld (RESURF) versehen.
  • Wie in 2 veranschaulicht ist, ist eine Vielzahl von Gräben 5a auf der Oberflächenseite des Bereichs 1 eines Bipolartransistors mit isoliertem Gate vorgesehen, ist eine Vielzahl 5b auf der Oberflächenseite des Diodenbereichs 2 vorgesehen und ist ein Graben 5c an der Grenze zwischen dem Bereich 1 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 2 vorgesehen. Die Gräben 5a, 5b und 5c sind auf dem Halbleitersubstrat auf dessen Seite der ersten Hauptoberfläche durch eine Ätztechnologie oder dergleichen ausgebildete Vertiefungen. Die Gräben 5a, 5b und 5c weisen eine Langseitenrichtung in der Y-Richtung auf und sind in der X-Richtung parallel angeordnet. Ein Gate-Isolierfilm 6a ist auf der Seitenwand jedes Grabens 5a vorgesehen. Ein Dummy-Gate-Isolierfilm 6b ist auf der Seitenwand jedes Grabens 5b und des Grabens 5c vorgesehen. Eine leitfähige Gateelektrode 7 ist innerhalb des Gate-Isolierfilms 6a jedes Grabens 5a vorgesehen, und eine leitfähige Dummy-Gateelektrode 14 ist innerhalb des Dummy-Gate-Isolierfilms 6b jedes Grabens 5b und des Grabens 5c vorgesehen. Die Gateelektroden 7 und die Dummy-Gateelektroden 14 weisen eine Langseitenrichtung in der Y-Richtung auf.
  • Im Bereich 1 eines Bipolartransistors mit isoliertem Gate sind Emitterschichten 8 des n-Typs, die eine Donator-Störstellenkonzentration aufweisen, die höher als jene des Halbleitersubstrats ist, und Basisschichten 9 des p-Typs auf der Oberflächenschicht zwischen den benachbarten Gräben 5a und der Oberflächenschicht zwischen dem benachbarten Graben 5a und dem Graben 5c angeordnet. Die Emitterschichten 8 und die Basisschichten 9 weisen eine Richtung seiner kurzen Seite bzw. Kurzseitenrichtung in der Y-Richtung auf. Auch sind die Emitterschichten 8 und die Basisschichten 9 in der Y-Richtung abwechselnd angeordnet. Im Bereich 1 eines Bipolartransistors mit isoliertem Gate verlaufen die Langseitenrichtung der Gateelektrode 7 und die Richtung, in der die Emitterschichten 8 und die Basisschichten 9 abwechselnd angeordnet sind, beide in der Y-Richtung, welche die gleichen Richtungen sind. Dies stabilisiert die elektrischen Charakteristiken. Selbst wenn die Gateelektroden 7 beispielsweise so hergestellt werden, dass sie in entweder der X-Richtung oder der Y-Richtung versetzt sind, wird der Effekt auf das Flächenverhältnis der Emitterschichten 8 zu den Basisschichten 9 in Draufsicht auf ein niedriges Niveau gedrückt. Die Langseitenrichtung der Gateelektrode 7 und die Richtung, in der die Emitterschichten 8 und die Basisschichten 9 abwechselnd angeordnet sind, müssen jedoch nicht notwendigerweise die gleiche Richtung sein. Beispielsweise kann die Langseitenrichtung der Gateelektrode 7 die Y-Richtung sein und kann die Richtung, in der die Emitterschichten 8 und die Basisschichten 9 abwechselnd angeordnet sind, die X-Richtung sein.
  • Schichten 10 zur Unterdrückung einer Trägerinjektion des n-Typs und Anodenschichten 11 des p-Typs sind auf der Oberflächenschicht zwischen den benachbarten Gräben 5b und der Oberflächenschicht zwischen dem benachbarten Graben 5b und dem Graben 5c im Diodenbereich 2 angeordnet. Die Schichten 10 zur Unterdrückung einer Trägerinjektion und die Anodenschichten 11 weisen eine Kurzseitenrichtung in der Y-Richtung auf. Die Schichten 10 zur Unterdrückung einer Trägerinjektion und die Anodenschichten 11 sind ebenfalls in der Y-Richtung abwechselnd angeordnet.
  • In Draufsicht ist eine Breite W1 der Schicht 10 zur Unterdrückung einer Trägerinjektion in der Y-Richtung geringer als eine Breite W2 der Emitterschicht 8 in der Y-Richtung. Ferner ist erwünscht, dass die Breite W1 der Schicht 10 zur Unterdrückung einer Trägerinjektion gemäß dem Verhältnis der Fläche des Bereichs 1 eines Bipolartransistors mit isoliertem Gate zur Fläche des Diodenbereichs 2 geändert wird. Konkret ist die Breite W1 der Schicht 10 zur Unterdrückung einer Trägerinjektion wünschenswerterweise eine Breite, oder geringer, die erhalten wird, indem die Breite W2 der Emitterschicht 8 mit der Summe der Flächen aller Diodenbereiche 2 multipliziert und dann durch die Summe der Flächen aller Bereiche 1 eines Bipolartransistors mit isoliertem Gate dividiert wird. Wenn die Breite W2 der Emitterschicht 8 1 µm beträgt, die Summe der Flächen aller Bereiche 1 eines Bipolartransistors mit isoliertem Gate 1 cm2 beträgt und die Summe der Flächen aller Diodenbereiche 2 0,5 cm2 beträgt, beträgt beispielsweise die Breite W1 der Schicht 10 zur Unterdrückung einer Trägerinjektion wünschenswerterweise 0,5 µm oder weniger. Ferner ist erwünscht, dass die Breite W1 der Schicht 10 zur Unterdrückung einer Trägerinjektion 0,2 µm oder mehr beträgt. Indem man sie auf 0,2 µm oder mehr einstellt, wird der Einfluss einer Herstellungsschwankung unterdrückt.
  • In Draufsicht ist die Breite P1 eines Zyklus, in dem die Anodenschicht 11 und die Schicht 10 zur Unterdrückung einer Trägerinjektion abwechselnd angeordnet sind, geringer als die Breite P2 eines Zyklus, in dem die Basisschicht 9 und die Emitterschicht 8 abwechselnd angeordnet sind.
  • Wie in 3A veranschaulicht ist, ist der Bereich 1 eines Bipolartransistors mit isoliertem Gate auf dem Halbleitersubstrat vorgesehen, das eine Driftschicht 12 des n-Typs mit einer niedrigen Donator-Störstellenkonzentration aufweist. Das Halbleitersubstrat weist eine erste Hauptoberfläche S1 auf der positiven Seite in der Z-Richtung und eine zweite Hauptoberfläche S2 auf der negativen Seite in der Z-Richtung bezüglich der ersten Hauptoberfläche S1 auf. Das Halbleitersubstrat besteht aus beispielsweise einem Silizium enthaltenden Substrat. Die Basisschicht 9 ist auf dem Halbleitersubstrat auf dessen Seite der ersten Hauptoberfläche S1 vorgesehen. Die Emitterschicht 8 ist auf der Oberflächenschicht der Basisschicht 9 selektiv vorgesehen. Die Emitterschicht 8 ist eine Halbleiterschicht, die zum Beispiel Arsen, Phosphor und dergleichen als Donator-Störstellen aufweist, und die Donator-Störstellenkonzentration beträgt 1,0E+17/cm3 bis 1,0E+20/cm3. Die Basisschicht 9 ist eine Halbleiterschicht, die zum Beispiel Bor, Aluminium und dergleichen als Akzeptor-Störstellen aufweist, und die Akzeptor-Störstellenkonzentration beträgt 1,0E+15/cm3 bis 1,0E+18/cm3.
  • Eine erste Elektrode 18 ist auf der positiven Seite der Emitterschicht 8 und der Basisschicht 9 in der Z-Richtung vorgesehen. Die erste Elektrode 18 besteht aus beispielsweise Aluminium oder einer Aluminiumlegierung und ist mit der Emitterschicht 8 und der Basisschicht 9 elektrisch verbunden. Aluminium und eine Aluminiumlegierung sind ein Metall, das einen geringen Kontaktwiderstand mit Halbleiterschichten des p-Typs und einen hohen Kontaktwiderstand mit Halbleiterschichten des n-Typs aufweist. Falls eine Konfiguration übernommen wird, in der die erste Elektrode 18 aus Aluminium oder einer Aluminiumlegierung besteht, kann daher Titan mit einem geringen Kontaktwiderstand mit einer Halbleiterschicht des n-Typs mit der Emitterschicht 8 in Kontakt gebracht werden, und die Emitterschicht 8 und die erste Elektrode 18 können über Titan elektrisch verbunden werden, ohne die erste Elektrode 18 direkt mit der Emitterschicht 8 des n-Typs zu verbinden.
  • Eine Kollektorschicht 13 des p-Typs mit einer Akzeptor-Störstellenkonzentration, die höher als jene der Basisschicht 9 ist, ist auf dem Halbleitersubstrat auf dessen Seite der zweiten Hauptoberfläche S2 vorgesehen. Die Kollektorschicht 13 ist eine Halbleiterschicht, die zum Beispiel Bor, Aluminium und dergleichen als Akzeptor-Störstellen aufweist, und die Akzeptor-Störstellenkonzentration beträgt 1,0E+16/cm3 bis 1,0E+20/cm3. Auf der negativen Seite der Kollektorschicht 13 in der Z-Richtung ist eine zweite Elektrode 19 vorgesehen, und die Kollektorschicht 13 und die zweite Elektrode 19 sind miteinander elektrisch verbunden.
  • Wie in 3B veranschaulicht ist, ist der Diodenbereich 2 auf dem Halbleitersubstrat, das die Driftschicht 12 aufweist, vorgesehen. Die Anodenschicht 11 ist auf dem Halbleitersubstrat auf dessen Seite der ersten Hauptoberfläche S1 vorgesehen. Die Schicht 10 zur Unterdrückung einer Trägerinjektion ist auf der Oberflächenschicht der Anodenschicht 11 selektiv vorgesehen. Die Schicht 10 zur Unterdrückung einer Trägerinjektion ist eine Halbleiterschicht, die zum Beispiel Arsen, Phosphor und dergleichen als Störstellen aufweist, und die Donator-Störstellenkonzentration beträgt 1,0E+17/cm3 bis 1,0E+20/cm3. Die Anodenschicht 11 ist eine Halbleiterschicht, die beispielsweise Bor, Aluminium und dergleichen als Akzeptor-Störstellen aufweist, und die Akzeptor-Störstellenkonzentration beträgt 1,0E+15/cm3 bis 1,0E+18/cm3.
  • Eine erste Elektrode 18 ist auf der positiven Seite der Schicht 10 zur Unterdrückung einer Trägerinjektion und der Anodenschicht 11 in der Z-Richtung vorgesehen. Die erste Elektrode 18 ist mit der Schicht 10 zur Unterdrückung einer Trägerinjektion und der Anodenschicht 11 elektrisch verbunden. Falls eine Konfiguration übernommen wird, in der die erste Elektrode 18 aus Aluminium oder einer Aluminiumlegierung besteht, kann Titan oder eine Titanlegierung mit der Schicht 10 zur Unterdrückung einer Trägerinjektion in Kontakt gebracht werden, und die Schicht 10 zur Unterdrückung einer Trägerinjektion und die erste Elektrode 18 können über Titan oder eine Titanlegierung elektrisch verbunden werden, ohne die erste Elektrode 18 mit der Schicht 10 zur Unterdrückung einer Trägerinjektion vom n-Typ direkt zu verbinden. Während der Kontaktwiderstand auf der Bondingfläche in dem Fall gering ist, in dem Aluminium oder eine Aluminiumlegierung an eine Halbleiterschicht vom p-Typ gebondet ist, ist der Kontaktwiderstand auf der Bondingfläche in dem Fall hoch, in dem Aluminium oder eine Aluminiumlegierung an eine Halbleiterschicht des n-Typs gebondet ist. Der Kontaktwiderstand zwischen einer Halbleiterschicht des n-Typs und einer Elektrode wird reduziert, indem die Halbleiterschicht vom n-Typ über Titan oder eine Titanlegierung mit der Elektrode, die aus Aluminium oder einer Aluminiumlegierung besteht, elektrisch verbunden wird.
  • Ein Kathodenschicht 15 des n-Typs mit einer Donator-Störstellenkonzentration, die höher als jene der Driftschicht 12 ist, ist auf dem Halbleitersubstrat auf dessen Seite der zweiten Hauptoberfläche S2 vorgesehen. Die Kathodenschicht 15 ist eine Halbleiterschicht, die zum Beispiel Arsen, Phosphor und dergleichen als Donator-Störstellen aufweist, und die Donator-Störstellenkonzentration beträgt 1,0E+16/cm3 bis 1,0E+20/cm3. Eine zweite Elektrode 19 ist auf der negativen Seite der Kathodenschicht 15 in der Z-Richtung vorgesehen. Die zweite Elektrode 19 ist mit der Kathodenschicht 15 elektrisch verbunden.
  • Die Schicht 10 zur Unterdrückung einer Trägerinjektion und die Emitterschicht 8 können Halbleiterschichten sein, die die gleichen Donator-Störstellen aufweisen. Ähnlich können die Anodenschicht 11 und die Basisschicht 9 Halbleiterschichten sein, die die gleichen Akzeptor-Störstellen aufweisen.
  • Wie in 4 veranschaulicht ist, sind auf dem gemeinsamen Halbleitersubstrat der Bereich 1 eines Bipolartransistors mit isoliertem Gate und der Diodenbereich 2 vorgesehen. Die Driftschicht 12 ist so vorgesehen, dass sie sich über sowohl den Bereich 1 eines Bipolartransistors vom Typ mit isoliertem Gate als auch den Diodenbereich 2 erstreckt. Die Driftschicht 12 ist eine Halbleiterschicht, die beispielsweise Arsen, Phosphor und dergleichen als Donator-Störstellen aufweist, und die Donator-Störstellenkonzentration beträgt 1,0E+12/cm3 bis 1,0E+16/cm3.
  • Die Gräben 5a sind auf dem Bereich 1 eines Bipolartransistors mit isoliertem Gate auf dessen Seite der ersten Hauptoberfläche S1 vorgesehen. Der Graben 5a ist so vorgesehen, dass er durch die Emitterschicht 8 und die Basisschicht 9 hindurchgeht und die Driftschicht 12 erreicht. Die Gateelektrode 7 liegt über den Gate-Isolierfilm 6a der Emitterschicht 8, der Basisschicht 9 und der Driftschicht 12 gegenüber. Ein Zwischenschicht-Isolierfilm 17 ist auf der positiven Seite der Gateelektrode 7 in der Z-Richtung vorgesehen. Die Gateelektrode 7 ist durch einen Zwischenschicht-Isolierfilm 17 von der ersten Elektrode 18 elektrisch isoliert. Die Gateelektrode 7 ist mit dem Bereich 3 zum Empfang eines Gatesignals elektrisch verbunden, empfängt über den Bereich 3 zum Empfang eines Gatesignals ein elektrisches Signal und wird so gesteuert, dass die Spannung als Antwort auf das elektrische Signal ansteigt und fällt. Der Bereich 1 eines Bipolartransistors mit isoliertem Gate schaltet als Antwort auf das Ansteigen und Fallen der Spannung der Gateelektrode 7 zwischen einem erregten Zustand und einem nicht erregten Zustand um. Die elektrische Verbindung zwischen der Gateelektrode 7 und dem Bereich 3 zum Empfang eines Gatesignals wird eingerichtet, indem eine (nicht dargestellte) Verdrahtung wie etwa Aluminium auf der ersten Hauptoberfläche S1 in einem anderen Querschnitt vorgesehen wird.
  • Die Gräben 5b sind auf dem Diodenbereich 2 auf dessen Seite der ersten Hauptoberfläche S1 vorgesehen. Der Graben 5b ist so vorgesehen, dass er durch die Schicht 10 zur Unterdrückung einer Trägerinjektion und die Anodenschicht 11 hindurchgeht und die Driftschicht 12 erreicht. Die Dummy-Gateelektrode 14 liegt über den Dummy-Gate-Isolierfilm 6b der Schicht 10 zur Unterdrückung einer Trägerinjektion, der Anodenschicht 11 und der Driftschicht 12 gegenüber. Die erste Elektrode 18 ist auf der positiven Seite der Dummy-Gateelektrode 14 in der Z-Richtung vorgesehen. Die Dummy-Gateelektrode 14 ist mit der ersten Elektrode 18 elektrisch verbunden. Anders als die Gateelektrode 7 steigt die Spannung der Dummy-Gateelektrode 14 durch den Bereich 3 zum Empfang eines Gatesignals nicht an und fällt nicht.
  • Der Graben 5c ist an der Grenze zwischen dem Bereich 1 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 2 auf deren Seite der ersten Hauptoberfläche S1 vorgesehen. Der Graben 5c ist so vorgesehen, dass er durch die Emitterschicht 8, die Anodenschicht 11, die Schicht 10 zur Unterdrückung einer Trägerinjektion und die Basisschicht 9 hindurchgeht und die Driftschicht 12 erreicht. Wie es auch beim Graben 5b im Diodenbereich 2 der Fall ist, liegt die Dummy-Gateelektrode 14 des Grabens 5c über den Dummy-Gate-Isolierfilm 6b der Schicht 10 zur Unterdrückung einer Trägerinjektion, der Anodenschicht 11 und der Driftschicht 12 gegenüber. Die erste Elektrode 18 ist auf der positiven Seite der Dummy-Gateelektrode 14 in der Z-Richtung vorgesehen, und die Dummy-Gateelektrode 14 und die erste Elektrode 18 sind miteinander elektrisch verbunden.
  • Als Nächstes wird ein Herstellungsverfahren der Halbleitervorrichtung gemäß der Ausführungsform 1 beschrieben. 5 ist ein Ablaufdiagramm der Herstellung der Halbleitervorrichtung gemäß der Ausführungsform 1. Das Herstellungsverfahren wird gemäß den Schritten im Ablaufdiagramm der Herstellung beschrieben. Die folgende Beschreibung des Herstellungsverfahrens ist das Herstellungsverfahren des aktiven Bereichs, und das Herstellungsverfahren des Abschlussbereichs 4 und des Bereichs 3 zum Empfang eines Gatesignals, die in einer beliebigen Struktur ausgebildet werden, wird weggelassen.
  • Wie in 5 veranschaulicht ist, wird die Halbleitervorrichtung gemäß der Ausführungsform 1 durch einen Schritt (S100) zum Ausbilden einer Halbleiterschicht auf der Seite der ersten Hauptoberfläche, einen Schritt (S200) zum Ausbilden einer Gateelektrode, einen Schritt (S300) zum Ausbilden einer ersten Elektrode, einen Schritt (S400) zum Ausbilden einer Halbleiterschicht auf der Seite der zweiten Hauptoberfläche und einen Schritt (S500) zum Ausbilden einer zweiten Elektrode hergestellt. Der Schritt (S100) zum Ausbilden einer Halbleiterschicht auf der Seite der ersten Hauptoberfläche ist in einen Schritt zur Vorbereitung eines Halbleitersubstrats, einen Schritt zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der ersten Hauptoberfläche und einen Schritt zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der ersten Hauptoberfläche unterteilt. Der Schritt (S200) zum Ausbilden einer Gateelektrode ist in einen Schritt zum Ausbilden eines Grabens, einen Schritt zum Abscheiden einer Gateelektrode und einen Schritt zum Abscheiden eines Zwischenschicht-Isolierfilms unterteilt. Der Schritt (S400) zum Ausbilden einer Halbleiterschicht auf der Seite der zweiten Hauptoberfläche ist in einen Schritt zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der zweiten Hauptoberfläche und einen Schritt zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der zweiten Hauptoberfläche unterteilt.
  • 6A bis 9B sind Diagramme, die die Herstellungsprozesse der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulichen. Das Herstellungsverfahren der Halbleitervorrichtung gemäß der Ausführungsform 1 wird unter Bezugnahme auf die 6A bis 9B beschrieben. 6A bis 6C sind Diagramme, die die Herstellungsprozesse in dem Schritt zum Ausbilden einer Halbleiterschicht auf der Seite der ersten Hauptoberfläche veranschaulichen.
  • 6A ist ein Diagramm, das einen Zustand veranschaulicht, in dem der Schritt zur Vorbereitung eines Halbleitersubstrats abgeschlossen ist. Der Schritt zur Vorbereitung eines Halbleitersubstrats ist ein Schritt, um ein Halbleitersubstrat des n-Typs vorzubereiten, das eine niedrige Donator-Störstellenkonzentration aufweist. Die Donator-Störstellenkonzentration der Driftschicht 12 ist die Donator-Störstellenkonzentration des Halbleitersubstrats selbst; daher wird das Halbleitersubstrat gemäß der Donator-Störstellenkonzentration der Driftschicht 12 vorbereitet. An dem Punkt, an dem der Schritt zur Vorbereitung eines Halbleitersubstrats abgeschlossen ist, weisen der Bereich 1 eines Bipolartransistors mit isoliertem Gate und der Diodenbereich 2 nur die Driftschicht 12 auf.
  • 6B ist ein Diagramm, das die Herstellungsprozesse in dem Schritt zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der ersten Hauptoberfläche veranschaulicht. Der Schritt zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der ersten Hauptoberfläche ist ein Schritt, um die Basisschicht 9 und die Anodenschicht 11 auszubilden. Die Basisschicht 9 wird gebildet, indem die Akzeptor-Störstellen A1 von der Seite der ersten Hauptoberfläche S1 aus in den Bereich 1 eines Bipolartransistors mit isoliertem Gate injiziert werden. Die Anodenschicht 11 wird gebildet, indem die Akzeptor-Störstellen A2 von der Seite der ersten Hauptoberfläche S1 aus in den Diodenbereich 2 injiziert werden. Als die Akzeptor-Störstellen A1 und die Akzeptor-Störstellen A2 wird zum Beispiel Bor oder Aluminium verwendet. Die Akzeptor-Störstellen A1 und die Akzeptor-Störstellen A2 können die gleichen Störstellen sein, und, wenn die Akzeptor-Störstellen A1 und die Akzeptor-Störstellen A2 die gleiche Störstelle sind, ist zur Zeit einer Injektion der Wechsel der Störstellen eliminiert.
  • Falls die Akzeptor-Störstellen A1 und die Akzeptor-Störstellen A2 die gleiche Störstelle sind und die Injektionsbeträge der Akzeptor-Störstellen A1 und der Akzeptor-Störstellen A2 gleich eingestellt sind, wird die gleichzeitige Injektion der Akzeptor-Störstellen A1 und der Akzeptor-Störstellen A2 realisiert. Die injizierten Akzeptor-Störstellen A1 und Akzeptor-Störstellen A2 lässt man mittels Erhitzen diffundieren, um die Basisschicht 9 und die Anodenschicht 11 auszubilden. Die Akzeptor-Störstellen A1 und die Akzeptor-Störstellen A2 werden zur gleichen Zeit geheizt.
  • 6C ist ein Diagramm, das die Herstellungsprozesse in dem Schritt zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der ersten Hauptoberfläche veranschaulicht. Der Schritt zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der ersten Hauptoberfläche ist ein Schritt, um die Emitterschicht 8 und die Schicht 10 zur Unterdrückung einer Trägerinjektion auszubilden. Die Emitterschicht 8 wird gebildet, indem die Donator-Störstellen D1 von der Seite der ersten Hauptoberfläche S1 aus in den Bereich 1 eines Bipolartransistors mit isoliertem Gate injiziert werden. Die Schicht 10 zur Unterdrückung einer Trägerinjektion wird gebildet, indem die Donator-Störstellen D2 von der Seite der ersten Hauptoberfläche S1 aus in den Diodenbereich 2 injiziert werden. Als die Donator-Störstellen D1 und die Donator-Störstellen D2 werden Arsen, Phosphor und dergleichen verwendet. Die Donator-Störstellen D1 und die Donator-Störstellen D2 können die gleichen Störstellen sein, und, wenn die Donator-Störstellen D1 und die Donator-Störstellen D2 die gleiche Störstelle sind, ist zur Zeit einer Störstelleninjektion ein Wechsel der Störstellen eliminiert. Falls die Donator-Störstellen D1 und die Donator-Störstellen D2 die gleiche Störstelle sind und die Injektionsbeträge der Donator-Störstellen D1 und der Donator-Störstellen D2 gleich eingestellt sind, wird die gleichzeitige Injektion der Donator-Störstellen D1 und der Donator-Störstellen D2 realisiert. Die injizierten Donator-Störstellen D1 und Donator-Störstellen D2 lässt man mittels Erhitzen diffundieren, um die Emitterschicht 8 und die Schicht 10 zur Unterdrückung einer Trägerinjektion auszubilden. Die Donator-Störstellen D1 und die Donator-Störstellen D2 können zur gleichen Zeit geheizt werden.
  • Die Emitterschicht 8 wird gebildet, indem die Donator-Störstellen D1 selektiv in die Oberflächenschicht der Basisschicht 9 injiziert werden, und die Schicht 10 zur Unterdrückung einer Trägerinjektion wird gebildet, indem die Donator-Störstellen D2 selektiv in die Oberflächenschicht der Anodenschicht 11 injiziert werden. Um die Emitterschicht 8 und die Schicht 10 zur Unterdrückung einer Trägerinjektion selektiv auszubilden, wird jede Injektion der Donator-Störstellen D1 und Donator-Störstellen D2 unter Verwendung einer (nicht dargestellten) Maske für die Donator-Injektion auf der Seite der ersten Hauptoberfläche selektiv durchgeführt. Die Maske für die Donator-Injektion auf der Seite der ersten Hauptoberfläche ist beispielsweise eine Resistmaske, die gebildet wird, indem ein Resist auf die erste Hauptoberfläche S1 aufgebracht wird, um das Eindringen von Donator-Störstellen zu verhindern. Die Maske für die Donator-Injektion auf der Seite der ersten Hauptoberfläche wird an Positionen vorgesehen, wo die Donator-Störstellen D1 und die Donator-Störstellen D2 nicht injiziert werden, und wird entfernt, nachdem die Donator-Störstellen injiziert sind. Im Fall einer gleichzeitigen Injektion der Donator-Störstellen D1 und der Donator-Störstellen D2 kann die Maske für die Donator-Injektion auf der Seite der ersten Hauptoberfläche einmal ausgebildet werden und kann die Maske an den Positionen vorgesehen werden, wo die Donator-Störstellen D1 und die Donator-Störstellen D2 nicht injiziert werden, während in dem Fall, in dem die Injektionen der Donator-Störstellen D1 und der Donator-Störstellen D2 separat durchgeführt werden, die Maske für die Donator-Injektion auf der Seite der ersten Hauptoberfläche zu der Zeit, zu der die Donator-Störstellen D1 injiziert werden, und der Zeit, zu der die Donator-Störstellen D2 injiziert werden, jeweils separat ausgebildet werden kann.
  • 7A bis 7C sind Diagramme, die die Herstellungsprozesse im Schritt zum Ausbilden einer Gateelektrode veranschaulichen.
  • 7A ist ein Diagramm, das die Herstellungsprozesse in einem Schritt zum Ausbilden eines Grabens veranschaulicht. Der Schritt zum Ausbilden eines Grabens ist ein Schritt, um die Gräben 5a, 5b und 5c auszubilden, indem das Halbleitersubstrat auf der Seite der ersten Hauptoberfläche S1 bis zu einer Tiefe geätzt wird, in der die Gräben 5a, 5b und 5c durch die Basisschicht 9 und die Anodenschicht 11 hindurchgehen. Vor einem Ätzen wird eine Grabenmaske M1 vorher an Positionen ausgebildet, wo die Gräben 5a, 5b und 5c nicht ausgebildet werden. Die Grabenmaske M1 ist beispielsweise eine Maske, die aus einem mittels Erhitzen auf der ersten Hauptoberfläche S1 ausgebildeten Oxidfilm besteht, und wird entfernt, nachdem die Gräben ausgebildet sind.
  • 7B ist ein Diagramm, das die Herstellungsprozesse im Schritt zum Abscheiden einer Gateelektrode veranschaulicht. Der Schritt zum Abscheiden einer Gateelektrode ist ein Schritt, um die Gateelektroden 7 in den Gräben 5a abzuscheiden und die Dummy-Gateelektroden 14 in den Gräben 5b und dem Graben 5c abzuscheiden. Zunächst werden mittels Erhitzen Oxidfilme auf der Oberfläche des Halbleitersubstrats einschließlich der Seitenwände der Gräben 5a, 5b und 5c gebildet. Nachdem die Oxidfilme ausgebildet sind, werden von der Seite der ersten Hauptoberfläche S1 aus die Gateelektroden 7 und die Dummy-Gateelektroden 14 abgeschieden. Die Gateelektroden 7 und die Dummy-Gateelektroden 14 werden mit einer Abscheidung des gleichen leitfähigen Materials gebildet. Die Gateelektroden 7 und die Dummy-Gateelektroden 14 werden beispielsweise mit einer Abscheidung von Polysilizium gebildet. Nachdem Polysilizium auf der gesamten Oberfläche der ersten Hauptoberfläche S1 abgeschieden ist, wird durch Ätzen unnötiges Polysilizium entfernt. Das innerhalb der Gräben 5a zurückgebliebene Polysilizium wird die Gateelektroden 7, und das innerhalb der Gräben 5b und des Grabens 5c zurückgebliebene Polysilizium wird die Dummy-Gateelektroden 14. Nachdem der unnötige Oxidfilm entfernt ist, werden ferner die in den Gräben 5a zurückgebliebenen Oxidfilme die Gate-Oxidfilme 6a und werden die im Inneren der Gräben 5b und des Grabens 5c zurückgebliebenen Oxidfilme die Dummy-Gate-Isolierfilme 6b.
  • 7C ist ein Diagramm, das einen Zustand veranschaulicht, in dem der Schritt zum Abscheiden des Zwischenschicht-Isolierfilms abgeschlossen ist. Der Schritt zum Ausbilden eines Zwischenschicht-Isolierfilms ist ein Schritt, um einen Zwischenschicht-Isolierfilm 17, der ein Isolator ist, auf der Gateelektrode 7 auszubilden. Der Zwischenschicht-Isolierfilm 17 ist beispielsweise ein mittels eines Verfahrens der chemischen Gasphasenabscheidung (CVD) gebildeter Oxidfilm. Die neben den Gateelektroden 7 auf der ersten Hauptoberfläche S1 ausgebildeten Oxidfilme werden mittels beispielsweise Ätzung entfernt.
  • 8 ist ein Diagramm, das einen Zustand veranschaulicht, in dem der Schritt zum Ausbilden einer ersten Elektrode abgeschlossen ist. Der Schritt zum Ausbilden einer ersten Elektrode ist ein Schritt, um die erste Elektrode 18 auszubilden. Die erste Elektrode 18 wird gebildet, indem beispielsweise Metall von der Seite der ersten Hauptoberfläche S1 aus gesputtert wird. Als das Metall wird beispielsweise Aluminium verwendet. Durch Sputtern wird die erste Elektrode 18 gebildet, die die Zwischenschicht-Isolierfilme 17 und die ersten Hauptoberfläche S1 bedeckt.
  • 9A und 9B sind Diagramme, die die Herstellungsprozesse in dem Schritt zum Ausbilden einer Halbleiterschicht auf der Seite der zweiten Hauptoberfläche veranschaulichen.
  • 9A ist ein Diagramm, das die Herstellungsprozesse in dem Schritt zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der zweiten Hauptoberfläche veranschaulicht. Der Schritt zum Ausbilden einer Halbleiterschicht vom p-Typ auf der Seite der zweiten Hauptoberfläche ist ein Schritt, um die Kollektorschicht 13 zu bilden. Die Kollektorschicht 13 wird gebildet, indem die Akzeptor-Störstellen A3 von der Seite der zweiten Hauptoberfläche S2 aus injiziert werden. Als die Akzeptor-Störstellen A3 wird beispielsweise Bor oder Aluminium verwendet. Die Akzeptor-Störstellen A3 für die Kollektorschicht 13 sind die gleichen wie eine der Akzeptor-Störstellen A1 der Basisschicht 9 und der Akzeptor-Störstellen A2 der Anodenschicht 11 oder beide, und, falls die gleichen Akzeptor-Störstellen verwendet werden, kann der Wechselaufwand der Störstellen reduziert werden. Eine Maske M2 für die Akzeptor-Injektion auf der Seite der zweiten Hauptoberfläche kann auf der zweiten Hauptoberfläche S2 des Diodenbereichs 2 genutzt werden, in dem die Akzeptor-Störstellen A3 nicht injiziert werden. Die Maske M2 für die Akzeptor-Injektion auf der Seite der zweiten Hauptoberfläche wird gebildet, indem ein Resist auf der zweiten Hauptoberfläche S2 beispielsweise aufgebracht wird, und wird entfernt, nachdem die Akzeptor-Störstellen A3 injiziert sind. Die injizierten Akzeptor-Störstellen A3 lässt man mittels Erhitzen diffundieren, um die Kollektorschicht 13 auszubilden.
  • 9B ist ein Diagramm, das die Herstellungsprozesse in dem Schritt zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der zweiten Hauptoberfläche veranschaulicht. Der Schritt zum Ausbilden einer Halbleiterschicht vom n-Typ auf der Seite der zweiten Hauptoberfläche ist ein Schritt, um die Kathodenschicht 15 auszubilden. Die Kathodenschicht 15 wird gebildet, indem von der Seite der zweiten Hauptoberfläche S2 aus die Donator-Störstellen D3 injiziert werden. Als die Donator-Störstellen D3 werden Arsen, Phosphor und dergleichen verwendet. Die Donator-Störstellen D3 für die Kathodenschicht 15 können die gleichen wie eine der Donator-Störstellen D1 der Emitterschicht 8 und der Donator-Störstellen D2 der Schicht 10 zur Unterdrückung einer Trägerinjektion oder beide sein, und, falls die gleichen Donator-Störstellen verwendet werden, kann der Wechselaufwand der Störstellen reduziert werden. Eine Maske M3 für die Donator-Injektion auf der Seite der zweiten Hauptoberfläche kann auf der zweiten Hauptoberfläche S2 des Bereichs 1 eines Bipolartransistors mit isoliertem Gate verwendet werden, wo die Donator-Störstellen D3 nicht injiziert werden. Die Maske M3 für die Donator-Injektion auf der Seite der zweiten Hauptoberfläche wird gebildet, indem beispielsweise ein Resist auf der Seite der zweiten Hauptoberfläche S2 aufgebracht wird, und wird entfernt, nachdem die Donator-Störstellen D3 injiziert sind.
  • Der Schritt zum Ausbilden einer zweiten Elektrode ist ein Schritt, um die zweite Elektrode 19 auszubilden. Die zweite Elektrode 19 wird gebildet, indem von der Seite der zweiten Hauptoberfläche S2 aus beispielsweise Metall gesputtert wird. Als das Metall wird zum Beispiel Aluminium verwendet. Durch Sputtern wird die die zweite Hauptoberfläche S2 bedeckende zweite Elektrode 19 gebildet. Durch die obigen Schritte wird die in 1 veranschaulichte Halbleitervorrichtung 100 erhalten.
  • Der Diodenbetrieb der Halbleitervorrichtung gemäß der Ausführungsform 1 wird beschrieben. 10 ist ein Diagramm, das die Bewegung von Löchern während eines Diodenbetriebs der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht. 10 ist ein Diagramm, das die Bewegung von Löchern während eines Diodenbetriebs in der entlang der Linie E-E in 2 genommenen Querschnittsansicht schematisch veranschaulicht. Während eines Diodenbetriebs wird im Vergleich zu der zweiten Elektrode 19 eine positive Spannung an die erste Elektrode 18 angelegt. Wenn eine positive Spannung an die erste Elektrode 18 angelegt wird, werden Löcher h von der Anodenschicht 11 und der Basisschicht 9 in die Driftschicht 12 injiziert, und die injizierten Löcher h bewegen sich in Richtung der Kathodenschicht 15. Die Konzentration der Löcher h ist aufgrund des Zuflusses der Löcher h aus dem Bereich 1 eines Bipolartransistors mit isoliertem Gate in einem Teil des Diodenbereichs 2 in der Umgebung der Grenze mit dem Bereich 1 eines Bipolartransistors mit isoliertem Gate höher als in einem Teil des Diodenbereichs 2, der vom Bereich 1 eines Bipolartransistors mit isoliertem Gate beabstandet ist. Während eines Diodenbetriebs fließt ein Rückflussstrom in der Richtung der ersten Elektrode 18 zur zweiten Elektrode 19.
  • Der Erholungsbetrieb der Halbleitervorrichtung gemäß der Ausführungsform 1 wird beschrieben. 11 ist ein Diagramm, das die Bewegung von Löchern während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht. 11 ist ein Diagramm, das die Bewegung von Löchern während eines Erholungsbetriebs in der entlang der Linie E-E in 2 genommenen Querschnittsansicht schematisch veranschaulicht. Während eines Erholungsbetriebs wird im Vergleich zur zweiten Elektrode 19 eine negative Spannung an die erste Elektrode 18 angelegt. Die Anlegung einer negativen Spannung an die erste Elektrode 18 lässt die Löcher h, die sich während eines Diodenbetriebs in Richtung der Kathodenschicht 15 bewegen, ihren Verlauf ändern und sich in die Richtung auf die Anodenschicht 11 bewegen. Während eines Erholungsbetriebs fließen die Löcher h durch die Anodenschicht und die erste Elektrode 18 aus der Halbleitervorrichtung ab. Mehr Löcher h gelangen durch den Teil der Anodenschicht 11 des Diodenbereichs 2 in der Umgebung der Grenze mit dem Bereich 1 eines Bipolartransistors mit isoliertem Gate, die eine hohe Konzentration von Löchern h während eines Diodenbetriebs aufweist, im Vergleich zu dem Teil der Anodenschicht 11 des Diodenbereichs 2, der vom Bereich 1 eines Bipolartransistors mit isoliertem Gate beabstandet ist. Ferner fließen einige der Löcher h in der Umgebung der Grenze zwischen dem Bereich 1 eines Bipolartransistors mit isoliertem Gate und dem Diodenbereich 2 über die Basisschicht 9 und die erste Elektrode 18 zur Außenseite der Halbleitervorrichtung ab. Während eines Erholungsbetriebs fließt ein Erholungsstrom in der Richtung von der zweiten Elektrode 19 zur ersten Elektrode 18.
  • 12 ist eine grafische Darstellung, die die Stromwellenform während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht. In 12 gibt die horizontale Achse die verstrichene Zeit an und gibt die vertikale Achse den fließenden Strom an. In 12 ist angegeben, dass der Rückflussstrom in der Richtung des Pfeils (Plus-Seite) bezüglich 0 (Null) vorliegt und ein größerer Rückflussstrom in Richtung der Plus-Seite fließt. Es ist angegeben, dass der Erholungsstrom in der dem Pfeil entgegengesetzten Richtung (Minus-Seite) bezüglich 0 (Null) vorliegt und ein größerer Erholungsstrom in Richtung der Minus-Seite fließt.
  • In 12 ist der Zeitpunkt t0 die Zeit, wenn der Rückflussstrom aufgrund des Diodenbetriebs fließt. Der Zeitpunkt t0 ist der Referenzzeitpunkt auf der horizontalen Achse von 12. Der Zeitpunkt t1 ist der Zeitpunkt, an dem der Rückflussstrom abzunehmen beginnt. Der Zeitpunkt t2 gibt die Zeit, wenn der Rückflussstrom auf 0 (Null) abnimmt, und den Zeitpunkt an, an dem der Erholungsstrom zu fließen beginnt. Der Zeitpunkt t3 gibt den Zeitpunkt an, an dem der Erholungsstrom maximiert ist, der Zeitpunkt t4 gibt die Zeit an, wenn der Erholungsstrom abnimmt, und der Zeitpunkt t5 gibt den Zeitpunkt an, an dem der Erholungsstrom zu fließen aufhört. Die Periode vom Zeitpunkt t0 bis zum Zeitpunkt t2 ist die Periode für einen Diodenbetrieb, und die Periode vom Zeitpunkt t2 bis zum Zeitpunkt t5 ist die Periode für einen Erholungsbetrieb.
  • Die Änderung im Strom pro Einheitszeit während der Periode vom Zeitpunkt t1 bis zum Zeitpunkt t3 ist durch eine Schaltung bestimmt, mit der die Halbleitervorrichtung verbunden ist. Nachdem der Rückflussstrom zum Zeitpunkt t2 auf 0 (Null) abnimmt, fließt der Erholungsstrom. Dies gilt, da Löcher innerhalb der Halbleitervorrichtung verbleiben, selbst nachdem der Rückflussstrom auf 0 (Null) reduziert ist. Die Löcher fließen aufgrund des Erholungsstroms von der Halbleitervorrichtung ab. Wenn die innerhalb der Halbleitervorrichtung akkumulierten Löcher zum Zeitpunkt t5 vollständig eliminiert sind, hört der Erholungsstrom zu fließen auf.
  • Während der Periode eines Erholungsbetriebs bewegen sich, wie in 11 veranschaulicht ist, die Löcher h innerhalb des Halbleitersubstrats in der Richtung auf die erste Elektrode 18 zu. Während sich die Löcher h bewegen, nimmt die Konzentration der Löcher h in der Umgebung der Grenzfläche zwischen der Anodenschicht 11 und der Driftschicht 12 allmählich ab.
  • Während die Konzentration der Löcher h in der Umgebung der Grenzfläche zwischen der Anodenschicht 11 und der Driftschicht 12 abnimmt, wird die Umgebung der Grenzfläche zwischen der Anodenschicht 11 und der Driftschicht 12 verarmt. Der in 12 veranschaulichte Zeitpunkt t3 ist der Zeitpunkt, an dem die Umgebung der Grenzfläche zwischen der Anodenschicht 11 und der Driftschicht 12, die in 11 veranschaulicht ist, verarmt ist.
  • 13 ist ein Diagramm, das das Konzept einer Unterdrückung einer Lochinjektion in der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht. 13 ist ein Diagramm, das das Konzept einer Unterdrückung der Lochinjektion während eines Diodenbetriebs in der entlang der in 2 veranschaulichten Linie C-C genommenen Querschnittsansicht schematisch veranschaulicht.
  • Wie in 13 veranschaulicht ist, werden in der Halbleitervorrichtung gemäß der Ausführungsform 1 die Löcher h von der Anodenschicht 11 des p-Typs während des Diodenbetriebs in die Driftschicht 12 injiziert. Indes werden die Löcher h von der Schicht 10 zur Unterdrückung einer Trägerschicht des n-Typs nicht in die Driftschicht 12 injiziert. Daher ermöglicht das Vorsehen der Schicht 10 zur Unterdrückung einer Trägerinjektion, die Injektion von Löchern h während eines Diodenbetriebs verglichen mit dem Fall zu unterdrücken, in dem die Schicht 10 zur Unterdrückung einer Trägerinjektion nicht vorgesehen ist. Und die Unterdrückung der Injektion von Löchern h reduziert die Konzentration von Löchern in der Umgebung der Grenzfläche zwischen der Driftschicht 12 und der Anodenschicht 11 während des Diodenbetriebs.
  • Je niedriger die Lochkonzentration in der Umgebung der Grenzfläche zwischen der Driftschicht 12 und der Anodenschicht 11 während des Diodenbetriebs ist, desto kürzer ist die Zeit für eine Verarmung der Umgebung der Grenzfläche zwischen der Driftschicht 12 und der Anodenschicht 11. Das heißt, indem man die Schicht 10 zur Unterdrückung einer Trägerinjektion vorsieht, kann die Zeit, während der der Erholungsstrom maximiert ist, verkürzt werden. Die Änderung im Strom pro Einheitszeit während der Periode vom Zeitpunkt t1 bis zum Zeitpunkt t3 in 12 ist durch eine Schaltung bestimmt, mit der die Halbleitervorrichtung verbunden ist. Daher verkürzt die Halbleitervorrichtung gemäß der Ausführungsform 1 die Periode vom Zeitpunkt t1 bis zum Zeitpunkt t3, was ermöglicht, den maximalen Wert des Erholungsstroms zu drücken. Folglich verbessert ein selektives Vorsehen der Schicht 10 zur Unterdrückung einer Trägerinjektion auf der Oberflächenschicht der Anodenschicht 11 den Durchbruchwiderstand während der Erholungsbetriebs, wobei der Erholungsstrom gedrückt bzw. niedergehalten wird.
  • Jedoch ist ein Problem, dass, wenn die Schicht 10 zur Unterdrückung einer Trägerinjektion vorgesehen ist, ein Latch-Up zwischen der Schicht 10 zur Unterdrückung einer Trägerinjektion und der Anodenschicht 11 während des Erholungsbetriebs zu einem Durchbruch führt. 14 ist ein Diagramm, das das Konzept eines Latch-Up während eines Erholungsbetriebs der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht. 14 ist ein Diagramm, das das Konzept eines Latch-Up während eines Erholungsbetriebs in der entlang der in 2 veranschaulichten Linie C-C genommenen Querschnittsansicht schematisch veranschaulicht.
  • Wie in 14 veranschaulicht ist, fließen während eines Erholungsbetriebs die Löcher h durch die Anodenschicht 11 aus der Halbleitervorrichtung ab. Keine Löcher h, die direkt unterhalb der Schicht 10 zur Unterdrückung einer Trägerinjektion vorhanden sind, gelangen jedoch durch die Schicht 10 zur Unterdrückung einer Trägerinjektion und fließen zur Außenseite der Halbleitervorrichtung ab. Daher gelangen die Löcher h, die direkt unterhalb der Schicht 10 zur Unterdrückung einer Trägerinjektion vorhanden sind, durch die Grenzfläche zwischen der Schicht 10 zur Unterdrückung einer Trägerinjektion und der Anodenschicht 11 während eines Erholungsbetriebs und fließen dann über die Anodenschicht 11 zur Außenseite der Halbleitervorrichtung ab.
  • An der Grenzfläche zwischen der Schicht 10 zur Unterdrückung einer Trägerinjektion und der Anodenschicht 11 ist ein Widerstand R1 vorhanden. Der Widerstand R1 ist ein Widerstand, der durch die Konzentration der Anodenschicht 11 direkt unterhalb der Schicht 10 zur Unterdrückung einer Trägerinjektion und die Breite der Schicht 10 zur Unterdrückung einer Trägerinjektion spezifiziert ist. Wenn die Löcher h durch den Widerstand R1 gelangen, tritt auf Basis des ohmschen Gesetzes ein Spannungsabfall auf. Der Spannungsabfall nimmt im Verhältnis zur jeweiligen Größe des Widerstands R1 und der Dichte der durch den Widerstand R1 fließenden Löcher h zu. Wenn der Spannungsabfall größer als das eingebaute Potential zwischen der Schicht 10 zur Unterdrückung einer Trägerinjektion und der Anodenschicht 11 wird, tritt ein Latch-Up im Teilbereich des pn-Übergangs zwischen der Anodenschicht 11 des p-Typs und der Schicht 10 zur Unterdrückung einer Trägerinjektion des n-Typs auf, was zu einem Durchbruch mit dem anhaltenden Stromfluss führt. Das eingebaute Potential des Teilbereichs des pn-Übergangs beträgt typischerweise etwa 0,7 V, so dass es erforderlich ist, dass der Spannungsabfall geringer als 0,7 V ist.
  • Die Löcher h bewegen sich, während sie in Richtung der Seite der ersten Elektrode 18 gezogen werden. Wenn die Löcher h durch die Grenzfläche zwischen der Schicht 10 zur Unterdrückung einer Trägerinjektion und der Anodenschicht 11 hindurchgehen, bewegen sich daher die Löcher h direkt unterhalb der Schicht 10 zur Unterdrückung einer Trägerinjektion in der Kurzseitenrichtung der Schicht 10 zur Unterdrückung einer Trägerinjektion und fließen dann zur Außenseite der Halbleitervorrichtung ab. Ein Verengen der Breite der Schicht 10 zur Unterdrückung einer Trägerinjektion in der Kurzseitenrichtung unterdrückt effektiv einen Latch-Up während eines Erholungsbetriebs.
  • Ein Latch-Up kann auch im Bereich eines Bipolartransistors mit isoliertem Gate auftreten. 15 ist ein Diagramm, das das Konzept eines Latch-Up in einem Bereich eines Bipolartransistors mit isoliertem Gate der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht. 15 ist ein Diagramm, das das Konzept eines Latch-Up im Bereich eines Bipolartransistors in der entlang der Linie B-B in 2 genommenen Querschnittsansicht schematisch veranschaulicht.
  • Im Bereich eines Bipolartransistors mit isoliertem Gate kann ein Latch-Up auftreten, nachdem ein elektrisches Signal, um den Bereich eines Bipolartransistors mit isoliertem Gate in den nicht erregten Zustand zu schalten, eingespeist wird. Wie in 15 veranschaulicht ist, kann ein Latch-Up am Bonding-Teilbereich zwischen der Basisschicht 9 und der Emitterschicht 8 auftreten. Im Bereich eines Bipolartransistors mit isoliertem Gate fließen, nachdem das elektrische Signal zum Schalten in den nicht erregten Zustand eingespeist wird, die Löcher h über die Basisschicht 9 zur Außenseite der Halbleitervorrichtung ab. Jedoch gelangen keine Löcher h, die direkt unterhalb der Emitterschicht 8 vorhanden sind, durch die Emitterschicht 8 und fließen zur Außenseite der Halbleitervorrichtung ab. Daher bewegen sich die direkt unterhalb der Emitterschicht 8 vorhandenen Löcher h zur Seite der Kurzseitenrichtung der Emitterschicht 8 an der Grenzfläche zwischen der Emitterschicht 8 und der Basisschicht 9 und fließen dann über die Basisschicht 9 zur Außenseite der Halbleitervorrichtung ab.
  • Im Bereich eines Bipolartransistors mit isoliertem Gate tritt, wenn die Löcher h hindurchgehen, aufgrund des Widerstands R2 an der Grenzfläche zwischen der Emitterschicht 8 und der Basisschicht 9 ein Spannungsabfall auf und kann ein Latch-Up auftreten.
  • In der Halbleitervorrichtung gemäß der Ausführungsform 1 ist hier die Summe der Flächen aller Bereiche eines Bipolartransistors mit isoliertem Gate größer als die Summe der Flächen aller Diodenbereiche. Daher ist die Dichte der Löcher, die durch den Bonding-Teilbereich zwischen der Anodenschicht 11 und der Schicht 10 zur Unterdrückung einer Trägerinjektion während eines Erholungsbetriebs des Diodenbereichs hindurchgehen, höher als die Dichte der Löcher, die durch den Bonding-Teilbereich zwischen der Basisschicht 9 und der Emitterschicht 8 hindurchgehen, nachdem das elektrische Signal, um den Bereich eines Bipolartransistors mit isoliertem Gate in den nicht erregten Zustand zu schalten, eingespeist ist.
  • In der Halbleitervorrichtung gemäß der Ausführungsform 1 ist, wie in 2 veranschaulicht ist, die Breite W1 der Schicht 10 zur Unterdrückung einer Trägerinjektion in der Y-Richtung geringer als die Breite W2 der Emitterschicht 8, und die Breite W1 der Schicht 10 zur Unterdrückung einer Trägerinjektion ist eine Breite, oder geringer, die erhalten wird, indem die Breite W2 der Emitterschicht 8 mit der Summe der Flächen aller Diodenbereiche 2 multipliziert und dann durch die Summe der Flächen aller Bereiche 1 eines Bipolartransistors mit isoliertem Gate dividiert wird. Indem man die Breite W1 der Schicht 10 zur Unterdrückung einer Trägerinjektion auf solch eine Breite einstellt, wird der Spannungsabfall, der an der Grenzfläche zwischen der Schicht 10 zur Unterdrückung einer Trägerinjektion und der Anodenschicht 11 auftritt, auf einen Wert gebracht, der geringer als der oder gleich dem Spannungsabfall ist, der an der Grenzfläche zwischen der Emitterschicht 8 und der Basisschicht 9 auftritt, und kann ein Latch-Up-Widerstand am Bonding-Teilbereich zwischen der Schicht 10 zur Unterdrückung einer Trägerinjektion und der Anodenschicht 11 höher als ein Latch-Up-Widerstand am Bonding-Teilbereich zwischen der Emitterschicht 8 und der Basisschicht 9 verbessert bzw. gesteigert werden.
  • In der Halbleitervorrichtung gemäß der Ausführungsform 1 wird, selbst wenn die Schicht 10 zur Unterdrückung einer Trägerinjektion im Diodenbereich 2 ausgebildet ist, die Abnahme eines Latch-Up-Widerstands, hervorgerufen durch die Schicht 10 zur Unterdrückung einer Trägerinjektion im Diodenbereich 2, unterdrückt, da ein Latch-Up-Widerstand durch einen Latch-Up-Widerstand des Bereichs 1 eines Bipolartransistors mit isoliertem Gate bestimmt ist.
  • Wie in 2 veranschaulicht ist, ist in der Halbleitervorrichtung gemäß der Ausführungsform 1 die Breite P1 eines Zyklus, in dem die Anodenschicht 11 und die Schicht 10 zur Unterdrückung einer Trägerinjektion abwechselnd angeordnet sind, geringer als die Breite P2 eines Zyklus, in dem die Basisschicht 9 und die Emitterschicht 8 abwechselnd angeordnet sind. Dies stellt sicher, dass mehr Schichten 10 zur Unterdrückung einer Trägerinjektion mit einer schmalen Breite, worin kein Latch-Up auftritt, angeordnet werden. Eine Anordnung von mehr Schichten 10 zur Unterdrückung einer Trägerinjektion stellt eine Unterdrückung des Erholungsstroms sicher, so dass der Durchbruchwiderstand während eines Erholungsbetriebs sich verbessert.
  • Nach dem Obigen wird in der Halbleitervorrichtung gemäß der Ausführungsform 1 mit der Schicht 10 zur Unterdrückung einer Trägerinjektion aufgrund einer Unterdrückung einer Injektion von Löchern der Erholungsstrom unterdrückt, und darüber hinaus kann, wenn die Breite W1 der Schicht 10 zur Unterdrückung einer Trägerinjektion in Draufsicht geringer als die Breite W2 der Emitterschicht 8 ist, der Durchbruch aufgrund eines Latch-Up während eines Erholungsbetriebs verhindert werden. Daher wird die Halbleitervorrichtung mit einem verbesserten Durchbruchwiderstand während eines Erholungsbetriebs bereitgestellt.
  • <Ausführungsform 2>
  • Die Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 2 wird unter Bezugnahme auf 16 bis 17 beschrieben. 16 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der Ausführungsform 2 veranschaulicht. 17 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der Ausführungsform 2 veranschaulicht. 17 ist eine vergrößerte Ansicht eines in 16 veranschaulichten Teils F und ist eine Draufsicht, die eine Struktur eines Halbleitersubstrats auf einer Seite einer ersten Hauptoberfläche veranschaulicht. In 17 ist die Veranschaulichung der Elektroden und dergleichen, die oberhalb der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen sind, weggelassen. In 16 bis 17 ist der zweckmäßigen Beschreibung halber ein Richtungen angebendes System von rechtwinkligen XYZ-Koordinatenachsen veranschaulicht. Es sollte besonders erwähnt werden, dass in der Ausführungsform 2 die gleichen Komponenten wie jene, die in der Ausführungsform 1 beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und deren Beschreibung unterlassen wird.
  • Wie in 16 veranschaulicht ist, sind in der Halbleitervorrichtung 200 gemäß der Ausführungsform 2 die Bereiche 1 eines Bipolartransistors mit isoliertem Gate und die Diodenbereiche 20 in der X-Richtung der Halbleitervorrichtung 200 abwechselnd vorgesehen.
  • In der Halbleitervorrichtung gemäß der Ausführungsform 1, die in 2 veranschaulicht ist, ist die Richtung, in der die Anodenschichten 11 und die Schichten 10 zur Unterdrückung einer Trägerinjektion abwechselnd angeordnet sind, die gleiche wie die Richtung, in der die Basisschichten 9 und die Emitterschichten 8 abwechselnd angeordnet sind, wohingegen in der Halbleitervorrichtung gemäß der Ausführungsform 2, die in 17 veranschaulicht ist, die Richtung, in der Anodenschichten 22 und Schichten 21 zur Unterdrückung einer Trägerinjektion abwechselnd angeordnet sind, eine Richtung ist, die die Richtung kreuzt, in der die Basisschichten 9 und die Emitterschichten 8 abwechselnd sind.
  • Wie in 17 veranschaulicht ist, sind die Schichten 21 zur Unterdrückung einer Trägerinjektion des n-Typs und die Anodenschichten 22 des p-Typs auf der Oberflächenschicht zwischen den benachbarten Gräben 5b und der Oberflächenschicht zwischen dem benachbarten Graben 5b und dem Graben 5c im Diodenbereich 20 abwechselnd angeordnet. Die Schichten 21 zur Unterdrückung einer Trägerinjektion und die Anodenschichten 22 haben eine Kurzseitenrichtung in der X-Richtung. Die Schichten 21 zur Unterdrückung einer Trägerinjektion und die Anodenschichten 22 sind in der X-Richtung abwechselnd angeordnet.
  • Die Anordnung der Schichten 21 zur Unterdrückung einer Trägerinjektion ist jedoch nicht darauf beschränkt. Beispielsweise können die Schichten 21 zur Unterdrückung einer Trägerinjektion mit den Anodenschichten 22 in der X-Richtung, die ihre Kurzseitenrichtung ist, abwechselnd angeordnet sein und können die Schichten 21 zur Unterdrückung einer Trägerinjektion so angeordnet sein, dass die Schichten 21 zur Unterdrückung einer Trägerinjektion auf beiden Seiten jeder Schicht 21 zur Unterdrückung einer Trägerinjektion den Anodenschichten 22 benachbart angeordnet sind. Ferner kann eine Vielzahl von Schichten 21 zur Unterdrückung einer Trägerinjektion zwischen den benachbarten Gräben 5b angeordnet sein oder kann zwischen dem benachbarten Graben 5b und dem Graben 5c angeordnet sein.
  • In Draufsicht ist eine Breite W3 der Schichten 21 zur Unterdrückung einer Trägerinjektion in der X-Richtung geringer als eine Breite W2 der Emitterschicht 8 in der Y-Richtung. Wie in 17 veranschaulicht ist, wird, wenn die Schicht 21 zur Unterdrückung einer Trägerinjektion dem Graben 5b oder dem Graben 5c in der X-Richtung benachbart ist, ermöglicht, die Breite W3 der Schicht 21 zur Unterdrückung einer Trägerinjektion in der X-Richtung geringer als die Breite W2 der Emitterschicht 8 in der Y-Richtung einzurichten. Das heißt, wenn die Gateelektrode 7 eine Langseitenrichtung in der Y-Richtung aufweist, die Schicht 21 zur Unterdrückung einer Trägerinjektion eine Kurzseitenrichtung in der X-Richtung aufweist und die Schicht 21 zur Unterdrückung einer Trägerinjektion über den Dummy-Gate-Isolierfilm 6b der Elektrode 14 gegenüberliegt, wird das Einrichten der geringen Breite der Schicht 21 zur Unterdrückung einer Trägerinjektion in der Kurzseitenrichtung ermöglicht.
  • In der Halbleitervorrichtung gemäß der Ausführungsform 2 wird, indem die Schicht 21 zur Unterdrückung einer Trägerinjektion vorgesehen wird, die Unterdrückung einer Injektion von Löchern während eines Diodenbetriebs sichergestellt und wird die Unterdrückung des Erholungsstroms sichergestellt. Wie in 17 veranschaulicht ist, wird ferner ein Durchbruch aufgrund eines Latch-Up während eines Erholungsbetriebs verhindert, wobei in Draufsicht die Breite W3 der Kurzseitenrichtung der Schicht 21 zur Unterdrückung einer Trägerinjektion in der X-Richtung geringer als die Breite W2 der Kurzseitenrichtung der Emitterschicht 8 in der Y-Richtung ist. Deshalb wird die Halbleitervorrichtung mit einem verbesserten Durchbruchwiderstand während eines Erholungsbetriebs bereitgestellt.
  • <Ausführungsform 3>
  • Die Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 3 wird unter Bezugnahme auf 18 bis 19 beschrieben. 18 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der Ausführungsform 3 veranschaulicht. 19 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der Ausführungsform 3 veranschaulicht. 19 ist eine vergrößerte Ansicht eines in 18 veranschaulichten Teils G und ist eine Draufsicht, die eine Struktur des Halbleitersubstrats auf einer Seite der ersten Hauptoberfläche veranschaulicht. In 19 ist die Veranschaulichung der Elektroden und dergleichen, die oberhalb der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen sind, weggelassen. In 18 bis 19 ist der zweckmäßigen Beschreibung halber ein Richtungen angebendes System rechtwinkliger XYZ-Koordinatenachsen veranschaulicht. Es sollte besonders erwähnt werden, dass in der Ausführungsform 3 die gleichen Komponenten wie jene, die in den Ausführungsformen 1 und 2 beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und deren Beschreibung unterlassen wird.
  • Wie in 18 veranschaulicht ist, sind in der Halbleitervorrichtung 300 gemäß der Ausführungsform 3 die Bereiche 1 eines Bipolartransistors mit isoliertem Gate und die Diodenbereiche 30 in der X-Richtung der Halbleitervorrichtung 300 abwechselnd vorgesehen.
  • Wie in 19 veranschaulicht ist, sind in der Halbleitervorrichtung der Ausführungsform 3 die Richtungen, in denen die Anodenschichten 32 und Schichten 31 zur Unterdrückung einer Trägerinjektion abwechselnd angeordnet sind, sowohl die gleiche wie die Richtung, in der die Basisschichten 9 und Emitterschichten 8 abwechselnd angeordnet sind, als auch die Richtung, die diese kreuzt.
  • Wie in 19 veranschaulicht ist, sind die Schichten 31 zur Unterdrückung einer Trägerinjektion des n-Typs und die Anodenschichten 32 des p-Typs, welche eine höhere Störstellenkonzentration als jene des Halbleitersubstrats aufweisen, auf der Oberflächenschicht zwischen den benachbarten Gräben 5b und der Oberflächenschicht zwischen dem benachbarten Graben 5b und dem Graben 5c im Diodenbereich 30 abwechselnd angeordnet. In Draufsicht sind die Schichten 31 zur Unterdrückung einer Trägerinjektion so angeordnet, dass sie von den Anodenschichten 32 umgeben sind, und die Schicht 31 zur Unterdrückung einer Trägerinjektion ist an einer Position vorgesehen, die der Basisschicht 9 mit dem dazwischen angeordneten Graben 5c gegenüberliegt.
  • Die Schicht 31 zur Unterdrückung einer Trägerinjektion weist eine Kurzseitenrichtung in der X-Richtung auf. Eine Breite W4 der Schicht 31 zur Unterdrückung einer Trägerinjektion in der X-Richtung ist geringer als eine Breite W2 der Emitterschicht 8 in der Y-Richtung.
  • In der Halbleitervorrichtung gemäß der Ausführungsform 3 fließen Löcher während eines Diodenbetriebs von der Basisschicht 9 in den Diodenbereich 30. Die Menge an Löchern, die vom Bereich 1 eines Bipolartransistors mit isoliertem Gate in den Diodenbereich 30 fließen, ist an der Position maximiert, die der Basisschicht 9 mit dem dazwischen angeordneten Graben 5c gegenüberliegt. In der Halbleitervorrichtung gemäß der Ausführungsform 3 ermöglicht das Vorsehen der Schicht 31 zur Unterdrückung einer Trägerinjektion an der Position, die der Basisschicht 9 mit dem dazwischen angeordneten Graben 5c gegenüberliegt, die Injektion von Löchern von der Position des Diodenbereichs 30 aus, wo der Zufluss von Löchern vom Bereich 1 eines Bipolartransistors mit isoliertem Gate groß ist, zu unterdrücken. Dies ermöglicht, die Lochkonzentration an der Position, wo die Löcher vom Bereich 1 eines Bipolartransistors mit isoliertem Gate fließen, zu unterdrücken bzw. niederzuhalten und den Erholungsstrom zu drücken.
  • In der Halbleitervorrichtung gemäß der Ausführungsform 3 wird, indem man die Schicht 31 zur Unterdrückung einer Trägerinjektion vorsieht, eine Unterdrückung der Lochinjektion während eines Diodenbetriebs sichergestellt und wird die Unterdrückung des Erholungsstroms sichergestellt. Wie in 19 veranschaulicht ist, wird ferner ein Durchbruch aufgrund eines Latch-Up während eines Erholungsbetriebs verhindert, wobei in Draufsicht die Breite W4 der Kurzseitenrichtung der Schicht 31 zur Unterdrückung einer Trägerinjektion in der X-Richtung geringer ist als die Breite W2 der Kurzseitenrichtung der Emitterschicht 8 in der Y-Richtung. Daher wird die Halbleitervorrichtung mit einem verbesserten Durchbruchwiderstand während eines Erholungsbetriebs bereitgestellt.
  • Obgleich in den Ausführungsformen 1 bis 3 die Konfiguration veranschaulicht ist, in der die Basisschicht eine einzige Schicht ist, ist die vorliegende Erfindung nicht darauf beschränkt und kann die Basisschicht eine aus dem gleichen Leitfähigkeitstyp bestehende Zweischichtstruktur sein. Wenn beispielsweise der Kontaktwiderstand zwischen der Basisschicht und der ersten Elektrode groß ist, wird solch ein Kontaktwiderstand zwischen der Basisschicht und der ersten Elektrode reduziert, indem eine Zweischichtstruktur übernommen wird, die eine Basisschicht mit hoher Konzentration, die eine hohe Störstellenkonzentration aufweist und auf der Basisschicht auf der Seite der ersten Hauptoberfläche vorgesehen ist, und eine Basisschicht mit niedriger Konzentration umfasst, die eine niedrigere Störstellenkonzentration als jene der Basisschicht mit hoher Konzentration aufweist und auf der Seite der zweiten Hauptoberfläche bezüglich der Basisschicht mit hoher Konzentration vorgesehen ist. Wenn der Kontaktwiderstand zwischen der Anodenschicht und der ersten Elektrode groß ist, wird gleichfalls solch ein Kontaktwiderstand zwischen der Anodenschicht und der ersten Elektrode reduziert, indem eine Zweischichtstruktur übernommen wird, die eine Anodenschicht mit hoher Konzentration, die eine hohe Störstellenkonzentration aufweist und auf der Anodenschicht auf der Seite der ersten Hauptoberfläche vorgesehen ist, und eine Anodenschicht mit niedriger Konzentration umfasst, die eine niedrigere Störstellenkonzentration als jene der Anodenschicht mit hoher Konzentration aufweist und auf der Seite der zweiten Hauptoberfläche bezüglich der Anodenschicht mit hoher Konzentration vorgesehen ist.
  • Obgleich in den Ausführungsformen 1 bis 3 eine Konfiguration veranschaulicht ist, in der die Schicht zur Unterdrückung einer Trägerinjektion im Diodenbereich gleichmäßig vorgesehen ist, ist die Schicht zur Unterdrückung einer Trägerinjektion im Diodenbereich nicht notwendigerweise gleichmäßig vorgesehen und kann die Schicht zur Unterdrückung einer Trägerinjektion nur an einer Position des Diodenbereichs vorgesehen sein, die in Draufsicht beispielsweise dem Bereich eines Bipolartransistors mit isoliertem Gate benachbart ist.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2008 [0003]
    • JP 103590 [0003]

Claims (11)

  1. Halbleitervorrichtung, in der ein Bereich (1) eines Bipolartransistors mit isoliertem Gate und ein Diodenbereich (2, 20, 30) auf einem Halbleitersubstrat, das eine Driftschicht (12) eines ersten Leitfähigkeitstyps zwischen einer ersten Hauptoberfläche (S1) und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche (S2) aufweist, einander benachbart vorgesehen sind, wobei der Bereich eines Bipolartransistors mit isoliertem Gate umfasst eine Basisschicht (9) eines zweiten Leitfähigkeitstyps, die auf einer Oberflächenschicht des Halbleitersubstrats auf einer Seite der ersten Hauptoberfläche vorgesehen ist, eine Emitterschicht (8) des ersten Leitfähigkeitstyps, die auf einer Oberflächenschicht der Basisschicht auf der Seite der ersten Hauptoberfläche selektiv vorgesehen ist und in Draufsicht eine Kurzseitenrichtung in einer ersten Richtung aufweist, eine Gateelektrode (7), die auf dem Halbleitersubstrat auf der Seite der ersten Hauptoberfläche vorgesehen ist und über einen Gate-Isolierfilm (6a) der Emitterschicht, der Basisschicht und der Driftschicht gegenüberliegt, und eine Kollektorschicht (13) des zweiten Leitfähigkeitstyps, die auf einer Oberflächenschicht des Halbleitersubstrats auf einer Seite der zweiten Hauptoberfläche vorgesehen ist, der Diodenbereich umfasst eine Anodenschicht (11, 22, 32) des zweiten Leitfähigkeitstyps, die auf der Oberflächenschicht des Halbleitersubstrats auf der Seite der ersten Hauptoberfläche vorgesehen ist, eine Schicht (10, 21, 31) zur Unterdrückung einer Trägerinjektion des ersten Leitfähigkeitstyps, die auf einer Oberflächenschicht der Anodenschicht auf der Seite der ersten Hauptoberfläche selektiv vorgesehen ist und in Draufsicht eine Kurzseitenrichtung in einer zweiten Richtung aufweist, und eine Kathodenschicht (15) des ersten Leitfähigkeitstyps, die auf der Oberflächenschicht des Halbleitersubstrats auf der Seite der zweiten Hauptoberfläche vorgesehen ist, und in Draufsicht eine Breite (W1, W2, W4) der Schicht zur Unterdrückung einer Trägerinjektion in der zweiten Richtung geringer ist als eine Breite (W3) der Emitterschicht in der ersten Richtung.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Gateelektrode (7) eine Langseitenrichtung in der ersten Richtung aufweist und die zweite Richtung eine gleiche Richtung wie die erste Richtung ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Gateelektrode (7) eine Langseitenrichtung in der ersten Richtung aufweist und die zweite Richtung eine zur ersten Richtung orthogonale Richtung ist.
  4. Halbleitervorrichtung nach einem Ansprüche 1 bis 3, wobei in Draufsicht die Basisschicht (9) und die Emitterschicht (8) in der ersten Richtung abwechselnd angeordnet sind und die Anodenschicht (11, 22, 32) und die Schicht (10, 21, 31) zur Unterdrückung einer Trägerinjektion in der zweiten Richtung abwechselnd angeordnet sind und eine Breite eines Zyklus, in dem die Anodenschicht und die Schicht zur Unterdrückung einer Trägerinjektion abwechselnd angeordnet sind, geringer ist als eine Breite eines Zyklus, in dem die Basisschicht und die Emitterschicht abwechselnd angeordnet sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei einer des Bereichs eines Bipolartransistors mit isoliertem Gate und des Diodenbereichs (2, 20, 30) oder beide vorgesehen sind und in Draufsicht eine Summe von Flächen eines der Bereiche eines Bipolartransistors mit isoliertem Gates oder einer Vielzahl davon größer ist als eine Summe von Flächen eines der Diodenbereiche oder einer Vielzahl davon.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die Anzahl der Bereiche (1) eines Bipolartransistors mit isoliertem Gate größer ist als die Anzahl der Diodenbereiche (2, 20, 30).
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die Summe der Flächen der Bereiche (1) eines Bipolartransistors mit isoliertem Gate das 1,1-Fache oder mehr und 5-Fache oder weniger der Summe der Flächen der Diodenbereiche (2, 20, 30) ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei in Draufsicht eine Breite der Schicht (10, 21, 31) zur Unterdrückung einer Trägerinjektion in der zweiten Richtung eine Breite, oder geringer, ist, die erhalten wird, indem die Breite der Emitterschicht (8) in der ersten Richtung mit der Summe der Flächen der Diodenbereiche (2, 20, 30) multipliziert und dann durch die Summe der Flächen der Bereiche (1) eines Bipolartransistors mit isoliertem Gate dividiert wird.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die Basisschicht (9) umfasst eine Basisschicht mit hoher Störstellenkonzentration, die auf einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche (S1) vorgesehen ist, und eine Basisschicht mit niedriger Störstellenkonzentration, die eine niedrigere Störstellenkonzentration als jene der Basisschicht mit hoher Störstellenkonzentration aufweist und auf der Seite der zweiten Hauptoberfläche (S2) bezüglich der Basisschicht mit hoher Störstellenkonzentration vorgesehen ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei die Anodenschicht (11, 22, 32) umfasst eine Anodenschicht mit hoher Störstellenkonzentration, die auf einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche (S1) vorgesehen ist, und eine Anodenschicht mit niedriger Störstellenkonzentration, die eine niedrigere Störstellenkonzentration als jene der Anodenschicht mit hoher Störstellenkonzentration aufweist und auf der Seite der zweiten Hauptoberfläche (S2) bezüglich der Anodenschicht mit hoher Störstellenkonzentration vorgesehen ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei eine Elektrode, die aus Aluminium oder einer Aluminiumlegierung besteht, auf der ersten Hauptoberfläche (S1) vorgesehen ist und die Schicht (10, 21, 31) zur Unterdrückung einer Trägerinjektion über Titan oder eine Titanlegierung mit der Elektrode elektrisch verbunden ist.
DE102021103077.3A 2020-03-11 2021-02-10 Halbleitervorrichtung Pending DE102021103077A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-042072 2020-03-11
JP2020042072A JP7342742B2 (ja) 2020-03-11 2020-03-11 半導体装置

Publications (1)

Publication Number Publication Date
DE102021103077A1 true DE102021103077A1 (de) 2021-09-16

Family

ID=77457283

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021103077.3A Pending DE102021103077A1 (de) 2020-03-11 2021-02-10 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11462615B2 (de)
JP (1) JP7342742B2 (de)
CN (1) CN113394279A (de)
DE (1) DE102021103077A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021090688A1 (de) * 2019-11-06 2021-05-14
CN116435354A (zh) * 2023-06-12 2023-07-14 广东巨风半导体有限公司 一种逆导型绝缘栅双极型晶体管、制造方法及器件
CN116454119A (zh) * 2023-06-15 2023-07-18 广东巨风半导体有限公司 一种快恢复二极管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103590A (ja) 2006-10-20 2008-05-01 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
DE112012007249B4 (de) * 2012-12-20 2021-02-04 Denso Corporation Halbleitervorrichtung
KR101452098B1 (ko) * 2013-03-29 2014-10-16 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
US9412737B2 (en) * 2013-05-23 2016-08-09 Toyota Jidosha Kabushiki Kaisha IGBT with a built-in-diode
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置
DE112014003712T5 (de) * 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6319057B2 (ja) * 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
JP6641983B2 (ja) * 2015-01-16 2020-02-05 株式会社デンソー 半導体装置
WO2017010393A1 (ja) * 2015-07-16 2017-01-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
JP6935731B2 (ja) * 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
JP6992476B2 (ja) * 2017-12-14 2022-01-13 富士電機株式会社 半導体装置
JP7055056B2 (ja) * 2018-04-24 2022-04-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7024626B2 (ja) * 2018-06-27 2022-02-24 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP7211516B2 (ja) * 2019-07-12 2023-01-24 富士電機株式会社 半導体装置
JP7359053B2 (ja) * 2020-03-26 2023-10-11 三菱電機株式会社 半導体装置
JP7354897B2 (ja) * 2020-03-26 2023-10-03 三菱電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103590A (ja) 2006-10-20 2008-05-01 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11462615B2 (en) 2022-10-04
JP2021145026A (ja) 2021-09-24
CN113394279A (zh) 2021-09-14
JP7342742B2 (ja) 2023-09-12
US20210288145A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
DE102021103077A1 (de) Halbleitervorrichtung
DE102011081462B4 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE19620021B4 (de) Halbleitervorrichtung des Grabentyps
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE112013007363B4 (de) Halbleitervorrichtung
DE102007043341A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102005052731A1 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008052422A1 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102010021128A1 (de) Leistungshalbleitervorrichtung
DE112009004595T5 (de) Halbleitervorrichtung
DE112015005000T5 (de) Halbleitervorrichtung
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE112015006832T5 (de) Halbleiteranordnung
DE102019202117A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE2523221C2 (de)
DE102019205227A1 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE102021104942A1 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE69434562T2 (de) Spannungsgesteuerter Thyristor und Verfahren zu seiner Herstellung
DE102014013947A1 (de) Halbleiterbauelement
DE112017002113B4 (de) Halbleitereinheit
DE102018200916A1 (de) Halbleiterschaltelement und Verfahren zum Herstellen desselben
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence