CN113394279A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113394279A
CN113394279A CN202110244642.6A CN202110244642A CN113394279A CN 113394279 A CN113394279 A CN 113394279A CN 202110244642 A CN202110244642 A CN 202110244642A CN 113394279 A CN113394279 A CN 113394279A
Authority
CN
China
Prior art keywords
layer
semiconductor device
main surface
carrier injection
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110244642.6A
Other languages
English (en)
Inventor
上马场龙
曾根田真也
新田哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113394279A publication Critical patent/CN113394279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Abstract

提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置(100)构成为相邻地设置有绝缘栅型双极晶体管区域(1)和二极管区域(2)，绝缘栅型双极晶体管区域具有：第2导电型的基极层(9)，设置于第1主面侧的表层；以及第1导电型的发射极层(8)，选择性地设置于基极层(9)的第1主面侧的表层，俯视观察时在第1方向上具有宽度方向，二极管区域具有：第2导电型的阳极层(11)，设置于第1主面侧的表层；以及第1导电型的载流子注入抑制层(10)，选择性地设置于阳极层的第1主面侧的表层，俯视观察时在第2方向上具有宽度方向，俯视观察时第2方向上的载流子注入抑制层的宽度(W1)比第1方向上的发射极层的宽度(W2)窄。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
从节能的观点出发，逆变器装置被广泛用于家电产品、电动汽车、铁路等领域。逆变器装置多数是使用绝缘栅型双极晶体管(IGBT：Insulated Gate Bipolar Transistor)和续流用二极管而构成的。绝缘栅型双极晶体管和二极管在逆变器装置的内部通过导线等配线进行连接。
为了逆变器装置的小型化，提出了将绝缘栅型双极晶体管和二极管形成于一个半导体基板的半导体装置(例如，专利文献1)。
专利文献1：日本特开2008/103590号公报
但是，就上述那样的在一个半导体基板形成有绝缘栅型双极晶体管和二极管的半导体装置而言，由于少数载流子即空穴从绝缘栅型双极晶体管区域流入至二极管区域，因此与将作为单独部件的绝缘栅型双极晶体管和二极管并联连接而使用的情况相比，存在恢复动作时的恢复电流变大，二极管的破坏耐量降低这样的问题。谋求具有恢复动作时的破坏耐量高的二极管区域的半导体装置。
发明内容
本发明就是为了解决上述那样的课题而提出的，其目的在于提供提高了恢复动作时的破坏耐量的半导体装置。
本发明涉及的半导体装置为如下半导体装置，其在具有第1导电型的漂移层的半导体基板相邻地设置有绝缘栅型双极晶体管区域和二极管区域，绝缘栅型双极晶体管区域具有：第2导电型的基极层，其设置于半导体基板的第1主面侧的表层；第1导电型的发射极层，其选择性地设置于基极层的第1主面侧的表层，在俯视观察时在第1方向上具有宽度方向；栅极电极，其设置于半导体基板的第1主面侧，隔着栅极绝缘膜而面向发射极层、基极层及漂移层；以及第2导电型的集电极层，其设置于半导体基板的第2主面侧的表层，二极管区域具有：第2导电型的阳极层，其设置于半导体基板的第1主面侧的表层；第1导电型的载流子注入抑制层，其选择性地设置于阳极层的第1主面侧的表层，在俯视观察时在第2方向上具有宽度方向；以及第1导电型的阴极层，其设置于半导体基板的第2主面侧的表层，在俯视观察时，第2方向上的载流子注入抑制层的宽度比所述第1方向上的发射极层的宽度窄。
发明的效果
根据本发明，能够提供提高了恢复动作时的破坏耐量的半导体装置。
附图说明
图1是表示实施方式1涉及的半导体装置的俯视图。
图2是表示实施方式1涉及的半导体装置的俯视图。
图3是表示实施方式1涉及的半导体装置的剖视图。
图4是表示实施方式1涉及的半导体装置的剖视图。
图5是实施方式1涉及的半导体装置的制造流程图。
图6是表示实施方式1涉及的半导体装置的制造过程的图。
图7是表示实施方式1涉及的半导体装置的制造过程的图。
图8是表示实施方式1涉及的半导体装置的制造过程的图。
图9是表示实施方式1涉及的半导体装置的制造过程的图。
图10是示意性地表示实施方式1涉及的半导体装置的二极管动作时的空穴的动作的图。
图11是示意性地表示实施方式1涉及的半导体装置的恢复动作时的空穴的动作的图。
图12是示意性地表示实施方式1涉及的半导体装置的恢复动作时的电流波形的图。
图13是示意性地表示实施方式1涉及的半导体装置的空穴注入抑制的概念的图。
图14是示意性地表示实施方式1涉及的半导体装置的恢复动作时的闩锁的概念的图。
图15是示意性地表示实施方式1涉及的半导体装置的绝缘栅型双极晶体管区域处的闩锁的概念的图。
图16是表示实施方式2涉及的半导体装置的俯视图。
图17是表示实施方式2涉及的半导体装置的俯视图。
图18是表示实施方式3涉及的半导体装置的俯视图。
图19是表示实施方式3涉及的半导体装置的俯视图。
具体实施方式
下面，一边参照附图，一边对实施方式进行说明。由于附图是示意性地示出的，因此尺寸及位置的相互关系可以变更。在以下的说明中，对相同或对应的结构要素标注相同的标号，有时省略重复的说明。
另外，在以下的说明中，有时使用“上”、“下”、“侧”等表示特定的位置及方向的术语，但这些术语只是为了容易对实施方式的内容进行理解，出于方便而使用的，不是对实施时的位置及方向进行限定。
关于半导体的导电型，将第1导电型设为n型，将第2导电型设为p型而进行说明。但是，也可以将它们反转，将第1导电型设为p型，将第2导电型设为n型。n+型的含义是与n型相比施主杂质的浓度高，n-型的含义是与n型相比施主杂质的浓度低。同样地，p+型的含义是与p型相比受主杂质的浓度高，p-型的含义是与p型相比受主杂质的浓度低。
<实施方式1>
使用图1至图4对实施方式1涉及的半导体装置的结构进行说明。图1及图2是表示实施方式1涉及的半导体装置的俯视图。图2是将图1所记载的A部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图2中省略了在半导体基板的第1主面的上侧设置的电极等的记载。图3及图4是表示实施方式1涉及的半导体装置的剖视图。图3(a)是图2所记载的B-B线处的剖视图，图3(b)是图2所记载的C-C线处的剖视图。图4是图2所记载的D-D线处的剖视图。在图1至图4中为了方便说明还示出了表示方向的XYZ正交坐标轴。
如图1所示，半导体装置100是在一个半导体基板相邻地设置了形成有绝缘栅型双极晶体管的绝缘栅型双极晶体管区域1和形成有二极管的二极管区域2。绝缘栅型双极晶体管区域1及二极管区域2是在半导体装置100的Y方向上具有长度方向的条带状的区域，绝缘栅型双极晶体管区域1和二极管区域2在半导体装置100的X方向上重复设置。绝缘栅型双极晶体管区域1和二极管区域2为半导体装置100的有源区域，绝缘栅型双极晶体管区域1和二极管区域2在俯视观察时配置于半导体装置100的中央。
在X方向上，绝缘栅型双极晶体管区域1的宽度比二极管区域2的宽度宽，一个绝缘栅型双极晶体管区域1的面积比一个二极管区域2的面积大。另外，绝缘栅型双极晶体管区域1配置有4个，二极管区域2配置有3个。就绝缘栅型双极晶体管区域1和二极管区域2而言，由于每一个区域的面积的差异及区域的数量的差异，4个绝缘栅型双极晶体管区域1的面积之和比3个二极管区域2的面积之和大。
通过将绝缘栅型双极晶体管区域1的面积之和设为比二极管区域2的面积之和大，从而能够降低逆变器动作时的功率损耗。各区域的每一者的面积及各区域的数量的关系并不限于上述情况。例如，在将1个绝缘栅型双极晶体管区域1的面积设为1个二极管区域2的3倍，配置1个绝缘栅型双极晶体管区域1并配置2个二极管区域2的情况下，绝缘栅型双极晶体管区域1的面积之和也能够比全部二极管区域2的面积之和大。在该情况下也能够降低逆变器动作时的功率损耗。
俯视观察时的绝缘栅型双极晶体管区域1的面积之和例如可以大于或等于二极管区域2的面积之和的1.1倍且小于或等于5倍，更优选为大于或等于全部二极管区域2的面积之和的1.3倍且小于或等于4.5倍，进一步优选为大于或等于全部二极管区域2的面积之和的1.5倍且小于或等于4.0倍。
在半导体装置100设置有栅极信号接收区域3。栅极信号接收区域3是用于从外部接收电信号的区域。绝缘栅型双极晶体管区域1与通过栅极信号接收区域3接收到的电信号对应地对通电状态和非通电状态进行切换。栅极信号接收区域3配置于绝缘栅型双极晶体管区域1的附近。通过将栅极信号接收区域3配置于绝缘栅型双极晶体管区域1的附近，从而能够对噪声混入至电信号进行抑制，防止绝缘栅型双极晶体管区域1的误动作。用于从外部接收电信号的配线连接于栅极信号接收区域3。配线例如可以使用导线、引线等。
在图1中，栅极信号接收区域3为矩形，是3个边与绝缘栅型双极晶体管区域1及二极管区域2相邻地配置的，但栅极信号接收区域3的配置并不限于此。栅极信号接收区域3只要配置于有源区域即绝缘栅型双极晶体管区域1及二极管区域2附近即可，可以是以其4个边全部与绝缘栅型双极晶体管区域1及二极管区域2相邻的方式配置于有源区域的中央，也可以是以4个边中的2个边相邻的方式配置于有源区域的角部。另外，栅极信号接收区域3的配置并不限于此，只要在俯视观察时配置于由包围有源区域的末端区域4包围的区域即可。
在俯视观察时末端区域4设置为将绝缘栅型双极晶体管区域1、二极管区域2、栅极信号接收区域3包围。在末端区域4，为了保持半导体装置100的耐压，例如设置有FLR(FieldLimiting Ring)、RESURF(REduced SURface Field)等耐压保持构造。
如图2所示，在绝缘栅型双极晶体管区域1的表面侧设置有多个沟槽5a，在二极管区域2的表面侧设置有多个沟槽5b，在绝缘栅型双极晶体管区域1和二极管区域2的边界处设置有一个沟槽5c。沟槽5a、5b、5c是通过蚀刻技术等在半导体基板的第1主面侧形成的槽。沟槽5a、5b、5c在Y方向上具有长度方向，在X方向上平行地配置。在沟槽5a的侧壁设置有栅极绝缘膜6a。在沟槽5b及沟槽5c的侧壁设置有哑栅极绝缘膜6b。在沟槽5a的栅极绝缘膜6a的内侧设置有导电性的栅极电极7，在沟槽5b及沟槽5c的哑栅极绝缘膜6b的内侧设置有导电性的哑栅极电极14。栅极电极7及哑栅极电极14在Y方向上具有长度方向。
在绝缘栅型双极晶体管区域1，在相邻的沟槽5a和沟槽5a之间的表层及相邻的沟槽5a和沟槽5c之间的表层，配置有施主杂质浓度比半导体基板的杂质浓度高的n型的发射极层8和p型的基极层9。发射极层8及基极层9在Y方向上具有宽度方向。另外，发射极层8及基极层9在Y方向上重复配置。在绝缘栅型双极晶体管区域1，栅极电极7的长度方向和重复配置发射极层8及基极层9的方向均为Y方向且为相同方向。这样会使电气特性稳定。其原因在于，例如即使在以栅极电极7向X方向及Y方向中的任意方向偏移的状态进行了制造的情况下，对俯视观察时的发射极层8及基极层9的面积比率的影响也小。但是，栅极电极7的长度方向和重复配置发射极层8及基极层9的方向不一定必须设为相同方向，例如，也可以是栅极电极7的长度方向为Y方向，重复配置发射极层8及基极层9的方向为X方向。
在二极管区域2，在相邻的沟槽5b和沟槽5b之间的表层及相邻的沟槽5b和沟槽5c之间的表层配置有n型的载流子注入抑制层10和p型的阳极层11。载流子注入抑制层10及阳极层11在Y方向上具有宽度方向。另外，载流子注入抑制层10及阳极层11在Y方向上重复配置。
在俯视观察时，Y方向上的载流子注入抑制层10的宽度W1比Y方向上的发射极层8的宽度W2窄。另外，优选根据绝缘栅型双极晶体管区域1的面积和二极管区域2的面积的比率而变更载流子注入抑制层10的宽度W1。具体而言，优选载流子注入抑制层10的宽度W1小于或等于将发射极层8的宽度w2乘以全部二极管区域2的面积之和后除以全部绝缘栅型双极晶体管区域1的面积之和所得到的宽度。例如，在发射极层8的宽度w2为1μm，全部绝缘栅型双极晶体管区域1的面积之和为1cm2，全部二极管区域2的面积之和为0.5cm2的情况下，优选载流子注入抑制层10的宽度W1小于或等于0.5μm。另外，优选将载流子注入抑制层10的宽度W1设为大于或等于0.2μm。通过设为大于或等于0.2μm，从而对由制造波动造成的影响进行抑制。
在俯视观察时，阳极层11和载流子注入抑制层10的1个重复配置周期的宽度P1比基极层9和发射极层8的1个重复配置周期的宽度P2窄。
如图3(a)所示，绝缘栅型双极晶体管区域1设置于具有施主杂质浓度低的n型的漂移层12的半导体基板。半导体基板在Z方向正侧具有第1主面S1，与第1主面S1相比在Z方向负侧具有第2主面S2。半导体基板例如由以硅为材料的基板构成。在半导体基板的第1主面S1侧设置有基极层9。在基极层9的表层选择性地设置有发射极层8。发射极层8为作为施主杂质具有例如砷、磷等的半导体层，施主杂质浓度为1.0E+17/cm3～1.0E+20/cm3。基极层9为作为受主杂质具有例如硼、铝等的半导体层，受主杂质浓度为1.0E+15/cm3～1.0E+18/cm3。
在发射极层8及基极层9的Z方向正侧设置有第1电极18。第1电极18例如由铝或铝合金构成，与发射极层8及基极层9电连接。铝及铝合金是与p型的半导体层的接触电阻低，与n型半导体装置的接触电阻高的金属。因此，在通过铝或铝合金构成第1电极18的情况下，也可以不将第1电极18直接与n型的发射极层8连接，而是使与n型半导体层的接触电阻低的钛与发射极层8接触而经由钛将发射极层8和第1电极18电连接。
在半导体基板的第2主面S2侧设置有受主杂质浓度比基极层9的杂质浓度高的p型的集电极层13。集电极层13为作为受主杂质具有例如硼、铝的半导体层，受主杂质浓度为1.0E+16/cm3～1.0E+20/cm3。在集电极层13的Z方向负侧设置第2电极19，集电极层13和第2电极19被电连接。
如图3(b)所示，二极管区域2设置于具有漂移层12的半导体基板。在半导体基板的第1主面S1侧设置有阳极层11。在阳极层11的表层选择性地设置有载流子注入抑制层10。载流子注入抑制层10为作为施主杂质具有例如砷、磷等的半导体层，施主杂质浓度为1.0E+17/cm3～1.0E+20/cm3。阳极层11为作为受主杂质具有例如硼、铝的半导体层，受主杂质浓度为1.0E+15/cm3～1.0E+18/cm3。
在载流子注入抑制层10及阳极层11的Z方向正侧设置有第1电极18。第1电极18与载流子注入抑制层10及阳极层11电连接。在通过铝或铝合金构成第1电极18的情况下，也可以不将第1电极18直接与n型的载流子注入抑制层10连接，而是使钛或钛合金与载流子注入抑制层10接触而经由钛或钛合金将载流子注入抑制层10和第1电极18电连接。在铝或铝合金与p型的半导体层接合的情况下，接合面的接触电阻低，但在与n型的半导体层接合的情况下，接合面的接触电阻高。n型半导体层经由钛或钛合金而与由铝或铝合金构成的电极电连接，从而降低接触电阻。
在半导体基板的第2主面S2侧设置有施主杂质浓度比漂移层12的杂质浓度高的n型的阴极层15。阴极层15为作为施主杂质具有例如砷、磷等的半导体层，施主杂质浓度为1.0E+16/cm3～1.0E+20/cm3。在阴极层15的Z方向负侧设置有第2电极19。第2电极19电连接于阴极层15。
也可以将载流子注入抑制层10和发射极层8设为具有相同施主杂质的半导体层。相同地，也可以将阳极层11和基极层9设为具有相同受主杂质的半导体层。
如图4所示，绝缘栅型双极晶体管区域1及二极管区域2设置于共通的半导体基板。漂移层12是横跨绝缘栅型双极晶体管区域1和二极管区域2这两者而设置的。漂移层12为作为施主杂质具有例如砷、磷等的半导体层，施主杂质浓度为1.0E+12/cm3～1.0E+16/cm3。
在绝缘栅型双极晶体管区域1的第1主面S1侧设置有沟槽5a。沟槽5a设置为将发射极层8及基极层9贯穿而到达漂移层12。栅极电极7隔着栅极绝缘膜6a而面向发射极层8、基极层9及漂移层12。在栅极电极7的Z方向正侧设置有层间绝缘膜17。栅极电极7通过层间绝缘膜17与第1电极18电绝缘。栅极电极7电连接于栅极信号接收区域3，经由栅极信号接收区域3对电信号进行接收，以通过电信号使得电压升降的方式受到控制。绝缘栅型双极晶体管区域1根据栅极电极7的电压的升降对通电状态和非通电状态进行切换。就栅极电极7和栅极信号接收区域3的电气连接而言，在其它剖面中，例如在第1主面S1设置铝等的配线(未图示)而进行连接。
在二极管区域2的第1主面S1侧设置有沟槽5b。沟槽5b设置为将载流子注入抑制层10及阳极层11贯穿而到达漂移层12。哑栅极电极14隔着哑栅极绝缘膜6b而面向载流子注入抑制层10、阳极层11及漂移层12。在哑栅极电极14的Z方向正侧设置有第1电极18。哑栅极电极14和第1电极18被电连接。哑栅极电极14与栅极电极7不同，电压不根据栅极信号接收区域3而升降。
在绝缘栅型双极晶体管区域1和二极管区域2的边界的第1主面S1侧设置有沟槽5c。沟槽5c设置为将发射极层8、阳极层11及基极层9贯穿而到达漂移层12。沟槽5c的哑栅极电极14与二极管区域2的沟槽5b相同地，隔着哑栅极绝缘膜6b而面向发射极层8、基极层9及漂移层12。在哑栅极电极14的Z方向正侧设置第1电极18，哑栅极电极14和第1电极18被电连接。
接下来，对实施方式1涉及的半导体装置的制造方法进行说明。图5是实施方式1涉及的半导体装置的制造流程图。按照制造流程图的顺序对制造方法进行说明。在之后的制造方法的说明中记载了有源区域的制造方法，省略了以任意构造形成的末端区域4及栅极信号接收区域3等的制造方法。
如图5所示，实施方式1涉及的半导体装置经过如下工序进行制造，即，第1主面侧半导体层形成工序(S100)、栅极电极形成工序(S200)、第1电极形成工序(S300)、第2主面侧半导体层形成工序(S400)和第2电极形成工序(S500)。第1主面侧半导体层形成工序(S100)分为半导体基板准备工序、第1主面侧p型半导体层形成工序、第1主面侧n型半导体层形成工序。栅极电极形成工序(S200)分为沟槽形成工序、栅极电极沉积工序、层间绝缘膜沉积工序。第2主面侧半导体层形成工序(S400)分为第2主面侧p型半导体层形成工序及第2主面侧n型半导体层形成工序。
图6至图9是表示实施方式1涉及的半导体装置的制造过程的图。使用图6至图9对实施方式1涉及的半导体装置的制造方法进行说明。图6是表示第1主面侧半导体层形成工序的制造过程的图。
图6(a)是表示完成了半导体基板准备工序后的状态的图。半导体基板准备工序是准备施主杂质浓度低的n型的半导体基板的工序。由于漂移层12的施主杂质浓度成为半导体基板的施主杂质浓度其本身，因此与漂移层12的施主杂质浓度相匹配地准备半导体基板。在完成了半导体基板准备工序的时刻，绝缘栅型双极晶体管区域1和二极管区域2仅具有漂移层12。
图6(b)是表示第1主面侧p型半导体层形成工序的制造过程的图。第1主面侧p型半导体层形成工序是形成基极层9及阳极层11的工序。基极层9是通过从第1主面S1侧将受主杂质A1注入至绝缘栅型双极晶体管区域1而形成的。阳极层11是通过从第1主面S1侧将受主杂质A2注入至二极管区域2而形成的。作为受主杂质A1及受主杂质A2，例如使用硼、铝。能够将受主杂质A1和受主杂质A2设为相同的杂质，在将受主杂质A1和受主杂质A2设为相同的杂质的情况下，在注入时不需要杂质的切换。
在将受主杂质A1和受主杂质A2设为相同的杂质，而且将受主杂质A1和受主杂质A2设为相同注入量的情况下，能够同时注入受主杂质A1和受主杂质A2。注入的受主杂质A1及受主杂质A2通过加热而扩散，形成基极层9及阳极层11。也可以同时进行受主杂质A1及受主杂质A2的加热。
图6(c)是表示第1主面侧n型半导体层形成工序的中途过程的图。第1主面侧n型半导体层形成工序是形成发射极层8及载流子注入抑制层10的工序。发射极层8是通过从第1主面S1侧将施主杂质D1注入至绝缘栅型双极晶体管区域1而形成的。载流子注入抑制层10是通过从第1主面S1侧将施主杂质D2注入至二极管区域2而形成的。作为施主杂质D1及施主杂质D2，使用砷、磷等。能够将施主杂质D1和施主杂质D2设为相同的杂质，在将施主杂质D1和施主杂质D2设为相同的杂质的情况下，在杂质注入时不需要杂质的切换。在将施主杂质D1和施主杂质D2设为相同的杂质，而且将施主杂质D1和施主杂质D2设为相同注入量的情况下，能够同时注入施主杂质D1和施主杂质D2。注入的施主杂质D1及施主杂质D2通过加热而扩散，形成发射极层8及载流子注入抑制层10。也可以同时进行施主杂质D1及施主杂质D2的加热。
发射极层8是通过将施主杂质D1选择性地注入至基极层9的表层而形成的，载流子注入抑制层10是通过将施主杂质D2选择性地注入至阳极层11的表层而形成的。为了选择性地形成发射极层8及载流子注入抑制层10，只要使用第1主面侧施主注入用掩模(未图示)而选择性地进行施主杂质D1及施主杂质D2的各注入即可。第1主面侧施主注入用掩模例如是将抗蚀剂涂敷于第1主面S1之上而形成的防止施主杂质的透过的抗蚀剂掩模。第1主面侧施主注入用掩模设置于不注入施主杂质D1及施主杂质D2的位置，在注入了施主杂质后将第1主面侧施主注入用掩模除去。在同时进行施主杂质D1及施主杂质D2的注入的情况下，第1主面侧施主注入用掩模只要设置于在一次形成中不注入施主杂质D1及施主杂质D2的位置即可，在分别进行施主杂质D1及施主杂质D2的注入的情况下，在施主杂质D1注入时和施主杂质D2注入时只要分开形成第1主面侧施主注入用掩模即可。
图7是表示栅极电极形成工序的制造过程的图。
图7(a)是表示沟槽形成工序的制造过程的图。沟槽形成工序是通过将第1主面S1侧的半导体基板蚀刻至将基极层9及阳极层11贯穿的深度为止而形成沟槽5a、5b、5c的工序。在不形成沟槽5a、5b、5c的位置，在蚀刻前预先形成沟槽用掩模M1。沟槽用掩模M1例如是由在第1主面S1之上通过加热形成的氧化膜构成的掩模，在形成了沟槽后被除去。
图7(b)是表示栅极电极沉积工序的制造过程的图。栅极电极沉积工序是将栅极电极7沉积于沟槽5a、将哑栅极电极14沉积于沟槽5b及沟槽5c的工序。首先，通过加热而在包含沟槽5a、5b、5c的侧壁的半导体基板表面形成氧化膜。在形成了氧化膜后从第1主面S1侧沉积栅极电极7及哑栅极电极14。栅极电极7及哑栅极电极14是沉积相同的导电材料而构成的。栅极电极7及哑栅极电极14例如是沉积多晶硅而构成的。在第1主面S1之上的整个面沉积了多晶硅后，通过蚀刻将不需要的多晶硅除去。残留在沟槽5a内部的多晶硅成为栅极电极7，残留在沟槽5b及沟槽5c内部的多晶硅成为哑栅极电极14。另外，除去不需要的氧化膜，残留在沟槽5a内部的氧化膜成为栅极绝缘膜6a，残留在沟槽5b及沟槽5c内部的氧化膜成为哑栅极绝缘膜6b。
图7(c)是表示完成了层间绝缘膜沉积工序后的状态的图。层间绝缘膜形成工序是在栅极电极7之上形成绝缘物即层间绝缘膜17的工序。层间绝缘膜17例如是通过CVD(Chemical Vapor Deposition)法形成的氧化膜。例如通过蚀刻将在栅极电极7之外的第1主面S1之上形成的氧化膜除去。
图8是表示完成了第1电极形成工序后的状态的图。第1电极形成工序是形成第1电极18的工序。第1电极18例如是通过从第1主面S1侧溅射金属而形成的。金属例如使用铝。通过溅射形成将层间绝缘膜17及第1主面S1覆盖的第1电极18。
图9是表示第2主面侧半导体层形成工序的制造过程的图。
图9(a)是表示第2主面侧p型半导体层形成工序的制造过程的图。第2主面侧p型半导体层形成工序是形成集电极层13的工序。集电极层13是通过从第2主面S2侧注入受主杂质A3而形成的。作为受主杂质A3，例如使用硼、铝等。能够将集电极层13的受主杂质A3设为与基极层9的受主杂质A2及阳极层11的受主杂质A2中的任意一者或两者相同，在使受主杂质相同的情况下，能够减少杂质的切换作业。可以在不注入受主杂质A3的二极管区域2的第2主面S2之上使用第2主面侧受主注入用掩模M2。第2主面侧受主注入用掩模M2例如是通过将抗蚀剂涂敷于第2主面S2之上而形成的，在注入了受主杂质A3后被除去。注入的受主杂质A3通过加热而扩散，形成集电极层13。
图9(b)是表示第2主面侧n型半导体层形成工序的制造过程的图。第2主面侧n型半导体层形成工序是形成阴极层15的工序。阴极层15是通过从第2主面S2侧注入施主杂质D3而形成的。作为施主杂质D3，例如使用砷、磷。能够将阴极层15的施主杂质D3设为与发射极层8的施主杂质D1及载流子注入抑制层10的施主杂质D2中的任意一者或两者相同，在使施主杂质相同的情况下，能够减少杂质的切换作业。可以在不注入施主杂质D3的绝缘栅型双极晶体管区域1的第2主面S2之上使用第2主面侧施主注入用掩模M3。第2主面侧受主注入用掩模例如是通过将抗蚀剂涂敷于第2主面S2之上而形成的，在注入了施主杂质D3后被除去。注入的施主杂质D3通过加热而扩散，形成阴极层15。
第2电极形成工序(未图示)是形成第2电极19的工序。第2电极19例如是通过从第2主面S2侧溅射金属而形成的。金属例如使用铝。通过溅射形成将第2主面S2覆盖的第2电极19。经过以上工序，得到图1所示的半导体装置100。
对实施方式1涉及的半导体装置的二极管动作进行说明。图10是示意性地表示实施方式1涉及的半导体装置的二极管动作时的空穴的动作的图。图10是示意性地表示图1中的E-E线处的剖视图中的二极管动作时的空穴的动作的图。在二极管动作时，与第2电极19相比将正的电压施加于第1电极18。通过在第1电极18施加正的电压，从而空穴h从阳极层11及基极层9注入至漂移层12，注入的空穴h向阴极层15移动。通过来自绝缘栅型双极晶体管区域1的空穴h的流入，与远离绝缘栅型双极晶体管区域1的二极管区域2相比，与绝缘栅型双极晶体管区域1的边界附近的二极管区域2呈空穴h的浓度高的状态。在二极管动作时，在从第1电极18向第2电极19的方向流动续流电流。
对实施方式1涉及的半导体装置的恢复动作进行说明。图11是示意性地表示实施方式1涉及的半导体装置的恢复动作时的空穴的动作的图。图11是示意性地表示图2中的E-E线处的剖视图中的恢复动作时的空穴的动作的图。在恢复动作时，与第2电极19相比将负的电压施加于第1电极18。通过在第1电极18施加负的电压，从而在二极管动作时原本向阴极层15移动的空穴h将移动方向改变为向阳极层11的方向而进行移动。在恢复动作时，空穴h经由阳极层及第1电极18流出至半导体装置外部。与远离绝缘栅型双极晶体管区域1的二极管区域2的阳极层11相比，更多的空穴h从二极管动作时空穴h的浓度高的与绝缘栅型双极晶体管区域1的边界附近的二极管区域2的阳极层11通过。另外，绝缘栅型双极晶体管区域1和二极管区域2的边界附近的空穴h的一部分经由基极层9及第1电极18流出至半导体装置外部。在恢复动作时，在从第2电极19向第1电极18的方向流动恢复电流。
图12是示意性地表示实施方式1涉及的半导体装置的恢复动作时的电流波形的图。图12所记载的横轴示出经过的时间，纵轴示出流动的电流。在图12中，以0(零)为基准在箭头方向(正侧)示出续流电流，示出越向正侧则流动越大的续流电流。以0(零)为基准在与箭头相反侧的方向(负侧)示出恢复电流，示出越向负侧则流动越大的恢复电流。
在图12中，时间t0是通过二极管动作而流动续流电流的时间。时间t0为成为图12的横轴的基准的时间。时间t1是续流电流开始减少的时间。时间t2表示续流电流减少为0(零)的时间，表示恢复电流开始流动的时间。时间t3表示恢复电流成为最大的时间，时间t4表示恢复电流减少途中的时间，时间t5表示恢复电流停止流动的时间。从时间t0至时间t2为止的期间是进行二极管动作的期间，从时间t2至时间t5为止的期间是进行恢复动作的期间。
从时间t1至时间t3为止的期间中的每单位时间的电流的变化是由与半导体装置连接的电路决定的。在时间t2处，在续流电流减少为0(零)后，流动恢复电流。其原因在于，在续流电流减少为0(零)后在半导体装置的内部也残留有空穴。空穴通过恢复电流而流出至半导体装置的外部。在时间t5处，如果积蓄于半导体装置内部的空穴完全消失，则恢复电流停止流动。
在恢复动作期间，如图11所示，半导体基板内部的空穴h在朝向第1电极18的方向上移动。如果空穴h移动，则阳极层11和漂移层12的界面附近的空穴h的浓度逐渐降低。
如果阳极层11和漂移层12的界面附近的空穴h的浓度降低，则阳极层11和漂移层12的界面附近被耗尽化。图12所示的时间t3是图11所示的阳极层11和漂移层12的界面附近被耗尽化的时间。
图13是示意性地表示实施方式1涉及的半导体装置的抑制空穴注入的概念的图。图13是示意性地表示图2所记载的C-C线处的剖面中的二极管动作时的抑制空穴注入的概念的图。
如图13所示，实施方式1涉及的半导体装置在二极管动作时从p型的阳极层11向漂移层12注入空穴h。另一方面，没有从n型的载流子注入抑制层10向漂移层12注入空穴h。因此，通过设置载流子注入抑制层10，从而与没有设置载流子注入抑制层10的情况相比，能够对二极管动作时的空穴h的注入进行抑制。通过对空穴h的注入进行抑制，从而二极管动作时的漂移层12和阳极层11的界面附近的空穴的浓度降低。
二极管动作时的漂移层12和阳极层11的界面附近的空穴浓度越低，则漂移层12和阳极层11的界面附近能够越快耗尽化。即，通过设置载流子注入抑制层10，从而能够将恢复电流成为最大的时间提前。从图12所示的时间t1至时间t3为止的期间中的每单位时间的电流的变化是由与半导体装置连接的电路决定的。因此，实施方式1涉及的半导体装置能够缩短从时间t1至时间t3为止的期间，因此能够对恢复电流的最大值进行抑制。因此，通过在阳极层11的表层选择性地设置载流子注入抑制层10，从而能够抑制恢复电流而使恢复动作时的破坏耐量提高。
但是，作为设置载流子注入抑制层10的情况下的担心，举出由恢复动作时的载流子注入抑制层10和阳极层11之间的闩锁造成的破坏。图14是示意性地表示实施方式1涉及的半导体装置的恢复动作时的闩锁的概念的图。图14是示意性地表示图2所记载的C-C线处的剖面中的恢复动作时的闩锁的概念的图。
如图14所示，在恢复动作时，空穴h经由阳极层11流出至半导体装置的外部。但是，存在于载流子注入抑制层10正下方的空穴h不能够经过载流子注入抑制层10而流出至半导体装置的外部。因此，存在于载流子注入抑制层10正下方的空穴h在恢复动作时通过载流子注入抑制层10和阳极层11的界面后，经由阳极层11流出至半导体装置的外部。
在载流子注入抑制层10和阳极层11的界面存在电阻R1。电阻R1是由载流子注入抑制层10正下方的阳极层11的浓度和载流子注入抑制层10的宽度确定的电阻。空穴h在经过电阻R1时根据欧姆定律而引起压降。压降与电阻R1的大小和流过电阻R1的空穴h的密度的每一者成比例地变大。在压降大于载流子注入抑制层10和阳极层11之间的内建电势的情况下，在p型的阳极层11和n型的载流子注入抑制层10之间的pn结部产生闩锁，电流持续流动而导致破坏。通常，由于pn结部的内建电势大致为0.7V，因此需要设为小于0.7V的压降。
空穴h一边被向第1电极18侧吸引、一边进行移动。因此，空穴h在通过载流子注入抑制层10和阳极层11的界面时，在沿载流子注入抑制层10的宽度方向移动经过载流子注入抑制层10的正下方后流出至半导体装置的外部。为了对恢复动作时的闩锁进行抑制，使载流子注入抑制层10的宽度方向上的宽度变窄是有效的。
在绝缘栅型双极晶体管区域处也可能产生闩锁。图15是示意性地表示实施方式1涉及的半导体装置的绝缘栅型双极晶体管区域处的闩锁的概念的图。图15是示意性地表示图2所记载的B－B线处的剖面中的绝缘栅型双极晶体管区域处的闩锁的概念的图。
在绝缘栅型双极晶体管区域处，在输入了将绝缘栅型双极晶体管区域切换为非通电状态的电信号后，可能产生闩锁。如图15所示，在基极层9和发射极层8的接合部处可能产生闩锁。在输入了切换为非通电状态的电信号后的绝缘栅型双极晶体管区域处，空穴h经由基极层9流出至半导体装置的外部。但是，存在于发射极层8正下方的空穴h不能够经过发射极层8而流出至半导体装置的外部。因此，存在于发射极层8正下方的空穴h向发射极层8的宽度方向侧移动经过发射极层8和基极层9的界面后，经由基极层9流出至半导体装置的外部。
在绝缘栅型双极晶体管区域处，由于发射极层8和基极层9的界面的电阻R2，在空穴h经过时产生压降而可能产生闩锁。
这里，就实施方式1涉及的半导体装置而言，全部绝缘栅型双极晶体管区域的面积之和比全部二极管区域的面积之和大。因此，在输入了将绝缘栅型双极晶体管区域切换为非通电状态的电信号后，与经过基极层9和发射极层8的接合部的空穴的密度相比，在二极管区域的恢复动作时经过阳极层11和载流子注入抑制层10的接合部的空穴的密度高。
就实施方式1涉及的半导体装置而言，如图2所示，Y方向上的载流子注入抑制层10的宽度W1比发射极层8的宽度w2窄，载流子注入抑制层10的宽度W1小于或等于发射极层8的宽度w2乘以全部二极管区域2的面积之和后除以全部绝缘栅型双极晶体管区域1的面积之和而得到的宽度。通过将载流子注入抑制层10的宽度W1设为这样的宽度，从而能够使在载流子注入抑制层10和阳极层11的界面产生的压降小于或等于在发射极层8和基极层9的界面产生的压降，能够使载流子注入抑制层10和阳极层11之间的接合部处的闩锁的耐量比发射极层8和基极层9之间的接合部处的闩锁的耐量高。
就实施方式1涉及的半导体装置而言，即使在二极管区域2形成载流子注入抑制层10，闩锁耐量也由绝缘栅型双极晶体管区域1的闩锁耐量决定，因此能够抑制由于二极管区域2的载流子注入抑制层10使闩锁耐量降低。
此外，如图2所示，就实施方式1涉及的半导体装置而言，阳极层11和载流子注入抑制层10的1个重复配置周期的宽度P1比基极层9和发射极层8的1个重复配置周期的宽度P2窄。这样，能够更多地配置不产生闩锁的窄宽度的载流子注入抑制层10。配置更多的载流子注入抑制层10这一作法能够对恢复电流进行抑制，因此能够提高恢复动作时的破坏耐量。
由此，就实施方式1涉及的半导体装置而言，通过设置载流子注入抑制层10，从而通过抑制空穴的注入而对恢复电流进行抑制，而且通过使俯视观察时的载流子注入抑制层10的宽度W1比发射极层8的宽度w2窄，从而能够防止由恢复动作时的闩锁导致的破坏。由此，能够提供使恢复动作时的破坏耐量提高的半导体装置。
<实施方式2>
使用图16及图17对实施方式2涉及的半导体装置的结构进行说明。图16是表示实施方式2涉及的半导体装置的俯视图。图17是表示实施方式2涉及的半导体装置的俯视图。图17是将图16所记载的F部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图17中省略了在半导体基板的第1主面的上侧设置的电极等的记载。在图16及图17中为了便于说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式2中，对与在实施方式1中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图16所示，就实施方式2涉及的半导体装置200而言，绝缘栅型双极晶体管区域1和二极管区域20在半导体装置200的X方向上重复设置。
图2所示的实施方式1涉及的半导体装置构成为，重复配置阳极层11和载流子注入抑制层10的方向成为与重复配置基极层9和发射极层8的方向相同的方向，与此相对，图17所示的实施方式2涉及的半导体装置为如下结构，即，就重复配置阳极层22和载流子注入抑制层21的方向而言，在与重复配置基极层9和发射极层8的方向交叉的方向进行重复配置。
如图17所示，在二极管区域20，在相邻的沟槽5b和沟槽5b之间的表层及相邻的沟槽5b和沟槽5c之间的表层重复配置有n型的载流子注入抑制层21和p型的阳极层22。载流子注入抑制层21及阳极层22在X方向上具有宽度方向。另外，载流子注入抑制层21及阳极层22在X方向上重复配置。
但是，载流子注入抑制层21的配置并不限于此。例如，载流子注入抑制层21只要在宽度方向所在的X方向上与阳极层22重复配置即可，也可以以在X方向上阳极层22与载流子注入抑制层21的两侧相邻的方式配置载流子注入抑制层21。另外，也可以在相邻的沟槽5b和沟槽5b之间或相邻的沟槽5b和沟槽5c之间配置多个载流子注入抑制层21。
在俯视观察时，X方向上的载流子注入抑制层21的宽度W3比Y方向上的发射极层8的宽度W2窄。如图17所示，在X方向上载流子注入抑制层21与沟槽5b或沟槽5c相邻的情况下，能够容易地使X方向上的载流子注入抑制层21的宽度w3比Y方向上的发射极层8的宽度w2窄。即，当栅极电极7在Y方向上具有长度方向的情况下，当载流子注入抑制层21在X方向上具有宽度方向，而且载流子注入抑制层21隔着哑栅极绝缘膜6b面向哑栅极电极14的情况下，容易将载流子注入抑制层21的宽度方向上的宽度设得窄。
就实施方式2涉及的半导体装置而言，通过设置载流子注入抑制层21，从而能够对二极管动作时的空穴的注入进行抑制，能够对恢复电流进行抑制。另外，如图17所示，通过使在俯视观察时载流子注入抑制层21的宽度方向即X方向上的宽度w3比发射极层8的宽度方向即Y方向上的宽度w2窄，从而能够防止由恢复动作时的闩锁导致的破坏。由此，能够提供使恢复动作时的破坏耐量提高的半导体装置。
<实施方式3>
使用图18及图19对实施方式3涉及的半导体装置的结构进行说明。图18是表示实施方式3涉及的半导体装置的俯视图。图19是表示实施方式3涉及的半导体装置的俯视图。图19是将图18所记载的G部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图19中省略了在半导体基板的第1主面之上设置的电极等的记载。在图18及图19中为了便于说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式3中，对与在实施方式1及实施方式2中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图18所示，就实施方式3涉及的半导体装置300而言，绝缘栅型双极晶体管区域1和二极管区域30在半导体装置300的X方向上重复设置。
如图19所示，实施方式3的半导体装置为如下结构，即，重复配置阳极层32和载流子注入抑制层31的方向相对于重复配置基极层9和发射极层8的方向为相同的方向及交叉的方向这两者。
如图19所示，在二极管区域30，在相邻的沟槽5b和沟槽5b之间的表层及相邻的沟槽5b和沟槽5c之间的表层配置有杂质浓度比半导体基板的杂质浓度高的n型的载流子注入抑制层31和p型的阳极层32。在俯视观察时载流子注入抑制层31配置为被阳极层32包围，载流子注入抑制层31设置于夹着沟槽5c而与基极层9相对的位置。
载流子注入抑制层31在X方向上具有宽度方向。X方向上的载流子注入抑制层31的宽度W4比Y方向上的发射极层8的宽度W2窄。
就实施方式3涉及的半导体装置而言，在二极管动作时空穴从基极层9流入至二极管区域30。就从绝缘栅极双极晶体管区域1流入至二极管区域30的空穴而言，夹着沟槽5c而与基极层9相对的位置最多。就实施方式3涉及的半导体装置而言，通过将载流子注入抑制层31设置于夹着沟槽5c而与基极层9相对的位置，从而能够对来自从绝缘栅极双极晶体管区域1流入的空穴多的位置的二极管区域30的空穴的注入进行抑制。这样，能够对空穴从绝缘栅极双极晶体管区域1流入的位置的空穴浓度进行抑制，能够对恢复电流进行抑制。
就实施方式3涉及的半导体装置而言，通过设置载流子注入抑制层31，从而能够对二极管动作时的空穴的注入进行抑制，能够对恢复电流进行抑制。另外，如图19所示，通过使在俯视观察时载流子注入抑制层31的宽度方向即X方向上的宽度W4比发射极层8的宽度方向即Y方向上的宽度w2窄，从而能够防止由恢复动作时的闩锁导致的破坏。由此，能够提供使恢复动作时的破坏耐量提高的半导体装置。
在实施方式1至3中示出基极层为单层的构造，但并不限于此，基极层也可以是由相同导电型构成的2层构造。例如，在基极层和第1电极的接触部的接触电阻大的情况下，通过设为如下2层构造，即，在基极层的第1主面侧具有杂质浓度高的高浓度基极层，与高浓度基极层相比在第2主面侧具有杂质浓度比高浓度基极层低的低浓度基极层，由此能够降低基极层和第1电极的接触部的接触电阻。同样地，在阳极层和第1电极的接触部的接触电阻大的情况下，通过设为如下2层构造，即，在阳极层的第1主面侧设置杂质浓度高的高浓度阳极层，在阳极层的第2主面侧具有杂质浓度比高浓度阳极层低的低浓度阳极层，由此能够降低阳极层和第1电极的接触部的接触电阻。
在实施方式1至3中示出了载流子注入抑制层均一地设置于二极管区域的构造，但载流子注入抑制层并非必须均一地设置于二极管区域，例如，也可以在俯视观察时仅配置于与绝缘栅型双极晶体管区域相邻的位置的二极管区域。
对本发明的多个实施方式进行了说明，但这些实施方式仅是作为例子而揭示的，并非意在对发明的范围进行限定。在没有脱离发明的要点的范围内能够进行各种省略、替换、变更。另外，各实施方式能够进行组合。
标号的说明
1 绝缘栅型双极晶体管区域
2 二极管区域
6a 栅极绝缘膜
7 栅极电极
8 发射极层
9 基极层
10 载流子注入抑制层
11 阳极层
12 漂移层
13 集电极层
15 阴极层
20 二极管区域
21 载流子注入抑制层
22 阳极层
30 二极管区域
31 载流子注入抑制层
32 阳极层
S1 第1主面
S2 第2主面
W1 载流子注入抑制层的宽度
W2 发射极层的宽度
W3 载流子注入抑制层的宽度
W4 载流子注入抑制层的宽度
P1 阳极层和载流子注入抑制层的1个重复配置周期的宽度
P2 基极层和发射极层的1个重复配置周期的宽度

Claims (11)

1.一种半导体装置，其在第1主面和与所述第1主面相对的第2主面之间具有第1导电型的漂移层的半导体基板相邻地设置有绝缘栅型双极晶体管区域和二极管区域，
在该半导体装置中，
所述绝缘栅型双极晶体管区域具有：
第2导电型的基极层，其设置于所述半导体基板的所述第1主面侧的表层；
第1导电型的发射极层，其选择性地设置于所述基极层的所述第1主面侧的表层，在俯视观察时在第1方向上具有宽度方向；
栅极电极，其设置于所述半导体基板的所述第1主面侧，隔着栅极绝缘膜而面向所述发射极层、所述基极层及所述漂移层；以及
第2导电型的集电极层，其设置于所述半导体基板的所述第2主面侧的表层，
所述二极管区域具有：
第2导电型的阳极层，其设置于所述半导体基板的所述第1主面侧的表层；
第1导电型的载流子注入抑制层，其选择性地设置于所述阳极层的所述第1主面侧的表层，在俯视观察时在第2方向上具有宽度方向；以及
第1导电型的阴极层，其设置于所述半导体基板的所述第2主面侧的表层，
在俯视观察时，所述第2方向上的所述载流子注入抑制层的宽度比所述第1方向上的所述发射极层的宽度窄。
2.根据权利要求1所述的半导体装置，其中，
所述栅极电极在所述第1方向上具有长度方向，
所述第2方向为与所述第1方向相同的方向。
3.根据权利要求1所述的半导体装置，其中，
所述栅极电极在所述第1方向上具有长度方向，
所述第2方向为与所述第1方向正交的方向。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
在俯视观察时，所述基极层和所述发射极层在所述第1方向上重复配置，所述阳极层和所述载流子注入抑制层在所述第2方向上重复配置，
所述阳极层和所述载流子注入抑制层的1个重复配置周期的宽度比所述基极层和所述发射极层的1个重复配置周期的宽度窄。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
所述绝缘栅型双极晶体管区域或所述二极管区域中的任意一者或两者被设置大于或等于两个，
在俯视观察时，一个或多个所述绝缘栅型双极晶体管区域的面积之和比一个或多个所述二极管区域的面积之和大。
6.根据权利要求5所述的半导体装置，其中，
所述绝缘栅型双极晶体管区域的数量比所述二极管区域的数量多。
7.根据权利要求1至6中任一项所述的半导体装置，其中，
所述绝缘栅型双极晶体管区域的面积之和大于或等于所述二极管区域的面积之和的1.1倍且小于或等于5倍。
8.根据权利要求1至7中任一项所述的半导体装置，其中，
在俯视观察时，所述第2方向上的所述载流子注入抑制层的宽度小于或等于所述第1方向上的所述发射极层的宽度乘以所述二极管区域的面积之和后除以所述绝缘栅型双极晶体管区域的面积之和所得到的宽度。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
所述基极层具有：
所述第1主面侧的表层的高杂质浓度基极层；以及
低杂质浓度基极层，其与所述高杂质浓度基极层相比设置于所述第2主面侧，杂质浓度比所述高杂质浓度基极层低。
10.根据权利要求1至9中任一项所述的半导体装置，其中，
所述阳极层具有：
所述第1主面侧的表层的高杂质浓度阳极层；以及
低杂质浓度阳极层，其与所述高杂质浓度阳极层相比设置于所述第2主面侧，杂质浓度比所述高杂质浓度阳极层低。
11.根据权利要求1至10中任一项所述的半导体装置，其中，
在所述第1主面之上具有由铝或铝合金构成的电极，所述载流子注入抑制层经由钛或钛合金与所述电极电连接。
CN202110244642.6A 2020-03-11 2021-03-05 半导体装置 Pending CN113394279A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-042072 2020-03-11
JP2020042072A JP7342742B2 (ja) 2020-03-11 2020-03-11 半導体装置

Publications (1)

Publication Number Publication Date
CN113394279A true CN113394279A (zh) 2021-09-14

Family

ID=77457283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110244642.6A Pending CN113394279A (zh) 2020-03-11 2021-03-05 半导体装置

Country Status (4)

Country Link
US (1) US11462615B2 (zh)
JP (1) JP7342742B2 (zh)
CN (1) CN113394279A (zh)
DE (1) DE102021103077A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454119A (zh) * 2023-06-15 2023-07-18 广东巨风半导体有限公司 一种快恢复二极管及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021090688A1 (ja) * 2019-11-06 2021-05-14 株式会社ソシオネクスト 半導体集積回路装置
CN116435354A (zh) * 2023-06-12 2023-07-14 广东巨风半导体有限公司 一种逆导型绝缘栅双极型晶体管、制造方法及器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313139A1 (en) * 2011-06-07 2012-12-13 Renesas Electronics Corporation Igbt and diode
WO2014097454A1 (ja) * 2012-12-20 2014-06-26 トヨタ自動車株式会社 半導体装置
US20140291722A1 (en) * 2013-03-29 2014-10-02 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of fabricating the same
WO2014188569A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 ダイオード内蔵ｉｇｂｔ
CN105531825A (zh) * 2013-12-16 2016-04-27 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2019098122A1 (ja) * 2017-11-16 2019-05-23 株式会社デンソー 半導体装置
JP2019106506A (ja) * 2017-12-14 2019-06-27 富士電機株式会社 半導体装置
US20190326424A1 (en) * 2018-04-24 2019-10-24 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
CN110649090A (zh) * 2018-06-27 2020-01-03 三菱电机株式会社 半导体装置、半导体装置的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP5052091B2 (ja) 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置
JP6319057B2 (ja) * 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
JP6641983B2 (ja) * 2015-01-16 2020-02-05 株式会社デンソー 半導体装置
CN107112358B (zh) * 2015-07-16 2020-10-20 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
WO2021010000A1 (ja) * 2019-07-12 2021-01-21 富士電機株式会社 半導体装置
JP7354897B2 (ja) * 2020-03-26 2023-10-03 三菱電機株式会社 半導体装置
JP7359053B2 (ja) * 2020-03-26 2023-10-11 三菱電機株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313139A1 (en) * 2011-06-07 2012-12-13 Renesas Electronics Corporation Igbt and diode
WO2014097454A1 (ja) * 2012-12-20 2014-06-26 トヨタ自動車株式会社 半導体装置
US20140291722A1 (en) * 2013-03-29 2014-10-02 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of fabricating the same
WO2014188569A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 ダイオード内蔵ｉｇｂｔ
CN105531825A (zh) * 2013-12-16 2016-04-27 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2019098122A1 (ja) * 2017-11-16 2019-05-23 株式会社デンソー 半導体装置
JP2019106506A (ja) * 2017-12-14 2019-06-27 富士電機株式会社 半導体装置
US20190326424A1 (en) * 2018-04-24 2019-10-24 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
CN110649090A (zh) * 2018-06-27 2020-01-03 三菱电机株式会社 半导体装置、半导体装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454119A (zh) * 2023-06-15 2023-07-18 广东巨风半导体有限公司 一种快恢复二极管及其制备方法

Also Published As

Publication number Publication date
US11462615B2 (en) 2022-10-04
JP2021145026A (ja) 2021-09-24
JP7342742B2 (ja) 2023-09-12
DE102021103077A1 (de) 2021-09-16
US20210288145A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
CN106206698B (zh) 反向导通绝缘栅双极性晶体管
EP1065710B1 (en) Semiconductor device having a trench gate and method of manufacturing the same
EP0450082B1 (en) Insulated gate bipolar transistor
CN113394279A (zh) 半导体装置
US7511336B2 (en) Vertical trench transistor
JP2018046187A (ja) 半導体装置
CN108074924A (zh) 半导体装置
KR100304716B1 (ko) 모스컨트롤다이오드및그제조방법
JP2013201360A (ja) 半導体装置
JP2018152426A (ja) 半導体装置
JP2012089824A (ja) 半導体素子およびその製造方法
CN110838522B (zh) 半导体装置
CN113451392A (zh) 半导体装置
JP2003523631A (ja) 半導体装置
CN104253152A (zh) 一种igbt及其制造方法
JP2010040857A (ja) 半導体装置
CN111247639B (zh) 半导体装置
JP7184090B2 (ja) 半導体装置及びその製造方法
CN109564939B (zh) 半导体装置
JP7359053B2 (ja) 半導体装置
CN114388612A (zh) 半导体装置及半导体装置的制造方法
CN111668212A (zh) 半导体装置
KR100266388B1 (ko) 반도체 장치 및 그 제조 방법
CN114566537A (zh) 半导体装置
EP2674980A1 (en) Lateral-type semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination