WO2014183341A1 - 一种非晶金属氧化物薄膜晶体管及其制备方法 - Google Patents

一种非晶金属氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
WO2014183341A1
WO2014183341A1 PCT/CN2013/080984 CN2013080984W WO2014183341A1 WO 2014183341 A1 WO2014183341 A1 WO 2014183341A1 CN 2013080984 W CN2013080984 W CN 2013080984W WO 2014183341 A1 WO2014183341 A1 WO 2014183341A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
film
metal oxide
thin film
film transistor
Prior art date
Application number
PCT/CN2013/080984
Other languages
English (en)
French (fr)
Inventor
徐苗
罗东向
邹建华
陶洪
王磊
彭俊彪
Original Assignee
广州新视界光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 广州新视界光电科技有限公司 filed Critical 广州新视界光电科技有限公司
Publication of WO2014183341A1 publication Critical patent/WO2014183341A1/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种非晶金属氧化物薄膜晶体管及其制造方法。制造方法依次包括:a.在衬底(01)上制备并图形化金属导电层作为栅极(02);b.在金属导电层上沉积第一绝缘薄膜(03)作为栅极绝缘层;c.在栅极绝缘层上沉积非晶金属氧化物薄膜并图形化作为有源层(04);d.在有源层(04)上沉积金属然后图形化作为源、漏电极(05);e.对背沟道进行稳定化处理;f.在源、漏电极(05)上沉积第二绝缘膜作为钝化层(06)。通过背沟道稳定化处理步骤,能够降低源、漏电极刻蚀后在背沟道处的刻蚀残留和损伤,提高薄膜晶体管的稳定性,且工艺简单、成本低廉。

Description

一种非晶金属氧化物薄膜晶体管及其制备方法
技术领域
本发明涉及半导体技术领域, 尤其涉及一种非晶金属氧化物薄膜晶体管及其制备方法。 本申请是以申 请号 201310174836.9、 申请日 2013年 5月 14日的中国专利申请为基础的。
背景技术
近年来, 新型平板显示 (FPD) 产业发展日新月异。 消费者对于大尺寸、 高分辨率平板显示的高需求 量刺激着整个产业不断进行显示技术提升。 而作为 FPD产业核心技术的薄膜晶体管(TFT)背板技术, 也 在经历着深刻的变革。
传统的非晶硅 (α-Si) TFT 因为迁移率较低 (一般小于 0.5 cm2 / (7 · ), 难以实现高分辨率显示, 正面临着被市场淘汰的命运; 低温多晶硅 (LTPS ) TFT 虽然迁移率高 (50~150 c 2 / (7. ), 但是一方 面生产工艺复杂、设备投资昂贵,一方面在大尺寸显示中还存在着均匀性差、 良品率低等问题, 导致 LTPS 在大尺寸 FPD领域的进一步发展举步维艰。 相比之下, 非晶金属氧化物薄膜晶体管 (MOTFT) 不仅具有 较高的迁移率 (在 5~50 cm2/Vs左右), 而且制作工艺简单, 制造成本较低。 因此 MOTFT技术自诞生以来 便备受业界瞩目。
目前 MOTFT主要使用的结构有背沟道刻蚀结构和刻蚀阻挡层结构。 背沟道刻蚀结构是在制作有源层 之后, 在有源层上沉积金属层, 并且图形化作为源、 漏电极。 而刻蚀阻挡层结构是在有源层生成之后, 先 制作一层刻蚀阻挡层, 再在之上沉积金属层并且图形化作为源漏电极。
背沟道刻蚀结构制作工艺较为简单,并且与传统非晶硅制作工艺相同,设备投资和生产成本都较低廉。 该结构被认为是, 薄膜晶体管实现大规模量产和能够广泛使用的必然发展方向。
但是当使用背沟道刻蚀结构时, 要求在非晶金属氧化物薄膜上直接沉积金属薄膜, 并且刻蚀形成源、 漏电极。 由于非晶金属氧化物薄膜极易受到后续工艺影响, 所以使用背沟道刻蚀结构的薄膜晶体管能否具 有良好的电学性能, 是该结构能否实用的关键因素。
目前主要使用的刻蚀源、 漏电极的方法包括: 湿法刻蚀和干法刻蚀。 对于湿法刻蚀方法, 因为非晶金 属氧化物极易受到酸性或碱性化学药液的腐蚀。所以现在还没有能够找到, 能有效刻蚀源、漏电极金属层, 同时又不损伤非晶金属氧化物的刻蚀液。 有报道表明, 将金属氧化物晶化, 能够提高其抵抗刻蚀的能力, 得到稳定的薄膜晶体管。 但是多晶金属氧化物薄膜晶体管制作的工艺温度较高, 器件均匀性可能受到晶界 的影响而劣化。
对于干法刻蚀方法, 通常干法刻蚀金属薄膜需要使用到高能或高腐蚀性的等离子体。 这些等离子体极 易在晶体管背沟道处造成损伤, 可能导致意外掺杂, 使得器件稳定性变差。 所以, 目前使用背沟道刻蚀结 构的 MOTFT实现产品化非常困难。
使用刻蚀阻挡层结构的 MOTFT可以很大程度地避免上述问题, 因此它的稳定性比较好, 目前该结构 薄膜晶体管已商业化。 但是因为其需要增加额外的光刻掩膜版制作刻蚀阻挡层, 导致工艺复杂, 制作成本
[¾。
因此, 针对现有技术不足, 提供一种稳定性好、 制备工艺简单、 成本低廉的薄膜晶体管及其制备方法 以克服现有技术不足甚为必要。 发明内容
本发明的目的之一是提供了一种非晶金属氧化物薄膜晶体管的制备方法, 该制备方法具有制备工艺简 单、 成本低廉且所制备的非晶金属氧化物薄膜晶体管稳定性高的特点。
本发明的上述目的通过如下技术手段实现。
一种非晶金属氧化物薄膜晶体管的制备方法, 依次包括如下步骤:
a.在衬底上制备并图形化金属导电层作为栅极;
b.在所述金属导电层上沉积第一绝缘薄膜作为栅极绝缘层;
c.在所述栅极绝缘层上沉积非晶金属氧化物薄膜并图形化作为有源层;
d.在所述有源层上沉积金属层然后图形化作为源、 漏电极;
e.对背沟道进行稳定化处理;
f.在所述源、 漏电极上沉积第二绝缘薄膜作为钝化层。
上述步骤 e对背沟道进行稳定化处理包括清除背沟道处的刻蚀残留和钝化背沟道处的缺陷态中的至少 一项。
优选的, 上述湿法处理具体是使用 H202溶液或者 KOH溶液或者 NaF溶液, 或者使用以上溶液中任 意两种以上的混合溶液对背沟道进行超声清洗;
所述 H202浓度范围: l wt%~30 wt%, KOH溶液浓度范围: 0.1 wt%~5 wt%, NaF溶液浓度范围: 0.1 wt%~10 wt%。
超声清洗时间设置为 1至 10分钟。
另一优选的,上述步骤 e干法处理具体是采用气体进行等离子体处理,所采用的气体为 C3FS、 Ar、 SF6、 CF4或 CHF3单种气体, 或者为 C3FS、 Ar、 SF6、 CF4、 CHF3中的任意两种以上的混合气体, 或者为 C3FS、 Ar、 SF6、 CF4、 CHF3中的至少一种气体与 02、 N20中的任意一种组成的混合气体。
等离子体处理的时间设置为 10分钟以内。
上述步骤 a中衬底设置为具有缓冲层的玻璃衬底或者具有水氧阻隔层的柔性衬底;
当所述衬底为柔性衬底时, 柔性衬底具体设置为聚萘二甲酸乙二醇酯 (PEN)、 聚对苯二甲酸乙二酯 (PET), 聚酰亚胺 (PI)或者金属箔柔性衬底; 所述步骤 a中在衬底上制备并图形化金属导电层所使用的 金属为铝、 铜、 钼、 钛、 银、 金、 钽、 钨、 铬单质或铝合金;
所述金属导电层为单层铝薄膜、 铜薄膜、 钼薄膜、 钛薄膜、 银薄膜、 金薄膜、 钽薄膜、 钨薄膜、 铬薄 膜或铝合金薄膜; 或者是由以上单层金属薄膜构成的两层以上的薄膜;
所述金属导电层的厚度设置为 100 nm至 2000 nm;
所述金属导电层作为薄膜晶体管栅极。
上述步骤 b中的所述第一绝缘薄膜的厚度为 50 nm至 500 nm;
所述第一绝缘薄膜为氧化硅、 氮化硅、 氧化铝、 五氧化二钽或氧化镱绝缘薄膜的单层薄膜, 或者是由 以上材料的任意组合构成的两层以上的薄膜;
所述步骤 c中的所述有源层厚度为 20 nm至 200 nm;
构成所述有源层的半导体材料是金属氧化物 (Ιη203ΜΜΟ ΖηΟ)ζ, 其中 0≤x≤l, 0<y<l , 0<ζ<1 , 且 x+y+z=l, M为镓、 锡、 硅、 铝、 镁、 钽、 铪、 镱、 镍、 锆或镧系稀土元素中的一种或两种以上的任意组 合.
所述步骤 d中沉积所述金属层所使用的金属为铝、 铜、 钼、 钛单质, 或由以上金属单质作为主体的 合金材料;
所述金属层为单层铝薄膜、 铜薄膜、 钼薄膜、 钛薄膜或由以上金属单质作为主体的合金材料膜, 或 者由以上单层金属薄膜构成的两层以上的薄膜;
所述金属层的厚度为 100 nm~2000 nm。
上述钝化层的厚度为 50 nm~2000 nm;
所述钝化层为氧化硅、 氮化硅、 氧化铝、 氧化镱、 聚酰亚胺、 光刻胶、 苯丙环丁烯或聚甲基丙烯酸甲 酯单层薄膜, 或者是由以上材料的任意组合构成的两层以上的薄膜。
本发明的非晶金属氧化物薄膜晶体管的制备方法, 依次包括如下步骤: a.在衬底上制备并图形化金属 导电层作为栅极; b.在所述金属导电层上沉积第一绝缘薄膜作为栅极绝缘层; c.在所述栅极绝缘层上沉积 非晶金属氧化物薄膜并图形化作为有源层; d.在所述有源层上沉积金属层然后图形化作为源、 漏电极; e. 对背沟道进行稳定化处理; f.在所述源、 漏电极上沉积第二绝缘薄膜作为钝化层。 本发明在背沟道刻蚀型 非晶金属氧化物薄膜晶体管的制备过程中,引入了背沟道稳定化处理步骤,背沟道稳定化处理能够降低源、 漏电极刻蚀后在背沟道处的刻蚀残留和损伤, 故本发明的方法所制备的非晶金属氧化物薄膜晶体管的稳定 性高, 而且本发明的方法工艺简单、 成本低廉。
本发明提供的非晶金属氧化物薄膜晶体管, 采用上述的方法制备而成。 所制备的非晶金属氧化物薄膜 晶体管的稳定性大大提高, 满足了薄膜晶体管产品化的要求, 而且制备工艺简单、 成本低廉。
附图说明
利用附图对本发明作进一步的说明, 但附图中的内容不构成对本发明的任何限制。
图 1是本发明实施例的沉积并图形化金属导电层作为栅极的示意图
图 2是本发明实施例的在金属导电层上沉积第一绝缘膜作为栅极绝缘层的示意图;
图 3是本发明实施例的沉积有源层的示意图;
图 4是本发明实施例的图形化源漏电极的示意图;
图 5 是本发明实施例的背沟道稳定化处理的示意图;
图 6是本发明实施例的制作钝化层的示意图。
在图 1至图 6中, 包括:
衬底 01、
栅极 02、
第一绝缘薄膜 03、
有源层 04、
图形化成源、 漏电极的金属层 05、
钝化层 06。
具体实施方式 结合以下实施例对本发明作进一步描述。
实施例 1。
一种非晶金属氧化物薄膜晶体管的制备方法, 依次包括如下步骤。
a.在衬底上制备并图形化金属导电层作为栅极。
具体的, 步骤 a中衬底设置为具有缓冲层的玻璃衬底或者具有水氧阻隔层的柔性衬底。
当所述衬底为柔性衬底时, 柔性衬底具体设置为聚萘二甲酸乙二醇酯 (PEN)、 聚对苯二甲酸乙二酯 (PET), 聚酰亚胺 (PI) 或者金属箔柔性衬底。
步骤 a中在衬底上制备并图形化金属导电层所使用的金属为铝、 铜、 钼、 钛、 银、 金、 钽、 钨、 铬单 质或铝合金。
金属导电层为单层铝薄膜、 铜薄膜、 钼薄膜、 钛薄膜、 银薄膜、 金薄膜、 钽薄膜、 钨薄膜、 铬薄膜或 铝合金薄膜; 或者是由以上单层金属薄膜构成的两层以上的薄膜。
金属导电层的厚度设置为 100 nm至 2000 nm, 金属导电层作为非晶金属氧化物薄膜晶体管栅极。 完成栅极的制作后, 就进入步骤 b。
b.在所述金属导电层上沉积第一绝缘薄膜作为栅极绝缘层。
第一绝缘薄膜的厚度为 50 nm至 500 mn, 第一绝缘薄膜为氧化硅、 氮化硅、 氧化铝、 五氧化二钽或氧 化镱绝缘薄膜的单层薄膜, 或者是由以上材料的任意组合构成的两层以上的薄膜。
接着, 进入步骤 。
c.在所述栅极绝缘层上沉积非晶金属氧化物薄膜并图形化作为有源层。
有源层厚度为 20 nm至 200 nm, 构成所述有源层的半导体材料是金属氧化物 (Ιη203ΜΜθμΖηΟ)ζ, 其 中 0≤x≤l, 0<y<l , 0<ζ<1 , 且 x+y+z=l, M为镓、 锡、 硅、 铝、 镁、 钽、 铪、 镱、 镍、 锆或镧系稀土元素 中的一种或两种以上的任意组合。
d.在有源层上沉积金属层然后图形化作为源、 漏电极。
所述步骤 d中沉积所述金属层所使用的金属为铝、 铜、 钼、 钛单质, 或由以上金属单质作为主体的 合金材料。
导电薄膜层为单层铝薄膜、 铜薄膜、 钼薄膜、 钛薄膜或由以上金属单质作为主体的合金材料膜, 或 者由以上单层金属薄膜构成的两层以上的薄膜。
金属层的厚度为 100 nm~2000 nm。
e.对背沟道进行稳定化处理。
对背沟道进行稳定化处理包括清除背沟道处的刻蚀残留和钝化背沟道处的缺陷态中的至少一项。 可以 是进行清除背沟道处的刻蚀残留; 也可以是钝化背沟道处的缺陷态; 也可以为既进行清除背沟道处的刻蚀 残留, 又进行钝化背沟道处的缺陷态。
对背沟道进行稳定化处理, 具体可以采用湿法处理和干法处理。
采用湿法处理对背沟道进行稳定化处理, 具体操作方法为, 使用 H202溶液 或者 KOH溶液或者 NaF 溶液对背沟道进行超声清洗不超于 10分钟。
其中, H202浓度范围: l wt%~30 wt%, KOH溶液浓度范围: 0.1 wt%~5 wt%, NaF溶液浓度范围: 0.1 wt%~10 wt%。
也可以采用干法处理对背沟道进行稳定化处理, 具体是采用气体进行等离子体处理 1至 10分钟, 所 采用的气体为 C3FS、 Ar、 SF6、 CF4或 CHF3单种气体, 或者为 C3FS、 Ar、 SF6、 CF4、 CHF3中的任意两种 以上的混合气体, 或者为 C3FS、 Ar、 SF6、 CF4、 CHF3中的至少一种气体与 02、 N20中的任意一种组成的 混合气体。
通过背沟道稳定化处理, 能够降低源、 漏电极刻蚀后在背沟道处的刻蚀残留和损伤, 提高所制备的非 晶金属氧化物薄膜晶体管的稳定性。
f.在所述源、 漏电极上沉积第二绝缘薄膜作为钝化层。
钝化层的厚度为 50 nm~2000 nm, 钝化层为氧化硅、 氮化硅、 氧化铝、 氧化镱、 聚酰亚胺、 光刻胶、 苯丙环丁烯或聚甲基丙烯酸甲酯单层薄膜, 或者是由以上材料的任意组合构成的两层以上的薄膜。
本发明在背沟道刻蚀型非晶金属氧化物薄膜晶体管的制备过程中, 打破传统常规引入了背沟道稳定化 处理步骤, 并通过大量实践寻求进行背沟道稳定化处理的优选方案, 背沟道稳定化处理能够降低源、 漏电 极刻蚀后在背沟道处的刻蚀残留和损伤, 故本发明的方法所制备的非晶金属氧化物薄膜晶体管的稳定性 高。 同时, 本发明的方法在进行背沟道稳定化处理过程中, 不需要特殊的设备, 故, 本发明的方法工艺简 单、 成本低廉。 所制备的非晶金属氧化物薄膜晶体管也具有稳定性高, 制备工艺简单、 成本低廉的特点。
实施例 2。
一种非晶金属氧化物薄膜晶体管的制备方法, 包括如下工序。
如图 1 所示, 在带有 200 nm厚的 Si02缓冲层的无碱玻璃衬底 01 上, 使用 PVD (Physical Vapor Deposition)法依次沉积 Mo/Al/Mo三层金属薄膜作为金属导电层, 厚度分别为 25 nm/100 nm/25 nm。 使用 光刻工艺将金属导电层图形化作为栅极 02。
需要说明的是,金属导电层的厚度范围在 lOO mn至 2000 mn范围内, 其具体尺寸可以根据实际需要灵 活设置, 不限于本实施例的尺寸。 金属导电层的构成材料也不限于本实施例的情况。
接着, 如图 2所示, 在已图形化的金属导电层上, 使用 PECVD法 (Plasma Enhanced Chemical Vapor Deposition)沉积第一绝缘膜 03, 第一绝缘膜 03由 300 nm的 SiH^B 30 nm的 Si02叠层而成作为栅极绝缘 层。 需要说明的是,第一绝缘膜的厚度范围在 50 nm至 500 nm范围内, 其具体尺寸可以根据实际需要灵活 设置,不限于本实施例的尺寸, 第一绝缘膜的构成材料也不限于本实施例的情况。
接着, 使用 PVD法沉积 50 nm非晶金属氧化物 IZO薄膜 (In、 Zn原子比为 1 : 1 ) 作为有源层 04, 如 图 3所示。
需要说明的是, 有源层的厚度范围在 20 nm至 200 nm范围内, 其具体尺寸可以根据实际需要灵活设 置, 不限于本实施例的尺寸。 有源层的构成材料也不限于本实施例的情况。
如图 4所示, 使用 PVD法制备 Mo/Al/Mo叠层金属层, 厚度分别为 25 nm/100nm/25nm。 使用 30%的 H202和 1%的 KOH作为湿法刻蚀药液, 分别刻蚀叠层金属层中的 Mo和 Al, 使用该方法将 Mo/Al/Mo图 形化形成源、 漏电极的金属层 05。
然后, 如图 5所示, 使用 Ar与 02混合离子体对非晶金属氧化物薄膜晶体管背沟道进行稳定化处理。 处理条件为: Ar/02为 100:20, 在功率 300W的条件下进行 5分钟处理。 最后, 如图 6所示, 使用 PECVD沉积厚度为 300 mn的 Si02作为钝化层 06, 完成非晶金属氧化物 薄膜晶体管的制作。 本发明在背沟道刻蚀型非晶金属氧化物薄膜晶体管的制备过程中, 引入了背沟道稳定化处理步骤, 背 沟道稳定化处理能够降低源、 漏电极刻蚀后再背沟道处的刻蚀残留和损伤, 故本发明的方法所制备的非晶 金属氧化物薄膜晶体管的稳定性高, 而且本发明的方法工艺简单、 成本低廉。
该工艺制作的非晶金属氧化物薄膜晶体管,可以用于液晶显示器 LCD (Liquid Crystal Display)以及主动 矩阵有机发光二极体面板 AMOLED (Active Matrix/Organic Light Emitting Diode) 领域。
需要说明的是, 本实施例中涉及的尺寸、 配比比例并不限制本发明非晶金属氧化物薄膜晶体管的制备 工艺, 在实际制备过程中, 使用者可以根据具体需要灵活调整。
实施例 3。
一种非晶金属氧化物薄膜晶体管的制备方法, 包括如下工序。
如图 1所示,在带有 50 nm的 A1203水氧阻隔层的柔性 PET薄膜的衬底 01上,使用 PVD(Physical Vapor Deposition) 法沉积厚度为 500 nm的 Cu膜作为金属导电层。 使用光刻工艺将金属导电层图形化作为栅极 02。需要说明的是,金属导电层的厚度范围在 lOO mn至 2000 mn范围内, 其具体尺寸可以根据实际需要灵 活设置, 不限于本实施例的尺寸。 金属导电层的构成材料也不限于本实施例的情况。
接着, 如图 2所示, 在已图形化的金属导电层上, 使用 PECVD法 (Plasma Enhanced Chemical Vapor Deposition)沉积第一绝缘膜 03, 第一绝缘膜 03由 200 nm的氧化铝和 100 nm的氧化镱叠层而成作为栅极 绝缘层。需要说明的是, 第一绝缘膜的厚度范围在 50 nm至 500 nm范围内, 其具体尺寸可以根据实际需要 灵活设置, 不限于本实施例的尺寸, 第一绝缘膜的构成材料也不限于本实施例的情况。
接着, 使用 PVD法沉积 50 nm非晶金属氧化物 IGZO薄膜(In、 Ga、 Zn原子比为 1 : 1 : 1 )作为有源层 04, 如图 3所示。
需要说明的是, 有源层的厚度范围在 20 nm至 200 nm范围内, 其具体尺寸可以根据实际需要灵活设 置, 不限于本实施例的尺寸。 有源层的构成材料也不限于本实施例的情况。
如图 4所示, 使用 PVD法制备 Mo/Cu叠层金属层, 厚度分别为 25 nm/2000nm。 使用 30%的 ¾02和 30%的 FeCl3作为湿法刻蚀药液, 分别刻蚀叠层金属中的 Mo和 Cu。使用该方法具有将 Mo/Cu图形化形成 源、 漏电极的金属层 05。
然后, 如图 5所示, 对非晶金属氧化物薄膜晶体管背沟道进行稳定化处理。 具体是将非晶金属氧化物 薄膜晶体管放入由 10%的 H202与 0.5%KOH按照体积比 1 : 1组成的混合溶液中, 超声处理 1分钟。
最后, 如图 6所示, 使用 PECVD沉积厚度为 300 mn的 Si02作为钝化层 06, 完成非晶金属氧化物 薄膜晶体管的制作。 本发明在背沟道刻蚀型非晶金属氧化物薄膜晶体管的制备过程中, 引入了背沟道稳定化处理步骤, 背沟道稳定化处理能够降低源、 漏电极刻蚀后再背沟道处的刻蚀残留和损伤, 故本发明的方法所制备的非 晶金属氧化物薄膜晶体管的稳定性高, 而且本发明的方法工艺简单、 成本低廉。 该工艺制作的非晶金属氧 化物薄膜晶体管, 可以用于液晶显示器 LCD (Liquid Crystal Display)以及主动矩阵有机发光二极体面板 AMOLED (Active Matrix/Organic Light Emitting Diode ) 领域。 需要说明的是, 本实施例中涉及的尺寸、 配比比例并不限制本发明非晶金属氧化物薄膜晶体管的制备 工艺, 在实际制备过程中, 使用者可以根据具体需要灵活调整。
实施例 4。
一种非晶金属氧化物薄膜晶体管的制备方法, 包括如下工序。
如图 1所示,在带有 200 nm的 Si3N4水氧阻隔层的柔性 PET薄膜的衬底 01上,使用 PVD(Physical Vapor Deposition) 法沉积厚度为 200 nm ITO薄膜作为金属导电层。 使用光刻工艺将金属导电层图形化作为栅极 02。
需要说明的是, 金属导电层的厚度范围在 100 nm至 2000 nm范围内, 其具体尺寸可以根据实际需要 灵活设置, 不限于本实施例的尺寸。 金属导电层的构成材料也不限于本实施例的情况。
接着, 如图 2 所示在已图形化的金属导电层上, 使用 PECVD 法 (Plasma Enhanced Chemical Vapor Deposition)沉积第一绝缘膜 03, 第一绝缘膜 03由 100 nm的氮化硅、 90nm的五氧化二钽和 20 nm的二氧 化硅叠层而成作为栅极绝缘层。 需要说明的是, 第一绝缘膜的厚度范围在 50 nm至 500 nm范围内, 其具体 尺寸可以根据实际需要灵活设置, 不限于本实施例的尺寸, 第一绝缘膜的构成材料也不限于本实施例的情 况。
接着, 使用 PVD法沉积 50 nm非晶金属氧化物 IZO薄膜 (In、 Zn原子比为 1 : 1 ) 作为有源层 04, 如 图 3所示。
需要说明的是, 有源层的厚度范围在 20 nm至 200 nm范围内, 其具体尺寸可以根据实际需要灵活设 置, 不限于本实施例的尺寸。 有源层的构成材料也不限于本实施例的情况。
如图 4所示, 使用 PVD法制备 Mo单层金属层, 厚度分别为 200 nm。 使用反应离子刻蚀设备对 Mo 金属层进行干法刻蚀, 所使用流量比为 50 sccm: 10 sccm的 SF6/02作为反应气体。 用该方法具有将 Mo图 形化形成源、 漏电极的金属层 05。
然后, 如图 5所示, 使用 0?4与 02等离子体对非晶金属氧化物薄膜晶体管背沟道进行稳定化处理。 处理条件为: CFV02为 50:5, 在功率 400 W下处理 2分钟。
最后, 如图 6所示, 使用 PECVD沉积厚度为 300 mn的 Si02作为钝化层 06, 完成非晶金属氧化物 薄膜晶体管的制作。 本发明在背沟道刻蚀型非晶金属氧化物薄膜晶体管的制备过程中, 引入了背沟道稳定化处理步骤, 背沟道稳定化处理能够降低源、 漏电极刻蚀后再背沟道处的刻蚀残留和损伤, 故本发明的方法所制备的非 晶金属氧化物薄膜晶体管的稳定性高, 而且本发明的方法工艺简单、 成本低廉。 该工艺制作的非晶金属氧化物薄膜晶体管,可以用于液晶显示器 LCD (Liquid Crystal Display)以及主动 矩阵有机发光二极体面板 AMOLED (Active Matrix/Organic Light Emitting Diode) 领域。
需要说明的是, 本实施例中涉及的尺寸、 配比比例并不限制本发明非晶金属氧化物薄膜晶体管的制备 工艺, 在实际制备过程中, 使用者可以根据具体需要灵活调整。
实施例 5。 o。 一种非晶金属氧化物薄膜晶体管, 采用如上述实施例 1至 4任意一种方法制备而成。 本发明的非晶 金属氧化物薄膜晶体管的稳定性高, 而且具有制备工艺简单, 成本低廉等特点, 可实现非晶金属氧化物薄 膜晶体管驱动背板高精细化、 低成本制作。 该工艺制作的非晶金属氧化物薄膜晶体管, 可以用于液晶显示器 LCD (Liquid Crystal Display)以及主 动矩阵有机发光二极体面板 AMOLED (Active Matrix/Organic Light Emitting Diode ) 领域。 最后应当说明的是, 以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制, 尽管参 照较佳实施例对本发明作了详细说明, 本领域的普通技术人员应当理解, 可以对本发明的技术方案进行修 改或者等同替换, 而不脱离本发明技术方案的实质和范围。
工业实用性
本发明在背沟道刻蚀型非晶金属氧化物薄膜晶体管的制备过程中, 引入了背沟道稳定化处理步骤, 背 沟道稳定化处理能够降低源、 漏电极刻蚀后在背沟道处的刻蚀残留和损伤。 该方法所制备的非晶金属氧化 物薄膜晶体管的稳定性高, 且制备工艺简单、 成本低廉。 具有良好的实用性。

Claims

1. 一种非晶金属氧化物薄膜晶体管的制备方法, 其特征在于, 依次包括如下步骤:
a.在衬底上制备并图形化金属导电层作为栅极;
b.在所述金属导电层上沉积第一绝缘薄膜作为栅极绝缘层;
c.在所述栅极绝缘层上沉积非晶金属氧化物薄膜并图形化作为有源层;
d.在所述有源层上沉积金属层然后图形化作为源、 漏电极;
e.对背沟道进行稳定化处理;
f.在所述源、 漏电极上沉积第二绝缘薄膜作为钝化层。
2. 根据权利要求 1所述的非晶金属氧化物薄膜晶体管的制备方法, 其特征在于: 所述步骤 e对背沟 道进行稳定化处理包括清除背沟道处的刻蚀残留和钝化背沟道处的缺陷态中的至少一项。
3. 根据权利要求 2所述的非晶金属氧化物薄膜晶体管的制备方法, 其特征在于: 所述步骤 e中的稳定 化处理采用湿法处理或者采用干法处理。
4. 根据权利要求 3所述的非晶金属氧化物薄膜晶体管的制备方法, 其特征在于: 所述湿法处理具体是 使用 H202溶液或 KOH溶液或者 NaF溶液, 或者使用以上溶液中任意两种以上的混合溶液对背沟道进行 超声清洗;
所述 H202浓度范围: l wt%~30 wt%, KOH溶液浓度范围: 0.1 wt%~5 wt%, NaF溶液浓度范围: 0.1 wt%~10wt%。
5. 根据权利要求 4所述的非晶金属氧化物薄膜晶体管的制备方法, 其特征在于: 对背沟道处进行超声 清洗的清洗时间设置为 1至 10分钟。
6. 根据权利要求 3所述的非晶金属氧化物薄膜晶体管的制备方法, 其特征在于: 所述干法处理具体 是采用气体进行等离子体处理, 所采用的气体为 C3F8、 Ar、 SF6、 CF4或 CHF3单种气体, 或者为 C3F8、 Ar、 SF6、 CF4、 CHF3中的任意两种以上的混合气体, 或者为 C3F8、 Ar、 SF6、 CF4、 CHF3中的至少一种气 体与 02、 N20中的任意一种组成的混合气体; 等离子体处理的时间设置少于 10分钟。
7. 根据权利要求 1至 6任意一项所述的非晶金属氧化物薄膜晶体管的制备方法, 其特征在于: 所述步骤 a中衬底设置为具有缓冲层的玻璃衬底或者具有水氧阻隔层的柔性衬底;
当所述衬底为柔性衬底时, 柔性衬底具体设置为聚萘二甲酸乙二醇酯、 聚对苯二甲酸乙二酯、 聚酰亚 胺或者金属箔柔性衬底;
所述步骤 a中在衬底上制备并图形化金属导电层所使用的金属为铝、 铜、 钼、 钛、 银、 金、 钽、 钨、 铬单质或铝合金;
所述金属导电层为单层铝薄膜、 铜薄膜、 钼薄膜、 钛薄膜、 银薄膜、 金薄膜、 钽薄膜、 钨薄膜、 铬薄 膜或铝合金薄膜; 或者是由以上单层金属薄膜构成的两层以上的薄膜;
所述金属导电层的厚度设置为 100 nm至 2000 nm;
所述金属导电层作为薄膜晶体管栅极。
8. 根据权利要求 1至 6任意一项所述的非晶金属氧化物薄膜晶体管的制备方法, 其特征在于: 所述步骤 b中的所述第一绝缘薄膜的厚度为 50 nm至 500 nm;
所述第一绝缘薄膜为氧化硅、 氮化硅、 氧化铝、 五氧化二钽或氧化镱绝缘薄膜的单层薄膜, 或者是由 以上材料的任意组合构成的两层以上的薄膜;
所述步骤 c中的所述有源层厚度为 20 nm至 200 nm;
构成所述有源层的半导体材料是金属氧化物 (Ιη203)χ(ΜθμΖη(¾, 其中 0≤x≤l, 0<y<l , 0<ζ<1 , 且 x+y+z=l, M为镓、 锡、 硅、 铝、 镁、 钽、 铪、 镱、 镍、 锆或镧系稀土元素中的一种或两种以上的任意组 合.
所述步骤 d中沉积所述金属层所使用的金属为铝、 铜、 钼、 钛单质, 或由以上金属单质作为主体的 合金材料;
所述金属层为单层铝薄膜、 铜薄膜、 钼薄膜、 钛薄膜或由以上金属单质作为主体的合金材料膜, 或 者由以上单层金属薄膜构成的两层以上的薄膜;
所述金属层的厚度为 100 nm~2000 nm。
9. 根据权利要求 1至 6任意一项所述的非晶金属氧化物薄膜晶体管的制备方法, 其特征在于: 所述钝化层的厚度为 50 nm~2000 nm;
所述钝化层为氧化硅、 氮化硅、 氧化铝、 氧化镱、 聚酰亚胺、 光刻胶、 苯丙环丁烯或聚甲基丙烯酸甲 酯单层薄膜, 或者是由以上材料的任意组合构成的两层以上的薄膜。
10. 一种非晶金属氧化物薄膜晶体管, 其特征在于: 采用如权利要求 1至 9任意一项所述的方法制备 而成。
PCT/CN2013/080984 2013-05-14 2013-08-07 一种非晶金属氧化物薄膜晶体管及其制备方法 WO2014183341A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310174836.9A CN103311130B (zh) 2013-05-14 2013-05-14 一种非晶金属氧化物薄膜晶体管及其制备方法
CN201310174836.9 2013-05-14

Publications (1)

Publication Number Publication Date
WO2014183341A1 true WO2014183341A1 (zh) 2014-11-20

Family

ID=49136207

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/080984 WO2014183341A1 (zh) 2013-05-14 2013-08-07 一种非晶金属氧化物薄膜晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN103311130B (zh)
WO (1) WO2014183341A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617042B (zh) * 2015-02-09 2018-01-19 京东方科技集团股份有限公司 阵列基板及其制备方法
CN104979406B (zh) * 2015-07-31 2018-05-25 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
CN105845695B (zh) * 2016-03-30 2018-12-28 深圳市华星光电技术有限公司 薄膜晶体管阵列面板
CN110400754B (zh) * 2018-04-25 2022-03-08 南京京东方显示技术有限公司 一种氧化物半导体薄膜晶体管的制造方法
CN109411542A (zh) * 2018-09-10 2019-03-01 华南理工大学 一种背沟道刻蚀型非晶氧化物薄膜晶体管及其制备方法
CN109742152A (zh) * 2018-12-30 2019-05-10 复旦大学 一种稀土Er掺杂SnO2薄膜晶体管及其制备方法
CN111755576A (zh) * 2019-03-28 2020-10-09 中国科学院物理研究所 非晶氧化镓刻蚀方法及在三端器件和阵列成像系统的应用
CN110098126A (zh) * 2019-05-22 2019-08-06 成都中电熊猫显示科技有限公司 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置
CN110459474B (zh) * 2019-06-27 2021-04-02 惠科股份有限公司 一种薄膜晶体管的制作方法和显示装置
CN111599868B (zh) * 2020-05-22 2022-03-08 Tcl华星光电技术有限公司 薄膜晶体管制备方法以及薄膜晶体管
CN113097134B (zh) * 2021-04-09 2022-07-15 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127257A1 (en) * 2007-06-20 2010-05-27 Ryu Myung-Kwan Method of manufacturing ZnO-based thin film transistor
CN101728277A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体器件的制造方法
CN102351528A (zh) * 2011-09-28 2012-02-15 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
CN102637891A (zh) * 2012-04-27 2012-08-15 东方电气集团东方汽轮机有限公司 钒电池全氟磺酸质子膜及其制备方法
TW201307187A (zh) * 2011-06-14 2013-02-16 Tno 薄膜電晶體

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
CN102569412B (zh) * 2010-12-20 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管器件及其制造方法
CN102842619B (zh) * 2012-09-03 2016-08-03 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127257A1 (en) * 2007-06-20 2010-05-27 Ryu Myung-Kwan Method of manufacturing ZnO-based thin film transistor
CN101728277A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体器件的制造方法
TW201307187A (zh) * 2011-06-14 2013-02-16 Tno 薄膜電晶體
CN102351528A (zh) * 2011-09-28 2012-02-15 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
CN102637891A (zh) * 2012-04-27 2012-08-15 东方电气集团东方汽轮机有限公司 钒电池全氟磺酸质子膜及其制备方法

Also Published As

Publication number Publication date
CN103311130A (zh) 2013-09-18
CN103311130B (zh) 2014-03-05

Similar Documents

Publication Publication Date Title
WO2014183341A1 (zh) 一种非晶金属氧化物薄膜晶体管及其制备方法
US9960260B2 (en) Metal oxide thin film transistor and a preparation method thereof
EP3121840B1 (en) Thin-film transistor and preparation method therefor, array substrate, and display panel
CN103413833B (zh) 一种柔性ZnO基薄膜晶体管及其制备方法
JP2007073558A (ja) 薄膜トランジスタの製法
WO2015070715A1 (zh) 金属氧化物薄膜晶体管及其制备方法
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
WO2013139120A1 (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
WO2013097554A1 (zh) Tft阵列基板的制造方法
WO2013170605A1 (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN103794652B (zh) 金属氧化物半导体薄膜晶体管及其制备方法
WO2014131242A1 (zh) 薄膜晶体管阵列基板、制备方法以及显示装置
WO2013104226A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示器件
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
WO2015161619A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2013086909A1 (zh) 阵列基板及其制造方法、显示装置
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
WO2017020555A1 (zh) 薄膜晶体管、阵列基板及其制备方法和显示装置
WO2014131258A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN105185695A (zh) 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
WO2016086608A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
TW201420812A (zh) 刻蝕劑組合物、金屬圖案的形成方法和陣列基板的製法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13884440

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC - FORM 1205A (15.04.2016)

122 Ep: pct application non-entry in european phase

Ref document number: 13884440

Country of ref document: EP

Kind code of ref document: A1