CN102169830B - 金属半导体化合物薄膜的制备方法 - Google Patents

金属半导体化合物薄膜的制备方法 Download PDF

Info

Publication number
CN102169830B
CN102169830B CN201110063760.3A CN201110063760A CN102169830B CN 102169830 B CN102169830 B CN 102169830B CN 201110063760 A CN201110063760 A CN 201110063760A CN 102169830 B CN102169830 B CN 102169830B
Authority
CN
China
Prior art keywords
metal
thin film
semiconductor substrate
bias
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110063760.3A
Other languages
English (en)
Other versions
CN102169830A (zh
Inventor
吴东平
张世理
朱志炜
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201110063760.3A priority Critical patent/CN102169830B/zh
Publication of CN102169830A publication Critical patent/CN102169830A/zh
Priority to PCT/CN2011/080264 priority patent/WO2012122787A1/zh
Priority to US13/391,623 priority patent/US20140011355A1/en
Application granted granted Critical
Publication of CN102169830B publication Critical patent/CN102169830B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种金属半导体化合物薄膜的制备方法，该方法通过在PVD沉积金属层的过程中，将靶材的一部分离化成离子状态，使其产生金属离子；并在半导体衬底上加衬底偏压，使得所述金属离子加速向所述半导体衬底运动，并进入所述半导体衬底，从而使得最终形成的金属半导体化合物薄膜的厚度加厚；并且通过控制加在所述半导体衬底上的衬底偏压的大小，可调节进入所述半导体衬底中的金属离子的数量，从而调整最终形成的金属半导体化合物薄膜的厚度。

Description

金属半导体化合物薄膜的制备方法
技术领域
本发明涉及微电子器件技术领域，尤其涉及一种金属半导体化合物薄膜的制备方法。
背景技术
作为金属电极的金属半导体化合物薄膜被广泛用于金属氧化物半导体场效应晶体管(MOSFET)的源漏极和栅极，形成和硅、锗或硅-锗半导体的金-半接触。
金属半导体化合物薄膜的主要作用从一开始的为简单的二极管提供可靠的接触，到近来利用自对准金属半导体化合物薄膜形成工艺(salicide)为MOSFET形成低阻源漏接触和低方块电阻栅电极，在CMOS器件尺寸的微缩化及提高器件性能上起着非常重要的作用。随着半导体制备工艺技术的进步，金属半导体化合物薄膜从早期的硅化钛(TiSi2)、硅化钴(CoSi2)发展到现在主流的的硅化镍(NiSi)或掺铂硅化镍(Ni(Pt)Si)。
并且随着器件尺寸的缩小，金属半导体化合物薄膜的厚度也要求越来越薄。传统的制备金属半导体化合物薄膜的方法(例如硅化钛工艺、硅化钴工艺、硅化镍工艺等)不利于形成超薄金属半导体化合物薄膜。
专利申请“形成超薄可控的金属硅化物的方法”(申请公布号为CN101764058A的中国专利申请)公开了一种制备金属硅化物的方法，该方法通过在硅衬底上沉积金属层，金属层向硅衬底扩散后去除硅衬底表面剩余的金属，并进行退火，从而硅衬底表面形成金属硅化物。由于金属向硅衬底扩散存在一扩散饱和度，因此扩散的金属是有限的，并且是一定的，从而该方法制备的金属硅化物的厚度非常薄(通常为3～4nm)，并且该厚度是可控的。
一般情况下，金属层是通过物理气相沉积(PVD，PhysicalVaporDeposition)形成的，并且在沉积金属时，轰击产生的金属粒子不进行离子化处理，而且硅衬底也不施加偏压。
然而，上述方法也存在如下缺点：由于常温下向硅衬底扩散的金属是有限的，因而不能制备更厚的金属硅化物薄膜；而在某些集成电路制程下，所需的金属硅化物薄膜的厚度比上述方法得到的金属硅化物薄膜的厚度要稍厚。
因此，有必要提供一种改进的金属半导体化合物薄膜的制备方法。
发明内容
本发明的目的在于提供一种金属半导体化合物薄膜的制备方法，以得到合适厚度的超薄金属半导体化合物薄膜。
为解决上述问题，本发明提出一种金属半导体化合物薄膜的制备方法，该方法包括如下步骤：
提供半导体衬底；
利用PVD(物理气相沉积，PhysicalVaporDeposition)法在所述半导体衬底上沉积金属层，所述金属层中的金属向所述半导体衬底扩散；其中，在PVD沉积金属层的过程中，将靶材部分离化成离子状态，使其产生金属离子，并在所述半导体衬底上加衬底偏压；
去除所述半导体衬底表面剩余的金属层；以及
对所述半导体衬底进行退火，在所述半导体衬底的表面形成金属半导体化合物薄膜。
可选的，所述金属半导体化合物薄膜的厚度为3～11nm。
可选的，所述将靶材部分离化成离子状态是通过在所述靶材上加第一偏压实现的。
可选的，所述第一偏压为直流偏压、交流偏压或脉冲偏压中的任一种。
可选的，所述衬底偏压为直流偏压、交流偏压或脉冲偏压中的任一种。
可选的，所述半导体衬底为硅或绝缘层上硅，所述金属半导体化合物薄膜为金属硅化物。
可选的，所述半导体衬底为锗或绝缘层上锗，所述金属半导体化合物薄膜为金属锗化物。
可选的，所述金属半导体化合物薄膜由金属与所述半导体衬底反应生成，其中，所述金属为镍、钴、钛、镱中的任一种，或镍、钴、钛、镱中的任一种并掺入铂。
可选的，所述金属中还掺入了钨和/或钼。
可选的，在所述半导体衬底上沉积金属层时的衬底温度为0～300℃。
可选的，所述退火的温度为200～900℃。
本发明由于采用上述技术方案，使之与现有技术相比，具有以下的优点和积极效果：
1)本发明提供的金属半导体化合物薄膜的制备方法，通过在PVD沉积金属层的过程中，将靶材部分离化成离子状态，使其产生金属离子，并在半导体衬底上加衬底偏压，使得所述金属离子加速向所述半导体衬底运动，并进入所述半导体衬底，从而使得扩散至所述半导体衬底表面的金属离子更多，扩散深度更深，因而最终形成的金属半导体化合物薄膜的厚度加厚；
2)本发明提供的金属半导体化合物薄膜的制备方法，通过调整衬底偏压的大小可调整进入半导体衬底中的金属离子的数量，从而使得最终形成的金属半导体化合物薄膜的厚度可调。
附图说明
图1为本发明实施例提供的金属半导体化合物薄膜的制备方法的步骤流程图；
图2A至图2C为本发明实施例提供的金属半导体化合物薄膜的制备方法的各步骤对应的器件截面图。
具体实施方式
以下结合附图和具体实施例对本发明提出的金属半导体化合物薄膜的制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种金属半导体化合物薄膜的制备方法，该方法通过在PVD沉积金属层的过程中，将靶材部分离化成离子状态，使其产生金属离子，并在半导体衬底上加衬底偏压，使得所述金属离子加速向所述半导体衬底运动，并进入所述半导体衬底，从而使得扩散至所述半导体衬底表面的金属离子更多，扩散深度更深，因而最终形成的金属半导体化合物薄膜的厚度也加厚；同时通过调整所述衬底偏压的大小可调整扩散至半导体衬底表面的金属离子的数量，从而使得最终形成的金属半导体化合物薄膜的厚度可调。
请参考图1，以及图2A至图2C，其中，图1为本发明实施例提供的金属半导体化合物薄膜的制备方法的步骤流程图，图2A至图2C为本发明实施例提供的金属半导体化合物薄膜的制备方法的各步骤对应的器件截面图，如图1，以及图2A至图2C所示，本发明实施例提供的金属半导体化合物薄膜的制备方法包括如下步骤：
S101、提供半导体衬底101；具体地，准备半导体衬底101，并完成生长前的各项工艺，如清洗和去除半导体衬底101表面的天然氧化层等；并且，所述半导体衬底101上还可以有选择性地覆盖有扩散阻挡层102，所述扩散阻挡层102可以是二氧化硅、氮化硅或其它绝缘介质层；
S102、利用PVD法在所述半导体衬底101上沉积金属层103，如图2A所示；所述金属层103中的金属向所述半导体衬底101扩散；其中，在PVD沉积金属层103的过程中，将靶材部分离化成离子状态，使其产生金属离子，并在所述半导体衬底101上加衬底偏压；
S103、去除所述半导体衬底101表面剩余的金属层103；具体地，利用湿法或干法刻蚀除去所述半导体衬底101表面剩余地金属层101；去除所述半导体衬底101表面剩余的金属层103后的器件截面图如图2B所示，所述金属扩散至所述半导体衬底101表面后，在所述半导体衬底101的表面形成含有金属的半导体薄层104；以及
S104、对所述半导体衬底101进行退火，在所述半导体衬底101的表面形成金属半导体化合物薄膜105，如图2C所示。
进一步地，所述金属半导体化合物薄膜105的厚度为3～11nm。
进一步地，所述将靶材部分离化成离子状态是通过在所述靶材上加第一偏压实现的。当然，本发明并不以此为限，任何使得靶材的一部分离化成离子状态的方式都在本发明的保护范围之内。
进一步地，所述第一偏压为直流偏压、交流偏压或脉冲偏压中的任一种。
需要说明的是，所述第一偏压的大小取决于使用的PVD系统，即PVD系统不同，所述第一偏压的大小也相应地有所变化；一般来说，所述第一偏压的大小为200V～1000V，其中对于交流偏压和脉冲偏压来说，上述大小指的是其有效值。进一步地，所述衬底偏压为直流偏压、交流偏压或脉冲偏压中的任一种。
需要说明的是，所述衬底偏压的大小是可调的，通过调整所述衬底偏压的大小，可以调整扩散至半导体衬底表面的金属离子的数量，从而使得最终形成的金属半导体化合物薄膜的厚度可调。一般来说，所述衬底偏压的大小为200V～1000V，其中对于交流偏压和脉冲偏压来说，上述大小指的是其有效值。
进一步地，所述半导体衬底101为硅或绝缘层上硅，所述金属半导体化合物薄膜105为金属硅化物。
进一步地，所述半导体衬底101为锗或绝缘层上锗，所述金属半导体化合物薄膜105为金属锗化物。
需要说明地是，当所述半导体衬底101为硅或锗时，所述衬底偏压可为直流偏压、交流偏压或脉冲偏压中的任一种；当所述半导体衬底101为绝缘层上硅或绝缘层上锗时，由于包含有绝缘层，因此直流偏压不起作用，需加交流偏压或脉冲偏压。
当然，本发明中的半导体衬底101并不以上述举例的种类为限，其它种类的半导体衬底，例如三五族化合物半导体衬底等也在本发明的保护范围之内。
进一步地，所述金属半导体化合物薄膜105由金属与所述半导体衬底101反应生成，其中，所述金属为镍、钴、钛、镱中的任一种，或镍、钴、钛、镱中的任一种并掺入铂；掺入铂是因为纯的一硅化镍在高温条件下稳定性差，或出现薄膜厚度变得不均匀并结块，或生成电阻率高的二硅化镍NiSi2，严重影响器件的性能，因此，为了减慢硅化镍的生长速度以及防止硅化镍薄层遇到高温时发生结块或形成二硅化镍，可以在镍中掺入一定比例的铂；其它金属中掺铂作类似解释。
进一步地，所述金属中还掺入了钨和/或钼；以进一步控制硅化镍或掺铂硅化镍的生长和镍/铂的扩散，并增加硅化镍或掺铂硅化镍的稳定性；其它金属中掺钨和/或钼作类似解释。
当然，本发明中的金属并不以上述举例的具体金属为限，其它能与半导体材料发生反应，产生金属半导体化合物薄膜的金属都在本发明的保护范围之内。
进一步地，在所述半导体衬底上沉积金属层时的衬底温度为0～300℃；这是因为对金属镍来说，沉积温度超过300℃会造成在超量的镍扩散的同时镍会和硅直接反应形成硅化镍，导致厚度控制的失败；在该特定温度下，镍会经硅表面向硅衬底进行扩散，这种扩散具有自饱和特性：镍向硅衬底进行扩散仅在硅的表面薄层中发生，形成一定硅/镍原子比例的薄层镍，该薄层镍的厚度和淀积时的衬底温度有关，温度越高，该薄层镍的厚度也越大，在室温下，该薄层镍的等效镍厚度为2纳米左右。
进一步地，所述退火的温度为200～900℃。
综上所述，本发明提供了一种金属半导体化合物薄膜的制备方法，该方法通过在PVD沉积金属层的过程中，将靶材部分离化成离子状态，使其产生金属离子，并在半导体衬底上加衬底偏压，使得所述金属离子加速向所述半导体衬底运动，并进入所述半导体衬底，从而使得扩散至所述半导体衬底表面的金属离子更多，扩散深度更深，因而最终形成的金属半导体化合物薄膜的厚度也加厚；同时通过调整所述衬底偏压的大小可调整扩散至半导体衬底表面的金属离子的数量，从而使得最终形成的金属半导体化合物薄膜的厚度可调。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种金属半导体化合物薄膜的制备方法，其特征在于，包括如下步骤：
提供半导体衬底；
利用PVD法在所述半导体衬底上沉积金属层，所述金属层中的金属向所述半导体衬底扩散；其中，在PVD沉积金属层的过程中，将靶材部分离化成离子状态，使其产生金属离子，并在所述半导体衬底上加衬底偏压；
去除所述半导体衬底表面剩余的金属层；以及
对所述半导体衬底进行退火，在所述半导体衬底的表面形成金属半导体化合物薄膜；
其中，所述将靶材部分离化成离子状态是通过在所述靶材上加第一偏压实现的，所述金属半导体化合物薄膜的厚度为3～11nm。
2.如权利要求1所述的金属半导体化合物薄膜的制备方法，其特征在于，所述第一偏压为直流偏压、交流偏压或脉冲偏压中的任一种。
3.如权利要求1所述的金属半导体化合物薄膜的制备方法，其特征在于，所述衬底偏压为直流偏压、交流偏压或脉冲偏压中的任一种。
4.如权利要求1所述的金属半导体化合物薄膜的制备方法，其特征在于，所述半导体衬底为硅或绝缘层上硅，所述金属半导体化合物薄膜为金属硅化物。
5.如权利要求1所述的金属半导体化合物薄膜的制备方法，其特征在于，所述半导体衬底为锗或绝缘层上锗，所述金属半导体化合物薄膜为金属锗化物。
6.如权利要求4或5所述的金属半导体化合物薄膜的制备方法，其特征在于，所述金属半导体化合物薄膜由金属与所述半导体衬底反应生成，其中，所述金属为镍、钴、钛、镱中的任一种，或镍、钴、钛、镱中的任一种并掺入铂。
7.如权利要求6所述的金属半导体化合物薄膜的制备方法，其特征在于，所述金属中还掺入了钨和/或钼。
8.如权利要求1所述的金属半导体化合物薄膜的制备方法，其特征在于，在所述半导体衬底上沉积金属层时的衬底温度为0～300℃。
9.如权利要求1所述的金属半导体化合物薄膜的制备方法，其特征在于，所述退火的温度为200～900℃。
CN201110063760.3A 2011-03-17 2011-03-17 金属半导体化合物薄膜的制备方法 Expired - Fee Related CN102169830B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110063760.3A CN102169830B (zh) 2011-03-17 2011-03-17 金属半导体化合物薄膜的制备方法
PCT/CN2011/080264 WO2012122787A1 (zh) 2011-03-17 2011-09-28 金属半导体化合物薄膜的制备方法
US13/391,623 US20140011355A1 (en) 2011-03-17 2011-09-28 Method of Making Metal/Semiconductor Compound Thin Film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110063760.3A CN102169830B (zh) 2011-03-17 2011-03-17 金属半导体化合物薄膜的制备方法

Publications (2)

Publication Number Publication Date
CN102169830A CN102169830A (zh) 2011-08-31
CN102169830B true CN102169830B (zh) 2016-07-06

Family

ID=44490937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110063760.3A Expired - Fee Related CN102169830B (zh) 2011-03-17 2011-03-17 金属半导体化合物薄膜的制备方法

Country Status (3)

Country Link
US (1) US20140011355A1 (zh)
CN (1) CN102169830B (zh)
WO (1) WO2012122787A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165430A (zh) * 2011-12-16 2013-06-19 中国科学院微电子研究所 半导体器件制造方法
CN103035533B (zh) * 2012-12-12 2016-07-06 复旦大学 超浅结半导体场效应晶体管的制备方法
CN103021865B (zh) * 2012-12-12 2016-08-03 复旦大学 金属硅化物薄膜和超浅结的制作方法
EP3085422B1 (en) * 2015-04-22 2019-12-11 Nxp B.V. Game board
CN107782573B (zh) * 2017-11-30 2019-09-06 长江存储科技有限责任公司 物理气相沉积机台对沟槽或孔的填充稳定性的模拟检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938449A (zh) * 2004-03-26 2007-03-28 东京毅力科创株式会社 离子化物理气相沉积(ipvd)工艺
CN101071769A (zh) * 2006-05-10 2007-11-14 三星电子株式会社 形成半导体器件的方法
CN101764058A (zh) * 2009-12-31 2010-06-30 复旦大学 形成超薄可控的金属硅化物的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162246A (en) * 1990-04-27 1992-11-10 North Carolina State University Selective germanium deposition on silicon and resulting structures
EP1890810A2 (en) * 2005-06-17 2008-02-27 Inter-Universitair Microelektronica Centrum Formation of metal-containing nanoparticles for use as catalysts in carbon nanotube synthysis
US8258001B2 (en) * 2007-10-26 2012-09-04 Solopower, Inc. Method and apparatus for forming copper indium gallium chalcogenide layers
FR2926748B1 (fr) * 2008-01-25 2010-04-02 Commissariat Energie Atomique Objet muni d'un element graphique reporte sur un support et procede de realisation d'un tel objet.
US20090242396A1 (en) * 2008-03-31 2009-10-01 Tokyo Electron Limited Adjustable magnet pack for semiconductor wafer processing
US20090286387A1 (en) * 2008-05-16 2009-11-19 Gilmer David C Modulation of Tantalum-Based Electrode Workfunction
US8221599B2 (en) * 2009-04-03 2012-07-17 The Board Of Trustees Of The Leland Stanford Junior University Corrosion-resistant anodes, devices including the anodes, and methods of using the anodes
US8377797B1 (en) * 2009-07-28 2013-02-19 Science Research Laboratory, Inc. Method for bonding of semiconductor component to a substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938449A (zh) * 2004-03-26 2007-03-28 东京毅力科创株式会社 离子化物理气相沉积(ipvd)工艺
CN101071769A (zh) * 2006-05-10 2007-11-14 三星电子株式会社 形成半导体器件的方法
CN101764058A (zh) * 2009-12-31 2010-06-30 复旦大学 形成超薄可控的金属硅化物的方法

Also Published As

Publication number Publication date
CN102169830A (zh) 2011-08-31
US20140011355A1 (en) 2014-01-09
WO2012122787A1 (zh) 2012-09-20

Similar Documents

Publication Publication Date Title
CN101069282B (zh) 用于在cmos器件中形成自对准双重全硅化栅极的方法
CN102169830B (zh) 金属半导体化合物薄膜的制备方法
JP2848439B2 (ja) 半導体装置の製造方法
CN101764058B (zh) 形成超薄可控的金属硅化物的方法
JPH098297A (ja) 半導体装置、その製造方法及び電界効果トランジスタ
CN101635262B (zh) 一种锗基肖特基晶体管的制备方法
US9252015B2 (en) Ultra-shallow junction semiconductor field-effect transistor and method of making
CN102184961B (zh) 一种非对称栅mos器件及其制备方法
US20120112292A1 (en) Intermixed silicide for reduction of external resistance in integrated circuit devices
JP5310722B2 (ja) 半導体装置の製造方法
US20100164001A1 (en) Implant process for blocked salicide poly resistor and structures formed thereby
CN110098146A (zh) 半导体器件及其形成方法
US8470703B2 (en) Semiconductor device and method of fabricating the same
US9076730B2 (en) Metal silicide thin film, ultra-shallow junctions, semiconductor device and method of making
CN109087862A (zh) 半导体器件及其形成方法
US8409975B1 (en) Method for decreasing polysilicon gate resistance in a carbon co-implantation process
JP2000058822A (ja) 半導体装置の製造方法
CN106328527B (zh) 鳍式场效应晶体管的形成方法
US6265252B1 (en) Reducing the formation of electrical leakage pathways during manufacture of an electronic device
JP2004319592A (ja) 半導体装置及びその製造方法
CN108807268A (zh) 半导体结构及其形成方法
CN103165453A (zh) 高介电金属栅mos及其制造方法
JP5341122B2 (ja) 半導体装置の製造方法
KR100628219B1 (ko) 반도체 소자의 실리사이드 형성방법
CN102403210A (zh) 预非晶化注入的高温Ti自对准硅化物工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160706

Termination date: 20200317

CF01 Termination of patent right due to non-payment of annual fee