CN103165430A - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN103165430A CN103165430A CN2011104254747A CN201110425474A CN103165430A CN 103165430 A CN103165430 A CN 103165430A CN 2011104254747 A CN2011104254747 A CN 2011104254747A CN 201110425474 A CN201110425474 A CN 201110425474A CN 103165430 A CN103165430 A CN 103165430A
- Authority
- CN
- China
- Prior art keywords
- substrate
- semiconductor device
- metal
- manufacture method
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000002184 metal Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910003266 NiCo Inorganic materials 0.000 claims description 3
- 229910005883 NiSi Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 16
- 238000005137 deposition process Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体器件的制造方法，包括：在衬底上沉积形成任意厚度的金属层；不做任何处理，直接移除衬底上的金属层，在衬底表面留下混合层；以及执行退火，使得混合层转变为金属硅化物层。依照本发明的半导体器件制造方法，利用厚金属层在沉积过程中形成的均匀混合层作为金属源，退火形成了超薄且均匀的金属硅化物，克服了为制备超薄金属硅化物而沉积特定厚度金属层中均匀性差的缺点，有效地提高超小尺寸器件性能。
Description
技术领域
本发明涉及一种半导体器件制造方法，特别是涉及一种具有良好均匀性的超薄硅化物的制造方法。
背景技术
随着半导体制造技术日益精进，尤其是CMOS器件尺寸持续等比例缩减，传统MOSFET源漏中用于减小源漏接触电阻的硅化物变得越来越薄。例如，业界当前普遍采用在器件尤其是源漏区上沉积约1～10nm厚的例如为镍基金属的薄层，约500摄氏度下高温退火形成金属硅化物并剥除未反应的金属薄层，最终在源漏区中和/或上留下约10nm以上例如为15～30nm厚度的金属硅化物。
然而，现有技术的这种方法难以应用于当前小尺寸器件，尤其是22nm以下的超小尺寸MOSFET。由于采用沉积的金属薄层作为形成金属硅化物前驱物，因此当上述超小尺寸器件要求金属硅化物厚度低于10nm、例如为1～7nm时，对应的沉积金属层的厚度需要按比例降低至0.4～3nm。然而，在衬底(源漏区)上通过现有的例如溅射的沉积工艺是难以实现超薄金属层的，这是因为沉积工艺中金属原子的运动存在局部偶然性或仅在宏观上满足统计规律，而仅为几个原子层厚的金属实际上将在衬底上聚集成分离的岛状或丛状，因此根本无法形成均匀厚度的金属薄层。而厚度不一的金属薄层在稍后的工艺中形成的金属硅化物，也将是分离的和不均匀的，这非但不能降低接触电阻，有时甚至还可能导致局部聚集过多，造成电流分布不均衡，引起器件失效。
总之，现有的超薄金属硅化物的制造方法存在重大缺陷，故亟需一种能有效实现均匀化超薄金属硅化物的制造方法。
发明内容
由上所述，本发明的目的在于提供一种简单有效实现具有良好均匀性超薄金属硅化物的制造方法。
为此，本发明提供了一种半导体器件的制造方法，包括：在衬底上沉积形成金属层；直接移除衬底上的金属层，在衬底表面留下混合层；以及执行退火，使得混合层转变为金属硅化物层。
其中，衬底包括体硅、SOI。
其中，金属层为包含镍元素的金属和/或合金。
其中，金属层包括Ni、NiPt、NiCo、NiPtCo。
其中，金属层中镍的摩尔含量大于等于50％。
其中，金属层的厚度为1至100nm。
其中，金属硅化物层包括NiSi2-y、NiPtSi2-y、NiCoSi2-y、NiPtCoSi2-y，其中0≤y＜1。
其中，金属硅化物层厚度为1至10nm。
其中，退火在500至850℃温度下进行。
其中，沉积形成金属层时，对衬底加热至小于等于300℃或对衬底施加小于等于500V的偏压。
依照本发明的半导体器件制造方法，利用厚金属层沉积过程中形成的自限制厚度的均匀混合层作为金属源，退火形成了超薄且均匀的金属硅化物，克服了超薄金属层简单沉积难以实现均匀性的缺点，有效地提高超小尺寸器件性能。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1为依照本发明的方法的流程图；以及
图2至图4分别为依照本发明的方法各步骤的剖面示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了可有效实现均匀化超薄金属硅化物的制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
参照图1，为依照本发明的方法的流程图，其包括以下步骤：
步骤S1，在衬底上沉积形成金属层；
步骤S2，直接移除衬底上的金属层，在衬底表面留下自限制厚度的混合层；
步骤S3，执行退火，使得混合层转变为金属硅化物层。
此外，步骤S1之前，可进一步包括在衬底上形成栅极堆叠结构、在衬底中栅极堆叠结构两侧形成源漏区、在衬底上栅极堆叠结构两侧形成栅极侧墙。在步骤S3之后，可进一步包括采用现有的工艺完成器件制造，例如形成层间介质层、形成源漏接触孔、形成源漏接触塞等等。由于这些工艺步骤为本领域公知，在此不再赘述。
具体地，首先，如附图2所示，在衬底上沉积形成金属层。提供衬底1，对于本发明的实施例，可以采用常规的半导体衬底，例如可以包括体硅衬底，或其他基本半导体或化合物半导体，例如Ge、SiGe、GaAs、InP或Si:C等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，所述衬底包括各种掺杂配置，可以包括外延层，也可以包括绝缘体上半导体(SOI)结构，还可以具有应力以增强性能，以及上述这些材料的组合。此外也可以在衬底1中包含例如为浅沟槽隔离(STI，未示出)的绝缘隔离结构。鉴于稍后要在衬底及其源漏区中和/或上形成金属硅化物，因此衬底1中优选地包括硅元素，例如至少在其顶部具有含硅层或含锗硅层。对衬底进行清洗，去除其表面的杂质缺陷，甚至对其进行湿法腐蚀以去除其表面的原生氧化物层(未示出)。然后通过例如为溅射、MOCVD、PECVD等常规方法在衬底1上沉积形成金属层2，优选采用溅射工艺。金属层2的材质例如为镍基金属/合金，包括Ni、NiPt、NiCo、NiPtCo或任何包括Ni的金属合金，其中Ni的摩尔含量大于等于50％，或换言之Ni以外的金属元素的摩尔含量之和小于等于50％。金属层2的厚度不限，例如为1～100nm，优选为10～100nm 。此外，在溅射工艺中，可以对衬底1加热或施加偏压，以加速金属沉积速度。由此，这种较厚的金属层2易于在例如溅射的沉积工艺条件下实现均匀化。
其次，参照图3，移除衬底1上的金属层2，在衬底1表面留下混合层3。在沉积形成金属层2之后，不采用任何退火工艺，而是直接物理剥除或是通过化学溶剂来完全移除金属层2。例如浓硫酸和双氧水混合溶液来完全湿法移除镍基金属层2。去除金属层2时选择合适的浓度和温度，以便控制腐蚀速率，防止衬底1被损伤。由于在溅射等沉积金属层2的工艺期间，金属原子会扩散并混入衬底1中，因此在衬底1表面形成了极其薄的金属原子与衬底原子的混合层3，混合层3中金属原子与衬底1的原子没有键合形成硅化物，且混合层3的厚度是自限制的。在移除金属层2的过程中，选择合适的溶剂使其不与衬底1反应，因此移除金属层2之后包含有金属原子的混合层3暴露在表面。此外，这种扩散和混杂不是无限的，而是自限性的，也即不论金属层2的厚度有多厚(例如1～100nm)，混合层3的厚度总是为恒定值，其仅仅由沉积工艺期间衬底1温度或偏压来决定。衬底1温度越高或偏压越大，沉积期间金属原子的动能就越大而扩散能力越大，因此形成的混合层3的厚度也越大。有鉴于此，在沉积期间，可对衬底1加热至约小于等于300℃，或是对衬底1施加小于等于500V的衬底偏压，因此可以控制混合层3的厚度，例如控制在约为1～4nm。但是，这种数值范围的选择仅仅是出于控制薄膜厚度的需要，事实上也可以不/少加热或不/少加偏压，这样原生的混合层厚度可能更薄。值得注意的是，由于金属层2形成为较厚且均匀，因此金属原子扩散形成的相应的混合层3中金属原子也是均匀分布的。
最后，参照图4，执行退火，使得混合层3转变为金属硅化物层4。例如在约500～850℃高温退火10～600s，使得混合层3中的金属原子与例如为硅的衬底1的原子发生反应，形成金属硅化物层4。依照金属层2的材质不同，生成的相应的金属硅化物4可包括NiSi2-y、NiPtSi2-y、NiCoSi2-y、NiPtCoSi2-y，其中0≤y＜1 。金属硅化物层4的厚度依照反应元素比例以及工艺条件控制，可形成为例如1～10nm。由于混合层3中金属原子是均匀分布，所形成的金属硅化物层4也同样是均匀的。这种超薄的且均匀的金属硅化物，可以有效地提高超小尺寸器件性能。
依照本发明的半导体器件制造方法，利用厚金属层沉积过程中形成的均匀混合层作为金属源，退火形成了超薄且均匀的金属硅化物，克服了超薄金属层简单沉积难以实现均匀性的缺点，有效地提高超小尺寸器件性能。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (10)
1.一种半导体器件的制造方法，包括：
在衬底上沉积形成任意厚度的金属层；
直接移除衬底上的金属层，在衬底表面留下自限制厚度的混合层；以及
执行退火，使得混合层转变为金属硅化物层。
2.如权利要求1的半导体器件的制造方法，其中，衬底包括体硅、SOI。
3.如权利要求1的半导体器件的制造方法，其中，金属层为包含镍元素的金属和/或合金。
4.如权利要求3的半导体器件的制造方法，其中，金属层包括Ni、NiPt、NiCo、NiPtCo。
5.如权利要求3的半导体器件的制造方法，其中，金属层中镍的摩尔含量大于等于50％。
6.如权利要求1的半导体器件的制造方法，其中，金属层的厚度为1至100nm。
7.如权利要求1的半导体器件的制造方法，其中，金属硅化物层包括NiSi2-y、NiPtSi2-y、NiCoSi2-y、NiPtCoSi2-y，其中0≤y＜1。
8.如权利要求1的半导体器件的制造方法，其中，金属硅化物层厚度为1至10nm。
9.如权利要求1的半导体器件的制造方法，其中，退火在500至850℃温度下进行。
10.如权利要求1的半导体器件的制造方法，其中，沉积形成金属层时，对衬底加热至小于等于300℃或对衬底施加小于等于500V的偏压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104254747A CN103165430A (zh) | 2011-12-16 | 2011-12-16 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104254747A CN103165430A (zh) | 2011-12-16 | 2011-12-16 | 半导体器件制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103165430A true CN103165430A (zh) | 2013-06-19 |
Family
ID=48588417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104254747A Pending CN103165430A (zh) | 2011-12-16 | 2011-12-16 | 半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165430A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104952799A (zh) * | 2015-06-29 | 2015-09-30 | 上海华力微电子有限公司 | 一种镍硅化物的优化方法 |
| CN115332063A (zh) * | 2022-08-15 | 2022-11-11 | 合肥新晶集成电路有限公司 | 金属硅化物层以及半导体结构的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070026590A1 (en) * | 2003-10-22 | 2007-02-01 | Spinnaker Semiconductor, Inc. | Dynamic Schottky barrier MOSFET device and method of manufacture |
| CN101764058A (zh) * | 2009-12-31 | 2010-06-30 | 复旦大学 | 形成超薄可控的金属硅化物的方法 |
| CN102169830A (zh) * | 2011-03-17 | 2011-08-31 | 复旦大学 | 金属半导体化合物薄膜的制备方法 |
-
2011
- 2011-12-16 CN CN2011104254747A patent/CN103165430A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070026590A1 (en) * | 2003-10-22 | 2007-02-01 | Spinnaker Semiconductor, Inc. | Dynamic Schottky barrier MOSFET device and method of manufacture |
| CN101764058A (zh) * | 2009-12-31 | 2010-06-30 | 复旦大学 | 形成超薄可控的金属硅化物的方法 |
| CN102169830A (zh) * | 2011-03-17 | 2011-08-31 | 复旦大学 | 金属半导体化合物薄膜的制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104952799A (zh) * | 2015-06-29 | 2015-09-30 | 上海华力微电子有限公司 | 一种镍硅化物的优化方法 |
| CN104952799B (zh) * | 2015-06-29 | 2017-12-08 | 上海华力微电子有限公司 | 一种镍硅化物的优化方法 |
| CN115332063A (zh) * | 2022-08-15 | 2022-11-11 | 合肥新晶集成电路有限公司 | 金属硅化物层以及半导体结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080272404A1 (en) | Method for applying a stress layer to a semiconductor device and device formed therefrom | |
| US9553189B2 (en) | Self-aligned silicide formation on source/drain through contact via | |
| CN202487541U (zh) | 一种半导体结构 | |
| CN103632951B (zh) | 使用快速退火在SiGe层上形成均匀Ni（Pt）Si（Ge）接触的方法和器件 | |
| Dai et al. | Novel heterogeneous integration technology of III–V layers and InGaAs finFETs to silicon | |
| CN108064419A (zh) | 薄膜晶体管和薄膜晶体管的制备方法和阵列基板 | |
| US8293643B2 (en) | Method and structure of forming silicide and diffusion barrier layer with direct deposited film on silicon | |
| US11289604B2 (en) | Method for fabricating a semiconductor device | |
| US9679775B2 (en) | Selective dopant junction for a group III-V semiconductor device | |
| US20060130746A1 (en) | Method for forming nickel silicide film, method for manufacturing semiconductor device, and method for etching nickel silicide | |
| Claeys et al. | Status and trends in Ge CMOS technology | |
| CN109219887B (zh) | 用于减少阈值移位的氮化硅工艺 | |
| US20180083114A1 (en) | Maskless method to reduce source-drain contact resistance in cmos devices | |
| JP2009529247A (ja) | 集積回路およびその形成方法（標準的直交回路のためのハイブリッド配向構造） | |
| CN103165430A (zh) | 半导体器件制造方法 | |
| CN105789203B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US8470703B2 (en) | Semiconductor device and method of fabricating the same | |
| TWI606516B (zh) | 半導體裝置及其形成方法 | |
| TWI492285B (zh) | 金屬半導體化合物形成方法 | |
| US20080272393A1 (en) | Semiconductor device having strain-inducing substrate and fabrication methods thereof | |
| CN114373714A (zh) | 半导体结构的制作方法 | |
| CN103972091B (zh) | 半导体器件及其制造方法 | |
| CN103972090B (zh) | 半导体器件及其制造方法 | |
| CN104319236A (zh) | 自对准金属硅化物的形成方法 | |
| CN104362087A (zh) | 自对准金属硅化物的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130619 |
|
| RJ01 | Rejection of invention patent application after publication |