CN101071769A - 形成半导体器件的方法 - Google Patents

形成半导体器件的方法 Download PDF

Info

Publication number
CN101071769A
CN101071769A CNA2007101022845A CN200710102284A CN101071769A CN 101071769 A CN101071769 A CN 101071769A CN A2007101022845 A CNA2007101022845 A CN A2007101022845A CN 200710102284 A CN200710102284 A CN 200710102284A CN 101071769 A CN101071769 A CN 101071769A
Authority
CN
China
Prior art keywords
metallic compound
conductive metallic
compound layer
layer
process chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101022845A
Other languages
English (en)
Inventor
金柱然
元皙俊
金洛焕
宋珉宇
金元洪
朴廷珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101071769A publication Critical patent/CN101071769A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

形成半导体器件的方法可包括利用金属有机化学气相沉积(MOCVD)工艺在基底上形成第一导电金属化合物层和/或利用物理气相沉积(PVD)工艺在第一导电金属化合物层上形成第二导电金属化合物层。可形成第一导电金属化合物层和第二导电金属化合物层来减少或防止第一导电金属化合物层暴露于氧原子中，因此降低了第一导电金属化合物层的退化。

Description

形成半导体器件的方法
本申请要求于2006年5月10号在韩国知识产权局(KIPO)提交的第10-2006-0042078号韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
示例性实施例涉及形成具有通过沉积工艺形成的导电金属化合物层的半导体器件的方法。
背景技术
半导体器件可使用多种导电金属化合物层。例如，氮化钛(TiN)层可较有利，因为TiN相对来说是非反应性的。因此，可将TiN层用作金属互连和绝缘层之间的阻挡层。也可将TiN层用作电容器的电极。
可利用金属有机化学气相沉积(MOCVD)工艺来形成TiN层。例如，可利用四二甲基胺钛(TDMAT)作为金属有机前驱物、氨(NH3)作为氮源的MOCVD工艺形成TiN层。MOCVD工艺可使沉积能够在相对较低的温度下发生，因此减少或防止了相对热敏感的装置(例如MOS晶体管)的退化。另外，即使底层会具有相对较高的纵横比，通过MOCVD形成的TiN层也可显示出增强的台阶覆盖。
然而，由于在MOCVD过程中使用了金属有机前驱物，所以TiN层会含有相对大量的碳。因此，TiN层中的碳原子可与空气中的氧原子反应，由此使TiN层退化。例如，TiN层中的碳原子与氧原子的反应会增加TiN层的电阻，从而导致半导体器件发生故障。
发明内容
示例性实施例提供了形成半导体器件的方法。该方法可包括利用金属有机化学气相沉积(MOCVD)工艺采用金属有机前驱物在基底上形成第一导电金属化合物层和/或利用物理气相沉积(PVD)工艺在第一导电金属化合物层上形成第二导电金属化合物层。在第一导电金属化合物层和第二导电金属化合物层的形成的整个过程中，第一导电金属化合物层和第二导电金属化合物层可始终保持在低于大气压的压力下。在第一导电金属化合物层和第二导电金属化合物层形成之后，第二导电金属化合物层也可保护第一导电金属化合物层，使其不暴露于空气。
可在单个的沉积装置中形成第一导电金属化合物层和第二导电金属化合物层。沉积装置可包括传送室、附着于传送室的第二侧的第一工艺/沉积室和附着于传送室的第三侧的第二工艺/沉积室。可分别在第一工艺室和第二工艺室中形成第一导电金属化合物层和第二导电金属化合物层。可通过传送室将具有第一导电金属化合物层的基底移动到第二工艺室中。传送室可具有大约1大气压的压力(大约760托)或者小于1大气压的压力，当通过传送室移动具有第一导电金属化合物层的基底时，传送室可具有大约0.1托的压力或小于0.1托的压力。
可在形成第二导电金属化合物层之前，对第一导电金属化合物层实施等离子体处理工艺。当实施等离子体处理工艺时，第一导电金属化合物层可具有大约200-800的厚度，且可在大约750瓦或小于750瓦的功率下实施等离子体处理工艺。可在第一工艺室中利用原位工艺来实施等离子体处理工艺，且等离子体处理工艺可采用氢等离子体、氮等离子体或其组合。
在形成第一导电金属化合物层之前，可在基底上提供下电极，并可在下电极上提供介电层。可在介电层上形成第一导电金属化合物层，可在第一导电金属化合物层上形成第二导电金属化合物层。第一导电金属化合物层和第二导电金属化合物层可构成上电极。
下电极可具有圆柱形状，第一导电金属化合物层可附着于下电极的表面，而第二导电金属化合物层则可填充由下电极的内壁包围的空间。第一导电金属化合物层和第二导电金属化合物层可由相同的或不同的材料制成，这些材料可包括氮化钛、氮化钽、氮化铪和/或氮化锆。
附图说明
可参照这里结合附图的描述来进一步理解示例性实施例。在附图中，为了清晰起见，会夸大层和区域的厚度。
图1到图4是示出了根据示例性实施例的形成半导体器件的方法的剖面图。
图5是示出了根据示例性实施例的用于形成第一导电金属化合物层和第二导电金属化合物层的沉积装置的示意图。
图6是示出了根据示例性实施例的形成第一导电金属化合物层和第二导电金属化合物层的方法的工艺流程图。
具体实施方式
下面将参照附图更详细地描述示例性实施例。然而，示例性实施例可体现于不同的形式中，且不应被理解为限制于在此提出的例子。
应该理解的是，当元件或层被称作在另一元件或层“上”，或者被称作“连接到”、“耦合到”或“覆盖”另一元件或层时，该元件或层可以直接在另一元件或层上，或者直接连接到、耦合到或覆盖另一元件或层，或者也可以存在中间元件或中间层。相反，当元件被称作“直接”在另一元件“上”，或者“直接连接到”或“直接耦合到”另一元件或层时，则不存在中间元件或中间层。相同的标号始终表示相同的元件。如在这里使用的术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离示例性实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
为了方便描述，在这里可使用空间相对术语，如“在...之下”、“在...下面”、“下面的”、“在...上方”、“上面的”等，来描述在图中所示的一个元件或特征与另一个元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则描述为“在”其它元件或特征“下面”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因而，示例性术语“在...下面”可包括“在...上方”和“在...下面”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并用在这里使用的空间相对描述符做出相应的解释。
这里使用的术语仅为了描述不同的实施例的目的，而不意图限制示例性实施例。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组。
在此参照作为示例性实施例的理想实施例(和中间结构)的示意图的剖面图来描述示例性实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因此，示例性实施例不应该被理解为限制于在此示出的区域的形状，而将包括例如由制造导致的形状偏差。例如，示出为矩形的注入区域在其边缘将通常具有圆形或曲线的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的埋区会导致在埋区和通过其发生注入的表面之间的区域中的一些注入。因此，在图中示出的区域实际上是示意性的，它们的形状并不意图示出装置的区域的实际形状，也不意图限制示例性实施例的范围。
除非另有定义，否则这里使用的所有术语(包括技术术语和科技术语)具有与示例性实施例所属领域的普通技术人员所通常理解的意思相同的意思。还将进一步理解的是，除非这里明确定义，否则术语(包括在通用的字典中定义的术语)应该被解释为具有与相关领域的内容中它们的意思相同的意思，而不将理想地或者过于正式地解释它们的意思。
参照图1，可在半导体基底100上提供具有内置接触塞104的层间绝缘层(interlayer insulation layer)102。接触塞104可由导电材料制成，层间绝缘层102可由氧化硅(silicon oxide)制成。可在层间绝缘层102上顺序地提供蚀刻终止层106和成型层(molding layer)108。蚀刻终止层106可由相对于成型层108来说具有蚀刻选择性的绝缘材料制成。例如，如果成型层108由氧化硅制成，则蚀刻终止层106可由氮化硅(silicon nitride)或氮氧化硅(silicon oxynitride)制成。
可将成型层108和蚀刻终止层106图案化以形成暴露接触塞104的开口110。可将将会变成下电极112的下导电层(未示出)附着于具有开口110的成型层108。可在下导电层(未示出)上提供将会变成牺牲图案114的牺牲层(未示出)，以填充开口110。可将牺牲层(未示出)和下导电层(未示出)平坦化直至成型层108被暴露。结果，可在开口110中形成圆柱形下电极112和牺牲图案114。
牺牲图案114相对于蚀刻终止层106来说可具有蚀刻选择性。另外，牺牲图案114可具有等于或高于成型层108的蚀刻速度的蚀刻速度。牺牲图案114可包含氧化硅，下电极112可包含导电材料。例如，下电极112可包含掺杂的多晶硅、导电的金属氮化物、贵金属(noble metal)和导电的金属氧化物(比如氧化铱)中的至少一种。
参照图2，可利用湿蚀刻剂将牺牲图案114和成型层108去除，以暴露下电极112。在去除牺牲图案114和成型层108的过程中，蚀刻终止层106可保护层间绝缘层102。可将介电层116附着于下电极112的被暴露的表面，以沿着下电极112的表面具有基本上均匀的厚度。介电层116可具有高于氮化硅的介电常数的介电常数，且可包含氧化铝、氧化铪、氧化锆、氧化钛和氧化钽中的至少一种。可选择地，介电层116可包含氧化硅、氮氧化硅和氮化硅中的至少一种。
参照图3和图4，可利用金属有机化学气相沉积(MOCVD)工艺在介电层116上形成第一导电金属化合物层118，可利用物理气相沉积(PVD)工艺在第一导电金属化合物层118上形成第二导电金属化合物层119。第一导电金属化合物层118和第二导电金属化合物层119可构成上电极120。在减少或防止第一导电金属化合物层118暴露于空气时，可形成第二导电金属化合物层119，因此，减少了第一导电金属化合物层118暴露于氧原子。例如，可在相对低压室中和/或相对低氧室中实施形成第一导电金属化合物层118和形成第二导电金属化合物层119的整个过程，以减少第一导电金属化合物层118暴露于氧原子。
参照图4，下电极112可具有圆柱形状，可将第一导电金属化合物层118和介电层116附着于下电极112的表面。可形成第二导电金属化合物层119以填充由下电极112的内壁包围的空间。
参照图5，在半导体基底(比如基底100)的处理过程中，沉积装置可实现并保持低于大气压的压力。可在传送室200中提供基底传送装置205(比如机器手)。可在传送室200的第一侧提供基底装载部件210。基底装载部件210可包括用于暂时存储被装载入传送室200中或从传送室200中被卸载的半导体基底的装载锁定室(未示出)。可在传送室200和基底装载部件210之间提供第一开/关装置215(比如第一门阀)，可通过第一开/关装置215将基底装载部件210中的半导体基底载入传送室200，或者将传送室200中的半导体基底卸载到基底装载部件210中。
可将第一工艺室220(比如第一沉积室)附着于传送室200的第二侧。可在第一工艺室220中实施MOCVD。可在第一工艺室220中提供第一卡盘(未示出)和/或用于供应源气体的喷头或气体供应管道(未示出)。可在传送室200和第一工艺室220之间提供第二开/关装置225(比如第二门阀)，可通过第二开/关装置225将传送室200中的半导体基底(未示出)载入第一工艺室220，或者将第一工艺室220中的半导体基底卸载到传送室200。
可将第二工艺室230(比如第二沉积室)附着于传送室200的第三侧。可在第二工艺室230中实施PVD。可在第二工艺室230中提供第二卡盘(未示出)和/或靶(未示出)。靶可为被沉积在半导体基底(未示出)上的金属化合物，其中，半导体基底会被装载到第二卡盘上。可在传送室200与第二工艺室230之间提供第三开/关装置235(比如第三门阀)，可通过第三开/关装置235将传送室200中的半导体基底(未示出)载入第二工艺室230，或者将第二工艺室230中的半导体基底卸载到传送室200。
可将第三工艺室240附着于传送室200的第四侧。可在传送室200与第三工艺室240之间提供第四开/关装置245(比如第四门阀)，可通过第四开/关装置245将传送室200中的半导体基底(未示出)载入第三工艺室240，或者将第三工艺室240中的半导体基底卸载到传送室200。
可在第三工艺室240中实施多种工艺(比如预处理工艺/后处理工艺)。预处理工艺可为在沉积工艺之前实施的清洗工艺。后处理工艺可为在沉积工艺之后实施的退火工艺。可选择地，可在沉积工艺之后实施清洗工艺。基底传送装置205可将传送室200中的半导体基底(未示出)传送入基底装载部件210、第一工艺室220、第二工艺室230和第三工艺室240中的一个，或者将基底装载部件210、第一工艺室220、第二工艺室230和第三工艺室240中的一个中的半导体基底卸载到传送室200。
参照图6，可将具有介电层116的基底100载入基底装载部件210的装载锁定室(未示出)。装载锁定室(未示出)可将基底100隔绝于外部空气，并可实现低于大气压的压力。可给予传送室200大约0.1托或小于0.1托的压力，且当装载锁定室(未示出)的压力降至与传送室200的压力大致相等时，第一开/关装置215可开启，以将基底100传送入传送室200(S300)。
可将传送室200中的基底100转移到第一工艺室220中(比如第一沉积室)(S310)。然而，当欲在沉积工艺之前进行预处理工艺时，则可将基底100载入第三工艺室240中，以进行预处理工艺。在预处理工艺之后，可将第三工艺室240中的基底100通过传送室200转移到第一工艺室220中。
可在第一工艺室220中对基底100实施MOCVD工艺，以在介电层116上形成第一导电金属化合物层118(S320)。第一导电金属化合物层118可为第一金属氮化物层。可利用金属有机前驱物来实施MOCVD工艺。金属有机前驱物可具有氨基系列，而且也可包含钛、钽、铪和/或锆。另外，可利用氮源气体(比如氨(NH3))来实施MOCVD工艺。因此，第一金属氮化物层可为氮化钛层(TiN)、氮化钽层(TaN)、氮化铪层(HfN)和/或氮化锆层(ZrN)。
可在形成第二导电金属化合物层119之前对第一导电金属化合物层118实施等离子体处理工艺(S330)。可利用原位工艺在第一工艺室220内实施等离子体处理工艺，以减少第一导电金属化合物层118潜在地暴露于外部空气。可利用氢等离子体、氮等离子体或其组合来实施等离子体处理工艺。
等离子体处理工艺可包括，在形成第一导电金属化合物层118之后、引入等离子体源气体之前，清除第一工艺室220中的剩余气体。等离子体处理工艺可除去第一导电金属化合物层118中的杂质(比如碳原子)。然而，当第一导电金属化合物层118太薄时，等离子体处理工艺会使介电层116退化。因此，第一导电金属化合物层118应具有足以减少或防止等离子体处理工艺过程中的介电层116的退化的厚度。例如，第一导电金属化合物层118可具有大约200-800的厚度。
另外，可在相对低的功率下实施等离子体处理工艺。例如，功率可为大约750瓦或小于750瓦，此时基底是具有大约300mm直径的圆片。功率可为大约400瓦或小于400瓦，此时基底是具有大约200mm直径的圆片。可利用电源使周围气体离子化以产生等离子体。
可将具有第一导电金属化合物层118的基底100从第一工艺室220中转移到传送室200中(S340)。通过在工艺(比如沉积工艺)之间将基底100转移到传送室，减少了或防止了第一导电金属化合物层118暴露于外部空气。
可将基底100从传送室200载入第二工艺室230(比如第二沉积室)(S350)，其中，第二工艺室230可具有大约0.1托或小于0.1托的压力，可利用PVD工艺在第二工艺室230中在第一导电金属化合物层118上形成第二导电金属化合物层119(S360)。第一导电金属化合物层118可作为用于形成第二导电金属化合物层119的种子层。第二导电金属化合物层119可为第二金属氮化物层。第二金属氮化物层可为氮化钛层(TiN)、氮化钽层(TaN)、氮化铪层(HfN)和/或氮化锆(ZrN)层。分别形成的第一导电金属化合物层118和第二导电金属化合物层119可构成上电极120。
尽管第一导电金属化合物层118的沉积工艺和第二导电金属化合物层119的沉积工艺可不相同，但是第二导电金属化合物层119可由与第一导电金属化合物层118的材料相同的材料制成。例如，第一导电金属化合物层118可为MOCVD TiN层，第二导电金属化合物层119可为PVD TiN层。可选择地，第二导电金属化合物层119可由与第一导电金属化合物层118的材料不相同的材料制成。
因为第一导电金属化合物层118会含有可与氧原子进行反应的碳原子(由于MOCVD过程中金属有机前驱物的使用)，所以减少或防止第一导电金属化合物层118暴露于空气条件下(空气会含有相对大量的氧原子)会是有利的。因此，第一导电金属化合物层118的氧的含量会减少。另外，因为可利用不采用金属有机前驱物的PVD工艺形成第二导电金属化合物层119，所以第二导电金属化合物层119会缺少碳原子，因此第二导电金属化合物层119比第一导电金属化合物层118较不易与氧原子进行反应。因此，在将基底100从图5所示的沉积装置中除去之后，第二导电金属化合物层119可有助于将第一导电金属化合物层118保护于空气中的氧原子之外，由此降低上电极120的退化。
在形成第二导电金属化合物层119之后，可将第二工艺室230中的基底100转移到传送室200中(S370)。可通过第一开/关装置215将具有上电极120的基底100从传送室200卸载到基底装载部件210中(S380)。第三工艺室240为后处理工艺室且欲在形成上电极120之后进行后处理工艺，此时可将具有上电极120的基底100从传送室200转移到第三工艺室240中，以在卸载基底100到基底装载部件210中之前进行后处理工艺。
说明书不应被理解为限制于在此描述的示例性实施例。例如，可在下电极上形成第一导电金属化合物层118和第二导电金属化合物层119，其中，下电极具有与在此描述的圆柱形下电极112的构造不相同的构造。另外，第一导电金属化合物层118和第二导电金属化合物层119可用作电容器的下电极。此外，可在半导体器件的其他元件(比如接触塞)的形成中利用第一导电金属化合物层118和第二导电金属化合物层119。
虽然已将示例性实施例公开于此，但是也可能存在其他的变化。这样的变化将不认为是脱离了本发明的示例性实施例的精神和范围的变化，并意图将所有对于本领域普通技术人员来说显而易见的变化包括在权利要求的范围中。

Claims (20)

1、形成半导体器件的方法，包括：
利用金属有机化学气相沉积工艺在基底上形成第一导电金属化合物层；
利用物理气相沉积工艺在所述第一导电金属化合物层上形成第二导电金属化合物层，其中，在从形成所述第一导电金属化合物层到形成所述第二导电金属化合物层的整个过程中，将所述第一导电金属化合物层和所述第二导电金属化合物层保持在低于大气压的压力下。
2、如权利要求1所述的方法，其中，在单个的沉积装置中形成所述第一导电金属化合物层和所述第二导电金属化合物层，
其中，所述沉积装置包括传送室、附着于所述传送室的第二侧的第一工艺室和附着于所述传送室的第三侧的第二工艺室，
其中，分别在所述第一工艺室和所述第二工艺室中形成所述第一导电金属化合物层和所述第二导电金属化合物层，
其中，通过具有低于大气压的压力的所述传送室将具有所述第一导电金属化合物层的基底转移到所述第二工艺室中。
3、如权利要求2所述的方法，其中，所述传送室具有大约0.1托的压力或小于0.1托的压力。
4、如权利要求1所述的方法，还包括在形成所述第二导电金属化合物层之前，对所述第一导电金属化合物层施加等离子体处理工艺。
5、如权利要求4所述的方法，其中，所述第一导电金属化合物层具有大约200-800的厚度。
6、如权利要求4所述的方法，其中，在大约750瓦或小于750瓦的功率下实施所述等离子体处理工艺。
7、如权利要求4所述的方法，其中，在所述第一工艺室中利用原位工艺来实施所述等离子体处理工艺。
8、如权利要求4所述的方法，其中，利用氢等离子体和氮等离子体中的至少一种来实施所述等离子体处理工艺。
9、如权利要求1所述的方法，还包括：
在所述基底上形成下电极；
在形成所述第一导电金属化合物层和所述第二导电金属化合物层之前，在所述下电极上形成介电层，其中，在所述介电层上形成所述第一导电金属化合物层，且所述第一导电金属化合物层和所述第二导电金属化合物层构成上电极。
10、如权利要求9所述的方法，其中，所述下电极具有圆柱形状和表面。
11、如权利要求10所述的方法，其中，将所述第一导电金属化合物层附着于所述下电极的表面，所述第二导电金属化合物层填充由所述下电极的内壁包围的空间。
12、如权利要求1所述的方法，其中，所述第二导电金属化合物层由与所述第一导电金属化合物层的材料相同的材料制成。
13、如权利要求1所述的方法，其中，所述第二导电金属化合物层由与所述第一导电金属化合物层的材料不相同的材料制成。
14、如权利要求1所述的方法，其中，所述第一导电金属化合物层为第一金属氮化物层，所述第二导电金属化合物层为第二金属氮化物层。
15、如权利要求1所述的方法，其中，利用金属有机前驱物来实施所述金属有机化学气相沉积工艺。
16、如权利要求15所述的方法，其中，所述金属有机前驱物包含氨基。
17、如权利要求14所述的方法，其中，所述第一金属氮化物层为氮化钛层、氮化钽层、氮化铪层和氮化锆层中的至少一种。
18、如权利要求14所述的方法，其中，所述第二金属氮化物层为氮化钛层、氮化钽层、氮化铪层和氮化锆层中的至少一种。
19、如权利要求2所述的方法，还包括在形成所述第一导电金属化合物层和所述第二导电金属化合物层之前，在第三工艺室中清洗所述基底，其中，所述第三工艺室附着在所述传送室的第四侧。
20、如权利要求2所述的方法，还包括在第三工艺室中将所述第一导电金属化合物层和所述第二导电金属化合物层退火，其中，所述第三工艺室附着在所述传送室的第四侧。
CNA2007101022845A 2006-05-10 2007-05-09 形成半导体器件的方法 Pending CN101071769A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060042078 2006-05-10
KR1020060042078A KR100764739B1 (ko) 2006-05-10 2006-05-10 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
CN101071769A true CN101071769A (zh) 2007-11-14

Family

ID=38685673

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101022845A Pending CN101071769A (zh) 2006-05-10 2007-05-09 形成半导体器件的方法

Country Status (4)

Country Link
US (1) US20070264821A1 (zh)
JP (1) JP2007306001A (zh)
KR (1) KR100764739B1 (zh)
CN (1) CN101071769A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169830A (zh) * 2011-03-17 2011-08-31 复旦大学 金属半导体化合物薄膜的制备方法
CN110273135A (zh) * 2018-03-16 2019-09-24 三星电子株式会社 准直器、制造半导体装置的设备和方法
CN111876752A (zh) * 2020-08-03 2020-11-03 中国科学院长春光学精密机械与物理研究所 一种mocvd装置及半导体材料生产设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4966251B2 (ja) * 2008-05-14 2012-07-04 株式会社アルバック 触媒材料の製造方法及び製造装置
CN102212877B (zh) * 2010-07-09 2012-08-22 江苏中晟半导体设备有限公司 具有多个外延反应腔的mocvd系统及其操作方法
FI2823079T3 (fi) 2012-02-23 2023-05-04 Treadstone Tech Inc Korrosiota kestävä ja sähköä johtava metallin pinta
JP2020132904A (ja) * 2019-02-13 2020-08-31 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6203619B1 (en) * 1998-10-26 2001-03-20 Symetrix Corporation Multiple station apparatus for liquid source fabrication of thin films
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6491978B1 (en) * 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
US20020192948A1 (en) * 2001-06-15 2002-12-19 Applied Materials, Inc. Integrated barrier layer structure for copper contact level metallization
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
KR100456697B1 (ko) * 2002-07-30 2004-11-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
KR100533099B1 (ko) * 2003-06-24 2005-12-02 김영민 백-업용 소재를 이용한 인조대리석 상판의 제조방법
KR100560666B1 (ko) * 2003-07-07 2006-03-16 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
US7265048B2 (en) * 2005-03-01 2007-09-04 Applied Materials, Inc. Reduction of copper dewetting by transition metal deposition

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169830A (zh) * 2011-03-17 2011-08-31 复旦大学 金属半导体化合物薄膜的制备方法
CN102169830B (zh) * 2011-03-17 2016-07-06 复旦大学 金属半导体化合物薄膜的制备方法
CN110273135A (zh) * 2018-03-16 2019-09-24 三星电子株式会社 准直器、制造半导体装置的设备和方法
CN111876752A (zh) * 2020-08-03 2020-11-03 中国科学院长春光学精密机械与物理研究所 一种mocvd装置及半导体材料生产设备

Also Published As

Publication number Publication date
JP2007306001A (ja) 2007-11-22
KR100764739B1 (ko) 2007-10-08
US20070264821A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
CN101071769A (zh) 形成半导体器件的方法
US8207061B2 (en) Semiconductor device manufacturing method using valve metal and nitride of valve metal
US10892161B2 (en) Enhanced selective deposition process
KR100363081B1 (ko) 박막 형성장치
TWI442574B (zh) 利用摻雜或化合之金屬氧化物半導體產生薄膜電晶體陣列的整合製程系統與製程順序
KR20070111979A (ko) 반도체 장치의 제조방법
US20060128127A1 (en) Method of depositing a metal compound layer and apparatus for depositing a metal compound layer
CN110663098B (zh) 利用聚合物结构去活化工艺的选择性沉积工艺
US20100003813A1 (en) Semiconductor device and method of fabricating the same
US6916737B2 (en) Methods of manufacturing a semiconductor device
US8962350B2 (en) Multi-step deposition of ferroelectric dielectric material
US20070176225A1 (en) Semiconductor device and method of manufacturing the same
KR100560666B1 (ko) 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
US20100055905A1 (en) Method of forming an aluminum oxide layer
US7791125B2 (en) Semiconductor devices having dielectric layers and methods of forming the same
US20200083448A1 (en) Method of manufacturing memory device
US20080093657A1 (en) Nonvolatile memory devices and methods of fabricating the same
KR100780631B1 (ko) 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
US9305998B2 (en) Adhesion of ferroelectric material to underlying conductive capacitor plate
CN106356337B (zh) 一种半导体器件的制造方法
US20090039415A1 (en) Method of forming dielectric including dysprosium and scandium by atomic layer deposition and integrated circuit device including the dielectric layer
US11508584B2 (en) Deuterium-containing films
US11664215B2 (en) High selectivity atomic later deposition process
US20230017955A1 (en) System and method for cleaning a pre-clean process chamber

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071114