KR100764739B1 - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR100764739B1
KR100764739B1 KR1020060042078A KR20060042078A KR100764739B1 KR 100764739 B1 KR100764739 B1 KR 100764739B1 KR 1020060042078 A KR1020060042078 A KR 1020060042078A KR 20060042078 A KR20060042078 A KR 20060042078A KR 100764739 B1 KR100764739 B1 KR 100764739B1
Authority
KR
South Korea
Prior art keywords
metal compound
conductive metal
film
compound film
nitride film
Prior art date
Application number
KR1020060042078A
Other languages
English (en)
Inventor
김주연
원석준
김락환
송민우
김원홍
박정민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060042078A priority Critical patent/KR100764739B1/ko
Priority to US11/785,305 priority patent/US20070264821A1/en
Priority to CNA2007101022845A priority patent/CN101071769A/zh
Priority to JP2007125947A priority patent/JP2007306001A/ja
Application granted granted Critical
Publication of KR100764739B1 publication Critical patent/KR100764739B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 소자의 형성 방법을 제공한다. 이 방법에 따르면, 유기 금속 화학 증착법으로 형성된 제1 도전성 금속화합물막을 대기 중에 노출시키지 않은 상태에서, 물리 기상 증착법에 의한 제2 도전성 금속화합물막을 제1 도전성 금속화합물막 상에 형성시킨다. 이로써, 제1 도전성 금속화합물막에 대기 중의 산소가 침투하는 현상을 차단할 수 있다.

Description

반도체 소자의 형성 방법{METHODS OF FORMING A SEMICONDUCTOR DEVICE}
도 1 내지 도 4는 본 발명의 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 공정 단면도들이다.
도 5는 본 발명의 실시예에 따른 제1 및 제2 도전성 금속화합물막들(conductive metal compound layers)을 형성하기 위한 증착 장비(depostion apparatus)를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 제1 및 제2 도전성 금속화합물막들의 형성 방법을 설명하기 위한 플로우 챠트이다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히, 유기 금속 화학 증착법(metal organic chemical vapor deposition method)으로 형성된 도전성 금속화합물막을 포함하는 반도체 소자의 형성 방법에 관한 것이다.
반도체 소자는 다양한 특성의 도전성 금속화합물막을 요구하는 경우가 있다. 예컨대, 도전성 금속화합물막 중에 하나인 티타늄질화막은 도전성을 가짐과 더불어 내반응성이 우수하다. 이러한 특성들로 인하여, 티타늄질화막은 반도체 소자를 구 성하는 여러 종류의 단위 요소들에 사용되고 있다. 예컨대, 티타늄질화막은 금속 배선과 절연층 사이에 베리어로 사용될 수 있으며, 또한 캐패시터의 전극들로 사용될 수도 있다.
티타늄질화막을 형성하는 일방법으로 유기 금속 화학 증착법(MOCVD method; Metal Organic Chemical Vapor Deposition method)이 제안된 바 있다. 유기 금속 화학 증착법은 기화된 유기 금속 전구체(metal organic precursor)를 사용하는 화학 기상 증착법이다. 즉, 티타늄질화막은 유기 금속 전구체인 TDMAT 와 암모니아를 소스 가스로 사용하는 유기 금속 화학 증착법으로 형성될 수 있다. 유기 금속 화학 증착법은 공정 온도가 낮은 장점을 갖는다. 공정 온도가 낮음으로써, 증착된 티타늄질화막 아래의 반도체 소자의 단위 소자들(ex, 모스 전계 효과 트랜지스터등)의 특성 변화를 최소화할 수 있다. 또한, 유기 금속 화학 증착법으로 형성된 티타늄질화막은 우수한 단차 도포성으로 인하여 높은 종횡비를 갖는 하부 구조체의 표면을 따라 충분히 균일한 두께로 형성될 수 있다.
하지만, 티타늄질화막을 유기 금속 화학 증착법으로 형성하는 경우, 여러 문제점들이 발생될 수 있다. 예컨대, 유기 금속 전구체는 유기물임으로 다량의 탄소들을 포함한다. 이로써, 유기 금속 화학 증착법으로 형성된 티타늄질화막은 많은 탄소들을 포함한다. 탄소를 포함한 티타늄질화막은 산소를 잘 흡수하는 특성을 갖는다. 결과적으로, 탄소를 포함하는 티타늄질화막이 대기 중의 산소를 흡수하여 막의 특성이 열화될 수 있다. 특히, 산소를 흡수한 티타늄질화막의 비저항이 높아져 반도체 소자의 불량을 초래할 수 있다.
본 발명은 상술한 제반적인 문제점들을 해결하기 위하여 고안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 도전성 금속화합물막의 특성 열화를 방지할 수 있는 반도체 소자의 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 유기 금속 화학 증착법으로 형성된 도전성 금속화합물막내로 산소가 침투하는 현상을 최소화하여 도전성 금속화합물막의 특성 열화를 방지할 수 있는 반도체 소자의 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 도전성 금속화합물막의 특성 열화를 방지함과 더불어 스루풋을 향상시킬 수 있는 반도체 소자의 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 반도체 소자의 형성 방법을 제공한다. 이 방법은 기판 상에 유기 금속 화학 증착법으로 제1 도전성 금속화합물막을 형성하는 단계; 및 상기 제1 도전성 금속화합물막이 대기(atmosphere) 중에 노출되지 않은 상태에서, 상기 제1 도전성 금속화합물막 상에 물리 기상 증착법으로 제2 도전성 금속화합물막을 형성하는 단계를 포함한다.
일 실시예에 따르면, 상기 제1 및 제2 도전성 금속화합물막들은 하나의 증착 장비에서 형성될 수 있다. 상기 증착 장비는 전송 챔버, 상기 전송 챔버의 일측에 연결된 제1 증착 챔버, 및 상기 전송 챔버의 타측에 연결된 제2 증착 챔버를 포함 한다. 이때, 상기 제1 도전성 금속화합물막은 상기 제1 증착 챔버내에서 형성되며 상기 제2 도전성 금속화합물막은 상기 제2 증착 챔버내에서 형성되고, 상기 제1 도전성 금속화합물막을 갖는 기판은 상기 제1 증착 챔버에서 대기압 보다 낮은 진공상태인 상기 전송 챔버를 경유하여 상기 제2 증착 챔버로 이동한다. 상기 제1 도전성 금속화합물막을 갖는 기판이 상기 전송 챔버를 경유할때, 상기 전송 챔버는 0.1 토르(Torr) 이하의 진공상태인 것이 바람직하다.
일 실시예에 따르면, 상기 방법은 상기 제1 도전성 금속화합물막에 플라즈마 처리를 수행하는 단계를 더 포함할 수 있다. 상기 플라즈마 처리를 수행할때, 상기 제1 도전성 금속화합물막의 두께는 200Å 내지 800Å 인 것이 바람직하다. 상기 플라즈마 처리시 플라즈마 파워는 750 와트(W) 이하일 수 있다. 상기 플라즈마 처리는 상기 제1 증착 챔버내에서 인 시츄(in situ)로 수행되는 것이 바람직하다. 상기 플라즈마 처리는 수소 플라즈마 처리, 질소 플라즈마 처리 및 수소/질소 플라즈마 처리 중에서 어느 하나일 수 있다.
일 실시예에 따르면, 상기 방법은 상기 제1 도전성 금속화합물막을 형성하기 전에, 상기 기판 상에 하부 전극을 형성하는 단계; 및 상기 하부 전극의 표면을 덮는 유전막을 형성하는 단계를 더 포함할 수 있다. 이 경우에, 상기 제1 도전성 금속화합물막은 상기 유전막 상에 형성되고, 상기 제1 및 제2 도전성 금속화합물막들은 상부 전극을 구성한다. 상기 하부 전극은 실린더 형태로 형성될 수 있다. 이때, 상기 제1 도전성 금속화합물막은 상기 하부 전극의 표면을 따라 콘포말(conformal)하게 형성되고, 상기 제2 도전성 금속화합물막은 상기 하부 전극의 내측벽으로 둘 러싸인 공간을 채우도록 형성될 수 있다.
상기 제1 도전성 금속화합물막 및 상기 제2 도전성 금속화합물막은 서로 동일한 물질로 형성될 수 있다. 이와는 달리, 상기 제1 도전성 금속화합물막 및 상기 제2 도전성 금속화합물막은 서로 다른 물질로 형성될 수 있다.
상기 제1 도전성 금속화합물막은 제1 금속질화막으로 형성될 수 있으며, 상기 제2 도전성 금속화합물막은 제2 금속질화막으로 형성될 수 있다. 이 경우에, 상기 유기 금속 화학 증착법은 금속 유기 전구체 및 아미노(amino) 계열의 금속 유기 전구체 중에서 선택된 적어도 하나를 사용할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 4는 본 발명의 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 공정 단면도들이고, 도 5는 본 발명의 실시예에 제1 및 제2 도전성 금속 화합물막들을 형성하기 위한 증착 장비를 나타내는 도면이며, 도 6은 본 발명의 실시예에 따른 제1 및 제2 도전성 금속화합물막들의 형성 방법을 설명하기 위한 플로우 챠트이다.
도 1을 참조하면, 반도체 기판(100, 이하 기판이라고 함) 상에 층간 절연막(102)을 형성하고, 상기 층간 절연막(102)을 관통하는 콘택 플러그(104)를 형성한다. 상기 콘택 플러그(104)는 도전 물질로 형성되고, 상기 층간 절연막(102)은 산화막으로 형성될 수 있다.
상기 기판(100) 전면 상에 식각정지층(106) 및 몰드층(108)을 형성한다. 상기 식각정지층(106)은 상기 몰드층(108)에 대하여 식각선택비를 갖는 절연막으로 형성한다. 예컨대, 상기 몰드층(108)은 산화막으로 형성하고, 상기 식각정지층(106)은 질화막 또는 산화질화막으로 형성할 수 있다.
상기 몰드층(108) 및 식각정지층(106)을 연속적으로 패터닝하여 상기 콘택 플러그(104)를 노출시키는 개구부(110)를 형성한다. 이어서, 상기 기판(100) 전면 상에 하부 도전막을 콘포말(conformal)하게 형성하고, 상기 하부 도전막 상에 희생막을 형성한다. 상기 희생막 및 상기 하부 도전막을 상기 몰드층(108)이 노출될때까지 평탄화시키어 상기 개구부(110)내에 차례로 적층된 하부 전극(112) 및 희생 패턴(114)을 형성한다. 상기 하부 전극(112)은 실린더(cylinder) 형태로 형성될 수 있다.
상기 희생 패턴(114)은 상기 식각정지층(106)에 대하여 식각선택비를 갖는 물질로 형성한다. 또한, 상기 희생 패턴(114)은 상기 몰드층(108)과 동일한 식각율 을 갖거나, 빠른 식각율을 갖는 물질로 형성할 수 있다. 예컨대, 상기 희생 패턴(114)은 산화막으로 형성할 수 있다. 상기 하부 전극(112)은 도전 물질로 형성한다. 예컨대, 상기 하부 전극(112)은 도핑된 폴리실리콘, 도전성 금속질화물, 귀금속 및 도전성 금속산화물(ex, 이리듐산화막등)등에서 선택된 적어도 하나를 포함할 수 있다.
도 2를 참조하면, 상기 희생 패턴(114) 및 몰드층(108)을 제거하여 상기 하부 전극(112)의 내외측벽을 노출시킨다. 상기 희생 패턴(114) 및 몰드층(108)은 습식 식각으로 제거할 수 있다. 이때, 상기 층간 절연막(102)은 상기 식각정지층(106)에 의해 보호된다.
상기 기판(100) 전면 상에 유전막(116)을 콘포말(conformal)하게 형성한다. 상기 유전막(116)은 상기 하부 전극(106)의 표면을 따라 충분히 균일한 두께로 형성될 수 있다. 상기 유전막(116)은 실리콘 질화막에 비하여 높은 유전상수를 갖는 고유전막을 포함할 수 있다. 예컨대, 상기 유전막(116)은 알루미늄산화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 또는 탄탈늄산화막등에서 선택된 적어도 하나를 포함할 수 있다. 이와는 달리, 상기 유전막(116)은 강유전체막을 포함할 수도 있다. 이와는 또 다르게, 상기 유전막(116)은 실리콘 산화막, 실리콘산화질화막 및 실리콘 질화막 중에서 선택된 적어도 하나를 포함할 수 있다.
도 3 및 도 4를 참조하면, 상기 유전막(116) 상에 유기 금속 화학 증착법으로 제1 도전성 금속화합물막(118)을 형성하고, 상기 제1 도전성 금속화합물막(118) 상에 물리 기상 증착법으로 제2 도전성 금속화합물막(119)을 형성한다. 이때, 상기 제1 도전성 금속화합물막(118)이 대기 중에 노출되지 않은 상태에서, 상기 제2 도전성 금속화합물막(119)을 상기 제1 도전성 금속화합물막(119) 상에 형성한다. 이로써, 상기 유기 금속 화학 증착법으로 형성된 제1 도전성 금속화합물막(118)이 대기 중의 산소와 접촉하는 것을 차단할 수 있다. 그 결과, 상기 제1 도전성 금속화합물막(118)의 특성 열화를 최소화할 수 있다. 상기 제1 및 제2 도전성 금속화합물막들(118,119)은 상부 전극(120)을 구성한다.
상기 제1 및 제2 도전성 금속화합물막들(118,119)을 형성하는 방법을 도 6의 증착 장비 및 도 6의 플로우 챠트를 참조하여 실시예들을 구체적으로 설명한다.
먼저, 도 5에 도시된 증착 장비에 대해 설명한다. 도 5를 참조하면, 상기 증착 장비는 전송 챔버(200, transfer chamber)를 포함한다. 상기 전송 챔버(200)내에는 기판 이송 수단(205)이 배치될 수 있다. 상기 전송 챔버(200)의 제1 측에 기판 로딩부(210, substrate loading part)가 연결된다. 상기 기판 로딩부(210)는 로드락 챔버(loadlock chamber)를 포함할 수 있다. 상기 기판 로딩부(210)는 상기 기판(100)이 상기 증착 장비내로 로딩/언로딩(loading/unloading)하는 출입구 역할을 수행할 수 있다. 상기 기판 로딩부(210)와 상기 전송 챔버(200)의 내부 공간은 제1 개폐수단(215)에 의해 차단되거나 연통할 수 있다.
상기 전송 챔버(200)의 제2 측에 제1 증착 챔버(220, first deposition chamber)가 연결된다. 상기 제1 증착 챔버(220)내에서는 유기 금속 화학 증착법이 수행되는 것이 바람직하다. 상기 제1 증착 챔버(220)내에는 제1 척(chuck, 미도시함)이 배치될 수 있다. 또한, 상기 제1 증착 챔버(220)내에는 소스 가스들을 공급 하기 위한 샤워 헤드(shower head) 또는 가스 공급관등이 배치될 수 있다. 상기 제1 증착 챔버(220) 및 상기 전송 챔버(200) 사이에는 제2 개폐 수단(225)이 배치된다. 상기 제2 개폐 수단(225)에 의해 상기 제1 증착 챔버(220)의 내부 공간과 상기 전송 챔버(200)의 내부 공간이 차단되거나 연통한다. 상기 전송 챔버(200)의 제3 측에 제2 증착 챔버(230)가 연결된다. 상기 제2 증착 챔버(230)내에서는 물리 기상 증착법이 수행되는 것이 바람직하다. 즉, 상기 제2 증착 챔버(230)내에는 제2 척 및 상기 제2 척 상부에 증착하고자 하는 제2 금속화합물로 이루어진 타겟(target)이 배치될 수 있다. 상기 전송 챔버(200)와 상기 제2 증착 챔버(230) 사이에 제3 개폐 수단(235)이 배치된다. 상기 제3 개폐 수단(235)에 의하여 상기 제2 증착 챔버(230)의 내부 공간과 상기 전송 챔버(200)의 내부 공간이 차단되거나 연통한다.
상기 전송 챔버(200)의 제4 측에 처리 챔버(240)가 배치될 수 있다. 상기 처리 챔버(240)내에서는 막의 증착전 또는 후에 수행되는 처리 공정이 진행될 수 있다. 예컨대, 상기 제3 챔버(240)는 막의 증착전 또는 후에 수행되는 세정 공정이 수행될 수 있다. 상기 전송 챔버(200)내의 기판 이송 수단(205)는 상기 기판 로딩부(210), 제1 증착 챔버(220), 제2 증착 챔버(230) 및/또는 처리 챔버(240)로 기판(100)을 이동시킬 수 있다.
계속해서, 도 3, 도 4, 도 5 및 도 6을 참조하면, 유전막(116)을 갖는 기판(100)을 상기 기판 로딩부(210)에 반입한다. 상기 기판(100)은 상기 기판 로딩부(210)의 로드락 챔버내에서 대기(atmosphere)와 차단될 수 있다. 상기 제1 개폐 수단(215)을 오픈(open)하여 상기 기판 로딩부(210)의 기판(100)을 상기 전송 챔 버(200)내로 로딩한다(S300). 상기 기판(100)이 상기 전송 챔버(200)내로 로딩된 상태에서 상기 전송 챔버(200)는 대기압에 비하여 낮은 압력의 진공상태인 것이 바람직하다. 상기 전송 챔버(200)는 0.1 토르(Torr) 이하의 진공상태인 것이 바람직하다. 상기 기판(100)은 상기 진공 상태인 전송 챔버(200)내로 로딩될 수 있다. 이 경우에, 상기 기판(100)이 상기 로드락 챔버내에 반입한 후에, 상기 로드락 챔버의 압력을 상기 전송 챔버(200)의 진공 상태와 동일하게 낮추고, 상기 제1 개폐 수단(215)을 오픈하여 상기 기판(100)을 상기 전송 챔버(200)로 로딩할 수 있다. 이와는 달리, 상기 기판(100)이 상기 전송 챔버(200)내로 로딩된 후에, 상기 전송 챔버(200)의 압력을 상기 진공 상태로 낮출수 있다.
이어서, 상기 전송 챔버(200)내의 기판(100)을 상기 제1 증착 챔버(220)로 이동시킨다(S310). 요구되는 공정 및 상기 처리 챔버(240)의 처리 공정이 전처리 공정인 경우에, 상기 기판(100)은 상기 제1 증착 챔버(220)로 이동하기 전에, 상기 처리 챔버(240)로 이동되어 상기 전처리 공정을 수행할 수도 있다.
상기 제1 증착 챔버(220) 내에서 유기 금속 화학 증착법(metal organic chemical vapor deposition method)을 수행하여 상기 유전막(116) 상에 제1 도전성 금속화합물막(118)을 형성한다(S320). 상기 제1 도전성 금속화합물막(118)은 상기 유기 금속 화학 증착법에 의한 제1 금속질화막으로 형성하는 것이 바람직하다. 이 경우에, 상기 유기 금속 화학 증착법은 유기 금속 전구체(metal organic precursor) 및 아미노(amino) 계열의 유기 금속 전구체 중에서 선택된 적어도 하나를 사용할 수 있다. 상기 유기 금속 전구체 및 아미노 계열의 유기 금속 전구는 티 타늄, 탄탈늄, 하프늄 및 지르코늄등에서 선택된 하나를 포함할 수 있다. 이에 더하여, 상기 유기 금속 화학 증착법은 질소를 포함하는 소스 가스, 예컨대, 암모니아(NH3) 가스등을 사용할 수 있다. 따라서, 상기 제1 도전성 금속화합물막(118)은 티타늄질화막, 탄탈늄질화막, 하프늄질화막 및 지르코늄질화막 중에 어느 하나로 형성될 수 있다.
상기 제1 도전성 금속화합물막(118)을 상기 제1 증착 챔버(220)로부터 상기 전송 챔버(200)로 이동시킨다(S340). 이때, 상기 전송 챔버(200)는 상기 진공 상태이다. 특히, 상기 전송 챔버(200)는 0.1 토르(Torr) 이하의 진공 상태인 것이 바람직하다. 다시 말해서, 상기 제1 도전성 금속화합물막(118)을 갖는 기판(100)은 상기 진공 상태인 전송 챔버(200)로 이동된다. 이에 따라, 상기 제1 도전성 금속화합물막(118)은 대기중에 노출되지 않는다.
상기 전송 챔버(200)내의 기판(100)을 상기 제2 증착 챔버(230)내로 이동시킨다(S350). 이어서, 상기 제2 증착 챔버(230)내에서 상기 제1 도전성 금속화합물막(118) 상에 물리 기상 증착법으로 제2 도전성 금속화합물막(119)을 형성한다(S360). 상기 제2 도전성 금속화합물막(119)은 물리 기상 증착법에 의한 제2 금속질화막으로 형성하는 것이 바람직하다. 예컨대, 상기 제2 금속질화막은 물리 기상 증착법에 의한 티타늄질화막, 탄탈늄질화막, 하프늄질화막 및 지르코늄질화막등에서 선택된 어느 하나로 형성될 수 있다. 상술한 바와 같이, 상기 제1 및 제2 도전성 금속화합물막들(118,119)은 상부 전극(120)에 해당한다.
상기 제1 도전성 금속화합물막(118) 및 제2 도전성 금속화합물(119)은 서로 동일한 물질로 형성될 수 있다. 예컨대, 상기 제1 도전성 금속화합물막(118)은 상기 유기 금속 화학 증착법에 의한 티타늄질화막으로 형성하고, 상기 제2 도전성 금속화합물막(119)은 상기 물리 기상 증착법에 의한 티타늄질화막으로 형성할 수 있다. 이와는 달리, 상기 제1 및 제2 도전성 금속화합물막들(118)은 서로 다른 물질로 형성될 수도 있다.
상술한 바와 같이, 물리 기상 증착법에 의한 상기 제2 도전성 금속화합물막(119)은 대기에 노출되지 않은 상기 제1 도전성 금속화합물막(118) 상에 형성된다. 이에 따라, 상기 제1 도전성 금속화합물막(118)은 대기와 접촉이 차단된다. 그 결과, 상기 제1 도전성 금속화합물막(118)에 산소가 침투하는 것을 최소화하여 막의 특성 열화를 최소화할 수 있다. 또한, 물리 기상 증착법으로 형성된 상기 제2 도전성 금속화합물막(119)은 탄소를 전혀 포함하지 않는다. 이에 따라, 상기 제2 도전성 금속화합물막(119)은 도전 특성을 그대로 유지한채로 상기 제1 도전성 금속화합물막(118)에 대한 보호막 기능을 수행한다.
이어서, 상기 기판(100)을 상기 제2 증착 챔버(230)로부터 상기 전송 챔버(200)내로 이동시킨다(S370). 상기 상부 전극(120)을 갖는 기판(100)을 상기 전송 챔버(200)로부터 언로딩한다(S380). 언로딩 기판(100)은 상기 기판 로딩부(210)로 반출되어 상기 증착 장비로부터 반출될 수 있다. 상기 처리 챔버(240)가 세정 공정을 포함한 후처리 공정을 수행하는 챔버인 경우에, 상기 전송 챔버(200)로부터 언로딩(S380) 하기 전에, 상기 기판(100)을 상기 처리 챔버(240)로 이동시켜 상기 후처리 공정을 수행할 수 있다.
한편, 상기 제2 도전성 금속화합물막(119)을 형성하기 전 및 상기 제1 도전성 금속화합물막(118)을 형성한 후에, 상기 기판(100)에 형성된 상기 제1 도전성 금속화합물막(118)에 플라즈마 처리(plasma treatment)를 수행(S330)할 수 있다. 물론, 상기 플라즈마 처리를 수행하는 단계(S330) 및 상기 단계(S330) 전후에도 상기 제1 도전성 금속화합물막(118)은 대기 중에 노출되지 않는다. 상기 플라즈마 처리는 수소 분위기에서 수행되는 수소 플라즈마 처리, 질소 분위기에서 수행되는 질소 플라즈마 처리, 수소와 질소가 공존하는 분위기에서 수행되는 수소/질소 플라즈마 처리 중에서 선택된 적어도 하나로 수행할 수 있다.
상기 플라즈마 처리는 상기 제1 증착 챔버(220)내에서 상기 유기 금속 화학 증착법과 인 시츄(in-situ)로 수행하는 것이 바람직하다. 즉, 상기 제1 증착 챔버(220)에서 유기 금속 화학 증착법을 수행한 후에, 상기 제1 증착 챔버(220)내의 증착과 관련된 잔여 가스들을 모두 퍼징(purging)한다. 이어서, 상기 제1 증착 챔버(220)내에 수소, 질소 또는 수소/질소를 주입한 후에, 상기 플라즈마 처리를 수행한다.
상기 플라즈마 처리는 상기 제1 도전성 금속화합물막(118)의 탄소등을 포함한 불순물들을 제거하는 공정이다. 따라서, 상기 플라즈마 처리에 의하여 상기 제1 도전성 금속화합물막(118)내의 불순물들이 최소화되어 상기 제1 도전성 금속화합물막(118)의 특성 저하를 최소화할 수 있다. 상기 플라즈마 처리로 인하여, 상기 유전막(116)의 특성이 열화될 수 있기 때문에, 상기 제1 도전성 금속화합물막(118)이 충분한 두께로 형성된 후에 상기 플라즈마 처리를 수행하는 것이 바람직하다. 예컨대, 상기 제1 도전성 금속화합물막(118)이 200Å 내지 800Å의 두께로 형성된 후에, 상기 플라즈마 처리를 수행하는 것이 바람직하다. 또한, 상기 플라즈마 처리의 플라즈마 파워(plasma power)가 낮은 것이 바람직하다. 상기 플라즈마 파워란 상기 플라즈마 처리에 사용되는 가스(즉, 질소, 수소 또는 수소/질소)를 플라즈마화하는데 사용되는 파워이다. 상기 플라즈마 파워는 750 와트(W) 이하인 것이 바람직하다. 특히, 상기 기판(100)이 200mm 웨이퍼인 경우에 상기 플라즈마 파워는 400 와트(W) 이하로 제어하고, 상기 기판(100)이 300mm 웨이퍼인 경우에 상기 플라즈마 파워는 750 와트(W)이하로 제어하는 것이 바람직하다.
계속해서, 도 4를 참조하면, 상기 하부 전극(112)은 실린더 형태로 형성되어 있다. 이 경우에, 상기 제1 도전성 금속화합물막(118)은 상기 유전막(118)의 표면을 따라 콘포말(conformal)하게 형성되는 것이 바람직하다. 또한, 상기 제2 도전성 금속화합물막(119)은 상기 하부 전극(112)의 내측벽들로 둘러싸인 공간을 채우도록 형성되는 것이 바람직하다. 상기 제2 도전성 금속화합물막(119)이 형성될때, 상기 제1 도전성 금속화합물막(118)은 시드층(seed layer)의 기능을 수행할 수 있다.
상술한 바와 같이, 본 실시예에서는, 본 발명에 따른 제1 및 제2 도전성 금속화합물막들(118,119)이 실린더형태의 하부 전극(112)을 갖는 캐패시터의 하부 전극으로 사용된 예를 개시하였다. 하지만, 본 발명에 따른 상기 제1 및 제2 도전성 금속화합물막들(118,119)은 본 실시예에 한정되지 않는다. 상기 제1 및 제2 도전성 금속화합물막들(118,119)은 2차원 구조의 하부 전극 뿐만 아니라 다른 형태의 3차 원 구조의 하부 전극을 갖는 캐패시터들의 상부 전극에 적용될 수 있다. 이에 더하여, 상기 제1 및 제2 도전성 금속화합물막들(118,119)은 캐패시터의 하부 전극으로 형성될 수도 있다. 더 나아가서, 상기 제1 및 제2 도전성 금속화합물막들(118,119)은 캐패시터 이외의 용도(예컨대, 미세한 홀을 채우는 콘택 플러그등)로도 사용될 수 있다.
상술한 바와 같이, 본 발명에 따르면, 유기 금속 화학 증착법으로 형성된 제1 도전성 금속화합물막을 대기 중에 노출시키지 않은 상태에서, 물리 기상 증착법에 의한 제2 도전성 금속화합물막을 상기 제1 도전성 금속화합물막 상에 형성시킨다. 이로써, 상기 제1 도전성 금속화합물막에 대기 중의 산소가 침투하는 현상을 차단할 수 있다. 그 결과, 상기 제1 도전성 금속화합물막의 특성 열화를 최소화할 수 있다.

Claims (16)

  1. 기판 상에 유기 금속 화학 증착법으로 제1 도전성 금속화합물막을 형성하는 단계; 및
    상기 제1 도전성 금속화합물막이 대기(atmosphere) 중에 노출되지 않은 상태에서, 상기 제1 도전성 금속화합물막 상에 물리 기상 증착법으로 제2 도전성 금속화합물막을 형성하는 단계를 포함하되, 상기 제1 도전성 금속화합물막은 제1 금속질화막으로 형성되고, 상기 제2 도전성 금속화합물막은 제2 금속질화막으로 형성되는 반도체 소자의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 도전성 금속화합물막들은 하나의 증착 장비에서 형성되되,
    상기 증착 장비는 전송 챔버, 상기 전송 챔버의 일측에 연결된 제1 증착 챔버, 및 상기 전송 챔버의 타측에 연결된 제2 증착 챔버를 포함하고,
    상기 제1 도전성 금속화합물막은 상기 제1 증착 챔버내에서 형성되며 상기 제2 도전성 금속화합물막은 상기 제2 증착 챔버내에서 형성되고,
    상기 제1 도전성 금속화합물막을 갖는 기판은 상기 제1 증착 챔버에서 대기압 보다 낮은 진공상태인 상기 전송 챔버를 경유하여 상기 제2 증착 챔버로 이동하는 반도체 소자의 형성 방법.
  3. 제 2 항에 있어서,
    상기 제1 도전성 금속화합물막을 갖는 기판이 상기 전송 챔버를 경유할때, 상기 전송 챔버는 0.1 토르(Torr) 이하의 진공상태인 반도체 소자의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제1 도전성 금속화합물막에 플라즈마 처리를 수행하는 단계를 더 포함하는 반도체 소자의 형성 방법.
  5. 제 4 항에 있어서,
    상기 플라즈마 처리를 수행할때, 상기 제1 도전성 금속화합물막의 두께는 200Å 내지 800Å 인 반도체 소자의 형성 방법.
  6. 제 4 항에 있어서,
    상기 플라즈마 처리시 플라즈마 파워는 750 와트(W) 이하인 반도체 소자의 형성 방법.
  7. 제 2 항에 있어서,
    상기 제1 도전성 금속화합물막에 플라즈마 처리를 수행하는 단계를 더 포함하되, 상기 플라즈마 처리는 상기 제1 증착 챔버내에서 인 시츄(in situ)로 수행되는 반도체 소자의 형성 방법.
  8. 제 4 항에 있어서,
    상기 플라즈마 처리는 수소 플라즈마 처리, 질소 플라즈마 처리 및 수소/질 소 플라즈마 처리 중에서 어느 하나인 반도체 소자의 형성 방법.
  9. 제 1 항 내지 제 8 항 중에 어느 한 항에 있어서,
    상기 제1 도전성 금속화합물막을 형성하기 전에,
    상기 기판 상에 하부 전극을 형성하는 단계; 및
    상기 하부 전극의 표면을 덮는 유전막을 형성하는 단계를 더 포함하되,
    상기 제1 도전성 금속화합물막은 상기 유전막 상에 형성되고, 상기 제1 및 제2 도전성 금속화합물막들은 상부 전극을 구성하는 반도체 소자의 형성 방법.
  10. 제 9 항에 있어서,
    상기 하부 전극은 실린더 형태로 형성되는 반도체 소자의 형성 방법.
  11. 제 10 항에 있어서,
    상기 제1 도전성 금속화합물막은 상기 하부 전극의 표면을 따라 콘포말(conformal)하게 형성되고,
    상기 제2 도전성 금속화합물막은 상기 하부 전극의 내측벽으로 둘러싸인 공간을 채우도록 형성되는 반도체 소자의 형성 방법.
  12. 제 1 항 내지 제 8 항 중에 어느 한 항에 있어서,
    상기 제1 도전성 금속화합물막 및 상기 제2 도전성 금속화합물막은 서로 동 일한 도전 물질로 형성하는 반도체 소자의 형성 방법.
  13. 제 1 항 내지 제 8 항 중에 어느 한 항에 있어서,
    상기 제1 도전성 금속화합물막 및 상기 제2 도전성 금속화합물막은 서로 다른 도전 물질로 형성되는 반도체 소자의 형성 방법.
  14. 삭제
  15. 제 1 항에 있어서,
    상기 유기 금속 화학 증착법은 금속 유기 전구체 및 아미노(amino) 계열의 금속 유기 전구체 중에서 선택된 적어도 하나를 사용하는 반도체 소자의 형성 방법.
  16. 제 1 항에 있어서,
    상기 제1 금속질화막은 상기 유기 금속 화학 증착법으로 형성되는 티타늄질화막, 탄탈늄질화막, 하프늄질화막 및 지르코늄질화막 중에 어느 하나로 형성되고,
    상기 제2 금속질화막은 물리기상 증착법으로 형성되는 티타늄질화막, 탄탈늄질화막, 하프늄질화막 및 지르코늄질화막 중에 어느 하나로 형성되는 반도체 소자의 형성 방법.
KR1020060042078A 2006-05-10 2006-05-10 반도체 소자의 형성 방법 KR100764739B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060042078A KR100764739B1 (ko) 2006-05-10 2006-05-10 반도체 소자의 형성 방법
US11/785,305 US20070264821A1 (en) 2006-05-10 2007-04-17 Methods of forming a semiconductor device
CNA2007101022845A CN101071769A (zh) 2006-05-10 2007-05-09 形成半导体器件的方法
JP2007125947A JP2007306001A (ja) 2006-05-10 2007-05-10 半導体素子の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060042078A KR100764739B1 (ko) 2006-05-10 2006-05-10 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR100764739B1 true KR100764739B1 (ko) 2007-10-08

Family

ID=38685673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060042078A KR100764739B1 (ko) 2006-05-10 2006-05-10 반도체 소자의 형성 방법

Country Status (4)

Country Link
US (1) US20070264821A1 (ko)
JP (1) JP2007306001A (ko)
KR (1) KR100764739B1 (ko)
CN (1) CN101071769A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4966251B2 (ja) * 2008-05-14 2012-07-04 株式会社アルバック 触媒材料の製造方法及び製造装置
CN102212877B (zh) * 2010-07-09 2012-08-22 江苏中晟半导体设备有限公司 具有多个外延反应腔的mocvd系统及其操作方法
CN102169830B (zh) * 2011-03-17 2016-07-06 复旦大学 金属半导体化合物薄膜的制备方法
US9062384B2 (en) 2012-02-23 2015-06-23 Treadstone Technologies, Inc. Corrosion resistant and electrically conductive surface of metal
US11017989B2 (en) * 2018-03-16 2021-05-25 Samsung Electronics Co., Ltd. Collimator, fabrication apparatus including the same, and method of fabricating a semiconductor device using the same
JP2020132904A (ja) * 2019-02-13 2020-08-31 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN111876752A (zh) * 2020-08-03 2020-11-03 中国科学院长春光学精密机械与物理研究所 一种mocvd装置及半导体材料生产设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000588A (ko) * 2003-06-24 2005-01-06 김영민 백-업용 소재를 이용한 인조대리석 상판의 제조방법
KR20050005884A (ko) * 2003-07-07 2005-01-15 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6203619B1 (en) * 1998-10-26 2001-03-20 Symetrix Corporation Multiple station apparatus for liquid source fabrication of thin films
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6491978B1 (en) * 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
US20020192948A1 (en) * 2001-06-15 2002-12-19 Applied Materials, Inc. Integrated barrier layer structure for copper contact level metallization
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
KR100456697B1 (ko) * 2002-07-30 2004-11-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US7265048B2 (en) * 2005-03-01 2007-09-04 Applied Materials, Inc. Reduction of copper dewetting by transition metal deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000588A (ko) * 2003-06-24 2005-01-06 김영민 백-업용 소재를 이용한 인조대리석 상판의 제조방법
KR20050005884A (ko) * 2003-07-07 2005-01-15 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법

Also Published As

Publication number Publication date
JP2007306001A (ja) 2007-11-22
CN101071769A (zh) 2007-11-14
US20070264821A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
KR100764739B1 (ko) 반도체 소자의 형성 방법
US8026184B2 (en) Semiconductor device and method of manufacturing the same
JP7076956B2 (ja) 半導体装置の製造方法及び半導体装置の製造設備
KR20020056260A (ko) 반도체 소자의 금속 게이트 형성방법
JP2004274067A (ja) 高誘電率酸化膜の形成方法、その方法で形成された誘電膜が備えられたキャパシタ及びその製造方法
KR101882991B1 (ko) 루테늄막의 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
US20050158990A1 (en) Methods of forming metal wiring layers for semiconductor devices
KR100811271B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100450685B1 (ko) 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
US6864191B2 (en) Hydrogen barrier layer and method for fabricating semiconductor device having the same
US7923343B2 (en) Capacitor of semiconductor device and method for forming the same
KR100536030B1 (ko) 반도체 장치의 커패시터 형성 방법
KR100500940B1 (ko) 반도체 장치의 캐패시터 제조방법
US20120273921A1 (en) Semiconductor device and method for fabricating the same
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
KR100663341B1 (ko) 원자층 증착 캐패시터 제조방법 및 장치
KR100780631B1 (ko) 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR100826978B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20080061996A (ko) 낸드 플래시 메모리소자 및 그 제조방법
KR100431743B1 (ko) 원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법
KR100437619B1 (ko) 반도체 소자의 캐패시터 형성방법
US20080070405A1 (en) Methods of forming metal wiring layers for semiconductor devices
KR100673886B1 (ko) 콘택 저항을 안정화시킬 수 있는 반도체 소자 제조 방법
US20090197421A1 (en) Chemistry and compositions for manufacturing integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee