JP2007306001A - 半導体素子の形成方法 - Google Patents

半導体素子の形成方法 Download PDF

Info

Publication number
JP2007306001A
JP2007306001A JP2007125947A JP2007125947A JP2007306001A JP 2007306001 A JP2007306001 A JP 2007306001A JP 2007125947 A JP2007125947 A JP 2007125947A JP 2007125947 A JP2007125947 A JP 2007125947A JP 2007306001 A JP2007306001 A JP 2007306001A
Authority
JP
Japan
Prior art keywords
metal compound
conductive metal
film
compound film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007125947A
Other languages
English (en)
Inventor
Ju Youn Kim
柱然 金
Seok-Jun Won
皙俊 元
Rak-Hwan Kim
洛煥 金
Min Woo Song
▲ミン▼宇 宋
Weon-Hong Kim
元洪 金
Jung-Min Park
廷▲ミン▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007306001A publication Critical patent/JP2007306001A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体素子の形成方法を提供する。
【解決手段】前記方法は、基板上に有機金属化学蒸着工程によって第1導電性金属化合物膜を形成し、前記第1導電性金属化合物膜上に物理気相蒸着工程によって第2導電性金属化合物膜を形成することを含む。第1及び第2導電性金属化合物膜は、第1導電性金属化合物膜が酸素原子に露出されることを防止するか、最小化した状態で形成される。したがって、第1導電性金属化合物膜の劣化を減少させることができる。
【選択図】図6

Description

本発明は、半導体素子の形成方法に係り、特に、蒸着工程によって形成された導電性金属化合物膜を含む半導体素子の形成方法に関する。
半導体素子は、多様な特性の導電性金属化合物膜を必要とする場合がある。例えば、導電性金属化合物膜の1つである窒化チタン膜は、導電性と共に優れた耐反応性を持っている。このような特性によって、窒化チタン膜は半導体素子を構成する色々な単位要素に用いられている。例えば、窒化チタン膜を、金属配線と絶縁層の間のバリアとして用いることができ、またキャパシタの電極として用いることもできる。
窒化チタン膜を形成する方法として、有機金属化学蒸着法(MOCVD:Metal Organic Chemical Vapor Deposition)が提案されている。有機金属化学蒸着法は、気化した有機金属前駆体(metal organic precursor)を用いる化学気相蒸着法である。例えば、窒化チタン膜を、有機金属前駆体であるTDMAT(Tetrakis Di‐Methyl Amino Titanium)とアンモニアとをソースガスとして使用する有機金属化学蒸着法によって形成することができる。有機金属化学蒸着法は、工程温度が低いという長所を有する。したがって、蒸着された窒化チタン膜の下の半導体素子の単位素子(例えば、MOS電界効果トランジスタなど)の特性変化を最小にすることができる。また、有機金属化学蒸着法によって形成された窒化チタン膜は、優れたステップカバレジ(step coverage)によって、高い縦横比を有する下部構造体の表面に沿って、十分に均一な厚さで形成され得る。
しかし、窒化チタン膜を有機金属化学蒸着法で形成する場合、様々な問題が発生しかねない。例えば、有機金属前駆体は有機物であるため、多量の炭素原子を含む。よって、有機金属化学蒸着法で形成された窒化チタン膜も、多くの炭素原子を含む。炭素原子を含む窒化チタン膜は、酸素を吸収しやすいという特性を有する。結果的に、炭素原子を含む窒化チタン膜が、大気中の酸素を吸収して、膜の特性が劣化してしまう。特に、酸素を吸収した窒化チタン膜の比抵抗が高くなって、半導体素子の不良をもたらすおそれがある。
本発明は、上述の問題点に解決するためになされたもので、その目的は、導電性金属化合物膜の特性劣化を防止することができる半導体素子の形成方法を提供することにある。
本発明の他の目的は、有機金属化学蒸着法で形成された導電性金属化合物膜内に酸素が浸透する現象を最小化して、導電性金属化合物膜の特性劣化を防止することができる半導体素子の形成方法を提供することにある。
本発明のまた他の目的は、導電性金属化合物膜の特性劣化を防止すると共に、スループット(Throughput)を向上させることができる半導体素子の形成方法を提供することにある。
前記目的を達成すべく、本発明に係る半導体素子の形成方法によれば、基板上に有機金属化学蒸着工程で第1導電性金属化合物膜を形成するステップと、前記第1導電性金属化合物膜上に物理気相蒸着工程で第2導電性金属化合物膜を形成するステップと、を含む。前記第1及び第2導電性金属化合物膜を形成する全期間に亘って、前記第1及び第2導電性金属化合物膜を、大気より低い圧力(sub−atmospheric pressure)に持続することができる。前記第1及び第2導電性金属化合物膜を形成した後、前記第2導電性金属化合物膜は、前記第1導電性金属化合物膜を大気から保護することができる。
また、本発明の一実施形態によれば、前記第1及び第2導電性金属化合物膜を、1つの蒸着装備で形成することができる。前記蒸着装備は、伝送チェンバと、前記伝送チェンバの一側に連結された第1工程チェンバ及び前記伝送チェンバの他側に連結された第2工程チェンバとを含む。ここで、前記第1導電性金属化合物膜は、前記第1工程チェンバ内で形成され、前記第2導電性金属化合物膜は、前記第2工程チェンバ内で形成され、前記第1導電性金属化合物膜を含む基板は、前記第1工程チェンバで大気圧より低い圧力状態の前記伝送チェンバを経由して、前記第2工程チェンバに移動する。前記伝送チェンバは、約1気圧(約760torr)以下の圧力を有することができる。前記第1導電性金属化合物膜を含む基板が前記伝送チェンバを経由するとき、前記伝送チェンバは、0.1トル以下の低圧状態であることが好ましい。
また、本発明の一実施形態によれば、前記方法は、前記第2導電性金属化合物膜を形成する前に、前記第1導電性金属化合物膜にプラズマ処理を行うステップをさらに含むことができる。前記プラズマ処理を行うとき、前記第1導電性金属化合物膜の厚さは、200〜800Åであることが好ましい。前記プラズマ処理時、プラズマパワーは750ワット(W)以下であることができる。前記プラズマ処理は、前記第1工程チェンバ内でインサイチュ(in‐situ)で行われることができる。前記プラズマ処理は、水素プラズマ処理、窒素プラズマ処理及び水素/窒素プラズマ処理のうち、少なくとも1つであることができる。
また、本発明の一実施形態によれば、前記第1導電性金属化合物膜を形成する前に、前記基板上に下部電極を形成するステップと、前記下部電極の表面を覆う誘電膜を形成するステップと、をさらに含むことができる。この場合、前記第1導電性金属化合物膜は前記誘電膜上に形成され、前記第2導電性金属化合物膜は前記第1導電性金属化合物膜上に形成され、前記第1及び第2導電性金属化合物膜は上部電極を構成する。
前記下部電極を、シリンダー型に形成することができる。このとき、前記第1導電性金属化合物膜を、前記下部電極の表面に沿ってコンフォーマル(conformal)に形成し、前記第2導電性金属化合物膜を、前記下部電極の内側壁で取り囲まれた空間を満たすように形成することができる。
前記第1導電性金属化合物膜及び前記第2導電性金属化合物膜を、互いに同一な物質で形成することができる。また、前記第1導電性金属化合物膜及び前記第2導電性金属化合物膜を、互いに異なる導電物質で形成することができる。
本発明によれば、有機金属化学蒸着法によって形成された第1導電性金属化合物膜を外気に露出させない状態で、物理気相蒸着法によって第2導電性金属化合物膜を前記第1導電性金属化合物膜上に形成する。よって、前記第1導電性金属化合物膜に外気の酸素が浸透する現象を遮断することができる。その結果、前記第1導電性金属化合物膜の特性劣化を最小化することができる。
以下、本発明の好ましい実施形態を、添付図面に基づき詳細に説明する。しかし、本発明はここで説明する実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介する実施形態は、開示された内容が完全になるように、そして当業者に本発明の思想が十分に伝達されるように提供されたものである。図面において、層(または膜)及び領域の厚さは、明確性のために誇張されている。また、層(または膜)が他の層(または膜)または基板「上」にあると言及される場合、それは他の層(または膜)または基板上に直接形成されか、またはその間に第3の層(または膜)を介在されることもできる。明細書において、同一の参照番号で表示した部分は、同一の構成要素を表す。
図1ないし図4は、本発明の実施形態に係る半導体素子の形成方法を説明するための断面図であり、図5は、本発明の実施形態に係る第1及び第2導電性金属化合物膜を形成するための蒸着装備を示す図面であり、図6は、本発明の実施形態に係る第1及び第2導電性金属化合物膜の形成方法を説明するためのフローチャートである。
図1に示すように、半導体基板100(以下、基板と称する)上に、層間絶縁膜102を形成し、前記層間絶縁膜102を貫通するコンタクトプラグ104を形成する。前記コンタクトプラグ104は、導電物質で形成され、前記層間絶縁膜102は、酸化膜で形成されることができる。
前記層間絶縁膜102上に、エッチングストップ層106及びモールド層108を順に形成する。前記エッチングストップ層106を、前記モールド層108に対してエッチング選択比を有する絶縁物質で形成する。例えば、前記モールド層108は酸化膜で形成し、前記エッチングストップ層106を窒化膜または酸化窒化膜で形成することができる。
前記モールド層108及びエッチングストップ層106を連続的にパターニングして、前記コンタクトプラグ104を露出させる開口部110を形成する。続いて、前記基板100の全面上に、下部導電膜をコンフォーマル(conformal)に形成し、前記下部導電膜上に犠牲膜を形成する。前記犠牲膜及び前記下部導電膜を、前記モールド層108が露出するまで平坦化して、前記開口部110内に順に積層された下部電極112及び犠牲パターン114を形成する。前記下部電極112を、シリンダー(cylinder)型に形成されることができる。
前記犠牲パターン114を、前記エッチングストップ層106に対してエッチング選択比を有する物質で形成する。また、前記犠牲パターン114を、前記モールド層108と等しいエッチング率を有する物質、または前記モールド層108より高いエッチング率を有する物質で形成することができる。例えば、前記犠牲パターン114は、酸化膜を含むことができる。前記下部電極112は、導電物質を含む。例えば、前記下部電極112は、ドーピングされたポリシリコン、導電性金属窒化物、貴金属及び導電性金属酸化物(例えば、酸化イリジウム膜)などから選択された少なくとも1つを含むことができる。
図2に示すように、前記犠牲パターン114及びモールド層108を除去して、前記下部電極112の内外側壁を露出させる。前記犠牲パターン114及びモールド層108を、湿式エッチングで除去することができる。ここで、前記層間絶縁膜102は、前記エッチングストップ層106によって保護される。
前記基板100の全面上に、誘電膜116をコンフォーマルに形成する。前記誘電膜116は、前記下部電極106の表面に沿って、実質的に均一な厚さで形成されることができる。前記誘電膜116は、窒化シリコン膜に比べて高い誘電率を有する高誘電膜を含むことができる。例えば、前記誘電膜116は、酸化アルミニウム膜、酸化ハフニウム膜、酸化ジルコニウム膜、酸化チタン膜、または酸化タンタル膜などのうちから選択された少なくとも1つを含むことができる。或いは、前記誘電膜116は、強誘電体膜を含むこともできる。さらに、前記誘電膜116は、酸化シリコン膜、酸化窒化シリコン膜及び窒化シリコン膜のうちから選択された少なくとも1つを含むことができる。
図3及び図4に示すように、前記誘電膜116上に、有機金属化学蒸着法で、第1導電性金属化合物膜118を形成し、前記第1導電性金属化合物膜118上に、物理気相蒸着法で、第2導電性金属化合物膜119を形成する。前記第1及び第2導電性金属化合物膜118、119は、上部電極120を構成することができる。このとき、前記第2導電性金属化合物膜119は、前記第1導電性金属化合物膜118が大気に露出されることが防止または減少された状態で、形成される。よって、前記第1導電性金属化合物膜118が酸素原子に露出されることが減少する。例えば、前記第1及び第2導電性金属化合物膜118、119が形成される全期間に亘って、前記第1及び第2導電性金属化合物膜118、119は、比較的低圧のチェンバ及び/または比較的低酸素のチェンバ内で形成される。これで、前記第1導電性金属化合物膜118が酸素原子に露出されることが減少する。
図4に示すように、前記下部電極112をシリンダー型とすることができる。前記第1導電性金属化合物膜118及び前記誘電膜116を、前記下部電極112の表面に沿って実質的にコンフォーマルに形成することができる。前記第2導電性金属化合物膜119を、前記下部電極の内側壁によって取り囲まれた空間を満たすように形成することができる。
前記第1及び第2導電性金属化合物膜118、119を形成する方法の実施形態を、図6の蒸着装備及び図6のフローチャートを参照して、具体的に説明する。
まず、図5に示した蒸着装備について説明する。図5に示すように、基板100に工程が行われる間、蒸着装備によって、大気より低い圧力を維持することができる。前記蒸着装備は、伝送チェンバ(transfer chamber)200を含む。前記伝送チェンバ200内には、基板移送装置205を配置することができる。前記伝送チェンバ200の第1側に、基板ローディング部210(Substrate loading part)が連結される。前記基板ローディング部210は、ロードロックチェンバ(loadlock chamber)を含むことができる。前記基板ローディング部210は、前記基板100を前記蒸着装備内にローディング/アンローディング(loading/unloading)する出入口の役目をすることができる。前記基板ローディング部210と前記伝送チェンバ200の内部空間を、第1開閉装置215によって、互いに遮断または連通することができる。
前記伝送チェンバ200の第2側に、第1工程チェンバ(first deposition chamber)220が連結される。前記第1工程チェンバ220内では、有機金属化学蒸着法が行われることが好ましい。前記第1工程チェンバ220内には、第1チャック(chuck、図示せず)を配置することができる。また、前記第1工程チェンバ220内には、ソースガスを供給するためのシャワーヘッド(Shower head)またはガス供給管等が配置されることができる。前記第1工程チェンバ220及び前記伝送チェンバ200の間には、第2開閉装置225が配置される。前記第2開閉装置225によって、前記第1工程チェンバ220の内部空間と前記伝送チェンバ200の内部空間が、互いに遮断または連通される。前記伝送チェンバ200の第3側に、第2工程チェンバ230が連結される。前記第2工程チェンバ230内では、物理気相蒸着が行われることが好ましい。すなわち、前記第2工程チェンバ230内には、第2チャック及び前記第2チャックの上部に蒸着しようとする第2金属化合物からなるターゲット(target)を配置することができる。前記伝送チェンバ200と前記第2工程チェンバ230との間に、第3開閉装置235が配置される。前記第3開閉装置235によって、前記第2工程チェンバ230の内部空間と前記伝送チェンバ200の内部空間が、互いに遮断または連通される。
前記伝送チェンバ200の第4側に、第3工程チェンバ240を配置することができる。第4開閉装置245を、前記伝送チェンバ200及び前記第3工程チェンバ240の間に配置することができる。前記伝送チェンバ200内の基板を、前記第4開閉装置245を介して、前記第3工程チェンバ240にローディング、また前記第3工程チェンバ240からアンローディングすることができる。すなわち、前記第4開閉装置245によって、前記第3工程チェンバ240の内部空間と前記伝送チェンバ200の内部空間が、互いに遮断または連通される。
膜の蒸着前または後の処理工程は、前記第3工程チェンバ240内で行われることができる。例えば、前記第3工程チェンバ240では、膜の蒸着前または後の洗浄工程を行うことができる。また、前記洗浄工程を、蒸着工程の後に行うこともできる。前記伝送チェンバ200内の基板移送装置205は、前記基板ローディング部210、第1工程チェンバ220、第2工程チェンバ230及び/または第3工程チェンバ240内に基板100を移動させたり、逆の方向に移動させたりすることができる。
続いて、図3、図4、図5及び図6を参照すれば、誘電膜116を含む基板100を前記基板ローディング部210に搬入する。前記基板100は、前記基板ローディング部210のロードロックチェンバ内で、外気(outside atmosphere)から遮断されることができる。前記第1開閉装置215をオープンにして、前記基板ローディング部210の基板100を前記伝送チェンバ200内にローディングする(S300)。前記基板100が前記伝送チェンバ200内にローディングされた状態において、前記伝送チェンバ200の内部圧力は、大気圧に比べて低いことが好ましい。前記伝送チェンバ200は、0.1トル(Torr)以下の低圧であることが好ましい。前記基板100を、前記低圧状態の伝送チェンバ200内にローディングすることができる。この場合に、前記基板100が前記ロードロックチェンバ内に搬入された後、前記ロードロックチェンバの圧力を前記伝送チェンバ200の低圧状態のように低くし、前記第1開閉装置215をオープンにして、前記基板100を前記伝送チェンバ200にローディングすることができる。一方、前記基板100が前記伝送チェンバ200内にローディングされた後、前記伝送チェンバ200の圧力を前記低圧状態へと低くすることができる。
続いて、前記伝送チェンバ200内の基板100を前記第1工程チェンバ220(例えば、第1蒸着チェンバ)に移動させる(S310)。前記第3工程チェンバ240の処理工程が前処理工程である場合、前記基板100は、前記第1工程チェンバ220に移動する前に、前記第3工程チェンバ240に移動されて、前記前処理工程を行うこともできる。
前記第1工程チェンバ220内で、有機金属化学蒸着を行って、前記誘電膜116上に第1導電性金属化合物膜118を形成する(S320)。前記第1導電性金属化合物膜118は、前記有機金属化学蒸着法によって第1金属窒化膜で形成することが好ましい。この場合、前記有機金属化学蒸着法は、有機金属前駆体及びアミノ(amino)系列の有機金属前駆体のうちから選択された少なくとも1つを用いることができる。前記有機金属前駆体及びアミノ系列の有機金属前駆体は、チタン、タンタル、ハフニウム及びジルコニウムなどのうちの少なくとも1つを含むことができる。さらに、前記有機金属化学蒸着法は、窒素を含むソースガス、例えば、アンモニア(NH)ガスなどを用いることができる。よって、前記第1導電性金属化合物膜118を、窒化チタン膜、窒化タンタル膜、窒化ハフニウム膜及び窒化ジルコニウム膜のうちの少なくとも1つから形成することができる。
前記第1導電性金属化合物膜118を、前記第1工程チェンバ220から前記伝送チェンバ200に移動させる(S340)。このとき、前記伝送チェンバ200は低圧状態である。特に、前記伝送チェンバ200は、0.1トル(Torr)以下の低圧状態であることが好ましい。すなわち、前記第1導電性金属化合物膜118を含む基板100は、前記低圧状態である伝送チェンバ200に移動する。これによって、前記第1導電性金属化合物膜118は外気に露出しない。
前記伝送チェンバ200内の基板100を前記第2工程チェンバ230(例えば、第2蒸着チェンバ)内に移動させる(S350)。続いて、前記第2工程チェンバ230内で、前記第1導電性金属化合物膜118上に、物理気相蒸着法によって第2導電性金属化合物膜119を形成する(S360)。前記第1導電性金属化合物膜118は、前記第2導電性金属化合物膜119の形成のためのシード層(seed layer)として機能することもできる。前記第2導電性金属化合物膜119を、物理気相蒸着法による第2金属窒化膜で形成することが好ましい。例えば、前記第2金属窒化膜を、窒化チタン膜、窒化タンタル膜、窒化ハフニウム膜及び窒化ジルコニウム膜などのうちの少なくとも1つから形成することができる。前述のように、前記第1及び第2導電性金属化合物膜118、119は、上部電極120を構成する。
前記第1導電性金属化合物膜118及び第2導電性金属化合物膜119を、互いに同一の物質で形成することができる。例えば、前記第1導電性金属化合物膜118を前記有機金属化学蒸着法による窒化チタン膜で形成し、前記第2導電性金属化合物膜119を前記物理気相蒸着法による窒化チタン膜で形成することができる。一方、前記第1及び第2導電性金属化合物膜118、119を、互いに異なる物質で形成することもできる。
前述のように、物理気相蒸着法によって形成された前記第2導電性金属化合物膜119は、外気に露出しない前記第1導電性金属化合物膜118上に形成される。これによって、前記第1導電性金属化合物膜118と外気との接触が遮断される。その結果、前記第1導電性金属化合物膜118に外気の酸素原子が侵透することを最少にして、膜の特性劣化を最少化することができる。また、物理気相蒸着法で形成された前記第2導電性金属化合物膜119は、炭素原子を一切含まない。したがって、前記第2導電性金属化合物膜119は、導電特性をそのまま維持しつつ、前記第1導電性金属化合物膜118に対する保護膜として機能する。
続いて、前記基板100を前記第2工程チェンバ230から前記伝送チェンバ200内に移動させる(S370)。前記上部電極120を含む基板100を前記伝送チェンバ200からアンローディングする(S380)。アンローディングされた基板100を、前記基板ローディング部210に搬出して前記蒸着装備から搬出することができる。前記第3工程チェンバ240が洗浄工程を含む後処理工程を行うチェンバである場合、前記伝送チェンバ200からアンローディング(S380)する前に、前記基板100を前記第3工程チェンバ240に移動させて、前記後処理工程を行うことができる。
一方、前記第2導電性金属化合物膜119を形成する前及び前記第1導電性金属化合物膜118を形成した後に、前記基板100に形成された前記第1導電性金属化合物膜118にプラズマ処理(plasma treatment)を行うことができる(S330)。前記プラズマ処理を行うステップ(S330)及び前記ステップ(S330)の前後にも、前記第1導電性金属化合物膜118は外気に露出しない。前記プラズマ処理は、水素雰囲気で行われる水素プラズマ処理、窒素雰囲気で行われる窒素プラズマ処理、水素と窒素が共存する雰囲気で行われる水素/窒素プラズマ処理のうちから選択された少なくとも1つとすることができる。
前記プラズマ処理は、前記第1工程チェンバ220内で前記有機金属化学蒸着工程とインサイチュ(in‐situ)で行うことが好ましい。すなわち、前記第1工程チェンバ220で有機金属化学蒸着工程を行なった後、前記第1工程チェンバ220内の蒸着に関係する残余ガスを全てパージング(purging)する。続いて、前記第1工程チェンバ220内に水素、窒素または水素/窒素を注入した後、前記プラズマ処理を行うことができる。
前記プラズマ処理は、前記第1導電性金属化合物膜118の炭素原子などを含む不純物を除去する工程である。したがって、前記プラズマ処理によって前記第1導電性金属化合物膜118内の不純物が最少化して、前記第1導電性金属化合物膜118は優れた電気的特性を有することができる。前記プラズマ処理によって、前記誘電膜116の特性が劣化するおそれがあるため、前記第1導電性金属化合物膜118が十分な厚さで形成された後に、前記プラズマ処理を行うことが好ましい。例えば、前記第1導電性金属化合物膜118が200Å〜800Åの厚さで形成された後、前記プラズマ処理を行うことが好ましい。また、前記プラズマ処理のプラズマパワー(plasma power)は低いことが好ましい。前記プラズマパワーとは、前記プラズマ処理に用いられるガス(すなわち、窒素、水素または水素/窒素)をプラズマ化するために用いられるパワーである。前記プラズマパワーは750ワット(W)以下であることが好ましい。特に、前記基板100が200mmウェーハである場合、前記プラズマパワーを400ワット(W)以下に制御し、前記基板100が300mmウェーハである場合、前記プラズマパワーを750ワット(W)以下に制御することが好ましい。
前述したように、本実施形態では、本発明に係る第1及び第2導電性金属化合物膜118、119が、シリンダー型の下部電極112を有するキャパシタの下部電極として用いられる例を開示した。しかし、本発明に係る前記第1及び第2導電性金属化合物膜118、119は、本実施形態に限定されない。前記第1及び第2導電性金属化合物膜118、119は、2次元構造の下部電極だけでなく、他の形態の3次元構造の下部電極を有するキャパシタの上部電極に適用されることができる。また、前記第1及び第2導電性金属化合物膜118、119を、キャパシタの下部電極として形成することもできる。さらに、前記第1及び第2導電性金属化合物膜118、119を、キャパシタ以外の用途(例えば、微細なホールを満たすコンタクトプラグなど)にも用いることができる。
本発明の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の実施形態に係る第1及び第2導電性金属化合物膜を形成するための蒸着装備を示す図面である。 本発明の実施形態に係る第1及び第2導電性金属化合物膜の形成方法を説明するためのフローチャートである。
符号の説明
100 基板
102 層間絶縁膜
104 コンタクトプラグ
106 エッチングストップ層
112 下部電極
116 誘電膜
118 第1導電性金属化合物膜
119 第2導電性金属化合物膜
120 上部電極

Claims (20)

  1. 基板上に、有機金属化学蒸着工程で第1導電性金属化合物膜を形成するステップと、
    前記第1導電性金属化合物膜上に、物理気相蒸着工程で第2導電性金属化合物膜を形成するステップと、を含み、
    前記第1導電性金属化合物膜が形成される期間から前記第2導電性金属化合物膜が形成される期間まで、前記第1及び第2導電性金属化合物膜は、大気圧より低い圧力で持続されることを特徴とする半導体素子の形成方法。
  2. 前記第1及び第2導電性金属化合物膜は、1つの蒸着装備で形成され、
    前記蒸着装備は、伝送チェンバと、前記伝送チェンバの一側に連結された第1工程チェンバと、前記伝送チェンバの他側に連結された第2工程チェンバとを含み、
    前記第1導電性金属化合物膜は前記第1工程チェンバ内で形成され、前記第2導電性金属化合物膜は前記第2工程チェンバ内で形成され、
    前記第1導電性金属化合物膜を含む基板は、前記第1工程チェンバで大気圧より低い圧力状態の前記伝送チェンバを経由して、前記第2工程チェンバに移動することを特徴とする請求項1に記載の半導体素子の形成方法。
  3. 前記伝送チェンバは、0.1トル以下の圧力を有することを特徴とする請求項2に記載の半導体素子の形成方法。
  4. 前記第2導電性金属化合物膜を形成する前に、前記第1導電性金属化合物膜にプラズマ処理を行うステップをさらに含むことを特徴とする請求項2に記載の半導体素子の形成方法。
  5. 前記第1導電性金属化合物膜の厚さは、200Å〜800Åであることを特徴とする請求項4に記載の半導体素子の形成方法。
  6. 前記プラズマ処理時のプラズマパワーは750ワット以下であることを特徴とする請求項5に記載の半導体素子の形成方法。
  7. 前記プラズマ処理は、前記第1工程チェンバ内でインサイチュで行われることを特徴とする請求項4に記載の半導体素子の形成方法。
  8. 前記プラズマ処理は、水素プラズマ処理、窒素プラズマ処理及び水素/窒素プラズマ処理のうちの少なくとも1つで行われることを特徴とする請求項4に記載の半導体素子の形成方法。
  9. 前記第1導電性金属化合物膜を形成する前に、
    前記基板上に下部電極を形成するステップと、
    前記下部電極の表面を覆う誘電膜を形成するステップと、をさらに含み、
    前記第1導電性金属化合物膜は前記誘電膜上に形成され、前記第1及び第2導電性金属化合物膜は上部電極を構成することを特徴とする請求項1に記載の半導体素子の形成方法。
  10. 前記下部電極は、シリンダー型に形成されることを特徴とする請求項9に記載の半導体素子の形成方法。
  11. 前記第1導電性金属化合物膜は、前記下部電極の表面に沿ってコンフォーマルに形成され、
    前記第2導電性金属化合物膜は、前記下部電極の内側壁で取り囲まれた空間を満たすように形成されることを特徴とする請求項10に記載の半導体素子の形成方法。
  12. 前記第1導電性金属化合物膜及び前記第2導電性金属化合物膜は、互いに同一な物質で形成されることを特徴とする請求項1に記載の半導体素子の形成方法。
  13. 前記第1導電性金属化合物膜及び前記第2導電性金属化合物膜は、互いに異なる導電物質で形成されることを特徴とする請求項1に記載の半導体素子の形成方法。
  14. 前記第1導電性金属化合物膜は、第1金属窒化膜で形成され、
    前記第2導電性金属化合物膜は、第2金属窒化膜で形成されることを特徴とする請求項1に記載の半導体素子の形成方法。
  15. 前記有機金属化学蒸着工程は、有機金属前駆体を使用することを特徴とする請求項14に記載の半導体素子の形成方法。
  16. 前記有機金属前駆体は、アミノ基を含むことを特徴とする請求項15に記載の半導体素子の形成方法。
  17. 前記第1金属窒化膜は、窒化チタン膜、窒化タンタル膜、窒化ハフニウム膜及び窒化ジルコニウム膜のうちの少なくとも1つから形成されることを特徴とする請求項14に記載の半導体素子の形成方法。
  18. 前記第2金属窒化膜は、窒化チタン膜、窒化タンタル膜、窒化ハフニウム膜及び窒化ジルコニウム膜のうちの少なくとも1つから形成されることを特徴とする請求項14に記載の半導体素子の形成方法。
  19. 前記第1及び第2導電性金属化合物膜を形成する前に、前記基板を第3工程チェンバで洗浄するステップをさらに含み、前記第3工程チェンバは、前記伝送チェンバの第4側に配置されたことを特徴とする請求項2に記載の半導体素子の形成方法。
  20. 前記第1及び第2導電性金属化合物膜を第3工程チェンバでアニーリングするステップをさらに含み、前記第3工程チェンバは、前記伝送チェンバの第4側に配置されたことを特徴とする請求項2に記載の半導体素子の形成方法。
JP2007125947A 2006-05-10 2007-05-10 半導体素子の形成方法 Pending JP2007306001A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060042078A KR100764739B1 (ko) 2006-05-10 2006-05-10 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
JP2007306001A true JP2007306001A (ja) 2007-11-22

Family

ID=38685673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007125947A Pending JP2007306001A (ja) 2006-05-10 2007-05-10 半導体素子の形成方法

Country Status (4)

Country Link
US (1) US20070264821A1 (ja)
JP (1) JP2007306001A (ja)
KR (1) KR100764739B1 (ja)
CN (1) CN101071769A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009274009A (ja) * 2008-05-14 2009-11-26 Ulvac Japan Ltd 触媒材料の製造方法及び製造装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102212877B (zh) * 2010-07-09 2012-08-22 江苏中晟半导体设备有限公司 具有多个外延反应腔的mocvd系统及其操作方法
CN102169830B (zh) * 2011-03-17 2016-07-06 复旦大学 金属半导体化合物薄膜的制备方法
US9062384B2 (en) 2012-02-23 2015-06-23 Treadstone Technologies, Inc. Corrosion resistant and electrically conductive surface of metal
US11017989B2 (en) * 2018-03-16 2021-05-25 Samsung Electronics Co., Ltd. Collimator, fabrication apparatus including the same, and method of fabricating a semiconductor device using the same
JP2020132904A (ja) * 2019-02-13 2020-08-31 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN111876752A (zh) * 2020-08-03 2020-11-03 中国科学院长春光学精密机械与物理研究所 一种mocvd装置及半导体材料生产设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6203619B1 (en) * 1998-10-26 2001-03-20 Symetrix Corporation Multiple station apparatus for liquid source fabrication of thin films
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6491978B1 (en) * 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
US20020192948A1 (en) * 2001-06-15 2002-12-19 Applied Materials, Inc. Integrated barrier layer structure for copper contact level metallization
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
KR100456697B1 (ko) * 2002-07-30 2004-11-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
KR20060079144A (ko) * 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
KR100533099B1 (ko) * 2003-06-24 2005-12-02 김영민 백-업용 소재를 이용한 인조대리석 상판의 제조방법
KR100560666B1 (ko) * 2003-07-07 2006-03-16 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
US7265048B2 (en) * 2005-03-01 2007-09-04 Applied Materials, Inc. Reduction of copper dewetting by transition metal deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009274009A (ja) * 2008-05-14 2009-11-26 Ulvac Japan Ltd 触媒材料の製造方法及び製造装置

Also Published As

Publication number Publication date
CN101071769A (zh) 2007-11-14
KR100764739B1 (ko) 2007-10-08
US20070264821A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
US8227357B2 (en) Methods of fabricating silicon oxide layers using inorganic silicon precursors and methods of fabricating semiconductor devices including the same
US6849505B2 (en) Semiconductor device and method for fabricating the same
US8026184B2 (en) Semiconductor device and method of manufacturing the same
JP7076956B2 (ja) 半導体装置の製造方法及び半導体装置の製造設備
JP2007306001A (ja) 半導体素子の形成方法
KR100811271B1 (ko) 반도체 소자의 캐패시터 형성방법
CN1979870A (zh) 半导体装置及其制造方法
US20050158990A1 (en) Methods of forming metal wiring layers for semiconductor devices
JP2008112826A (ja) 半導体装置の製造方法
JP2004311937A (ja) 誘電膜工程を単純化して半導体素子のキャパシタを製造する方法及びその誘電膜を形成する装置
US7923343B2 (en) Capacitor of semiconductor device and method for forming the same
US7368300B2 (en) Capacitor in semiconductor device and method for fabricating the same
KR100763506B1 (ko) 커패시터 제조 방법
US20120273921A1 (en) Semiconductor device and method for fabricating the same
KR100672935B1 (ko) 금속-절연막-금속 커패시터 및 그 제조방법
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
KR20050007496A (ko) 원자층 적층 방식의 복합막 형성방법 및 이를 이용한반도체 소자의 커패시터 형성방법
KR100500940B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100663341B1 (ko) 원자층 증착 캐패시터 제조방법 및 장치
US20060141702A1 (en) Method for depositing titanium oxide layer and method for fabricating capacitor by using the same
JP2008305921A (ja) 半導体装置及びその製造方法
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100738576B1 (ko) 반도체 장치의 캐패시터 및 그 형성방법
KR100673886B1 (ko) 콘택 저항을 안정화시킬 수 있는 반도체 소자 제조 방법