CN1938449A - 离子化物理气相沉积(ipvd)工艺 - Google Patents

离子化物理气相沉积(ipvd)工艺 Download PDF

Info

Publication number
CN1938449A
CN1938449A CNA2005800098615A CN200580009861A CN1938449A CN 1938449 A CN1938449 A CN 1938449A CN A2005800098615 A CNA2005800098615 A CN A2005800098615A CN 200580009861 A CN200580009861 A CN 200580009861A CN 1938449 A CN1938449 A CN 1938449A
Authority
CN
China
Prior art keywords
nnd
lnd
depositing system
technology
operation depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800098615A
Other languages
English (en)
Other versions
CN1938449B (zh
Inventor
弗兰克·M·小切里奥
雅克·法戈特
布鲁斯·D·吉特莱曼
罗德尼·L·罗宾森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1938449A publication Critical patent/CN1938449A/zh
Application granted granted Critical
Publication of CN1938449B publication Critical patent/CN1938449B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3327—Coating high aspect ratio workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

设置iPVD系统(200)，用于将例如阻挡材料(912)的均一材料沉积在半导体衬底(21)上的高深宽比的纳米尺寸构件(11)中，所采用的工艺在真空室(30)内相对于表面(10)和底部(15)覆盖而增加了侧壁(16)覆盖，而使突悬(14)最小和消除。在低靶功率和＞50mT的高压下操作iPVD系统(200)，从而由靶溅射材料。将RF能量耦合到处理室中，从而形成高密度等离子体。为了提高覆盖特别是底部覆盖，可施加小RF偏压(仅数伏特)。

Description

离子化物理气相沉积(IPVD)工艺
本发明涉及共同转让且未决的美国专利申请公开No.20030034244，通过引用将其包含于本文中。
技术领域
本发明涉及半导体晶片上通孔和沟槽结构的金属化。更具体地，本发明涉及利用离子化溅射材料对硅晶片的高深宽比的通孔和沟槽结构进行金属化以形成衬底的阻挡层和种子层。
背景技术
在半导体晶片上的高深宽比(aspect ratio)的通孔和沟槽的金属化中，需要阻挡层和种子层具有良好的侧壁覆盖。
离子化PVD沉积被用于金属化高级IC晶片中的阻挡层和种子层。离子化PVD提供了通孔和沟槽结构中的良好侧壁和底部覆盖。然而，随着几何结构变小以及通孔尺寸降至小于0.15微米，离子化沉积的要求变得更为苛刻。因此，十分期望存在可很好地平衡底部与侧壁覆盖以及使突悬(overhang)最小的离子化PVD工艺。
因此，需要进一步控制金属的阶梯覆盖或者通常在沉积步骤期间发展的突悬。
发明内容
本发明提供了一种操作离子化物理气相沉积(iPVD)系统的方法，其中图案化的衬底被置于iPVD系统中的处理室内的晶片台上；用低净沉积(Low Net Deposition，LND)工艺沉积阻挡层，其中晶片台上的偏压被调节以在图案化衬底的表面区域(field area)建立超低的沉积速率；用无净沉积(No Net Deposition，NND)工艺沉积种子层，其中晶片台上的偏压被调节以使图案化衬底的表面区域中的沉积速率接近于零。
附图说明
通过参考以下的详细说明，特别是结合附图来考虑，可以很容易地对本发明的各种实施方式及其许多附带优点作出更全面的评价。
图1示出了根据本发明的一种实施方式的晶片剖面简化图；
图2示出了根据本发明的一种实施方式的处理系统的示例性框图；
图3示出了根据本发明的一种实施方式的操作iPVD系统的方法的简化流程图；
图4示出了根据本发明的一种实施方式的示例性沉积工艺；
图5示出了根据本发明的一种实施方式的示例性LND工艺空间图；
图6示出了根据本发明的一种实施方式的LND阻挡层沉积工艺；
图7示出了根据本发明的一种实施方式的示例性NND工艺空间图；
图8示出了根据本发明的一种实施方式的NND种子层沉积工艺；
图9示出了根据本发明的一种实施方式的示例性工艺的示意图；
图10示出了根据本发明的一种实施方式的另一种示例性工艺的示意图；
图11示出了根据本发明的一种实施方式的阻挡层沉积工艺的示例性结果；
图12示出了根据本发明的一种实施方式的种子层沉积工艺的示例性结果。
具体实施方式
Yasar等在未决的美国专利申请公开No.20030034244(其被转让给本发明的受让人)中描述了一种工艺，提供了离子化PVD以及随后的沉积和蚀刻。尽管在这种顺序下，突悬或过载比现有的工艺明显改善，但是在沉积步骤中仍会形成一定的突悬(overhang)或过载(overburden)，并且在蚀刻步骤中无法将其完全去除。
Yasar等描述了在单个真空室中进行多次沉积和蚀刻的技术。在该工艺的沉积步骤中，突悬并未得到根本控制。在为了将材料重新分布至侧壁并减少底部覆盖而对底部进行回蚀刻之前，通常在沉积步骤中采用较高的偏压功率来沉积尽可能多的底部覆盖，这会增加线路电阻。突悬的减少在随后的蚀刻步骤中完成。
本发明提供了操作离子化物理气相沉积(iPVD)系统以将材料沉积到iPVD系统中的处理室内的晶片台上的图案化衬底上的纳米构件中的方法。本方法可用于例如用低净沉积(LND)iPVD工艺来沉积阻挡层，其中晶片台上的偏压被调节以在图案化衬底的表面区域建立超低的沉积速率。本方法还可用于例如用无净沉积(NND)iPVD工艺在图案化衬底表面上的纳米构件的侧壁上沉积种子层，其中晶片台上的偏压被调节以使图案化衬底的表面区域中的沉积速率接近于零。
所述“表面区域”是指被处理衬底的上表面，即高深宽比的通孔和沟槽所伸入的表面。本文所指的“超低沉积速率”是小于约30纳米每分钟的沉积速率。
对于LND和NND工艺，使用iPVD工艺。iPVD工艺通常在iPVD装置的真空处理室中进行，在其中，待涂覆的衬底被保持在支架上。在内含处理气体的室中维持高密度等离子体，该处理气体可以是例如通常已由溅射而引入金属或气体涂层材料蒸汽的惰性气体。高密度等离子体通常是通过将RF能量耦合到处理气体来进行离子化的，常常通过室外部的电感耦合。RF能量对处理气体和部分涂层材料都进行离子化，其可以是仅为几伏特的低等离子体电势，但也可以更高。然后，可通过控制衬底上的偏压以使处理气体和离子化涂层材料到达衬底上，从而对衬底进行涂层和/或蚀刻。对于本发明的LND和NND工艺，进行iPVD工艺，但其沉积速率按以下实施例所述减小。控制iPVD工艺的参数，以便在朝向等离子体的衬底表面，或衬底的表面区域，得到LND和NND结果。当如此控制时，iPVD工艺以各个实施例中所述的方式，得到了沉积阻挡层或种子层的期望结果，而不在构件开口周围形成突悬。
在材料处理系统中，晶片或其他衬底被置于例如卡盘的支架上，该支架可包括加热和/或冷却元件。在本发明的一种实施方式中，提供了改进的支架，该支架包括含有嵌入石英的高纯碳导线的独特加热元件。
下面描述本发明的方法的示例性实施方式，其公开了与iPVD系统一起使用的沉积技术，用于通过沉积具有流向衬底的表面区域表面的流的离子化金属而对高深宽比的通孔和沟槽进行金属化，该离子化金属可产生流向构件侧壁的流。此技术不依靠蚀刻顺序来控制金属的保形性。沉积工艺使突悬或过载被消除或最小化，减少对作为突悬控制的蚀刻步骤的依赖或需要。在所述实施方式中，此工艺包括首先沉积例如Ta或TaN的阻挡材料的薄层，然后再沉积例如Cu的种子层金属。
在根据本发明的一种实施方式的工艺中，用离子化膜沉积(iPVD)工艺将材料沉积在尺寸小于130nm的通孔和沟槽的高深宽比的结构中。
现有技术教导了为了提高保形性采用具有高RF偏压功率的高DC功率，或者在不同的真空室内进行几个沉积和蚀刻步骤的情况，本发明明显不同于现有技术。本工艺的特征在于沉积速率非常低。例如，可降低DC功率以将沉积速率减至小于10nm/min。或者，在沉积过程中对晶片施加很小的偏压或不施加偏压。
图1示出了根据本发明的一种实施方式的晶片剖面简化图。在图示的实施方式中，示出了通孔结构11，其具有沉积在所述通孔结构的侧壁16上的金属膜10和沉积在所述通孔结构的底部15上的金属膜10。一改进的iPVD工艺被用来将金属膜10沉积在半导体晶片12的电介质中间层13中形成的通孔结构11中。当金属离子18被沉积在晶片12上时，金属沉积倾向于在通孔入口变得更厚而形成突悬结构14。本发明的方法可防止或减小突悬结构。类似地，在通孔11的底部15上沉积的金属可比侧壁16上沉积的更厚。本发明的方法可使在通孔的侧壁和底部沉积的材料更均匀。
图2示出了根据本发明的一种实施方式的处理系统的示例性框图。在图示的实施方式中，示出了iPVD系统200。
iPVD系统包括iPVD处理模块、耦合至处理室32的气体供给系统23、耦合至处理室32的压力控制系统29、耦合至处理室32的第一RF源27、耦合至处理室的RF偏压发生器28和耦合至处理室的DC源24。
iPVD系统包括控制器50，该控制器50耦合至处理室；耦合至气体供给系统23；耦合至压力控制系统29；耦合至第一RF源27；耦合至第二RF源28；并且耦合至DC源24。
iPVD处理模块还包括天线26、耦合至天线的窗口31、耦合至窗口的百叶式沉积挡板33、靶25和耦合至靶的永久磁铁组件34。RF功率可从RF发生器27供给至天线26，用于在室32中产生电感耦合的等离子体。永久磁铁组件34可定位于靶25之后，用于在靶25上产生用于磁控溅射的磁隧道。
天线26可位于室30的外部，在室壁32上的电介质窗口31的后方。优选由开槽金属材料形成的百叶式沉积挡板33位于室30内部，与窗口31相距很近，从而避免窗口31被沉积。控制器50可被用于确定要提供的ICP功率的大小以及何时对天线施加ICP功率。例如，在沉积工艺中，从RF发生器27至天线26的ICP功率可在不同的功率水平上转换。
RF发生器27的操作频率可为1MHz-100MHz。例如，可使用约为13.56MHz的操作频率。或者，可使用其他频率。
iPVD处理模块还包括用Z-运动驱动器35耦合至处理室的晶片台22。Z-运动驱动器35可被用于调节衬底与源之间的距离，以提供最佳的沉积均匀性以及通孔11的侧壁16与底部15的最佳覆盖和对称性。控制器50可用于确定沉积工艺中所需的靶与衬底(TS)的间距，并且在需要时提供Z-运动驱动器35的控制数据。在改进的沉积工艺期间，衬底与源之间的距离通常为150-275mm。
晶片台22可容纳200mm的晶片或300mm的晶片。例如，可通过由门阀装置(未示出)控制的开口(未示出)将晶片21传入和传出处理室30。此外，可用自动沉积传输系统(未示出)将晶片21传上和传下晶片台。另外，通过置于晶片台22内部的衬底提升杆(未示出)来接收晶片21，并且通过置于晶片台22内的装置使晶片21机械平移。一旦晶片21从传输系统被接收，它就可被降低至晶片台22的上表面。
在处理期间，晶片21可保持在晶片台22顶部的适当位置。例如，可使用静电卡盘作为晶片台22。另外，当晶片在晶片台22上时，可控制晶片的温度。例如，可使用加热和/或冷却元件(未示出)。可控制晶片21的温度以获得最佳的通孔金属化。控制器50可被用于确定和控制晶片温度。此外，可通过向晶片台22提供冷却液通路和适当的温度控制来控制晶片温度。可通过在晶片21与晶片台22之间提供背面气体传导以使晶片台22与晶片21之间实现良好的热接触。可在沉积步骤期间对背面气体压力进行控制，以确保薄的金属沉积物(特别是在通孔结构的侧壁上的金属沉积物)不团簇。
处理期间在衬底21上生成的热可被晶片台22有效地导出，从而将晶片21的温度保持在基本上低于室温，优选低于0℃，优选至约-30℃。
可用RF偏压发生器28将RF偏压功率供给至晶片台22。控制器50可用于确定要提供的RF偏压功率的大小以及何时对晶片台施加RF偏压功率。例如，可在沉积时将RF偏压功率调至合适的水平，以在晶片21上提供净负偏压，从而改善和影响该工艺。
RF偏压发生器28的操作频率可为1MHz-100MHz。例如，可使用约为13.56MHz的操作频率。或者，可使用其他频率。
可通过气体供给系统23向处理室30提供处理气体。处理气体可包括含金属的气体或惰性气体，或其组合。惰性气体可以是氩气(通常采用)，但也可以是与本工艺相容的其他惰性气体或非惰性气体。
可用压力控制系统29来控制室压力。例如，可通过气体供给系统23将处理气体供给至真空处理室30中。可通过压力控制系统29将室压力保持在真空。控制器可用于控制处理气体的流率和化学组成，从而控制室压力。
可从功率源24向靶25供给DC功率。控制器50可用于确定要提供的DC功率的大小以及何时对靶施加DC功率。在完成特定的期望量的沉积之后，减小或关闭对靶25施加的功率24，从而基本上减少或终止沉积工艺。在某些情况下，可通过将DC功率水平24降低至很低的水平而不完全将其关闭，以使沉积工艺基本上减少和/或终止。
iPVD系统包括能够提供如下特征和操作条件的有用模块，其包括：(1)小于10-8Torr的基础真空；(2)操作惰性气体的压力为30-130mTorr；(3)提供分压为0-50mTorr的反应性气体；(4)衬底与靶的间距为6-9英寸；(5)带背面气体加热或冷却的卡盘；以及(6)为了防止颗粒生成而限制沉积到可拆卸、可清洁的部件的屏蔽物，该部件具有可很好地粘附溅射材料的表面。
iPVD系统的整体概念描述在通过引用而结合于此的美国专利No.6287435中。iPVD系统很适合在独立控制流向晶片的金属离子流的条件下而在处理气体离子等离子体中保持高水平的金属离子。这种灵活性可减小流向衬底的金属流，而依然具有高度离子化的金属流。这种设置的结果是，可在晶片水平对工艺进行控制，从而在具有高深宽比的纳米尺度构件上形成很少突悬或不形成突悬的条件下，得到高度保形的膜覆盖。
控制器50可被设置以向系统部件提供控制数据并接收来自系统部件的工艺和/或状态数据。例如，控制器50可包括微处理器、存储器(例如，易失性或非易失性存储器)和能够产生足以传达与激活对于iPVD系统200的输入以及监控来自iPVD系统200的输出的控制电压。而且，控制器50可与系统部件交换信息，并且可利用存储在存储器中的程序按照处理步骤来控制iPVD系统的上述部件。此外，控制器50可被设置以分析工艺和/或状态数据，将该工艺和/或状态数据与目标工艺和/或状态数据进行比较，并利用比较结果来改变工艺和/或控制系统部件。另外，该控制器可被设置以分析工艺和/或状态数据，将该工艺和/或状态数据与历史工艺和/或状态数据进行比较，并利用比较结果来预测、防止和/或报告错误。
在靶表面的磁控磁铁的场下捕获的主要溅射等离子体将涂层材料从靶溅射进入被稠密的次级等离子体占据的处理空间区域，在其中，主要部分的材料的电子被剥离，以形成涂层材料的正离子。向衬底支架上的晶片施加负偏置电压，将次级等离子体区域的溅射材料的正离子吸引到衬底表面上，其入射角与衬底垂直，以使其能够进入晶片衬底上的沟槽和孔中，从而涂覆这些孔和沟槽的底部。
在一种实施方式中，使用了锥形靶，但这不是本发明必须的。或者，可以使用其他形式的靶。iPVD系统提供以下特征和性质：(1)进行常规任务费力最小且所需工具最少；(2)在最大程度上提供了独立的RF和DC功率；(3)设计与操作相对简单；(4)可以对源进行快速修复或更换，包括快速更换整个内部源组件；(5)内部组件模块化；(6)保持屏蔽完整性以防止辐射泄漏到操作环境中。
图3示出了根据本发明的一种实施方式的操作iPVD系统的方法的简化流程图。在图示的实施方式中，在进行低净沉积(LND)工艺之后，进行无净沉积(NND)工艺。在其他实施方式中，可以进行其他过程，包括只进行LND，只进行NND工艺，以及LND工艺与NND工艺的各种组合。过程300始于310。
在315中，如这里所述，图案化的衬底/晶片可被置于处理室中的晶片台上。或者，可以使用未图案化的衬底/晶片。处理室可例如是沉积室。
在320中，可以进行第一工艺。在一种实施方式中，第一工艺可包括进行LND工艺，该LND工艺可在处理室中进行。在另一种实施方式中，可进行NND工艺。在处理室中可生成高密度等离子体，该高密度等离子体可包含高浓度的金属离子和大量的处理气体离子。图案化的衬底可暴露于高密度的等离子体。在一种实施方式中，晶片台可垂直移动。
室压力、室温度、衬底温度、处理气体化学组成、处理气体流率、靶材料、ICP功率、衬底位置、靶功率和衬底偏压功率中的至少一个可被调节，以在图案化衬底表面区域建立包括超低沉积速率的LND沉积速率。随着LND工艺进行，材料可被沉积到图案化衬底的构件中，而在构件开口处基本上不形成突悬。
LND工艺可包括LND预处理时间、LND处理时间或LND后处理时间，或其组合。在另一种实施方式中，可使用不同的时间。LND预处理时间可从约0秒至约50秒变化；LND处理时间可从约10秒至约500秒变化；LND后处理时间可从约0秒至约50秒变化。
在一种实施方式中，可用离子化物理气相沉积(iPVD)处理室来进行LND工艺。在另一种实施方式中，可用其他类型的沉积室来进行LND工艺，例如PVD室、CVD室和PECVD室。
在一种实施方式中，沉积系统可包括可向晶片台提供衬底偏压功率的衬底偏压发生器。在另一种实施方式中，并不需要衬底偏压发生器。可调节衬底偏压功率以在LND工艺期间建立LND沉积速率。在LND工艺中，衬底偏压功率可被调节至第一值，该值在低于溅射阈值的范围内。在另一种实施方式中，衬底偏压功率可在LND工艺期间被调节至在低于溅射阈值的范围内的不止一个值。例如，可使用控制器，并且可改变衬底偏压功率来优化工艺，从而确保基本上不生成突悬。
衬底偏压发生器可以是RF发生器，该RF发生器可在约1MHz值约100MHz的频率范围内操作。例如，RF发生器可在约13.56MHz下操作。衬底偏压功率可为约0.0W至约1000W。例如，衬底偏压功率可为约130W至约200W。
此外，沉积系统可包括靶和可向该靶提供LND靶功率的靶功率源。在另一种实施方式中，并不需要靶功率源。例如，可以以蒸汽形式提供靶材料。在LND工艺期间，可调节LND靶功率以建立LND沉积速率。在LND工艺期间，LND靶功率可被调节至LND区(图7)中的值。在另一种实施方式中，在LND工艺期间，LND靶功率可被调节至LND区中的不止一个值。例如，可使用控制器，并且可改变LND靶功率来优化工艺，从而确保基本上不生成突悬。
可调节LND靶功率以在图案化衬底的表面区域达到超低的沉积速率，该超低衬底速率小于30nm/min。
靶功率源可以是DC功率源。在另一种实施方式中，靶功率源可以是RF发生器，该RF发生器可在约1MHz至约100MHz的频率范围内操作。LND靶功率可为约10W至约2000W。例如，LND靶功率可为约800W至约1600W。
沉积系统还可包括耦合至靶的永久磁铁组件。
沉积系统可包括耦合至处理室的压力控制系统，该压力控制系统可用于在至少部分LND处理时间期间建立LND室压力。LND室压力可为约1mTorr至约100mTorr。例如，LND室压力可为约20mTorr至约70mTorr。
在一种实施方式中，沉积系统可包括天线，耦合至天线和处理室侧壁的电介质窗口、耦合至电介质窗口的百叶式沉积挡板，以及耦合至天线以向天线提供ICP功率的ICP源。或者，可使用不同的配置。在LND工艺期间，可调节ICP功率以在处理室中形成高密度的等离子体。例如，可使用控制器，并且可改变ICP功率来优化工艺，从而确保基本上不生成突悬。
ICP源可以是RF发生器，该ICP源可在约1.0MHz至约100MHz的频率范围内操作。例如，ICP源可在约13.56MHz下操作。ICP功率可为约2000W至约10000W。例如，ICP功率可为约3000W至约6000W。
沉积系统还可包括耦合至处理室的气体供给系统，该气体供给系统可用于在至少部分LND处理时间期间使处理气体流入处理室中。处理气体可包括惰性气体、含氮气体、含氧气体或含金属气体，或其组合。
含氮气体可包括N2、NO、N2O或NH3，或其组合；含氧气体可包括O2、NO、N2O或H2O，或其组合。
惰性气体可包括氩气、氦气、氪气、氡气或氙气，或其组合。含金属气体包括铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)、铱(Ir)、铝(Al)、银(Ag)或铅(Pb)，或其组合。
在一种实施方式中，LND工艺可用于沉积阻挡层。例如，该阻挡材料可包括金属。
在某些情况下，晶片可从处理室移出并在另一个室中测量。例如，可使用光学数字成像(ODP)工具。另外，可以使用扫描电子显微镜(SEM)数据和/或TEM数据。
在325中，进行一个查询来确定何时终止第一工艺。如图3所示，当作出终止第一工艺的决定时，过程300继续进行到330，当作出不终止第一工艺的决定时，过程300返回到320，然后过程300继续。例如，一个或多个LND沉积工艺可进行一次或多次。
在330中，进行一个查询来确定何时进行第二工艺。当作出进行第二工艺的决定时，过程300在335中继续。当作出不进行第二工艺的决定时，过程300跳至355并结束。
在335中，可进行第二工艺。由第一工艺得到的工艺结果可用来确定作为第二工艺进行的工艺类型。
在一种实施方式中，第二工艺可包括进行NND工艺，该NND工艺可在相同的处理室中进行。或者，NND工艺可在不同的处理室中进行。在另一种实施方式中，第二工艺可包括一个或多个LND工艺。
NND工艺可包括NND预处理时间、NND处理时间或NND后处理时间，或其组合。在另一种实施方式中，可使用不同的时间。NND预处理时间可从约0秒至约50秒变化；NND处理时间可从约10秒至约500秒变化，例如约20秒至约100秒；NND后处理时间可从约0秒至约50秒变化。
处理室条件可以改变，并且可以进行NND过程。可以调节室压力、室温度、衬底温度、处理气体化学组成、处理气体流率、靶材料、ICP功率、衬底位置、靶功率或衬底偏压功率或其组合，从而将沉积速率从LND沉积速率变为NND沉积速率。
NND沉积速率可包括表面沉积速率，其为图案化衬底表面区域的材料沉积速率。表面沉积速率可为约-10nm/min至约+10nm/min。例如，表面沉积速率可为约-3nm/min至约+3nm/min。NND沉积速率可包括侧壁沉积速率，其为图案化衬底的一个或多个构件的一个或多个侧壁上的材料沉积速率。侧壁沉积速率可为约0nm/min至约+10nm/min。例如，侧壁沉积速率可为约0nm/min至约+5nm/min。NND沉积速率可包括底面沉积速率，其为图案化衬底的一个或多个构件的一个或多个底部表面上材料沉积速率。底面沉积速率可为约-10nm/min至约+10nm/min。例如，底面沉积速率可为约-5nm/min至约+5nm/min。
在至少部分NND处理时间期间，材料可被沉积在图案化衬底的构件的侧壁上，而基本上没有材料沉积在图案化衬底的表面区域中。在至少部分NND处理时间期间，材料可被沉积在图案化衬底的构件的底面上和/和从其上移除，而基本上没有材料沉积在图案化衬底的表面区域中。
在至少部分NND处理时间期间，可在约13.56MHz下操作衬底偏压发生器，衬底偏压功率可为约500W至约1500W。例如，衬底偏压功率可为约750W至约900W。在NND工艺中，衬底偏压功率可被调节至高于溅射阈值的范围内的一个或多个值。例如，可使用控制器，并且可改变衬底偏压功率来优化工艺，从而确保在图案化衬底的表面区域中基本上发生无净沉积。
靶功率可为约100W至约1500W。例如，靶功率可为约450W至约550W。ICP功率可为约2000W至约10000W。例如，ICP功率可为约3000W至约6000W。
另外，在至少部分NND处理时间期间，NND处理气体可流入处理室中。NND处理气体可包括惰性气体、含氮气体、含氧气体或含金属气体，或其组合。
含氮气体可包括N2、NO、N2O或NH3。含氧气体可包括O2、NO、N2O或H2O。
惰性气体可包括氩气、氦气、氪气、氡气或氙气，或其组合。含金属气体包括铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)、铱(Ir)、铝(Al)、银(Ag)或铅(Pb)，或其组合。
当NND工艺在不同的室中进行时，图案化衬底可被置于第二处理室内的第二晶片台上。在第二处理室中可生成高密度等离子体，该高密度等离子体可包含高浓度的金属离子和大量的处理气体离子。
可在第二处理室中建立适当的处理室条件进行NND工艺。可以调节室压力、室温度、衬底温度、处理气体化学组成、处理气体流率、靶材料、ICP功率、衬底位置、靶功率或衬底偏压功率或其组合，从而建立NND沉积速率。
在另一种实施方式中，沉积系统可包括耦合至第二晶片台的第二衬底偏压发生器。第二衬底偏压发生器可以是第二RF发生器，该第二RF发生器可在约1MHz至约100MHz的频率范围内操作。例如，第二RF发生器可在约13.56MHz下操作。第二衬底偏压功率可为约500W至约1500W。例如，第二衬底偏压功率可为约750W至约900W。
在至少部分NND处理时间期间，第二衬底偏压功率可被调节至高于溅射阈值的范围内的一个或多个值。例如，可使用控制器，并且可改变第二衬底偏压功率来优化工艺，从而确保在图案化衬底的表面区域中基本上无净沉积发生。
NND沉积速率可包括表面沉积速率，其为图案化衬底表面区域的材料沉积速率。表面沉积速率可为约-10nm/min至约+10nm/min。例如，表面沉积速率可为约-5nm/min至约+5nm/min。NND沉积速率可包括侧壁沉积速率，其为图案化衬底的一个或多个构件的一个或多个侧壁上的材料沉积速率。侧壁沉积速率可为约0nm/min至约+10nm/min。例如，侧壁沉积速率可为约0nm/min至约+5nm/min。NND沉积速率可包括底面沉积速率，其为图案化衬底的一个或多个构件的一个或多个底部表面上材料沉积速率。底面沉积速率可为约-10nm/min至约+10nm/min。例如，底面沉积速率可为约-5nm/min至约+5nm/min。
在另一种实施方式中，沉积体系可包括第二靶，第二靶功率源可向第二靶提供第二靶功率。第二靶功率源可为DC功率源。在另一种实施方式中，第二靶功率源可以是可在约1MHz至约100MHz频率范围内操作的RF发生器。第二靶功率可为约100W至约1500W。例如，第二靶功率可为约450W至约550W。
此外，沉积系统可包括第二天线，耦合至第二天线和第二处理室侧壁的第二电介质窗口、耦合至第二电介质窗口的第二百叶式沉积挡板，以及耦合至第二天线以向第二天线提供第二ICP功率的第二ICP源。或者，可使用不同的配置。在NND工艺期间，可调节第二ICP功率以在第二处理室中形成高密度的等离子体。例如，可使用控制器，并且可改变第二ICP功率来优化工艺，从而确保基本上不生成突悬。
第二ICP源可以是RF发生器，第二ICP源可在约1.0MHz至约100MHz的频率范围内操作。例如，第二ICP源可在约13.56MHz下操作。第二ICP功率可为约2000W至约10000W。例如，第二ICP功率可为约3000W至约6000W。
在另一种实施方式中，沉积系统可包括耦合至第二处理室的第二压力控制系统，该第二压力控制系统可用于在至少部分NND处理时间期间建立NND室压力。NND室压力可为约1mTorr至约100mTorr。例如，LND室压力可为约20mTorr至约70mTorr。
在另一种实施方式中，沉积系统还可包括耦合至第二处理室的第二气体供给系统，该第二气体供给系统可用于在至少部分NND处理时间期间使NND处理气体流入第二处理室中。NND处理气体可包括惰性气体、含氮气体、含氧气体或含金属气体，或其组合。
含氮气体可包括N2、NO、N2O或NH3。含氧气体可包括O2、NO、N2O或H2O。
惰性气体可包括氩气、氦气、氪气、氡气或氙气，或其组合。含金属气体包括铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)、铱(Ir)、铝(Al)、银(Ag)或铅(Pb)，或其组合。
在不同的实施方式中，NND工艺被用于进行如下过程中的一个或多个：沉积种子层，修复种子层，沉积阻挡层和修复阻挡层。
在不同的实施方式中，第二工艺可包括NND工艺或LND工艺。
在340中，进行一个查询来确定何时终止第二工艺。如图3所示，当作出终止第二工艺的决定时，过程300继续进行到345，当作出不终止第二工艺的决定时，过程300返回到335，然后过程300继续。例如，一个或多个第二沉积工艺可进行一次或多次。
测量数据可在第二工艺期间获得，并用于确定何时终止第二工艺。测量数据可包括室压力数据、室温度数据、衬底温度数据、处理气体化学组成数据、处理气体流率数据、靶材料数据、ICP功率数据、衬底位置数据、靶功率数据、衬底偏压功率数据、处理时间数据或处理方法数据，或其组合。
在某些情况下，晶片可从处理室移出并在另一个室中测量。例如，可使用光学数字成像(ODP)工具。另外，可以使用SEM数据和/或TEM数据。
处理时间可用于确定何时终止第二工艺。或者，厚度数据可用于确定何时终止第二工艺。
在370中，进行一个查询来确定何时进行附加的工艺。当作出进行附加工艺的决定时，过程300继续进行到350，并且在345中进行附加工艺。当作出不进行附加工艺的决定时，过程300跳至355并结束。
附加工艺可包括LND工艺、NND工艺、传统沉积工艺、蚀刻工艺、沉积/蚀刻工艺、清洁工艺、测量工艺、存储工艺或电镀工艺，或其组合。附加工艺可在相同的处理室或其他处理室中进行。例如，可在通过传输系统而彼此耦合的一个或多个处理室中进行。
测量数据可在第一和/或第二工艺期间获得，并用于确定何时终止第二工艺。测量数据可包括室压力数据、室温度数据、衬底温度数据、处理气体化学组成数据、处理气体流率数据、靶材料数据、ICP功率数据、衬底位置数据、靶功率数据、衬底偏压功率数据、处理时间数据或处理方法数据，或其组合。
在某些情况下，晶片可从处理室移出并在另一个室中测量。例如，可使用光学数字成像(ODP)工具。另外，可以使用SEM数据和/或TEM数据。
处理时间可用于确定何时终止第二工艺。或者，厚度数据可用于确定何时终止第二工艺。
图4示出了根据本发明的一种实施方式的示例性沉积工艺。在图示的实施方式中，示出了沉积工艺的简化图。例如，简化工艺400可包括预处理时间段410、处理时间段420和后处理时间段430。
在预处理时间段期间，可设置处理工具。衬底被装在晶片台上，进入处理室，晶片台可被设定为处理高度。处理气体可被引入处理室以升高室压力。可以以静电方式将衬底夹在晶片台上。另外，可启动背面气体冷却。
在处理时间段期间，处理气体可被引入处理室以控制处理压力。可调节ICP源，可向天线提供较高的ICP功率。可调节DC源；在LND工艺期间，可向靶提供期望的LND DC功率；在NND工艺期间，可向靶提供期望的NND DC功率。此外，可调节RF偏压功率源；在LND工艺期间，可向靶提供期望的LND RF偏压功率；在NND工艺期间，可向靶提供期望的NND RF偏压功率。
在后处理时间段期间，晶片台可被设定为取出高度。可停止处理气体流，并且停止背面气体冷却。以静电方式将衬底从晶片台上脱离。稳定室压力；将衬底从晶片台移走；可将衬底转移出处理室。
图5示出了根据本发明的一种实施方式的示例性LND工艺空间图。在图示的实施方式中，可通过用RF偏压功率作为x轴并用沉积速率与DC功率的比作为y轴来定义LND工艺空间。在另外的实施方式中，其他工艺参数和/或工艺参数的组合可用于定义LND工艺空间。
图5示出了穿过点512的线510，点512表示蚀刻开始进行的点。图5还示出了LND区520。
LND区表明了可进行LND工艺的示例性区域。
图6示出了根据本发明的一种实施方式的LND阻挡层沉积工艺。在图示的实施方式中，示出了LND阻挡层沉积工艺，其中，变化各种工艺参数来得到基本上均匀的阻挡层。如图所示，在LND阻挡层沉积工艺期间，由功率源24施加至靶25的DC功率可被开启、改变为不同水平以及关闭。“DC功率”是指由功率供给源24施加至靶25材料以引起材料溅射的DC功率。此外，在LND阻挡层沉积工艺期间，由RF发生器27施加至天线26的ICP功率可被开启和关闭。“ICP功率”是指由发生器27电感耦合而用于形成稠密等离子体的RF。在LND阻挡层沉积工艺期间，由RF偏压发生器28施加至晶片台22的RF衬底偏压功率也可被开启和关闭。“RF衬底偏压功率”是指由RF偏压发生器28施加至晶片台22以在衬底21上产生负偏压的RF功率。而且，在LND阻挡层沉积工艺期间，室压力可变化为不同的值。
iPVD系统可被用于进行LND阻挡层沉积工艺。在LND阻挡层沉积工艺期间，待沉积的材料可被溅射或者由源蒸发，然后蒸发的材料在达到待涂覆的衬底之前，其主要部分被转化为正离子。在真空室内由处理气体生成的高密度等离子体可以产生大量的离子。然后，可对涂层材料的正离子施加电磁力，例如通过在晶片上施加负偏压。偏压导致涂层材料的离子向着晶片加速运动，以使更多的涂层材料以几乎垂直于晶片的角度沉积在晶片上。以此方式，可在晶片表面的平面区域以及晶片上的高深宽比构件中沉积均匀的阻挡薄层。LND工艺使高深宽比构件的底部和侧壁得到了很好的覆盖。
在LND工艺期间，晶片21被保持在温控晶片台22上的适当位置。处理气体可由源23供给至真空处理室30中，该室的压力由泵29保持在真空，并被调节至用于LND工艺的离子化沉积的合适范围。DC功率由功率源24供给至靶25，功率源24可被开启并调节至适于LND工艺的功率水平。通过RF偏压发生器28向卡盘22供给晶片RF偏压，RF偏压发生器28在LND工艺期间也可被开启并调节至合适的水平。另外，在LND工艺期间，由RF发生器27施加至天线26的ICP功率可被开启并调节。此外，在LND工艺期间，室压力可变化为不同的值。
处理气体可由气体供给系统23供给至真空处理室30中，该室的压力由压力控制系统29保持在真空，并被调节至用于LND工艺的离子化沉积的合适范围。
iPVD系统可包括可耦合至处理室的控制器，本方法还可包括：测量一个或多个工艺参数；在至少部分LND预处理时间段期间将至少一个工艺参数调节至第一水平；在至少部分LND处理时间段期间将所述至少一个工艺参数调节至第二水平；在至少部分LND后处理时间段期间将所述至少一个工艺参数调节至第三水平。
在对半导体晶片上的高深宽比的通孔和沟槽进行金属化时，要求阻挡层和种子层具有良好的侧壁和底部覆盖。阻挡层需要在不牺牲其阻挡性质的条件下尽可能的薄。由于阻挡层的电阻会叠加到通孔结构的电阻上，所以应当最小化阻挡层的电阻，因而该层必须是薄的。阻挡层应当保形且连续，以防止种子层的材料扩散至电介质层中以及其他层中，从而防止可靠性出现问题。这就要求必须很好地控制阻挡层厚度并且特别是在通孔的底部使其最小化。通孔底部较厚的阻挡层可将实质上不期望的电阻叠加在金属互连上。
如图6所示，在至少部分LND预处理时间段期间，室压力可小于约20mTorr；在LND处理时间段期间，室压力可大于约50mTorr且小于约100mTorr；在至少部分LND后处理时间段期间，室压力可小于约20mTorr。在至少部分LND预处理时间段期间，ICP功率可小于约20W；在至少部分LND处理时间段期间，ICP功率可大于约5000W且小于约5500W；在至少部分后LND处理时间段期间，ICP功率可小于约20W。
此外，在至少部分LND预处理时间段期间，DC功率可小于约10W；在至少部分LND处理时间段期间，DC功率可大于约1000W且小于约1500W；在至少部分LND后处理时间段期间，DC功率可小于约20W。在至少部分LND预处理时间段期间，RF衬底偏压功率可小于约10W；在至少部分LND处理时间段期间，RF衬底偏压功率可大于约130W且小于约200W；在至少部分LND后处理时间段期间，RF衬底偏压功率可小于约10W。
如图示出的实施方式所示，LND预处理时间段可小于约50秒且大于约20秒。例如，LND预处理时间段可为约25秒至约35秒。或者，可使用不同的LND预处理时间段。
LND处理时间段可小于约250秒且大于约150秒。例如，LND处理时间段可为约180秒至约220秒。在其他实施方式中，LND处理时间段可为约10秒至约1000秒，可通过测量沉积厚度来确定LND处理时间段。
另外，LND后处理时间段可小于约50秒且大于约20秒。例如，LND后处理时间段可为约25秒至约35秒。或者，可使用不同的LND后处理时间段。
图6示出了单个LND处理时间段，但这不是本发明必须的。在其他实施方式中，可用一个或多个处理条件可不同的LND处理时间段对衬底进行处理。例如，在一个LND处理时间段期间对孤立的构件建立处理条件，而在另一个LND处理时间段期间对密集的构件建立其他的处理条件。
而且，iPVD系统还包括耦合至处理室的气体供给系统，并且LND方法还可包括：在至少部分LND预处理时间段期间提供第一处理气体；在至少部分LND处理时间段期间提供第二处理气体；在至少部分LND后处理时间段期间提供第三处理气体。另外，在不同的LND时间段可建立不同的流率，并且在不同的LND时间段可改变流率。
在一种实施方式中，第一处理气体可包括惰性气体或含氮气体，或其组合；第二处理气体可包括惰性气体、含氮气体或含金属气体，或其组合；第三处理气体可包括惰性气体或含氮气体，或其组合。例如，惰性气体可包括氩气、氦气、氪气、氡气或氙气，或其组合。此外，含金属气体包括铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)、铱(Ir)、铝(Al)、银(Ag)或铅(Pb)，或其组合。
在LND阻挡层沉积工艺中，金属可以在低速率下从靶溅射。这导致处理气体离子等离子体的密度较小。金属电离并以可小于10nm/min的速率被沉积在晶片上。对晶片施加低偏压以使离子被吸引至构件底部。由于表面沉积速率低且偏压低，因此金属被沉积而产生的突悬很小或不产生突悬。侧壁覆盖得以增强，得到高度保形的金属沉积，这对金属阻挡层来说是理想的。
如果本工艺为反应性工艺，则可在LND阻挡层沉积工艺期间添加例如TaN、N2或其他反应性气体。通常，如果iPVD工艺是以更期望的非污染方式或金属方式进行时，则使用氮气流；然而，通过增大反应性气体流可以实现污染方式。根据本发明，通过进一步改变氮气流，可以相当容易地将金属氮化物的组成从富氮变成贫氮。此特性可使用户调整金属氮化物的化学计量，因而十分理想。无论是需要更好的阻挡性质(N2含量较高)，还是需要更好的润湿性质(N2含量较低)，本发明均可满足用户的要求。例如，可通过改变氮气和反应性气体流以在整个沉积工艺中控制金属氮化物的侧壁化学计量。另外，在沉积步骤之后，可通过Ar/N2离子等离子体来控制侧壁金属膜的氮化。
当与iPVD系统结合使用时，本发明的方法特别有利于以很低的速率来沉积高度离子化的材料(例如Ta和Cu)。本发明的优点还在于可以在30-100mTorr的高压下均匀地沉积同样的材料，这也可使用户能够以较低的沉积速率来沉积离子化的金属。此外，本发明的工艺可以方便地适用于不同的金属，特别是与前述装置结合使用时。
本发明可使用金属离子比例高且流向衬底的处理气体离子流量大的、以沉积方式操作的iPVD系统，以使沉积材料的粘附系数减小且表面迁移率增大，从而提高图案化晶片的构件的侧壁覆盖。
本发明可使用在图案化衬底的表面区域具有超低沉积速率的、以沉积方式操作的iPVD系统，并且与常规iPVD工艺相比，可提高保形性，特别是提高侧壁覆盖。
在另一种实施方式中，在进行iPVD工艺中，将对晶片的偏压升高至一定的功率，以使表面区域基本上不沉积金属而在构件的侧壁仍发生沉积。这可以通过减少向衬底表面的金属流而容易地实现。通过施加合适的晶片偏压来平衡沉积速率和蚀刻速率，结果在本工艺期间并未对中间层电介质和预金属化表面进行蚀刻。
图7示出了根据本发明的一种实施方式的示例性NND工艺空间图。在图示的实施方式中，可通过用RF偏压功率作为x轴并用沉积速率与DC功率的比作为y轴来定义NND工艺空间。在另外的实施方式中，其他工艺参数和/或工艺参数的组合可用于定义NND工艺空间。
图7示出了穿过点712的线710，点712表示蚀刻开始进行的点。
图7还示出了NND区720。NND区表明了可进行NND工艺的示例性区域。
图8示出了根据本发明的一种实施方式的NND工艺。在图示的实施方式中，示出了NND种子层沉积工艺，其中，变化各种工艺参数来达到基本上均匀的种子层。如图所示，在NND Cu种子层沉积工艺期间，由功率源24施加至靶25的DC功率可被开启、改变为不同水平以及关闭。此外，在NND Cu种子层沉积工艺期间，由RF发生器27施加至天线26的ICP功率可被开启和关闭。在NND Cu种子层沉积工艺期间，由RF偏压发生器28施加至晶片台22的RF衬底偏压功率也可被开启和关闭。而且，在NND Cu种子层沉积工艺期间，室压力可变化为不同的值。
iPVD系统可被用于进行NND工艺。在NND工艺期间，待沉积的材料可被溅射或者由源蒸发，然后蒸发的材料在达到待涂覆的衬底之前，其主要部分被转化为正离子。在真空室内由处理气体生成的高密度等离子体可以产生大量的离子。然后，可对涂层材料的正离子施加电磁力，例如通过在晶片上施加负偏压。偏压导致涂层材料的离子向着晶片加速运动，以使更多的涂层材料以几乎垂直于晶片的角度沉积在晶片上。以此方式，可在晶片表面的平面区域上沉积最小量(基本上为零)的材料，而在晶片上的高深宽比构件内沉积少量的材料。NND工艺使高深宽比构件的侧壁得到了很好的覆盖。
在NND工艺期间，晶片21被保持在温控晶片台22上的适当位置。处理气体可由源23供给至真空处理室30中，该室的压力由泵29保持在真空，并被调节至用于NND工艺的离子化沉积的合适范围。DC功率由功率源24供给至靶25，功率源24可被开启并调节至适于NND工艺的功率水平。通过RF偏压发生器28向卡盘22供给晶片RF偏压，RF偏压发生器28在NND工艺期间也可被开启并调节至合适的水平。另外，在NND工艺期间，由RF发生器27施加至天线26的ICP功率可被开启并调节。此外，在NND工艺期间，室压力可变化为不同的值。
处理气体可由气体供给系统23供给至真空处理室30中，该室的压力由压力控制系统29保持在真空，并被调节至用于NND工艺的离子化沉积的合适范围。
iPVD系统可包括可耦合至处理室的控制器，本方法还可包括：测量一个或多个工艺参数；在至少部分NND预处理时间段期间将至少一个工艺参数调节至第一水平；在至少部分NND处理时间段期间将所述至少一个工艺参数调节至第二水平；在至少部分NND后处理时间段期间将所述至少一个工艺参数调节至第三水平。
如图8所示，在至少部分NND预处理时间段期间，室压力可小于约20mTorr；在NND处理时间段期间，室压力可大于约50mTorr且小于约100mTorr；在至少部分NND后处理时间段期间，室压力可小于约20mTorr。在至少部分NND预处理时间段期间，ICP功率可小于约20W；在至少部分NND处理时间段期间，ICP功率可大于约5000W且小于约5500W；在至少部分后NND处理时间段期间，ICP功率可小于约20W。
此外，在至少部分NND预处理时间段期间，DC功率可小于约10W；在至少部分NND处理时间段期间，DC功率可大于约1000W且小于约1500W；在至少部分NND后处理时间段期间，DC功率可小于约20W。在至少部分NND预处理时间段期间，RF衬底偏压功率可小于约10W；在至少部分NND处理时间段期间，RF衬底偏压功率可大于约450W且小于约550W；在至少部分NND后处理时间段期间，RF衬底偏压功率可小于约10W。
如图8中的实施方式所示，NND预处理时间段可小于约35秒且大于约10秒。例如，NND预处理时间段可为约20秒至约30秒。或者，可使用不同的NND预处理时间段。
NND处理时间段可小于约50秒且大于约15秒。例如，NND处理时间段可为约20秒至约40秒。在其他实施方式中，NND处理时间段可为约10秒至约1000秒，可通过测量沉积厚度来确定NND处理时间段。
另外，NND后处理时间段可小于约30秒且大于约10秒。例如，NND后处理时间段可为约15秒至约25秒。或者，可使用不同的NND后处理时间段。
图8示出了单个NND处理时间段，但这不是本发明必须的。在其他实施方式中，可用一个或多个处理条件可不同的NND处理时间段对衬底进行处理。例如，在一个NND处理时间段期间对孤立的构件建立处理条件，而在另一个NND处理时间段期间对密集的构件建立其他的处理条件。
而且，iPVD系统还包括耦合至处理室的气体供给系统，并且NND方法还可包括：在至少部分NND预处理时间段期间提供第一处理气体；在至少部分NND处理时间段期间提供第二处理气体；在至少部分NND后处理时间段期间提供第三处理气体。另外，在不同的NND时间段期间可建立不同的流率，并且在不同的NND时间段期间可改变流率。
在一种实施方式中，第一处理气体可包括惰性气体或含氮气体，或其组合；第二处理气体可包括惰性气体、含氮气体或含金属气体，或其组合；第三处理气体可包括惰性气体或含氮气体，或其组合。例如，惰性气体可包括氩气、氦气、氪气、氡气或氙气，或其组合。此外，含金属气体包括铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)、铱(Ir)、铝(Al)、银(Ag)或铅(Pb)，或其组合。
在NND阻挡层沉积工艺中，金属可以在低速率下从靶溅射。这导致处理气体离子等离子体的密度较小。金属电离并以可小于0.1nm/min的速率被沉积在晶片上。对晶片施加低偏压以使离子被吸引至构件底部。由于在表面区域基本上不沉积且在侧壁上基本上均匀沉积，因此金属被沉积而产生的突悬很小或不产生突悬。侧壁覆盖得以提高，得到高度保形的金属沉积，这对金属阻挡层来说是理想的。
在一种实施方式中，NND处理气体可包括作为溅射气体的氩气。为了沉积例如TaNx的金属氮化物阻挡层，在NND工艺期间也可使用氮气。
如果本工艺为反应性工艺，则可在NND阻挡层沉积工艺期间添加例如TaN、N2或其他反应性气体。通常，如果iPVD工艺是以更期望的非污染方式或金属方式进行时，则使用氮气流；然而，通过增大反应性气体流可以实现污染方式。根据本发明，通过进一步改变氮气流，可以相当容易地将金属氮化物的组成从富氮变成贫氮。此特性可使用户调整金属氮化物的化学计量，因而十分理想。无论是需要更好的阻挡性质(N2含量较高)，还是需要更好的润湿性质(N2含量较低)，本发明均可满足用户的要求。例如，可通过改变氮气和反应性气体流以在整个沉积工艺中控制金属氮化物的侧壁化学计量。另外，在沉积步骤之后，可通过Ar/N2离子等离子体来控制侧壁金属膜的氮化。
在沉积工艺期间降低压力可导致晶片上的正氩离子流变得更为均匀，并且借助于晶片偏压，可更好地定向正氩离子流并使其垂直于衬底。
图9示出了根据本发明的一种实施方式的示例性工艺的示意图。为了便于说明，仅示出了衬底910中的单个构件911。衬底910可包括多个形状不同的构件。图中示出了在构件911中并且在衬底910顶面上的阻挡层912。在一种实施方式中，阻挡层912可包括Ta。或者，可以使用其他材料。此外，可利用NND工艺和LND工艺中得至少一个在基本无突悬的条件下沉积阻挡层912。
在构件911内可沉积种子层914，而在构件开口处基本上不形成突悬。在一种实施方式中，种子层914可包括Cu。或者，可使用其他材料。随后，可在构件911内和衬底910的顶面上沉积额外的种子层916。可在构件开口处基本上不形成突悬的条件下沉积额外的种子层916。最后，可以沉积镀层918。
图10示出了根据本发明的一种实施方式的另一种示例性工艺的示意图。为了便于说明，仅示出衬底1010中的单个构件1011。图中示出了构件底部的穿透区域。NND工艺可控制穿透量。衬底1010可包括多个形状不同的构件。图中示出了在构件1011中和在衬底1010顶面上的阻挡层1012。在一种实施方式中，阻挡层1012可包括Ta。或者，可以使用其他材料。此外，可利用NND工艺或LND工艺或其组合，在基本无突悬的条件下沉积阻挡层1012。
在构件1011内可沉积种子层1014，而在构件开口处基本上不形成突悬。在一种实施方式中，种子层1014可包括Cu。或者，可使用其他材料。随后，可在构件1011内和衬底1010的顶面上沉积额外的种子层1016。可在构件开口处基本上不形成突悬的条件下沉积额外的种子层1016。最后，可以沉积镀层1018。
图11示出了根据本发明的一种实施方式的阻挡层沉积工艺的示例性结果。图中示出了Ta-TaN阻挡层工艺的SEM结果。结果表明，LND工艺没有形成突悬。
图12示出了根据本发明的一种实施方式的种子层沉积工艺的示例性结果。图中示出了Cu种子层工艺的SEM结果。结果表明，NND工艺没有形成突悬。
尽管以上仅对本发明的特定实施方式作了详细描述，但是本领域的技术人员容易理解，在不实质上脱离本发明的新颖教导和优点的前提下，还可以对这些实施方式进行许多改进。因此，所有此类改进均被包含在本发明的范围内。

Claims (95)

1.操作沉积系统的方法，包括：
将图案化衬底置于处理室内的晶片台上；
在所述处理室中生成高密度等离子体，其中所述高密度等离子体包含涂层材料离子和大量处理气体离子；
使所述图案化衬底暴露于所述高密度等离子体中；
进行低净沉积(LND)工艺，其中调节靶功率或衬底偏压功率或其组合来建立LND沉积速率，所述LND沉积速率包括所述图案化衬底表面区域上的超低沉积速率；和
将材料沉积在所述图案化衬底的构件中，而在构件开口处基本上不形成材料突悬。
2.如权利要求1的操作沉积系统的方法，其中所述LND工艺包括LND预处理时间、LND处理时间或LND后处理时间或其组合，其中所述LND预处理时间为约0秒至约50秒；所述LND处理时间为约10秒至约500秒；所述LND后处理时间为约0秒至约5000秒。
3.如权利要求2的操作沉积系统的方法，其中所述LND处理时间大于约150秒且小于约250秒。
4.如权利要求2的操作沉积系统的方法，其中所述沉积系统还包括耦合至所述晶片台的沉积偏压发生器，所述方法还包括：
在至少部分LND处理时间期间，将所述LND衬底偏压功率调节至低于溅射阈值范围内的第一值，其中所述LND衬底偏压功率可为约0W至约200W。
5.如权利要求2的操作沉积系统的方法，其中所述沉积系统还包括靶以及向所述靶提供LND靶功率的靶功率源，所述方法还包括：
在至少部分LND处理时间期间，调节所述LND靶功率以达到LND沉积速率，其中所述超低沉积速率小于30nm/min，所述LND靶功率为约10W至约2000W。
6.如权利要求2的操作沉积系统的方法，其中所述沉积系统还包括耦合至所述处理室的压力控制系统，所述方法还包括：
在至少部分LND处理时间期间建立LND室压力，其中所述LND室压力小于约130mTorr且大于约1mTorr。
7.如权利要求2的操作沉积系统的方法，其中所述沉积系统还包括天线、耦合至所述天线和所述处理室侧壁的电介质窗口、耦合至所述电介质窗口的百叶式沉积挡板以及耦合至所述天线的ICP源，所述方法还包括：
在第一频率下操作所述ICP源；和
调节所述ICP源以在至少部分LND处理时间期间提供LND ICP功率水平。
8.如权利要求7的操作沉积系统的方法，其中所述LND ICP功率水平大于约3000W且小于约6000W。
9.如权利要求5的操作沉积系统的方法，其中所述沉积系统还包括耦合至所述处理室侧壁的靶、耦合至所述靶的永久磁铁组件以及耦合至所述靶的DC源，所述方法包括：
在至少部分LND处理时间期间，将DC源的功率输出水平设定在第一LND靶功率水平，其中所述第一LND靶功率水平大于约1000W且小于约3000W。
10.如权利要求2的操作沉积系统的方法，其中所述沉积系统还包括耦合至所述处理室的气体供给系统，所述方法还包括：
在至少部分LND处理时间期间，使第一处理气体流入所述处理室，其中所述第一处理气体包括惰性气体、含氮气体、含氧气体或含金属气体，或其组合。
11.如权利要求10的操作沉积系统的方法，其中所述惰性气体包括氩气、氦气、氪气、氡气或氙气，或其组合。
12.如权利要求10的操作沉积系统的方法，其中所述含金属气体包括钨(W)、铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)、铱(Ir)、铝(Al)、银(Ag)或铅(Pb)，或其组合。
13.如权利要求1的操作沉积系统的方法，其中所述LND工艺被用于沉积阻挡层。
14.如权利要求1的操作沉积系统的方法，还包括：
将工艺从LND工艺变为无净沉积(NND)工艺，从而将沉积速率从LND沉积速率变为NND沉积速率，所述NND沉积速率包括表面沉积速率、侧壁沉积速率或底部沉积速率，或其组合；和
用所述NND工艺处理所述图案化衬底，从而将材料沉积在所述图案化衬底的构件的侧壁上或所述图案化衬底的底面上或其组合，其中调节室压力、室温度、衬底温度、处理气体化学组成、处理气体流率、靶材料、ICP功率、衬底位置、靶功率或衬底偏压功率或其组合，以将工艺从所述LND工艺变为NND工艺。
15.如权利要求14的操作沉积系统的方法，其中所述NND表面沉积速率为约-10nm/min至约+10nm/min。
16.如权利要求15的操作沉积系统的方法，其中所述NND表面沉积速率为约-5nm/min至约+5nm/min。
17.如权利要求14的操作沉积系统的方法，其中所述NND表面沉积速率为约-10nm/min至约+10nm/min。
18.如权利要求19的操作沉积系统的方法，其中所述NND表面沉积速率为约-5nm/min至约+5nm/min。
19.如权利要求14的操作沉积系统的方法，其中所述NND工艺包括NND预处理时间、NND处理时间或NND后处理时间或其组合，其中所述NND预处理时间为约0秒至约50秒；所述NND处理时间为约10秒至约500秒；所述NND后处理时间为约0秒至约5000秒。
20.如权利要求19的操作沉积系统的方法，其中所述NND处理时间大于约150秒且小于约250秒。
21.如权利要求19的操作沉积系统的方法，还包括：
在至少部分NND处理时间期间，将所述衬底偏压功率调节至高于第二溅射阈值的第二值，其中所述衬底偏压功率为约500W至约1500W。
22.如权利要求21的操作沉积系统的方法，其中所述衬底偏压功率为约750W至约900W。
23.如权利要求19的操作沉积系统的方法，还包括：
在至少部分NND处理时间期间，将所述NND靶功率调节至新的值，其中所述NND靶功率为约100W至约1500W。
24.如权利要求19的操作沉积系统的方法，还包括：
调节所述ICP源以在至少部分NND处理时间内提供NND ICP功率，其中所述NND ICP功率水平为约2000W至约10000W。
25.如权利要求24的操作沉积系统的方法，其中所述NND ICP功率水平为约3000W至约6000W。
26.如权利要求19的操作沉积系统的方法，还包括：
在至少部分NND处理时间期间建立NND室压力，其中所述NND室压力小于约130mTorr且大于约1mTorr。
27.如权利要求19的操作沉积系统的方法，还包括：
在至少部分NND处理时间期间，使第二处理气体流入所述处理室，其中所述第二处理气体包括惰性气体、含氮气体、含氧气体或含金属气体，或其组合。
28.如权利要求27的操作沉积系统的方法，其中所述惰性气体包括氩气、氦气、氪气、氡气或氙气，或其组合。
29.如权利要求27的操作沉积系统的方法，其中所述含金属气体包括钨(W)、铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)、铱(Ir)、铝(Al)、银(Ag)或铅(Pb)，或其组合。
30.如权利要求14的操作沉积系统的方法，其中所述NND工艺被用于沉积种子层。
31.如权利要求14的操作沉积系统的方法，其中所述NND工艺被用于修复种子层。
32.如权利要求14的操作沉积系统的方法，其中所述NND工艺被用于修复阻挡层。
33.如权利要求14的操作沉积系统的方法，其中所述NND工艺被用于沉积阻挡层。
34.如权利要求14的操作沉积系统的方法，其中所述NND工艺被用于在所述图案化衬底的至少一个所述构件中产生穿透。
35.如权利要求1的操作沉积系统的方法，其中所述沉积系统包括离子化物理气相沉积(iPVD)处理室。
36.如权利要求1的操作沉积系统的方法，其中所述沉积系统包括传输系统。
37.如权利要求1的操作沉积系统的方法，还包括：
进行第二LND工艺，其中调节靶功率和衬底偏压功率以在所述图案化衬底的表面区域建立第二LND沉积速率；和
将额外的材料沉积在所述图案化衬底的构件中，而在构件开口处基本上不形成材料突悬。
38.如权利要求1的操作沉积系统的方法，还包括：
将所述图案化衬底置于第二处理室内的第二晶片台上；
进行第二LND工艺，其中调节第二靶功率和第二衬底偏压功率以在所述图案化衬底的表面区域建立第二LND沉积速率；和
将额外的材料沉积在所述图案化衬底的构件中，而在构件开口处基本上不形成材料突悬。
39.如权利要求14的操作沉积系统的方法，还包括：
进行第二NND工艺，其中调节第二靶功率和第二衬底偏压功率以形成第二NND沉积速率，所述NND沉积速率在所述图案化衬底的表面区域内约为零；和
处理所述图案化衬底，从而将额外的材料沉积在所述图案化衬底的构件的侧壁上或所述图案化衬底的构件的底面上，或其组合。
40.如权利要求14的操作沉积系统的方法，还包括：
将所述图案化衬底置于第二处理室内的第二晶片台上；
进行第二NND工艺，其中调节第二靶功率和第二衬底偏压功率以形成第二NND沉积速率，所述NND沉积速率在所述图案化衬底的表面区域内约为零；和
处理所述图案化衬底，从而将额外的材料沉积在所述图案化衬底的构件的侧壁上或所述图案化衬底的构件的底面上，或其组合。
41.如权利要求1的操作沉积系统的方法，还包括：
将所述图案化衬底置于另外的处理室内的晶片台上；和
进行另外的工艺。
42.如权利要求14的操作沉积系统的方法，还包括：
将所述图案化衬底置于另外的处理室内的晶片台上；和
进行另外的工艺。
43.操作沉积系统的方法，包括：
将图案化衬底置于处理室内的晶片台上；
在所述处理室中生成高密度等离子体，其中所述高密度等离子体包含高浓度的金属离子和大量处理气体离子；
使所述图案化衬底暴露于所述高密度等离子体中；
进行无净沉积(NND)工艺，其中调节靶功率和衬底偏压功率或其组合以建立NND沉积速率，所述NND沉积速率包括NND表面沉积速率、NND侧壁沉积速率或NND底面沉积速率，或其组合；和
用所述NND工艺处理所述图案化衬底，从而将材料沉积在所述图案化衬底的构件的侧壁上或所述图案化衬底的构件的底面上，其中在所述NND工艺期间，调节室压力、室温度、衬底温度、处理气体化学组成、处理气体流率、靶材料、ICP功率、衬底位置、靶功率或衬底偏压功率，或其组合。
44.如权利要求43的操作沉积系统的方法，其中所述NND表面沉积速率为约-10nm/min至约+10nm/min。
45.如权利要求44的操作沉积系统的方法，其中所述NND表面沉积速率为约-5nm/min至约+5nm/min。
46.如权利要求43的操作沉积系统的方法，其中所述NND表面沉积速率为约-10nm/min至约+10nm/min。
47.如权利要求46的操作沉积系统的方法，其中所述NND表面沉积速率为约-5nm/min至约+5nm/min。
48.如权利要求43的操作沉积系统的方法，其中所述NND工艺包括NND预处理时间、NND处理时间或NND后处理时间或其组合，其中所述NND预处理时间为约0秒至约50秒；所述NND处理时间为约10秒至约500秒；所述NND后处理时间为约0秒至约5000秒。
49.如权利要求48的操作沉积系统的方法，其中所述NND处理时间大于约150秒且小于约250秒。
50.如权利要求48的操作沉积系统的方法，其中所述沉积系统还包括耦合至所述晶片台的衬底偏压发生器，所述方法包括：
在至少部分NND处理时间期间，将所述NND衬底偏压功率调节至高于溅射阈值的第一值，其中所述衬底偏压功率为约500W至约1500W。
51.如权利要求50的操作沉积系统的方法，其中所述NND衬底偏压功率为约750W至约900W。
52.如权利要求48的操作沉积系统的方法，其中所述沉积系统还包括靶以及向所述靶提供NND靶功率的靶功率源，所述方法还包括：
在至少部分NND处理时间期间，将所述NND靶功率调节至可达到NND沉积速率的值，其中所述NND靶功率为约100W至约1500W。
53.如权利要求48的操作沉积系统的方法，其中所述沉积系统还包括耦合至所述处理室侧壁的靶、耦合至所述靶的永久磁铁组件以及耦合至所述靶的DC源，所述方法还包括：
在至少部分NND处理时间期间，将所述NND靶功率调节至可达到NND沉积速率的值，其中所述NND靶功率为约100W至约1500W。
54.如权利要求48的操作沉积系统的方法，其中所述沉积系统还包括耦合至所述处理室的压力控制系统，所述方法还包括：
在至少部分NND处理时间期间建立NND室压力，其中所述NND室压力小于约100mTorr且大于约1mTorr。
55.如权利要求48的操作沉积系统的方法，其中所述沉积系统还包括天线、耦合至所述天线和所述处理室侧壁的电介质窗口、耦合至所述电介质窗口的百叶式沉积挡板以及耦合至所述天线的ICP RF源，所述方法还包括：
在第一频率下操作所述ICP RF源；和
调节所述ICP源以在至少部分NND处理时间期间提供NND ICP功率水平。
56.如权利要求55的操作沉积系统的方法，其中所述NND ICP功率水平大于约1000W且小于约10000W。
57.如权利要求56的操作沉积系统的方法，其中所述NND ICP功率水平为约3000W至约6000W。
58.如权利要求48的操作沉积系统的方法，其中所述沉积系统还包括耦合至所述处理室的气体供给系统，所述方法还包括：
在至少部分NND处理时间期间，使第一处理气体流入所述处理室，其中所述第一处理气体包括惰性气体、含氮气体、含氧气体或含金属气体，或其组合。
59.如权利要求58的操作沉积系统的方法，其中所述惰性气体包括氩气、氦气、氪气、氡气或氙气，或其组合。
60.如权利要求58的操作沉积系统的方法，其中所述含金属气体包括钨(W)、铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)、铱(Ir)、铝(Al)、银(Ag)或铅(Pb)，或其组合。
61.如权利要求43的操作沉积系统的方法，其中所述NND工艺被用于沉积阻挡层。
62.如权利要求43的操作沉积系统的方法，其中所述NND工艺被用于修复阻挡层。
63.如权利要求43的操作沉积系统的方法，其中所述NND工艺被用于在所述图案化衬底的至少一个构件中生成穿透。
64.如权利要求43的操作沉积系统的方法，还包括：
将工艺从NND工艺变为低净沉积(LND)工艺，从而将沉积速率从NND沉积速率变为LND沉积速率，所述LND沉积速率包括LND表面沉积速率、LND侧壁沉积速率或LND底面沉积速率，或其组合，所述LND表面沉积速率包括所述图案化衬底表面区域上的超低沉积速率；和
用所述LND工艺处理所述图案化衬底，从而将材料沉积在所述图案化衬底的构件的表面区域上或所述图案化衬底的构件侧壁上所述图案化衬底的构件底面上或其组合，而在构件开口处基本上不形成材料突悬，其中调节室压力、室温度、衬底温度、处理气体化学组成、处理气体流率、靶材料、ICP功率、衬底位置、靶功率或衬底偏压功率或其组合，以将工艺从所述NND工艺变为LND工艺。
65.如权利要求64的操作沉积系统的方法，其中所述LND表面沉积速率为约0nm/min至约+50nm/min。
66.如权利要求65的操作沉积系统的方法，其中所述LND表面沉积速率为约0nm/min至约+30nm/min。
67.如权利要求64的操作沉积系统的方法，其中所述LND底面沉积速率为约-10nm/min至约+10nm/min。
68.如权利要求67的操作沉积系统的方法，其中所述LND底面沉积速率为约-5nm/min至约+5nm/min。
69.如权利要求64的操作沉积系统的方法，其中所述LND工艺包括LND预处理时间、LND处理时间或LND后处理时间或其组合，其中所述LND预处理时间为约0秒至约50秒；所述LND处理时间为约10秒至约500秒；所述LND后处理时间为约0秒至约5000秒。
70.如权利要求69的操作沉积系统的方法，其中所述LND处理时间大于约150秒且小于约250秒。
71.如权利要求69的操作沉积系统的方法，还包括：
在至少部分LND处理时间期间，将所述LND衬底偏压功率调节至低于溅射阈值的第二值，其中所述LND衬底偏压功率可为约0W至约1000W。
72.如权利要求71的操作沉积系统的方法，其中所述LND衬底偏压功率为约750W至约900W。
73.如权利要求69的操作沉积系统的方法，还包括：
在至少部分LND处理时间期间，将所述LND靶功率调节至新的值，其中所述LND靶功率为约10W至约2000W。
74.如权利要求73的操作沉积系统的方法，其中所述LND靶功率为约800W至约1600W。
75.如权利要求69的操作沉积系统的方法，还包括：
调节所述ICP源以在至少部分LND处理时间内提供LND ICP功率，其中所述LND ICP功率水平为约2000W至约10000W。
76.如权利要求75的操作沉积系统的方法，其中所述LND ICP功率水平为约3000W至约6000W。
77.如权利要求69的操作沉积系统的方法，还包括：
在至少部分LND处理时间期间建立LND室压力，其中所述LND室压力小于约100mTorr且大于约1mTorr。
78.如权利要求69的操作沉积系统的方法，还包括：
在至少部分NND处理时间期间，使LND处理气体流入所述处理室，其中所述LND处理气体包括惰性气体、含氮气体、含氧气体或含金属气体，或其组合。
79.如权利要求78的操作沉积系统的方法，其中所述惰性气体包括氩气、氦气、氪气、氡气或氙气，或其组合。
80.如权利要求78的操作沉积系统的方法，其中所述含金属气体包括钨(W)、铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)、铱(Ir)、铝(Al)、银(Ag)或铅(Pb)，或其组合。
81.如权利要求64的操作沉积系统的方法，其中所述LND工艺被用于沉积种子层。
82.如权利要求64的操作沉积系统的方法，其中所述LND工艺被用于修复种子层。
83.如权利要求65的操作沉积系统的方法，其中所述LND工艺被用于修复阻挡层。
84.如权利要求43的操作沉积系统的方法，其中所述沉积系统包括离子化物理气相沉积(iPVD)处理室。
85.如权利要求43的操作沉积系统的方法，其中所述沉积系统包括传输系统。
86.如权利要求64的操作沉积系统的方法，还包括：
进行第二LND工艺，其中调节靶功率和衬底偏压功率以在所述图案化衬底的表面区域建立第二LND沉积速率；和
将额外的材料沉积在所述图案化衬底的构件中，而在构件开口处基本上小形成材料突悬。
87.如权利要求64的操作沉积系统的方法，还包括：
将所述图案化衬底置于第二处理室内的第二晶片台上；
进行第二LND工艺，其中调节第二靶功率和第二衬底偏压功率以在所述图案化衬底的表面区域建立第二LND沉积速率；和
将额外的材料沉积在所述图案化衬底的构件中，而在构件开口处基本上不形成材料突悬。
88.如权利要求43的操作沉积系统的方法，还包括：
进行第二NND工艺，其中调节第二靶功率和第二衬底偏压功率以形成第二NND沉积速率，所述NND沉积速率在所述图案化衬底的表面区域内约为零；和
处理所述图案化衬底，从而将额外的材料沉积在所述图案化衬底的构件的侧壁上或所述图案化衬底的构件的底面上，或其组合。
89.如权利要求43的操作沉积系统的方法，还包括：
将所述图案化衬底置于第二处理室内的第二晶片台上；
进行第二NND工艺，其中调节第二靶功率和第二衬底偏压功率以形成第二NND沉积速率，所述NND沉积速率在所述图案化衬底的表面区域内约为零；和
处理所述图案化衬底，从而将额外的材料沉积在所述图案化衬底的构件的侧壁上或所述图案化衬底的构件的底面上，或其组合。
90.如权利要求43的操作沉积系统的方法，还包括：
将所述图案化衬底置于另外的处理室内的晶片台上；和
进行另外的工艺。
91.如权利要求64的操作沉积系统的方法，还包括：
将所述图案化衬底置于另外的处理室内的晶片台上；和
进行另外的工艺。
92.处理半导体衬底的方法，所述方法将材料沉积在所述图案化衬底的构件中，而在构件开口处基本上不形成材料突悬，所述方法包括：
将图案化衬底置于离子化物理气相沉积(iPVD)系统的处理室内的晶片台上；
在所述处理室中，生成高密度处理气体离子等离子体，其包含正离子比例高的蒸发金属涂层材料；
使所述图案化衬底暴露于所述高密度等离子体中，从而在衬底上进行离子化物理气相沉积工艺而同时控制所述iPVD系统的参数，以在所述图案化衬底的表面区域建立不超过约30nm/min的净沉积速率。
93.如权利要求92的方法，其中：
进行所述离子化物理气相沉积工艺包括在所述衬底上的通孔或沟槽的侧壁上沉积阻挡层。
94.如权利要求92的方法，其中：
进行所述离子化物理气相沉积工艺包括在所述衬底上的通孔或沟槽的侧壁上沉积种子层。
95.如权利要求92的方法，其中：
进行所述离子化物理气相沉积工艺包括控制所述iPVD系统的参数，以使所述衬底的表面区域上的净沉积速率为零。
CN2005800098615A 2004-03-26 2005-02-23 离子化物理气相沉积(ipvd)工艺 Expired - Fee Related CN1938449B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/811,326 US7901545B2 (en) 2004-03-26 2004-03-26 Ionized physical vapor deposition (iPVD) process
US10/811,326 2004-03-26
PCT/US2005/005869 WO2005103321A2 (en) 2004-03-26 2005-02-23 Ionized physical vapor deposition (ipvd) process

Publications (2)

Publication Number Publication Date
CN1938449A true CN1938449A (zh) 2007-03-28
CN1938449B CN1938449B (zh) 2011-01-26

Family

ID=34961154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800098615A Expired - Fee Related CN1938449B (zh) 2004-03-26 2005-02-23 离子化物理气相沉积(ipvd)工艺

Country Status (5)

Country Link
US (1) US7901545B2 (zh)
JP (1) JP2007531271A (zh)
KR (1) KR20070026379A (zh)
CN (1) CN1938449B (zh)
WO (1) WO2005103321A2 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101643891B (zh) * 2008-08-05 2011-07-27 吉和林 用pvd法进行纳米级通孔填充铝的装置和工艺方法
CN102169830A (zh) * 2011-03-17 2011-08-31 复旦大学 金属半导体化合物薄膜的制备方法
CN102197457A (zh) * 2008-10-22 2011-09-21 应用材料股份有限公司 用增强的铜离子化pvd进行铜籽晶悬突再溅射
CN103026462A (zh) * 2010-07-30 2013-04-03 应用材料公司 在高深宽比特征结构中沉积金属的方法
CN103898449A (zh) * 2012-12-27 2014-07-02 北京北方微电子基地设备工艺研究中心有限责任公司 用于调节托盘温度的腔室及半导体加工设备
CN105200379A (zh) * 2014-06-25 2015-12-30 北京北方微电子基地设备工艺研究中心有限责任公司 沉积薄膜的磁控溅射方法
CN104217992B (zh) * 2013-06-05 2017-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107782573A (zh) * 2017-11-30 2018-03-09 长江存储科技有限责任公司 物理气相沉积机台对沟槽或孔的填充稳定性的模拟检测方法
CN108231690A (zh) * 2016-12-22 2018-06-29 联华电子股份有限公司 动态随机存取存储器元件的形成方法
CN108368599A (zh) * 2015-11-10 2018-08-03 山特维克知识产权股份有限公司 一种对用于涂覆的表面进行预处理的方法
CN110010463A (zh) * 2015-11-04 2019-07-12 朗姆研究公司 一种用于半导体器件制造的等离子体处理系统
CN113658885A (zh) * 2021-08-12 2021-11-16 长鑫存储技术有限公司 制备腔室的确定方法及装置
CN117133717A (zh) * 2023-10-27 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法
CN117954390A (zh) * 2024-03-21 2024-04-30 粤芯半导体技术股份有限公司 铜互连结构制备方法、装置、设备以及存储介质

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043484B1 (en) 2001-03-13 2011-10-25 Novellus Systems, Inc. Methods and apparatus for resputtering process that improves barrier coverage
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US7186648B1 (en) 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US7781327B1 (en) 2001-03-13 2010-08-24 Novellus Systems, Inc. Resputtering process for eliminating dielectric damage
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
KR100678640B1 (ko) * 2005-11-12 2007-02-05 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법
US7645696B1 (en) 2006-06-22 2010-01-12 Novellus Systems, Inc. Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
US7855147B1 (en) 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer
US7771790B2 (en) * 2006-08-30 2010-08-10 Tokyo Electron Limited Method and system for fabricating a nano-structure
WO2008094286A2 (en) * 2006-08-30 2008-08-07 Tokyo Electron Limited Method and system for fabricating a nano-structure
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
US7682966B1 (en) 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US7922880B1 (en) 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
US7897516B1 (en) 2007-05-24 2011-03-01 Novellus Systems, Inc. Use of ultra-high magnetic fields in resputter and plasma etching
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
US20090127097A1 (en) * 2007-11-16 2009-05-21 Kei-Wei Chen Forming Seed Layer in Nano-Trench Structure Using Net Deposition and Net Etch
US7642201B2 (en) * 2008-01-24 2010-01-05 Tokyo Electron Limited Sequential tantalum-nitride deposition
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
US8900471B2 (en) * 2009-02-27 2014-12-02 Applied Materials, Inc. In situ plasma clean for removal of residue from pedestal surface without breaking vacuum
US8749053B2 (en) * 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
JP5392215B2 (ja) * 2010-09-28 2014-01-22 東京エレクトロン株式会社 成膜方法及び成膜装置
US8859422B2 (en) 2011-01-27 2014-10-14 Tokyo Electron Limited Method of forming copper wiring and method and system for forming copper film
US8399353B2 (en) 2011-01-27 2013-03-19 Tokyo Electron Limited Methods of forming copper wiring and copper film, and film forming system
KR101835483B1 (ko) 2011-12-09 2018-03-08 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US9136096B2 (en) 2012-07-27 2015-09-15 Varian Semiconductor Equipment Associates, Inc. Three dimensional metal deposition technique
US9963777B2 (en) 2012-10-08 2018-05-08 Analog Devices, Inc. Methods of forming a thin film resistor
US10700009B2 (en) 2017-10-04 2020-06-30 Tokyo Electron Limited Ruthenium metal feature fill for interconnects
US11008647B2 (en) * 2018-02-19 2021-05-18 Applied Materials, Inc. PVD titanium dioxide formation using sputter etch to halt onset of crystalinity in thick films
WO2019162041A1 (en) * 2018-02-26 2019-08-29 Evatec Ag Stabilizing stress in a layer with respect to thermal loading
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936040A (ja) * 1995-07-14 1997-02-07 Hitachi Ltd 成膜方法および装置
TW366525B (en) * 1996-12-16 1999-08-11 Applied Materials Inc Selective physical vapor deposition conductor fill in IC structures
JP4344019B2 (ja) * 1997-05-28 2009-10-14 キヤノンアネルバ株式会社 イオン化スパッタ方法
US6051114A (en) * 1997-06-23 2000-04-18 Applied Materials, Inc. Use of pulsed-DC wafer bias for filling vias/trenches with metal in HDP physical vapor deposition
EP1034566A1 (en) * 1997-11-26 2000-09-13 Applied Materials, Inc. Damage-free sculptured coating deposition
US6287435B1 (en) 1998-05-06 2001-09-11 Tokyo Electron Limited Method and apparatus for ionized physical vapor deposition
KR100289739B1 (ko) * 1999-04-21 2001-05-15 윤종용 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법
US6277249B1 (en) * 2000-01-21 2001-08-21 Applied Materials Inc. Integrated process for copper via filling using a magnetron and target producing highly energetic ions
KR100365643B1 (ko) * 2000-10-09 2002-12-26 삼성전자 주식회사 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
US6642146B1 (en) 2001-03-13 2003-11-04 Novellus Systems, Inc. Method of depositing copper seed on semiconductor substrates
US6755945B2 (en) * 2001-05-04 2004-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
KR100993046B1 (ko) * 2001-11-14 2010-11-08 어플라이드 머티어리얼스, 인코포레이티드 스퍼터링 및 재스퍼터링을 위한 자기-이온화 및 유도 결합플라즈마
US20050151263A1 (en) * 2004-01-08 2005-07-14 Fujitsu Limited Wiring structure forming method and semiconductor device
US7642201B2 (en) * 2008-01-24 2010-01-05 Tokyo Electron Limited Sequential tantalum-nitride deposition

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101643891B (zh) * 2008-08-05 2011-07-27 吉和林 用pvd法进行纳米级通孔填充铝的装置和工艺方法
CN102197457A (zh) * 2008-10-22 2011-09-21 应用材料股份有限公司 用增强的铜离子化pvd进行铜籽晶悬突再溅射
CN102197457B (zh) * 2008-10-22 2016-05-18 应用材料公司 用增强的铜离子化pvd进行铜籽晶悬突再溅射
CN103026462A (zh) * 2010-07-30 2013-04-03 应用材料公司 在高深宽比特征结构中沉积金属的方法
CN103026462B (zh) * 2010-07-30 2016-05-11 应用材料公司 在高深宽比特征结构中沉积金属的方法
CN102169830A (zh) * 2011-03-17 2011-08-31 复旦大学 金属半导体化合物薄膜的制备方法
WO2012122787A1 (zh) * 2011-03-17 2012-09-20 复旦大学 金属半导体化合物薄膜的制备方法
CN102169830B (zh) * 2011-03-17 2016-07-06 复旦大学 金属半导体化合物薄膜的制备方法
CN103898449B (zh) * 2012-12-27 2017-06-06 北京北方微电子基地设备工艺研究中心有限责任公司 用于调节托盘温度的腔室及半导体加工设备
CN103898449A (zh) * 2012-12-27 2014-07-02 北京北方微电子基地设备工艺研究中心有限责任公司 用于调节托盘温度的腔室及半导体加工设备
CN104217992B (zh) * 2013-06-05 2017-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105200379B (zh) * 2014-06-25 2018-03-09 北京北方华创微电子装备有限公司 沉积薄膜的磁控溅射方法
CN105200379A (zh) * 2014-06-25 2015-12-30 北京北方微电子基地设备工艺研究中心有限责任公司 沉积薄膜的磁控溅射方法
CN110010463A (zh) * 2015-11-04 2019-07-12 朗姆研究公司 一种用于半导体器件制造的等离子体处理系统
CN110010463B (zh) * 2015-11-04 2023-06-27 朗姆研究公司 一种用于半导体器件制造的等离子体处理系统
CN108368599A (zh) * 2015-11-10 2018-08-03 山特维克知识产权股份有限公司 一种对用于涂覆的表面进行预处理的方法
CN108231690A (zh) * 2016-12-22 2018-06-29 联华电子股份有限公司 动态随机存取存储器元件的形成方法
CN107782573A (zh) * 2017-11-30 2018-03-09 长江存储科技有限责任公司 物理气相沉积机台对沟槽或孔的填充稳定性的模拟检测方法
CN107782573B (zh) * 2017-11-30 2019-09-06 长江存储科技有限责任公司 物理气相沉积机台对沟槽或孔的填充稳定性的模拟检测方法
CN113658885A (zh) * 2021-08-12 2021-11-16 长鑫存储技术有限公司 制备腔室的确定方法及装置
CN113658885B (zh) * 2021-08-12 2023-09-08 长鑫存储技术有限公司 制备腔室的确定方法及装置
CN117133717A (zh) * 2023-10-27 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法
CN117133717B (zh) * 2023-10-27 2024-03-01 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法
CN117954390A (zh) * 2024-03-21 2024-04-30 粤芯半导体技术股份有限公司 铜互连结构制备方法、装置、设备以及存储介质

Also Published As

Publication number Publication date
WO2005103321A3 (en) 2006-01-19
US7901545B2 (en) 2011-03-08
KR20070026379A (ko) 2007-03-08
US20050211545A1 (en) 2005-09-29
WO2005103321A2 (en) 2005-11-03
CN1938449B (zh) 2011-01-26
JP2007531271A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
CN1938449B (zh) 离子化物理气相沉积(ipvd)工艺
US6221792B1 (en) Metal and metal silicide nitridization in a high density, low pressure plasma reactor
US7700474B2 (en) Barrier deposition using ionized physical vapor deposition (iPVD)
US7494908B2 (en) Apparatus for integration of barrier layer and seed layer
US7588667B2 (en) Depositing rhuthenium films using ionized physical vapor deposition (IPVD)
Shwartz Handbook of semiconductor interconnection technology
CN100355058C (zh) 具有连续沉积和蚀刻的电离pvd
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
US20030057526A1 (en) Integration of barrier layer and seed layer
US20030059538A1 (en) Integration of barrier layer and seed layer
US20100285237A1 (en) Nanolayer deposition using bias power treatment
CN101213642B (zh) 金属膜的薄膜沉积方法和薄膜沉积装置
JP2008261059A (ja) 半導体基板上の薄膜層のアパーチャのための充填装置
JP2008500456A (ja) プラズマ処理の方法及び装置
JP2004526868A5 (zh)
EP1733069A1 (en) Method and apparatus for forming a metal layer
JP2001237314A (ja) アルミニウム平坦化のための障壁適用
JP4721641B2 (ja) 導電性領域形成方法、導電性領域形成装置、導電性金属領域堆積制御装置及びバイアス機構
US5227337A (en) Interconnection forming method
EP1433202A2 (en) Integration of barrier layer and seed layer
US6346478B1 (en) Method of forming a copper wiring in a semiconductor device
US7642201B2 (en) Sequential tantalum-nitride deposition
US6635570B1 (en) PECVD and CVD processes for WNx deposition
JP2024508912A (ja) サブトラクティブ金属及びサブトラクティブ金属半導体
JPH09171976A (ja) 高アスペクト比フィーチャの側面と底部に膜厚制御可能な被膜を付着する方法および装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110126

Termination date: 20170223

CF01 Termination of patent right due to non-payment of annual fee