CN117954390A - 铜互连结构制备方法、装置、设备以及存储介质 - Google Patents
铜互连结构制备方法、装置、设备以及存储介质 Download PDFInfo
- Publication number
- CN117954390A CN117954390A CN202410327832.8A CN202410327832A CN117954390A CN 117954390 A CN117954390 A CN 117954390A CN 202410327832 A CN202410327832 A CN 202410327832A CN 117954390 A CN117954390 A CN 117954390A
- Authority
- CN
- China
- Prior art keywords
- process parameters
- target
- etching
- deposition ratio
- contact resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 186
- 239000010949 copper Substances 0.000 title claims abstract description 186
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 185
- 238000003860 storage Methods 0.000 title claims abstract description 14
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 349
- 230000008021 deposition Effects 0.000 claims abstract description 297
- 230000008569 process Effects 0.000 claims abstract description 289
- 238000005530 etching Methods 0.000 claims abstract description 270
- 230000004888 barrier function Effects 0.000 claims abstract description 134
- 238000000151 deposition Methods 0.000 claims description 295
- 238000012360 testing method Methods 0.000 claims description 84
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 238000004544 sputter deposition Methods 0.000 claims description 31
- 229910052715 tantalum Inorganic materials 0.000 claims description 30
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 238000005137 deposition process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000005672 electromagnetic field Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000010218 electron microscopic analysis Methods 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 238000012417 linear regression Methods 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请实施例提供了一种铜互连结构制备方法、装置、设备以及存储介质，该方法包括：获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比；在设置的参数对照表中查询确定对应目标蚀刻沉积比的至少一组候选工艺参数，从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数；根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。实现了高效适配目标接触电阻进行铜互连结构的生成，提高铜金属互连的可靠性。
Description
技术领域
本申请实施例涉及半导体技术领域，尤其涉及一种铜互连结构制备方法、装置、设备以及存储介质。
背景技术
目前，在大马士革铜金属互连工艺中，需要进行铜互连的通孔结构的制备，其中主要决定该通孔结构的工艺是光刻及蚀刻，当两者控制不佳时，容易造成通孔结构的“短路”和“开路”，不仅显著影响金属互连的接触电阻，甚至可能直接导致整个器件失效。由于一个产品的工艺路线被确定以后，基于一定电路设计规则的通孔特征尺寸和深宽比等结构参数也就被确定下来。在这种情况下，通过调整光刻和蚀刻两种工艺来改变通孔结构和性能的技术路线不仅费时费力，还可能因为通孔结构的调整而对后续沉积工艺的台阶覆盖率产生不利影响而需要做大幅度调整。再者，蚀刻工艺难以对通孔结构底部进行精细调整，而该部分对接触电阻的影响最大。因此，可以对通孔底部结构进行精细调整的阻挡层反溅射工艺具有非常重要的作用。在65nm及以下技术节点中，阻挡层的结构通常采用基于溅射镀膜工艺形成，其中阻挡层的组成是氮化钽/钽。由于受传统PVD工艺限制，氮化钽/钽通常难以覆盖通孔侧壁，而顶部和底部的平面区域又会沉积过厚，导致整体阻挡层不连续。为了确保两种薄膜均能具有良好的台阶覆盖性，整个沉积过程分为“氮化钽沉积-钽沉积-反溅射-钽沉积”四部组成。
然而，由于反溅射过程涉及多个参数协同作用，包括多个直流电源、射频电源、线圈电源和电磁场的变化等，相关技术中采用固定工艺参数，无法适应于不同接触电阻的产品需求进行工艺参数的调整，缺乏对于接触电阻的量化调控，需要改进。
发明内容
本申请实施例提供了一种铜互连结构制备方法、装置、设备以及存储介质，解决了相关技术中采用固定工艺参数，无法适应于不同接触电阻的产品需求进行工艺参数的调整，缺乏对于接触电阻的量化调控的问题，有利于为不同接触电阻适配准确的工艺参数，无需涉及化学气相沉积、光刻和干法蚀刻等工艺的调整，对整体工艺路线影响小，高效适配目标接触电阻进行铜互连结构的生成，提高铜金属互连的可靠性。
第一方面，本申请实施例提供了一种铜互连结构制备方法，包括：
获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将所述目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，所述曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系；
在设置的参数对照表中查询确定对应所述目标蚀刻沉积比的至少一组候选工艺参数，从所述至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，所述参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个所述蚀刻沉积比对应的至少一组工艺参数；
根据所述目标工艺参数生成所述待处理产品片中阻挡层的符合所述目标接触电阻的铜互连结构。
可选的，在所述将所述目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比之前，还包括：
获取预先建立的参数对照表；
根据所述参数对照表中记录的每个蚀刻沉积比对应的至少一组工艺参数，生成多个产品测试片的阻挡层的铜互连结构，对每个所述产品测试片的铜互连结构进行电性测试确定每个所述蚀刻沉积比对应的接触电阻；
将每个所述蚀刻沉积比以及对应的接触电阻进行数值拟合生成曲线拟合模型。
可选的，在所述在设置的参数对照表中查询确定对应所述目标蚀刻沉积比的至少一组候选工艺参数之前，还包括：
获取用于生成控挡测试片中阻挡层的铜互连结构的多组工艺参数，基于每组所述工艺参数确定在对应的控挡测试片上形成阻挡层的铜互连结构的蚀刻沉积比；
将每个所述蚀刻沉积比与对应的至少一组工艺参数进行关联记录得到参数对照表。
可选的，所述基于每组所述工艺参数确定在对应的控挡测试片上形成阻挡层的铜互连结构的蚀刻沉积比，包括：
在第一控挡测试片的氧化硅层上进行第一时长的第一沉积处理形成第一钽薄膜，对所述第一钽薄膜进行量测得到第一厚度；
在第二控挡测试片的氧化硅层上进行第二时长的反溅射处理形成第二钽薄膜，对所述第二钽薄膜进行量测得到第二厚度，所述反溅射处理为在所述第一沉积处理的基础上同时进行蚀刻处理；
在第三控挡测试片的氧化硅层上进行第二时长的第二沉积处理形成第三钽薄膜，对所述第三钽薄膜进行量测得到第三厚度，所述第二沉积处理为射频偏压功率处于归零状态的所述反溅射处理；
将所述第三厚度以及所述第一厚度的差，与所述第二时长相除得到沉积速率；
将所述第三厚度以及所述第二厚度的差，与所述第二时长相除得到蚀刻速率；
将所述蚀刻速率与所述沉积速率相除得到蚀刻沉积比。
可选的，所述参数对照表包括多个参考蚀刻沉积比以及每个所述参考蚀刻沉积比对应的至少一组工艺参数；
所述在设置的参数对照表中查询确定对应所述目标蚀刻沉积比的至少一组候选工艺参数，包括：
在设置的参数对照表中存在与所述目标蚀刻沉积比一致的参考蚀刻沉积比的情况下，查询得到对应所述目标蚀刻沉积比的至少一组候选工艺参数；
在设置的参数对照表中不存在与所述目标蚀刻沉积比一致的参考蚀刻沉积比的情况下，查询得到与所述目标蚀刻沉积比相邻的参考蚀刻沉积比，基于所述相邻的参考蚀刻沉积比对应的多组工艺参数，确定对应所述目标蚀刻沉积比的至少一组候选工艺参数。
可选的，所述基于所述相邻的参考蚀刻沉积比对应的工艺参数，确定对应所述目标蚀刻沉积比的至少一组候选工艺参数，包括：
根据相邻的参考蚀刻沉积比对应的多组工艺参数的最值，确定对应每个所述工艺参数的参考范围；
从每个所述工艺参数的参考范围中，按照等距选取原则提取对应所述目标蚀刻沉积比的预设组数的候选工艺参数。
可选的，在所述根据所述目标工艺参数生成所述待处理产品片中阻挡层的符合所述目标接触电阻的铜互连结构之后，还包括：
对处理完成的所述待处理产品片中阻挡层的铜互连结构进行电性测试，确定所述目标工艺参数对应的实际接触电阻；
将所述目标接触电阻以及所述实际接触电阻进行作差确定误差量；
在所述误差量不位于预设范围内的情况下，将所述目标工艺参数从所述参数对照表中移除。
第二方面，本申请实施例还提供了一种铜互连结构制备装置，包括：
蚀刻沉积比确定模块，配置为获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将所述目标接触电阻输入至预先构建的拟合曲线曲线拟合模型得到目标蚀刻沉积比，所述曲线拟合模型拟合曲线用于为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系；
工艺参数确定模块，配置为在设置的参数对照表中查询确定对应所述目标蚀刻沉积比的至少一组候选工艺参数，从所述至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，所述参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个所述蚀刻沉积比对应的至少一组工艺参数；
铜互连结构确定模块，配置为根据所述目标工艺参数生成所述待处理产品片中阻挡层的符合所述目标接触电阻的铜互连结构。
第三方面，本申请实施例还提供了一种半导体设备，该设备包括：
一个或多个处理器；
存储装置，配置为存储一个或多个程序，
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现本申请实施例所述的铜互连结构制备方法。
第四方面，本申请实施例还提供了一种存储计算机可执行指令的非易失性存储介质，所述计算机可执行指令在由计算机处理器执行时配置为执行本申请实施例所述的铜互连结构制备方法。
本申请实施例中，通过获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系； 在设置的参数对照表中查询确定对应目标蚀刻沉积比的至少一组候选工艺参数，从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数；根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。实现了通过引入对应反溅射过程参数的蚀刻沉积比与接触电阻的曲线拟合模型，有利于构建接触电阻与工艺参数的量化对应关系，可以有效对应于不同接触电阻进行蚀刻沉积比的选取；通过引入参数对照表可以有效记录达到不同蚀刻沉积比的可选工艺参数，有利于为不同接触电阻适配准确的工艺参数；通过反溅射过程进行铜互连结构的精细控制，无需涉及化学气相沉积、光刻和干法蚀刻等工艺的调整，对整体工艺路线影响小，高效适配目标接触电阻进行铜互连结构的生成，提高铜金属互连的可靠性。
附图说明
图1为本申请实施例提供的一种铜互连结构制备方法的流程图；
图2为示例的一种铜互连结构的示意图；
图3为本申请实施例提供的不同蚀刻沉积比对应的铜互连结构的示意图；
图4为本申请实施例提供的一种包含曲线拟合模型生成过程的铜互连结构制备方法的流程图；
图5为本申请实施例提供的一种蚀刻沉积比以及接触电阻的曲线拟合模型的示意图；
图6为本申请实施例提供的一种包含参数对照表生成过程的铜互连结构制备方法的流程图；
图7为本申请实施例提供的一种包含确定蚀刻沉积比过程的铜互连结构制备方法的流程图；
图8为本申请实施例提供的一种包含确定目标蚀刻沉积比对应的候选工艺参数的过程的铜互连结构制备方法的流程图；
图9为本申请实施例提供的一种包含选取候选工艺参数的过程的铜互连结构制备方法的流程图；
图10为本申请实施例提供的一种包含更新参数对照表的过程的铜互连结构制备方法的流程图；
图11为本申请实施例提供的一种铜互连结构制备装置的结构框图；
图12为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面结合附图和实施例对本申请实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请实施例，而非对本申请实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请实施例相关的部分而非全部结构。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
本申请实施例提供的铜互连结构制备方法，各步骤的执行主体可以是具备制程能力、量测能力以及数据计算、处理和存储能力的半导体设备，其中，制程能力可以包括铜互连结构的生成等，量测能力可以包括接触电阻的量测以及膜层厚度的量测等，当然，其它能实现该铜互连结构制备方法的相关步骤的半导体设备也在本申请的考虑范围内，本申请实施例对此不作限定。
图1为本申请实施例提供的一种铜互连结构制备方法的流程图，该铜互连结构制备方法可以以铜互连结构制备装置为执行主体实现，该铜互连结构制备装置可以部署于半导体设备。如图1所示，该铜互连结构制备方法具体包括如下步骤：
步骤S101、获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，其中，曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系。
其中，待处理产品片可以是实际生产中需要生成阻挡层的铜互连结构的晶圆片，该目标接触电阻可以是客户根据自身产品特点以及相关应用场景所设定的标准参数，该阻挡层的组成为氮化钽以及钽。图2为示例的一种铜互连结构的示意图，如图2所示，上层铜金属为101，下层铜金属为102，该铜互连结构为通孔结构103，在反溅射过程中不同的蚀刻沉积比对应的通孔结构不同，具体表现在通孔结构的底部连接处直径以及孔深度等参数的不同，该蚀刻沉积比可以是蚀刻速率与沉积速率之间的比率，用于控制通孔结构的特定形貌以及尺寸。示例的，图3为本申请实施例提供的不同蚀刻沉积比对应的铜互连结构的示意图，通过将铜互连结构形成后的晶圆进行切片电子显微分析，可以确定通孔结构的形貌参数，需要说明的是，在反溅射过程中，蚀刻处理不仅对阻挡层自身有作用，对下层金属铜也同样能够形成蚀刻效果，该下层铜的损失可以直接决定上下两层铜金属的电学接触，即下层铜的损失越多，上下两层铜金属之间的接触面积越大，接触电阻越小。其中，如图3所示，通孔结构201为不加入反溅射过程，仅靠前序蚀刻工艺得到的，可以看出仅靠蚀刻形成的通孔结构的底部连接处直径为103nm，几乎不存在下层的铜损失，因而难以形成有效的电学连接；通孔结构202为在反溅射过程中控制蚀刻沉积比为1.21时得到的，该通孔结构202的孔深度为24nm，底部连接处直径为70nm；通孔结构203为在反溅射过程中控制蚀刻沉积比为1.36时得到的，该通孔结构203的孔深度为67nm，底部连接处直径为97nm；通孔结构204为在反溅射过程中控制蚀刻沉积比为1.48时得到的，该通孔结构204的孔深度为86nm，底部连接处直径为99nm。可以理解的是，不同的蚀刻沉积比形成的通孔结构对应的下层铜金属的损失不同，接触电阻也不同。该曲线拟合模型可以是表征蚀刻沉积比以及接触电阻的数值对应关系，通过在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构，并通过电性测试确定每个蚀刻沉积比对应的铜互连结构的接触电阻，该产品测试片可以是与实际生产制造的产品片的规格水平相同。基于测定的多个接触电阻以及对应的蚀刻沉积比，可以合理进行数据拟合构建出曲线拟合模型，该曲线拟合模型可以基于多项式拟合、非线性最小二乘拟合、线性回归等进行构建，具体可以由开发人员基于需要的拟合精度和计算复杂度进行确定，在此本申请不作限定。
步骤S102、在设置的参数对照表中查询确定对应目标蚀刻沉积比的至少一组候选工艺参数，从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，其中，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数。
其中，该参数对照表可以是记录多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数，需要说明的是，该参数对照表的参考数据可以是通过在多个控挡测试片上应用不同组的工艺参数进行生成阻挡层的铜互连结构得到的，该控挡测试片可以是用于测试和验证制造过程，以优化生产流程和确保产品质量。具体的，反溅射过程中的工艺参数可以包括直流电源功率、射频偏压功率、线圈直流功率、线圈射频功率、电磁铁电流、沉积时间、蚀刻时间、氩气流量等，示例的，直流电源功率的可调控范围为12000W-20000W、射频偏压功率的可调控范围为300W-2000W、线圈直流功率的可调控范围为100W-800W、线圈射频功率的可调控范围为600W-1500W、电磁铁电流的可调控范围为0-20A、沉积时间的可调控范围为3s-25s、蚀刻时间的可调控范围为3s-25s、氩气流量的可调控范围为0-50 sccm。每组工艺参数可以设置有每个工艺参数的具体取值，不同组之间的工艺参数的具体取值可以不同，需要说明的是，不同组的工艺参数的取值不同，但测定的蚀刻沉积比可能相同，因而每个蚀刻沉积比可能会对应多组工艺参数。在步骤S101确定的目标蚀刻沉积比的基础上，可以从参数对照表中查询确定对应的至少一组候选工艺参数，若目标蚀刻沉积比命中参数对照表中已有记录的蚀刻沉积比，可以直接得到对应的工艺参数；若目标蚀刻沉积比没有命中参数对照表中已有记录的蚀刻沉积比，可以以该目标蚀刻沉积比为中心值，提取数值相邻的蚀刻沉积比对应的工艺参数，并对该部分的工艺参数进行取中间值、或转化为可选的参考范围进行等距选取多组候选工艺参数等，具体可以由开发人员根据实际是否满足产品预期规格以及工艺质量进行适应性选取，在此本申请不作限定。该产品可靠性条件可以是由开发人员根据不同产品的实际性能需求进行每个工艺参数的取值限制，例如，考虑产品的电迁移抗性和经时击穿性能等，对应不同规格的产品可以设置有不同的产品可靠性条件，针对当前的待处理产品片，可以基于相匹配的产品可靠性条件选出最优的候选工艺参数作为目标工艺参数。
步骤S103、根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。
其中，在步骤S102确定与目标接触电阻相匹配的目标工艺参数后，可以基于该目标工艺参数进行待处理产品片中阻挡层的铜互连结构的生成，以满足对应的工艺需求。具体的，生成铜互连结构的工艺流程可以包括：提供形成有介质层的衬底，该介质层的材料可以是二氧化硅、氧化硅等，在介质层中通过刻蚀方法形成通孔；接着，采用原子层沉积的方法进行氮化钽层的沉积；然后，采用PVD 工艺，利用氩离子进行反溅射，同时进行钽层的淀积；最后，进行金属铜的填充，以完成待处理产品片中阻挡层的铜互连结构的生成。
上述，通过获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系； 在设置的参数对照表中查询确定对应目标蚀刻沉积比的至少一组候选工艺参数，从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数；根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。实现了通过引入对应反溅射过程参数的蚀刻沉积比与接触电阻的曲线拟合模型，有利于构建接触电阻与工艺参数的量化对应关系，可以有效对应于不同接触电阻进行蚀刻沉积比的选取；通过引入参数对照表可以有效记录达到不同蚀刻沉积比的可选工艺参数，有利于为不同接触电阻适配准确的工艺参数；通过反溅射过程进行铜互连结构的精细控制，无需涉及化学气相沉积、光刻和干法蚀刻等工艺的调整，对整体工艺路线影响小，高效适配目标接触电阻进行铜互连结构的生成，提高铜金属互连的可靠性。
图4为本申请实施例提供的一种包含曲线拟合模型生成过程的铜互连结构制备方法的流程图。如图4所示，该铜互连结构制备方法具体包括如下步骤：
步骤S201、获取预先建立的参数对照表。
其中，该参数对照表可以是由开发人员基于在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的蚀刻沉积比以及对应的工艺参数进行记录得到的，并存储于半导体设备中。在正式的生产过程中，可以从设备存储中获取该参数对照表进行信息查询。
步骤S202、根据参数对照表中记录的每个蚀刻沉积比对应的至少一组工艺参数，生成多个产品测试片的阻挡层的铜互连结构，对每个产品测试片的铜互连结构进行电性测试确定每个蚀刻沉积比对应的接触电阻。
其中，为了使得曲线拟合模型更好地适配于实际生产场景，保障接触电阻的数据可靠性，可以利用与实际产品片的规格要求一致的产品测试片进行接触电阻以及蚀刻沉积比的对应关系的测定。该电性测试可以是四引线法、微探针法、Kelvin 接触法等，在此本申请不作限定。
步骤S203、将每个蚀刻沉积比以及对应的接触电阻进行数值拟合生成曲线拟合模型。
其中，数值拟合可以是最小二乘法拟合、多项式拟合、样条拟合等。以多项式拟合为示例，例如，用于电性测试的蚀刻沉积比中包括1.21，1.36以及1.48，通过分别对蚀刻沉积比为1.21，1.36以及1.48的产品测试片的铜互连结构进行电性测试，可以确定归一化处理后的接触电阻分别为0.876，0.448和0.295，通过多项式拟合，可以得到曲线拟合模型为，其中，/>为蚀刻沉积比，/>为接触电阻，决定系数/>，说明该曲线拟合模型的可信度很高。示例的，图5为本申请实施例提供的一种蚀刻沉积比以及接触电阻的曲线拟合模型的示意图，如图5所示，给出了与曲线拟合模型相匹配的拟合曲线301，该拟合曲线301所在坐标系的横轴为蚀刻沉积比，纵轴为归一化处理后的接触电阻。
步骤S204、获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，其中，曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系。
步骤S205、在设置的参数对照表中查询确定对应目标蚀刻沉积比的至少一组候选工艺参数，从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，其中，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数。
步骤S206、根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。
上述，通过基于产品测试片得到用于对蚀刻沉积比以及接触电阻进行数值拟合的样本数据，可以使得曲线拟合模型更好地适配于实际生产场景，确保数据可靠性；通过提前设置曲线拟合模型可以为实际生产过程中选择符合产品需求的蚀刻沉积比提供有效的数据参考，满足产品的多样性需求。
图6为本申请实施例提供的一种包含参数对照表生成过程的铜互连结构制备方法的流程图。如图6所示，该铜互连结构制备方法具体包括如下步骤：
步骤S301、获取用于生成控挡测试片中阻挡层的铜互连结构的多组工艺参数，基于每组工艺参数确定在对应的控挡测试片上形成阻挡层的铜互连结构的蚀刻沉积比。
其中，该多组工艺参数可以是由开发人员根据铜互连制程需求进行提前配置的，用于生成阻挡层的不同接触电阻的铜互连结构。在应用每组工艺参数进行控挡测试片上阻挡层的铜互连结构的生成的过程中，可以进行蚀刻沉积比的测定。
步骤S302、将每个蚀刻沉积比与对应的至少一组工艺参数进行关联记录得到参数对照表。
其中，由于每组工艺参数可以对应测定得到一个蚀刻沉积比，不同组的工艺参数可能会对应同一个蚀刻沉积比，因而可以基于每个蚀刻沉积比进行至少一组工艺参数的关联记录，得到参数对照表。
步骤S303、获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，其中，曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系。
步骤S304、在设置的参数对照表中查询确定对应目标蚀刻沉积比的至少一组候选工艺参数，从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，其中，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数。
步骤S305、根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。
上述，通过提前测定每组工艺参数对应的蚀刻沉积比，并进行合理的关联记录得到参数对照表，可以为实际生产过程中目标蚀刻沉积比对应的候选工艺参数的查询提供可靠的数据来源，高效适应于不同产品需求配置合适的工艺参数。
图7为本申请实施例提供的一种包含确定蚀刻沉积比过程的铜互连结构制备方法的流程图。如图7所示，该铜互连结构制备方法具体包括如下步骤：
步骤S3011、在第一控挡测试片的氧化硅层上进行第一时长的第一沉积处理形成第一钽薄膜，对第一钽薄膜进行量测得到第一厚度。
其中，反溅射过程中同时存在沉积作用以及蚀刻作用，为了有效确定蚀刻沉积比，可以将反溅射过程在设置的三个控挡测试片上进行拆分实现。第一沉积处理为提供初始沉积作用的参考基础，在该第一沉积处理的基础上可以加入蚀刻作用或再沉积作用，以确定蚀刻速率或沉积速率。
步骤S3012、在第二控挡测试片的氧化硅层上进行第二时长的反溅射处理形成第二钽薄膜，对第二钽薄膜进行量测得到第二厚度，其中，反溅射处理为在第一沉积处理的基础上同时进行蚀刻处理。
其中，反溅射处理可以是在第一沉积处理的基础上加入蚀刻处理，通过降低直流电源功率，增加氩气流量、增加射频偏压功率、调节电磁场等方式形成反溅射，可以用于确定蚀刻速率。
步骤S3013、在第三控挡测试片的氧化硅层上进行第二时长的第二沉积处理形成第三钽薄膜，对第三钽薄膜进行量测得到第三厚度，其中，第二沉积处理为射频偏压功率处于归零状态的反溅射处理。
其中，第二沉积处理可以是第一沉积处理的基础上加入再沉积作用，通过将射频偏压功率设置为0，由于等离子体无法被电磁场吸引至晶圆表面，相同的第二时长内无法进行蚀刻作用，仅可以形成再次沉积，可以用于确定沉积速率。
步骤S3014、将第三厚度以及第一厚度的差，与第二时长相除得到沉积速率。
其中，设定第三厚度为，第一厚度为/>，第二时长为/>，则沉积速率/>的计算公式如下：
步骤S3015、将第三厚度以及第二厚度的差，与第二时长相除得到蚀刻速率。
其中，设定第二厚度为，则蚀刻速率/>的计算公式如下：
步骤S3016、将蚀刻速率与沉积速率相除得到蚀刻沉积比。
其中，蚀刻沉积比的计算公式如下：
上述，利用控挡测试片进行反溅射过程的沉积作用以及蚀刻作用的分开模拟，可以准确计算出沉积速率以及蚀刻速率，有效将每组工艺参数转化为蚀刻沉积比，为量化工艺参数对于产品的电性影响提供可靠的数据参考。
图8为本申请实施例提供的一种包含确定目标蚀刻沉积比对应的候选工艺参数的过程的铜互连结构制备方法的流程图。其中，参数对照表包括多个参考蚀刻沉积比以及每个参考蚀刻沉积比对应的至少一组工艺参数，如图8所示，该铜互连结构制备方法具体包括如下步骤：
步骤S401、获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，其中，曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系。
步骤S402、在设置的参数对照表中存在与目标蚀刻沉积比一致的参考蚀刻沉积比的情况下，查询得到对应目标蚀刻沉积比的至少一组候选工艺参数。
其中，参数对照表中存在与目标蚀刻沉积比一致的参考蚀刻沉积比，说明参数对照表记录有能够达到该目标蚀刻沉积比的至少一组候选工艺参数，可以直接进行关联查询得到。
步骤S403、在设置的参数对照表中不存在与目标蚀刻沉积比一致的参考蚀刻沉积比的情况下，查询得到与目标蚀刻沉积比相邻的参考蚀刻沉积比，基于相邻的参考蚀刻沉积比对应的多组工艺参数，确定对应目标蚀刻沉积比的至少一组候选工艺参数。
其中，参数对照表中不存在与目标蚀刻沉积比一致的参考蚀刻沉积比，说明参数对照表未记录有能够达到该目标蚀刻沉积比的候选工艺参数，可以基于该目标蚀刻沉积比确定数值相邻的两个参考蚀刻沉积比，例如，目标蚀刻沉积比为1.21，若参数对照表中未记录有1.21，但是记录有1.21以及1.21/>，其中，/>为该参数对照表中小于并相邻于1.21的参考蚀刻沉积比与1.21的数值差，/>为该参数对照表中大于并相邻于1.21的参考蚀刻沉积比与1.21的数值差，可以对1.21/>以及1.21/>对应的多组工艺参数进行取中间值、范围等距选取等方式，确定目标蚀刻沉积比的候选工艺参数，具体可以由开发人员根据实际是否满足产品预期规格以及工艺质量进行适应性选取，在此本申请不作限定。
步骤S404、从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，其中，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数。
步骤S405、根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。
上述，通过对目标蚀刻沉积比是否位于参数对照表进行不同查询策略的定制，可以确保每个目标蚀刻沉积比可以匹配有对应的候选工艺参数；通过参数对照表中已有记录的蚀刻沉积比对应的工艺参数，可以合理推出未记录的蚀刻沉积比对应的候选工艺参数，有效覆盖未完成测定的蚀刻沉积比，满足不同产品的电性需求。
图9为本申请实施例提供的一种包含选取候选工艺参数的过程的铜互连结构制备方法的流程图。如图9所示，该铜互连结构制备方法具体包括如下步骤：
步骤S501、获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，其中，曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系。
步骤S502、在设置的参数对照表中存在与目标蚀刻沉积比一致的参考蚀刻沉积比的情况下，查询得到对应目标蚀刻沉积比的至少一组候选工艺参数。
步骤S503、在设置的参数对照表中不存在与目标蚀刻沉积比一致的参考蚀刻沉积比的情况下，查询得到与目标蚀刻沉积比相邻的参考蚀刻沉积比。
步骤S504、根据相邻的参考蚀刻沉积比对应的多组工艺参数的最值，确定对应每个工艺参数的参考范围。
其中，示例的，目标蚀刻沉积比的相邻的两个参考蚀刻沉积比为以及/>，以工艺参数/>和/>为例，在/>以及/>对应的所有组的工艺参数中，工艺参数/>的最大值和最小值分别为/>和/>，工艺参数/>的最大值和最小值分别为/>和/>，那么可以确定工艺参数/>的参考范围为/>，工艺参数/>的参考范围为/>，目标蚀刻沉积比对应的候选工艺参数可以在前述参考范围中确定。
S505、从每个工艺参数的参考范围中，按照等距选取原则提取对应目标蚀刻沉积比的预设组数的候选工艺参数。
其中，示例的，工艺参数的参考范围为/>，工艺参数/>的参考范围为，若预设组数为5组，则在/>内，以/>以及/>为端点，可以等距取/>、、/>、/>以及/>，同理在/>内，以/>以及/>为端点，可以等距取/>、/>、/>、/>以及/>，通过两两对应组合可以得到5组候选工艺参数，当然，具体组数以及组合方式可以由开发人员根据实际精度需求以及产品质量进行适应性调整，在此本申请不作限定。
步骤S506、从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，其中，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数。
步骤S507、根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。
上述，通过设置提供候选工艺参数的选取策略，有效在未命中参考蚀刻沉积比的情况下，为目标蚀刻沉积比匹配合理的候选工艺参数，有利于提高选取的目标工艺参数的可靠性，使得产品可以达到预期的接触电阻。
图10为本申请实施例提供的一种包含更新参数对照表的过程的铜互连结构制备方法的流程图。如图10所示，该铜互连结构制备方法具体包括如下步骤：
步骤S601、获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，其中，曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系。
步骤S602、在设置的参数对照表中查询确定对应目标蚀刻沉积比的至少一组候选工艺参数，从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，其中，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数。
步骤S603、根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。
步骤S604、对处理完成的待处理产品片中阻挡层的铜互连结构进行电性测试，确定目标工艺参数对应的实际接触电阻。
其中，由于目标工艺参数实际应用到待处理产品片中可能会出现与预期的目标接触电阻的偏差，因而需要进行处理完成的产品片进行电学测试，确定实际接触电阻。
步骤S605、将目标接触电阻以及实际接触电阻进行作差确定误差量。
其中，该误差量可以用于表征实际接触电阻相对于目标接触电阻的偏差，用于衡量目标工艺参数是否可以达到预期的产品要求。
步骤S606、在误差量不位于预设范围内的情况下，将目标工艺参数从参数对照表中移除。
其中，误差量不位于预设范围内，说明目标工艺参数无法使得产品达到预期的目标接触电阻，存在较大的偏差，容易导致产品质量异常，因而需要从参数对照表中移除。
上述，通过及时对于产品片的实际接触电阻进行确认，有效检验目标工艺参数的真实成品效果，有利于从参数对照表中移除与预期效果存在较大偏差的工艺参数，确保参数对照表中提供的工艺参数的可靠性以及准确性，保障产品片的工艺质量。
图11为本申请实施例提供的一种铜互连结构制备装置的结构框图，该装置配置为执行上述实施例提供的铜互连结构制备方法，具备执行方法相应的功能模块和有益效果。如图11所示，该装置具体包括：
蚀刻沉积比确定模块401，配置为获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的拟合曲线曲线拟合模型得到目标蚀刻沉积比，其中，曲线拟合模型拟合曲线用于为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系；
工艺参数确定模块402，配置为在设置的参数对照表中查询确定对应目标蚀刻沉积比的至少一组候选工艺参数，从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，其中，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数；
铜互连结构确定模块403，配置为根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。
由上述方案可知，通过获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系； 在设置的参数对照表中查询确定对应目标蚀刻沉积比的至少一组候选工艺参数，从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数；根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。实现了通过引入对应反溅射过程参数的蚀刻沉积比与接触电阻的曲线拟合模型，有利于构建接触电阻与工艺参数的量化对应关系，可以有效对应于不同接触电阻进行蚀刻沉积比的选取；通过引入参数对照表可以有效记录达到不同蚀刻沉积比的可选工艺参数，有利于为不同接触电阻适配准确的工艺参数；通过反溅射过程进行铜互连结构的精细控制，无需涉及化学气相沉积、光刻和干法蚀刻等工艺的调整，对整体工艺路线影响小，高效适配目标接触电阻进行铜互连结构的生成，提高铜金属互连的可靠性。
在一个可能的实施例中，还包括曲线拟合模型确定模块，配置为：
获取预先建立的参数对照表；
根据参数对照表中记录的每个蚀刻沉积比对应的至少一组工艺参数，生成多个产品测试片的阻挡层的铜互连结构，对每个产品测试片的铜互连结构进行电性测试确定每个蚀刻沉积比对应的接触电阻；
将每个蚀刻沉积比以及对应的接触电阻进行数值拟合生成曲线拟合模型。
在一个可能的实施例中，还包括参数对照表确定模块，配置为：
获取用于生成控挡测试片中阻挡层的铜互连结构的多组工艺参数，基于每组工艺参数确定在对应的控挡测试片上形成阻挡层的铜互连结构的蚀刻沉积比；
将每个蚀刻沉积比与对应的至少一组工艺参数进行关联记录得到参数对照表。
在一个可能的实施例中，参数对照表确定模块，还配置为：
在第一控挡测试片的氧化硅层上进行第一时长的第一沉积处理形成第一钽薄膜，对第一钽薄膜进行量测得到第一厚度；
在第二控挡测试片的氧化硅层上进行第二时长的反溅射处理形成第二钽薄膜，对第二钽薄膜进行量测得到第二厚度，其中，反溅射处理为在第一沉积处理的基础上同时进行蚀刻处理；
在第三控挡测试片的氧化硅层上进行第二时长的第二沉积处理形成第三钽薄膜，对第三钽薄膜进行量测得到第三厚度，其中，第二沉积处理为射频偏压功率处于归零状态的反溅射处理；
将第三厚度以及第一厚度的差，与第二时长相除得到沉积速率；
将第三厚度以及第二厚度的差，与第二时长相除得到蚀刻速率；
将蚀刻速率与沉积速率相除得到蚀刻沉积比。
在一个可能的实施例中，参数对照表包括多个参考蚀刻沉积比以及每个参考蚀刻沉积比对应的至少一组工艺参数；
工艺参数确定模块402，还配置为：
在设置的参数对照表中存在与目标蚀刻沉积比一致的参考蚀刻沉积比的情况下，查询得到对应目标蚀刻沉积比的至少一组候选工艺参数；
在设置的参数对照表中不存在与目标蚀刻沉积比一致的参考蚀刻沉积比的情况下，查询得到与目标蚀刻沉积比相邻的参考蚀刻沉积比，基于相邻的参考蚀刻沉积比对应的多组工艺参数，确定对应目标蚀刻沉积比的至少一组候选工艺参数。
在一个可能的实施例中，工艺参数确定模块402，还配置为：
根据相邻的参考蚀刻沉积比对应的多组工艺参数的最值，确定对应每个工艺参数的参考范围；
从每个工艺参数的参考范围中，按照等距选取原则提取对应目标蚀刻沉积比的预设组数的候选工艺参数。
在一个可能的实施例中，还包括参数对照表更新模块，配置为：
对处理完成的待处理产品片中阻挡层的铜互连结构进行电性测试，确定目标工艺参数对应的实际接触电阻；
将目标接触电阻以及实际接触电阻进行作差确定误差量；
在误差量不位于预设范围内的情况下，将目标工艺参数从参数对照表中移除。
图12为本申请实施例提供的一种电子设备的结构示意图，如图12所示，该设备包括处理器501、存储器502、输入装置503和输出装置504；设备中处理器501的数量可以是一个或多个，图12中以一个处理器501为例；设备中的处理器501、存储器502、输入装置503和输出装置504可以通过总线或其他方式连接，图12中以通过总线连接为例。存储器502作为一种计算机可读存储介质，可配置为存储软件程序、计算机可执行程序以及模块，如本申请实施例中的铜互连结构制备方法对应的程序指令/模块。处理器501通过运行存储在存储器502中的软件程序、指令以及模块，从而执行设备的各种功能应用以及数据处理，即实现上述的铜互连结构制备方法。输入装置503可配置为接收输入的数字或字符信息，以及产生与设备的用户设置以及功能控制有关的键信号输入。输出装置504可包括显示屏等显示设备。
上述提供的电子设备可用于执行上述任一实施例提供的铜互连结构制备方法，具备相应的功能和有益效果。
本申请实施例还提供一种包含计算机可执行指令的非易失性存储介质，计算机可执行指令在由计算机处理器执行时配置为执行一种上述实施例描述的铜互连结构制备方法，其中，包括：获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系；在设置的参数对照表中查询确定对应目标蚀刻沉积比的至少一组候选工艺参数，从至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个蚀刻沉积比对应的至少一组工艺参数；根据目标工艺参数生成待处理产品片中阻挡层的符合目标接触电阻的铜互连结构。
当然，本申请实施例所提供的一种包含计算机可执行指令的存储介质，其计算机可执行指令不限于如上的铜互连结构制备方法，还可以执行本申请任意实施例所提供的铜互连结构制备方法中的相关操作。
值得注意的是，上述铜互连结构制备装置的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不配置为限制本申请实施例的保护范围。
需要说明的是，本方案中对各步骤的编号仅用于描述本方案的整体设计框架，不表示步骤之间的必然先后关系。在整体实现过程符合本方案整体设计框架的基础上，均属于本方案的保护范围，描述时文字形式上的先后顺序不是对本方案具体实现过程的排他限定。本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种铜互连结构制备方法，其特征在于，包括：
获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将所述目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比，所述曲线拟合模型为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系；
在设置的参数对照表中查询确定对应所述目标蚀刻沉积比的至少一组候选工艺参数，从所述至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，所述参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个所述蚀刻沉积比对应的至少一组工艺参数；
根据所述目标工艺参数生成所述待处理产品片中阻挡层的符合所述目标接触电阻的铜互连结构。
2.根据权利要求1所述的铜互连结构制备方法，其特征在于，在所述将所述目标接触电阻输入至预先构建的曲线拟合模型得到目标蚀刻沉积比之前，还包括：
获取预先建立的参数对照表；
根据所述参数对照表中记录的每个蚀刻沉积比对应的至少一组工艺参数，生成多个产品测试片的阻挡层的铜互连结构，对每个所述产品测试片的铜互连结构进行电性测试确定每个所述蚀刻沉积比对应的接触电阻；
将每个所述蚀刻沉积比以及对应的接触电阻进行数值拟合生成曲线拟合模型。
3.根据权利要求1所述的铜互连结构制备方法，其特征在于，在所述在设置的参数对照表中查询确定对应所述目标蚀刻沉积比的至少一组候选工艺参数之前，还包括：
获取用于生成控挡测试片中阻挡层的铜互连结构的多组工艺参数，基于每组所述工艺参数确定在对应的控挡测试片上形成阻挡层的铜互连结构的蚀刻沉积比；
将每个所述蚀刻沉积比与对应的至少一组工艺参数进行关联记录得到参数对照表。
4.根据权利要求3所述的铜互连结构制备方法，其特征在于，所述基于每组所述工艺参数确定在对应的控挡测试片上形成阻挡层的铜互连结构的蚀刻沉积比，包括：
在第一控挡测试片的氧化硅层上进行第一时长的第一沉积处理形成第一钽薄膜，对所述第一钽薄膜进行量测得到第一厚度；
在第二控挡测试片的氧化硅层上进行第二时长的反溅射处理形成第二钽薄膜，对所述第二钽薄膜进行量测得到第二厚度，所述反溅射处理为在所述第一沉积处理的基础上同时进行蚀刻处理；
在第三控挡测试片的氧化硅层上进行第二时长的第二沉积处理形成第三钽薄膜，对所述第三钽薄膜进行量测得到第三厚度，所述第二沉积处理为射频偏压功率处于归零状态的所述反溅射处理；
将所述第三厚度以及所述第一厚度的差，与所述第二时长相除得到沉积速率；
将所述第三厚度以及所述第二厚度的差，与所述第二时长相除得到蚀刻速率；
将所述蚀刻速率与所述沉积速率相除得到蚀刻沉积比。
5.根据权利要求1所述的铜互连结构制备方法，其特征在于，所述参数对照表包括多个参考蚀刻沉积比以及每个所述参考蚀刻沉积比对应的至少一组工艺参数；
所述在设置的参数对照表中查询确定对应所述目标蚀刻沉积比的至少一组候选工艺参数，包括：
在设置的参数对照表中存在与所述目标蚀刻沉积比一致的参考蚀刻沉积比的情况下，查询得到对应所述目标蚀刻沉积比的至少一组候选工艺参数；
在设置的参数对照表中不存在与所述目标蚀刻沉积比一致的参考蚀刻沉积比的情况下，查询得到与所述目标蚀刻沉积比相邻的参考蚀刻沉积比，基于所述相邻的参考蚀刻沉积比对应的多组工艺参数，确定对应所述目标蚀刻沉积比的至少一组候选工艺参数。
6.根据权利要求5所述的铜互连结构制备方法，其特征在于，所述基于所述相邻的参考蚀刻沉积比对应的工艺参数，确定对应所述目标蚀刻沉积比的至少一组候选工艺参数，包括：
根据相邻的参考蚀刻沉积比对应的多组工艺参数的最值，确定对应每个所述工艺参数的参考范围；
从每个所述工艺参数的参考范围中，按照等距选取原则提取对应所述目标蚀刻沉积比的预设组数的候选工艺参数。
7.根据权利要求1-6中任一项所述的铜互连结构制备方法，其特征在于，在所述根据所述目标工艺参数生成所述待处理产品片中阻挡层的符合所述目标接触电阻的铜互连结构之后，还包括：
对处理完成的所述待处理产品片中阻挡层的铜互连结构进行电性测试，确定所述目标工艺参数对应的实际接触电阻；
将所述目标接触电阻以及所述实际接触电阻进行作差确定误差量；
在所述误差量不位于预设范围内的情况下，将所述目标工艺参数从所述参数对照表中移除。
8.一种铜互连结构制备装置，其特征在于，包括：
蚀刻沉积比确定模块，配置为获取输入的待处理产品片中阻挡层的铜互连结构的目标接触电阻，将所述目标接触电阻输入至预先构建的拟合曲线曲线拟合模型得到目标蚀刻沉积比，所述曲线拟合模型拟合曲线用于为表征在多个产品测试片上分别应用不同的蚀刻沉积比生成阻挡层的铜互连结构时，测定的多个接触电阻以及对应的蚀刻沉积比的数值对应关系；
工艺参数确定模块，配置为在设置的参数对照表中查询确定对应所述目标蚀刻沉积比的至少一组候选工艺参数，从所述至少一组候选工艺参数中确定满足产品可靠性条件的目标工艺参数，所述参数对照表为记录在多个控挡测试片上分别应用不同组的工艺参数生成阻挡层的铜互连结构时，测定的多个蚀刻沉积比以及每个所述蚀刻沉积比对应的至少一组工艺参数；
铜互连结构确定模块，配置为根据所述目标工艺参数生成所述待处理产品片中阻挡层的符合所述目标接触电阻的铜互连结构。
9.一种半导体设备，所述设备包括：一个或多个处理器；存储装置，配置为存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现权利要求1-7中任一项所述的铜互连结构制备方法。
10.一种存储计算机可执行指令的非易失性存储介质，所述计算机可执行指令在由计算机处理器执行时配置为执行权利要求1-7中任一项所述的铜互连结构制备方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410327832.8A CN117954390A (zh) | 2024-03-21 | 2024-03-21 | 铜互连结构制备方法、装置、设备以及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410327832.8A CN117954390A (zh) | 2024-03-21 | 2024-03-21 | 铜互连结构制备方法、装置、设备以及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117954390A true CN117954390A (zh) | 2024-04-30 |
Family
ID=90805360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410327832.8A Pending CN117954390A (zh) | 2024-03-21 | 2024-03-21 | 铜互连结构制备方法、装置、设备以及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117954390A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1158575A2 (en) * | 2000-05-26 | 2001-11-28 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including a step of etching an organic film to form a pattern |
| CN1914618A (zh) * | 2004-03-30 | 2007-02-14 | 东京毅力科创株式会社 | 用于多批次控制的方法和系统 |
| CN1938449A (zh) * | 2004-03-26 | 2007-03-28 | 东京毅力科创株式会社 | 离子化物理气相沉积(ipvd)工艺 |
| US20070178699A1 (en) * | 2006-01-31 | 2007-08-02 | Matthias Schaller | Method and system for advanced process control in an etch system by gas flow control on the basis of cd measurements |
| CN101958275A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 接触孔形成方法 |
| CN102386125A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 用于透射电子显微镜检测的半导体结构的制备方法和结构 |
| TW201517211A (zh) * | 2013-10-18 | 2015-05-01 | Ibm | 沉積－蝕刻－沉積製程中的表面處理 |
| CN114093785A (zh) * | 2022-01-10 | 2022-02-25 | 广州粤芯半导体技术有限公司 | 用于监控微刻蚀风险的衬底结构及监控方法 |
| CN116153861A (zh) * | 2023-04-19 | 2023-05-23 | 武汉楚兴技术有限公司 | 一种半导体结构及制备方法 |
-
2024
- 2024-03-21 CN CN202410327832.8A patent/CN117954390A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1158575A2 (en) * | 2000-05-26 | 2001-11-28 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including a step of etching an organic film to form a pattern |
| CN1938449A (zh) * | 2004-03-26 | 2007-03-28 | 东京毅力科创株式会社 | 离子化物理气相沉积(ipvd)工艺 |
| CN1914618A (zh) * | 2004-03-30 | 2007-02-14 | 东京毅力科创株式会社 | 用于多批次控制的方法和系统 |
| US20070178699A1 (en) * | 2006-01-31 | 2007-08-02 | Matthias Schaller | Method and system for advanced process control in an etch system by gas flow control on the basis of cd measurements |
| CN101958275A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 接触孔形成方法 |
| CN102386125A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 用于透射电子显微镜检测的半导体结构的制备方法和结构 |
| TW201517211A (zh) * | 2013-10-18 | 2015-05-01 | Ibm | 沉積－蝕刻－沉積製程中的表面處理 |
| CN114093785A (zh) * | 2022-01-10 | 2022-02-25 | 广州粤芯半导体技术有限公司 | 用于监控微刻蚀风险的衬底结构及监控方法 |
| CN116153861A (zh) * | 2023-04-19 | 2023-05-23 | 武汉楚兴技术有限公司 | 一种半导体结构及制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| N.KUMAR, D.L.DIEHL, K.MAEKAWA, K.MORI, K.KOBAYASHI, M.YONEDA: "使用氩离子击穿PVD阻挡层工艺提高90nm双大马真士革互联的参变量和可靠性(英文)", 电子工业专用设备, no. 08, 15 August 2005 (2005-08-15) * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI288311B (en) | Method for monitoring processing tools in a semiconductor-manufacturing facility, method for predicting manufacturing results of semiconductor wafers, and systems monitoring semiconductor manufacture process | |
| US7435926B2 (en) | Methods and array for creating a mathematical model of a plasma processing system | |
| TWI351716B (en) | Dynamic metrology sampling with wafer uniformity c | |
| CN101853776B (zh) | 具有新型采样策略的高级处理控制 | |
| US8396583B2 (en) | Method and system for implementing virtual metrology in semiconductor fabrication | |
| KR100847370B1 (ko) | 도금 공정을 제어하는 방법 및 장치 | |
| DE102008021556A1 (de) | Verfahren und System für zweistufige Vorhersage einer Qualitätsverteilung von Halbleiterbauelementen | |
| CN106444365B (zh) | 晶圆刻蚀的控制方法及晶圆制造方法 | |
| US20110112678A1 (en) | Advanced process control for new tapeout product | |
| JP2005051210A (ja) | 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法 | |
| US10629807B2 (en) | Process control method and process control system for manufacturing semiconductor device | |
| JP5296025B2 (ja) | 半導体装置の製造方法及び製造装置 | |
| US20080268557A1 (en) | Method for measuring a thin film thickness | |
| CN117954390A (zh) | 铜互连结构制备方法、装置、设备以及存储介质 | |
| Chawla et al. | Demonstration of a 12 nm-half-pitch copper ultralow-k interconnect process | |
| WO2014204812A1 (en) | Replacement metal gate transistor | |
| CN102760690B (zh) | 半导体器件的制造方法和晶片 | |
| US9235664B2 (en) | Systems and methods for executing unified process-device-circuit simulation | |
| US7851234B2 (en) | System and method for enhanced control of copper trench sheet resistance uniformity | |
| CN110928149B (zh) | 关键尺寸的控制方法及控制系统 | |
| JP2011040601A (ja) | 半導体装置の製造方法 | |
| Travaly et al. | On a more accurate assessment of scaled copper/low-k interconnects performance | |
| CN105097435A (zh) | 一种调节hrp电阻值的方法 | |
| KR100382021B1 (ko) | 반도체 장치 제조 방법, 반도체 장치 제조 지원 시스템, 및 반도체 장치 제조 시스템 | |
| Wu et al. | Virtual metrology for 3D vertical stacking processes in semiconductor manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |