CN100561674C - 制造半导体器件的方法 - Google Patents
制造半导体器件的方法 Download PDFInfo
- Publication number
- CN100561674C CN100561674C CNB200610167282XA CN200610167282A CN100561674C CN 100561674 C CN100561674 C CN 100561674C CN B200610167282X A CNB200610167282X A CN B200610167282XA CN 200610167282 A CN200610167282 A CN 200610167282A CN 100561674 C CN100561674 C CN 100561674C
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- film
- layer pattern
- pattern
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000010276 construction Methods 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 230000010415 tropism Effects 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种用于制造半导体器件的方法，所述方法包括：在SOI半导体基板中形成硅层图案，以限定有源区；利用栅极掩模对所述SOI半导体基板中的绝缘膜选择性地形成图案，以形成所述硅层图案下方的底切空间；以及形成栅极结构，所述栅极结构包括栅电极图案和形成于所述栅电极图案之上的栅极硬掩模层图案。所述栅电极图案包围所述硅层图案，从而填充所述底切空间。
Description
技术领域
本发明涉及一种存储器件。更具体而言，本发明涉及一种用于制造具有被包围通道晶体管的半导体器件的方法。
背景技术
当单元晶体管的通道长度缩短时，单元通道结构的离子浓度通常会增高，以便维持该单元晶体管的临界电压。由于单元通道结构的离子浓度增高，因而在单元晶体管的源极/漏极区域中的电场被增强，从而增加了漏电流。这导致DRAM结构的刷新特性劣化。此外，当半导体器件缩小到较小的尺寸时，要有效地控制短通道效应(“SCE”)是困难的。因此，例如凹式栅晶体管(又称为“凹式选通晶体管”)及鳍形通道晶体管等晶体管的新结构已经被提出来以增加单元晶体管的通道长度。
然而，这些半导体器件的结构难以包围晶体管的通道结构，这降低了栅极可控制性以及器件的性能。因此，需要开发一种改进栅极可控制性以及器件性能的晶体管结构。
发明内容
本发明的实施例涉及一种用于制造半导体器件的方法，所述半导体器件包括具有绝缘体上硅(又称为“绝缘硅片”，简称“SOI”)基板的被包围通道晶体管。根据本发明的一个实施例，所述被包围通道晶体管具有包括底切空间的被包围通道结构以及包围所述被包围通道结构的栅极结构。
在本发明的另一个实施例中，用于制造半导体器件的方法包括：在SOI半导体基板中形成硅层图案，以限定有源区；利用栅极掩模对SOI半导体基板中的绝缘膜选择性地形成图案，以形成所述硅层图案下方的底切空间；以及形成栅极结构，所述栅极结构包括栅电极图案和形成于所述栅电极图案之上的栅极硬掩模层图案，其中，所述栅电极图案包围所述硅层图案，从而填充所述底切空间。
附图说明
图1是根据本发明一个实施例的半导体器件的简化布局。
图2a至图2h是示出根据本发明一个实施例的用于制造半导体器件的方法的简化横截面图。
具体实施方式
本发明涉及一种用于制造半导体器件的方法，该半导体器件包括具有SOI半导体基板的被包围通道晶体管。被包围通道晶体管具有包括底切空间的被包围通道结构以及包围该被包围通道结构的栅极结构，从而改进器件的栅极可控制性。因此，可以实现具有低压高速操作特性的半导体器件。
图1示出根据本发明一个实施例的半导体器件的简化布局。该半导体器件包括由器件隔离结构120限定的有源区101和栅极区103。
图2a至图2h示出根据本发明一个实施例的用于制造半导体器件的方法。其中图2a(i)至图2h(i)是沿着根据图1的线I-I’的横向所截取的横截面图，而2a(ii)至图2h(ii)是沿着根据图1的线II-II’的纵向所截取的横截面图。
参照图2a至图2c，光阻膜(未示出)形成在SOI半导体基板上，该基板包括第一硅层210、绝缘膜220和第二硅层230的叠层结构。利用器件隔离掩模(未示出)曝光和显影光阻膜，以形成限定图1所示有源区101的光阻膜图案235。利用光阻膜图案235作为蚀刻掩模蚀刻第二硅层230，以形成硅层图案240。接着，去除光阻膜图案235。在本发明的一个实施例中，绝缘膜220由二氧化硅(SiO2)膜构成，其厚度范围是从大约
至大约
另外，第二硅层230的厚度范围是从大约
至大约
以获得充分的通道长度。
参照图2d至图2f，光阻膜(未示出)形成在制品的整个表面上(即，硅层图案240和绝缘膜220之上)。利用栅极掩模(未示出)曝光和显影光阻膜，以形成限定图1所示栅极区103的光阻膜图案245。选择性地蚀刻通过光阻膜图案245露出的绝缘膜220以及硅层图案240下方的绝缘膜220，以形成底切空间250，在该底切空间中，硅层图案240下方的绝缘膜220被去除。去除光阻膜图案245，以露出硅层图案240。栅极绝缘膜260形成于露出的硅层图案240之上。在本发明的一个实施例中，用于绝缘膜220的选择蚀刻工艺通过等向性湿式蚀刻方法而执行，该方法利用具有充分的蚀刻选择性的HF溶液。另外，底切空间250的高度范围是沿着竖直方向从大约
至大约在另一个实施例中，栅极绝缘膜260选自氧化硅膜、氧化铪膜、氧化铝膜、氧化锆膜、氮化硅膜及其组合所构成的群组。
参照图2g至图2h，栅极导电层265形成在制品的整个表面上(即，绝缘膜220和栅极绝缘膜260之上)，以填充硅层图案240和下方的底切空间250。栅极硬掩模层290形成在栅极导电层265之上。利用栅极掩模对栅极硬掩模层290和栅极导电层265形成图案，以形成栅极结构299，该栅极结构包括栅极硬掩模层图案295与栅电极297的叠层结构，该栅电极包括下栅电极275与上栅电极285的叠层结构。其中，下栅电极275填充图2f所示的底切空间250，以包围硅层图案240。在本发明的一个实施例中，栅极导电层265包括下栅极导电层270与上栅极导电层280的叠层结构。另外，下栅极导电层270由多晶硅层构成。上栅极导电层280选自钛(Ti)层、氮化钛(TiN)膜、钨(W)层、铝(Al)层、铜(Cu)层、硅化钨(WSix)层及其组合所构成的群组。在另一个实施例中，栅极硬掩模层由氮化物膜构成。
如上所述，根据本发明一个实施例的用于制造半导体器件的方法提供了具有SOI半导体基板的被包围通道晶体管，从而改进栅极可控制性和操作性能。因此，可以实现具有低压高速操作特性的半导体器件。
本发明的上述实施例是示例性的而非限制性的。各种的替代形式及等同实施例都是可行的。本发明并不限于在此所述的沉积、蚀刻抛光以及图案化步骤的类型。本发明也不限于任何特定类型的半导体器件。例如，本发明可以应用于动态随机存取存储器(DRAM)或非易失存储器中。考虑到本发明所公开的内容，其它的增加、减少或修改是显而易见的并且均落入所附权利要求书的范围内。
本申请要求2006年7月24日提交的韩国专利申请案号10-2006-0069210的优先权，该韩国专利申请案的全部内容以引用的方式并入本文。
Claims (15)
1.一种用于制造半导体器件的方法，所述方法包括：
在SOI半导体基板中形成硅层图案，以限定有源区，所述SOI半导体基板具有绝缘膜；
利用栅极掩模对所述SOI半导体基板中的绝缘膜选择性地形成图案，以形成所述硅层图案下方的底切空间；以及
形成栅极结构，所述栅极结构包括栅电极图案和形成于所述硅层图案之上的栅极硬掩模层图案，其中，所述栅电极图案包围所述硅层图案，以填充所述底切空间。
2.根据权利要求1所述的方法，其中，
所述SOI半导体基板包括第一硅层、所述绝缘膜和第二硅层的叠层结构。
3.根据权利要求2所述的方法，其中，形成所述硅层图案的步骤包括：
提供所述SOI半导体基板；
在所述第二硅层之上形成光阻膜；
利用器件隔离掩模曝光和显影所述光阻膜，以形成限定所述有源区的光阻膜图案；
利用所述光阻膜图案作为蚀刻掩模蚀刻所述第二硅层，以形成所述硅层图案；以及
去除所述光阻膜图案。
4.根据权利要求1所述的方法，其中，
所述硅层图案的厚度范围是从
至
5.根据权利要求1所述的方法，其中，
所述绝缘膜由二氧化硅膜构成，其厚度范围是从
至
6.根据权利要求1所述的方法，其中，选择性地蚀刻所述绝缘膜的步骤包括：
在所述硅层图案和所述绝缘膜之上形成光阻膜；
利用栅极掩模曝光和显影所述光阻膜，以形成限定所述栅极区的光阻膜图案；
选择性地蚀刻通过所述光阻膜图案露出的所述绝缘膜以及所述硅层图案下方的所述绝缘膜，以形成所述硅层图案下方的底切空间；以及
去除所述光阻膜图案。
7.根据权利要求1所述的方法，其中，
选择性地蚀刻所述绝缘膜的步骤通过等向性湿式蚀刻方法而执行。
8.根据权利要求7所述的方法，其中，
所述等向性湿式蚀刻方法利用HF溶液而执行。
9.根据权利要求1所述的方法，其中，
所述底切空间的高度范围是沿着竖直方向从
至
10.根据权利要求1所述的方法，其中，形成所述栅极结构的步骤包括：
在包括所述硅层图案的制品的整个表面上形成栅极导电层，并填充所述底切空间；
在所述栅极导电层之上形成栅极硬掩模层；以及
利用所述栅极掩模对所述栅极硬掩模层和所述栅极导电层形成图案，以形成所述栅极结构，所述栅极结构包括所述栅极硬掩模层图案与所述栅电极的叠层结构，其中，所述栅电极包围所述硅层图案，从而填充所述底切空间。
11.根据权利要求10所述的方法，其中，
所述栅极导电层包括下栅极导电层与上栅极导电层的叠层结构。
12.根据权利要求11所述的方法，其中，
所述下栅极导电层由多晶硅层构成。
13.根据权利要求11所述的方法，其中，
所述上栅极导电层选自钛层、氮化钛(TiN)膜、钨层、铝层、铜层、硅化钨(WSix)层及其组合所构成的群组。
14.根据权利要求1所述的方法，还包括在所述硅层图案与所述栅极结构的界面处形成栅极绝缘膜。
15.根据权利要求14所述的方法，其中，
所述栅极绝缘膜选自氧化硅膜、氧化铪膜、氧化铝膜、氧化锆膜、氮化硅膜及其组合所构成的群组。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060069210 | 2006-07-24 | ||
| KR1020060069210A KR100745909B1 (ko) | 2006-07-24 | 2006-07-24 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101114586A CN101114586A (zh) | 2008-01-30 |
| CN100561674C true CN100561674C (zh) | 2009-11-18 |
Family
ID=38601822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200610167282XA Expired - Fee Related CN100561674C (zh) | 2006-07-24 | 2006-12-15 | 制造半导体器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080032466A1 (zh) |
| KR (1) | KR100745909B1 (zh) |
| CN (1) | CN100561674C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719499B (zh) * | 2009-12-01 | 2012-09-26 | 中国科学院上海微系统与信息技术研究所 | 混合材料积累型圆柱体全包围栅cmos场效应晶体管 |
| CN102760654B (zh) * | 2011-04-29 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极图案的方法以及半导体装置 |
| CN104465354B (zh) * | 2014-12-24 | 2017-11-07 | 上海集成电路研发中心有限公司 | 全包围栅极结构及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02302044A (ja) * | 1989-05-16 | 1990-12-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100414217B1 (ko) * | 2001-04-12 | 2004-01-07 | 삼성전자주식회사 | 게이트 올 어라운드형 트랜지스터를 가진 반도체 장치 및그 형성 방법 |
| KR100363332B1 (en) | 2001-05-23 | 2002-12-05 | Samsung Electronics Co Ltd | Method for forming semiconductor device having gate all-around type transistor |
| JP2003282879A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置の製造方法 |
| US20030189227A1 (en) | 2002-04-04 | 2003-10-09 | Honeywell International Inc. | High speed SOI transistors |
| US6787404B1 (en) | 2003-09-17 | 2004-09-07 | Chartered Semiconductor Manufacturing Ltd. | Method of forming double-gated silicon-on-insulator (SOI) transistors with reduced gate to source-drain overlap capacitance |
| KR100639971B1 (ko) * | 2004-12-17 | 2006-11-01 | 한국전자통신연구원 | 리세스된 소스/드레인 구조를 갖는 초박막의 에스오아이모스 트랜지스터 및 그 제조방법 |
-
2006
- 2006-07-24 KR KR1020060069210A patent/KR100745909B1/ko not_active IP Right Cessation
- 2006-12-08 US US11/608,727 patent/US20080032466A1/en not_active Abandoned
- 2006-12-15 CN CNB200610167282XA patent/CN100561674C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080032466A1 (en) | 2008-02-07 |
| CN101114586A (zh) | 2008-01-30 |
| KR100745909B1 (ko) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459358B2 (en) | Method for fabricating a semiconductor device | |
| CN101355085B (zh) | 半导体器件的竖直浮体单元及其制造方法 | |
| US7217623B2 (en) | Fin FET and method of fabricating same | |
| CN100593860C (zh) | 具有凹陷通道晶体管的半导体器件 | |
| CN100536141C (zh) | 具有鳍形沟道晶体管的半导体器件及其制造方法 | |
| US7675112B2 (en) | Semiconductor device with a surrounded channel transistor | |
| CN101304042B (zh) | 半导体器件及其制造方法 | |
| US20080035991A1 (en) | Transistor Having Recess Channel Structure and Fin Structure, Semiconductor Device Employing the Transistor, and Method of Fabricating the Semiconductor Device | |
| US20070241420A1 (en) | Semiconductor device and method for fabricating same | |
| US11417744B2 (en) | Semiconductor structure having buried gate electrode with protruding member and method of manufacturing the same | |
| CN101202282A (zh) | 具有压缩的器件隔离结构的半导体器件 | |
| US20070032032A1 (en) | Connecting structure and method for manufacturing the same | |
| US7692251B2 (en) | Transistor for semiconductor device and method of forming the same | |
| US8039327B2 (en) | Transistor forming methods | |
| CN100561674C (zh) | 制造半导体器件的方法 | |
| US8809941B2 (en) | Semiconductor device and method for fabricating the same | |
| TWI769797B (zh) | 動態隨機存取記憶體及其製造法方法 | |
| KR100846393B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| US20050218448A1 (en) | Transistor structure having an oxidation inhibition layer and method of forming the same | |
| US8530306B2 (en) | Method of forming a slit recess channel gate | |
| WO2023035455A1 (zh) | 半导体结构的形成方法及半导体结构 | |
| TWI395323B (zh) | 半導體記憶體裝置及其製造方法 | |
| CN115223921A (zh) | 一种浅沟槽隔离结构、半导体结构及其形成方法 | |
| KR101161736B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7727826B2 (en) | Method for manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091118 Termination date: 20131215 |