CN102760654B - 形成栅极图案的方法以及半导体装置 - Google Patents

形成栅极图案的方法以及半导体装置 Download PDF

Info

Publication number
CN102760654B
CN102760654B CN201110109827.2A CN201110109827A CN102760654B CN 102760654 B CN102760654 B CN 102760654B CN 201110109827 A CN201110109827 A CN 201110109827A CN 102760654 B CN102760654 B CN 102760654B
Authority
CN
China
Prior art keywords
material layers
gate
gate material
gap
described gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110109827.2A
Other languages
English (en)
Other versions
CN102760654A (zh
Inventor
张翼英
何其旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110109827.2A priority Critical patent/CN102760654B/zh
Priority to US13/243,902 priority patent/US8759179B2/en
Publication of CN102760654A publication Critical patent/CN102760654A/zh
Application granted granted Critical
Publication of CN102760654B publication Critical patent/CN102760654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及形成栅极图案的方法及半导体装置。栅极图案包含沿第一方向相互平行的多个栅极条，各栅极条被间隙断开。该方法包括：在衬底上形成栅极材料层；使栅极材料层的至少将形成间隙的位置处的蚀刻特性与其余位置处的蚀刻特性不同；在栅极材料层上形成第二抗蚀剂层；对第二抗蚀剂层进行第二图案化处理，以形成沿第一方向相互平行且连续延伸的多个开口；以经第二图案化处理后的第二抗蚀剂层为掩模，对栅极材料层进行第一蚀刻处理，其中，栅极材料层的至少将形成间隙的位置处的部分被选择性地留下；以及对栅极材料层进行第二蚀刻处理，以选择性地去除栅极材料层的至少将形成间隙的位置处的部分。本发明的方法能较精确地控制栅极图案的形状和尺寸。

Description

形成栅极图案的方法以及半导体装置
技术领域
本发明涉及半导体装置的制造领域，尤其涉及形成栅极图案的方法以及具有栅极图案的半导体装置。
背景技术
在半导体集成电路中，经常需要形成如图1所示的栅极图案。更具体而言，这种栅极图案包含沿第一方向相互平行的多个栅极条，各栅极条被间隙断开。
在现代的半导体制造工艺中，随着半导体装置尺寸缩小，栅极图案一般难以通过单次图案化来形成。因此，为了形成如图1所示的栅极图案，普遍采用双重图案化(double patterning)技术。
图2A～2D示意性地示出采用现有的双重图案化技术来形成栅极图案的方法。
首先，如图2A所示，通过第一图案化处理，形成具有相互平行且连续延伸的多个开口的抗蚀剂(resist)图案210。接着，如图2B所示，以抗蚀剂图案210为掩模进行第一蚀刻处理，从而在衬底250上形成多个相互平行且连续延伸的栅极材料条260。然后，如图2C所示，通过第二图案化处理，形成具有修整槽的抗蚀剂图案220。修整槽的位置对应于将栅极条断开的间隙的位置。最后，如图2D所示，以所述抗蚀剂图案220为掩模进行第二蚀刻处理，使得在线蚀刻后所获得的多个相互平行的栅极材料条260中形成间隙，从而形成如图1所示的栅极图案。
本发明的发明人对以上形成栅极图案的方法进行了深入研究，发现存在一些问题。
例如，随着半导体装置的尺寸不断减小，由于修整槽图案化的工艺限制(margin)，导致所得到的修整槽图案与所设计的图案之间有偏差。进一步地，在利用有偏差的修整槽图案进行修整槽蚀刻以后，所得到的栅极图案与所设计的图案之间的偏差更加显著，而对这些偏差进行修正很困难。这样，无法精确地控制栅极图案的形状和尺寸，从而对半导体装置的性能造成不利影响。
发明内容
鉴于以上问题提出本发明。
本发明的目的是，提供一种形成栅极图案的方法以及具有这种栅极图案的半导体装置，其中，所述形成栅极图案的方法相比于现有技术的方法能够更精确地控制栅极图案的形状和尺寸。
根据本发明的第一方面，提供一种形成栅极图案的方法，所述栅极图案包含沿第一方向相互平行的多个栅极条，各栅极条被间隙断开，其特征在于，所述方法包括以下步骤：在衬底上形成栅极材料层；使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同；在所述衬底上的所述栅极材料层上形成第二抗蚀剂层；对第二抗蚀剂层进行第二图案化处理，以形成沿第一方向相互平行且连续延伸的多个开口；以经第二图案化处理后的第二抗蚀剂层为掩模，对所述栅极材料层进行第一蚀刻处理，其中，所述栅极材料层的所述至少将形成所述间隙的位置处的部分被选择性地留下；以及对所述栅极材料层进行第二蚀刻处理，以选择性地去除所述栅极材料层的所述至少将形成所述间隙的位置处的部分。
优选地，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：在所述栅极材料层的所述至少将形成所述间隙的位置处对所述栅极材料层进行注入或氧化。
优选地，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：在所述衬底上的所述栅极材料层上形成第一抗蚀剂层；对第一抗蚀剂层进行第一图案化处理，以露出所述栅极材料层的所述至少将形成所述间隙的位置；以及以经第一图案化处理后的第一抗蚀剂层为掩模，对所述栅极材料层进行注入或氧化。
优选地，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：在所述栅极材料层的所述其余位置处对所述栅极材料层进行注入或氧化。
优选地，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：在所述衬底上的所述栅极材料层上形成第一抗蚀剂层；对第一抗蚀剂层进行第一图案化处理，以露出所述栅极材料层的所述其余位置；以及以经第一图案化处理后的第一抗蚀剂层为掩模，对所述栅极材料层进行注入或氧化。
优选地，当进行注入时，所注入的杂质选自C、Ge、B、P、As。
优选地，第一蚀刻处理中的蚀刻选择比大于2∶1。
优选地，第二蚀刻处理中的蚀刻选择比大于10∶1。
优选地，所述栅极材料层的所述至少将形成所述间隙的位置包括将多个相邻的所述间隙作为一个一体化的间隙的位置。
优选地，所述栅极材料层是多晶硅层。
优选地，在形成所述栅极图案之后，将所述栅极条的材料替换为金属。
优选地，在所述栅极材料层上形成有硬掩模层；对所述硬掩模层而不是所述栅极材料层进行各所述步骤；以及所述形成栅极图案的方法还包括：以经第二蚀刻处理后的所述硬掩模层为掩模，通过第三蚀刻处理形成所述栅极图案。
优选地，所述硬掩模层是硅氮化物层、硅氧化物层或聚合物层。
根据本发明的第二方面，提供一种半导体装置，所述半导体装置具有栅极图案，所述栅极图案包含沿第一方向相互平行的多个栅极条，各栅极条将被间隙断开，其特征在于，至少所述间隙的位置处具有栅极条材料，并且所述栅极条材料的蚀刻特性与所述栅极条的蚀刻特性不同。
优选地，所述至少所述间隙的位置包括将多个相邻的所述间隙作为一个一体化的间隙的位置。
优选地，所述栅极条或所述栅极条材料中含有被注入的杂质。
优选地，所述栅极条或所述栅极条材料经过氧化。
根据本发明的上述各个方面，能够提供一种形成栅极图案的方法以及具有栅极图案的半导体装置，其中，所述形成栅极图案的方法相比于现有技术的方法能够更精确地控制栅极图案的形状和尺寸。
附图说明
被包含于说明书中并构成其一部分的附图示出本发明的实施例，并与描述一起用于解释本发明的原理。
要注意的是，在附图中，为了便于描述，各个部分的尺寸可能并不是按照实际的比例关系绘制的。
图1示出栅极图案。
图2A～2D示意性地示出采用现有的双重图案化技术来形成栅极图案的方法。
图3是示意性地示出根据本发明第一实施例的形成栅极图案的方法的流程图。
图4是示意性地示出根据本发明第一实例的使栅极材料层的至少将形成间隙的位置处的蚀刻特性与栅极材料层的其余位置处的蚀刻特性不同的方法的流程图。
图5是示意性地示出根据本发明第二实例的使栅极材料层的至少将形成间隙的位置处的蚀刻特性与栅极材料层的其余位置处的蚀刻特性不同的方法的流程图。
图6A～6L示意性地示出根据本发明第一实例的形成栅极图案的方法中的各步骤。其中，图6A、图6C、图6E、图6G、图6I和图6K是平面图，而图6B、图6D、图6F、图6H、图6J和图6L分别是其相应的截面图(沿相应的平面图中的虚线切取)。
图7A～7L示意性地示出根据本发明第二实例的形成栅极图案的方法中的各步骤。其中，图7A、图7C、图7E、图7G、图7I和图7K是平面图，而图7B、图7D、图7F、图7H、图7J和图7L分别是其相应的截面图(沿相应的平面图中的虚线切取)。
图8A～8B示意性地示出根据本发明第二实施例的形成栅极图案的方法。
从参照附图对示例性实施例的以下详细描述，本发明的目的、特征和优点将变得明显。
具体实施方式
下面参照附图详细描述本发明的示例性实施例。应注意，以下的描述在本质上仅是解释性的。除非另外特别说明，否则，在实施例中阐述的部件和步骤并不限制本发明的范围。另外，本领域技术人员已知的技术、方法和装置可能不被详细讨论，但在适当的情况下意在成为说明书的一部分。
第一实施例
在本发明的第一实施例中，为了形成如图1所示的栅极图案，首先使栅极材料层的至少将形成间隙的位置处的蚀刻特性与栅极材料层的其余位置处的蚀刻特性不同，然后再执行栅极材料条的线蚀刻，最后选择性地去除栅极材料层的至少将形成间隙的位置处的部分(参见图3)。下面通过第一实例和第二实例来详细描述本发明的第一实施例。
第一实例
在本发明的第一实例中，通过在栅极材料层的至少将形成间隙的位置处对栅极材料层进行处理，而使栅极材料层的至少将形成间隙的位置处的蚀刻特性与栅极材料层的其余位置处的蚀刻特性不同。
图3和图4是示意性地示出根据本发明第一实例的形成栅极图案的方法的流程图。图6A～6L是示意性地示出根据本发明第一实例的形成栅极图案的方法中的各步骤的平面图和截面图。下面参照图3、图4以及图6A～6L详细描述本发明的第一实例。
首先，在图3的步骤310中，在衬底650上形成栅极材料层660。衬底650上例如可以具有较薄的栅氧化层(图中未示出)。栅极材料层660例如可以是多晶硅层，但是并不限于此。
接着，在图3的步骤320中，使栅极材料层660的至少将形成间隙的位置处的蚀刻特性与栅极材料层660的其余位置处的蚀刻特性不同。在第一实例中，这可以通过图4中的步骤410～430获得。
具体而言，在图4的步骤410中，在衬底650上的栅极材料层660上形成第一抗蚀剂层610。
在图4的步骤420中，对第一抗蚀剂层610进行第一图案化处理，以露出栅极材料层660的至少将形成间隙的位置(参见图6A～6B)。第一图案化处理例如可以利用本领域技术人员已知的技术，诸如光刻处理或压印处理等。并且，根据需要，第一图案化处理例如可以包括形成多个图案的多次图案化处理。
比较图2C和图6A可以看出，栅极材料层660的至少将形成间隙的位置对应于现有的双重图案化技术中的修整槽的位置，即第一实例中的第一图案化处理与现有的双重图案化技术中的第二图案化处理相似。但是，由以下描述将可见，在第一实例中，在第一图案化处理之后并不接着对栅极材料层进行蚀刻；而在现有的双重图案化技术中，在第二图案化处理之后接着对栅极材料层进行蚀刻。
顺便提及的是，栅极材料层660的至少将形成间隙的位置可以是将多个相邻的间隙作为一个一体化的间隙的位置。图6A示出将2个相邻的间隙作为一个一体化的间隙的情况。但是，所述多个相邻的间隙的数量不受特别限制，其例如可以为1至5，这主要取决于所希望的栅极图案。
在图4的步骤430中，以经第一图案化处理后的第一抗蚀剂层610为掩模，对栅极材料层660进行处理，以使栅极材料层660的至少将形成间隙的位置处的蚀刻特性变得与栅极材料层660的其余位置处的蚀刻特性不同(参见图6C～6D)。
图6D中示出对栅极材料层660进行注入处理。注入处理的具体类型不受特别限制，其例如可以是预非晶化注入(pre-amorphization implant)或离子簇注入(cluster ion implant)等。并且，注入的杂质不受特别限制，其例如可以选自C、Ge、B、P、As等。只要经过注入的栅极材料层665的蚀刻特性变得与未经过注入的栅极材料层660的蚀刻特性不同(即栅极材料层的至少将形成间隙的位置处的蚀刻特性变得与栅极材料层的其余位置处的蚀刻特性不同)，那么注入处理的类型和注入的杂质就可以为任何合适的类型和种类(species)。
另外，改变栅极材料层的蚀刻特性的处理并不限于上述的注入处理，其例如还可以是氧化处理等。只要经过处理的栅极材料层665的蚀刻特性变得与未经过处理的栅极材料层660的蚀刻特性不同(即栅极材料层的至少将形成间隙的位置处的蚀刻特性变得与栅极材料层的其余位置处的蚀刻特性不同)，那么改变栅极材料层的蚀刻特性的处理就可以为任何合适的处理。
图6E～6F是示出剥离第一抗蚀剂层610之后的栅极材料层的平面图和截面图。此时，栅极材料层包含至少将形成间隙的位置处的经过处理的栅极材料层665和其余位置处的未经过处理的栅极材料层660，并且，栅极材料层665和栅极材料层660的厚度相同。
回到图3，然后，在图3的步骤330中，在衬底650上的栅极材料层上形成第二抗蚀剂层620。
在图3的步骤340中，对第二抗蚀剂层620进行第二图案化处理，以形成沿第一方向相互平行且连续延伸的多个开口(参见图6G～6H)。第二图案化处理例如也可以利用本领域技术人员已知的技术，诸如光刻处理或压印处理等。并且，根据需要，第二图案化处理例如也可以包括形成多个图案的多次图案化处理。另外，第二图案化处理是线/间隔类型的图案化处理，其与现有的双重图案化技术中的第一图案化处理相似(比较图2A与图6G)。
在图3的步骤350中，以经第二图案化处理后的第二抗蚀剂层620为掩模，对栅极材料层进行第一蚀刻处理。由于经过处理的栅极材料层665的蚀刻特性与未经过处理的栅极材料层660的蚀刻特性不同，因此在第一蚀刻处理期间，在栅极材料层的未被第二抗蚀剂层620掩蔽的部分之中，可以使得未经过处理的栅极材料层660被选择性地蚀刻掉，而经过处理的栅极材料层665被选择性地留下。这样，在第一蚀刻处理之后，形成在衬底650上的沿第一方向相互平行且连续延伸的多个栅极材料条，但是，栅极材料层的至少将形成间隙的位置处的经过处理的栅极材料层665被选择性地留下(参见图6I～6J)。第一蚀刻处理是干蚀刻处理。在第一蚀刻处理中，未经过处理的栅极材料层660对于经过处理的栅极材料层665的蚀刻选择比例如大于2∶1。
然后，在图3的步骤360中，对栅极材料层进行第二蚀刻处理，以选择性地去除栅极材料层的至少将形成间隙的位置处的部分。由于经过处理的栅极材料层665的蚀刻特性与未经过处理的栅极材料层660的蚀刻特性不同，因此在第二蚀刻处理期间，可以使得经过处理的栅极材料层665被选择性地蚀刻掉(即栅极材料层的至少将形成间隙的位置处的部分被选择性地去除)，而未经过处理的栅极材料层660被选择性地留下。这样，在第二蚀刻处理之后，形成如图1所示的栅极图案(参见图6K～6L)。根据具体情况，第二蚀刻处理可以是干蚀刻处理或成本相对较低的湿蚀刻处理，这与现有的双重图案化技术中第二蚀刻处理(修整槽蚀刻)只可以是干蚀刻处理不同。在第二蚀刻处理中，经过处理的栅极材料层665对于未经过处理的栅极材料层660的蚀刻选择比例如大于10∶1。
在形成栅极图案之后，可选地，可以进一步将栅极条的材料替换为金属，以形成金属栅极图案(即，栅极材料层660被作为伪栅极材料层而使用)。另外，可选地，可以进一步将栅氧化层替换为高K电介质层(即，栅氧化层被作为伪栅氧化层而使用)。
根据如上所述的本发明第一实例的方法，可以形成一种半导体装置，所述半导体装置具有栅极图案，所述栅极图案包含沿第一方向相互平行的多个栅极条，各栅极条将被间隙断开，其中，至少所述间隙的位置处具有栅极条材料，并且所述栅极条材料的蚀刻特性与所述栅极条的蚀刻特性不同。参见图6I～6J，例如，栅极条材料中含有被注入的杂质或者栅极条材料经过氧化。
比较图6A～6L的本发明第一实例的形成栅极图案的方法和图2A～2D的现有双重图案化技术可以看出：本发明第一实例的第一图案化处理对应于现有双重图案化技术中的第二图案化处理，两者都是用于露出栅极材料层的至少将形成间隙的位置；并且，本发明第一实例的第二图案化处理对应于现有双重图案化技术中的第一图案化处理，两者都是用于执行栅极材料条的线蚀刻。
但是，在本发明第一实例中，将现有双重图案化技术中的两个图案化处理的顺序颠倒；并且，在第一图案化处理之后，并不接着对栅极材料层进行蚀刻以去除栅极材料层的至少将形成间隙的位置，而仅是改变栅极材料层的至少将形成间隙的位置处的蚀刻特性，以使其与栅极材料层的其余位置处的蚀刻特性不同。这样，在将执行本发明第一实例中的第二图案化处理时，由于下面的栅极材料层是平坦的(参见图6F和图6H)，因此不必执行填平剂(例如BARC等)的填平处理。填平处理的省略不仅节省了工艺步骤和成本，而且还使得抗蚀剂的图案化处理效果较好，从而有助于较精确地控制将形成的栅极图案的形状和尺寸。相比之下，在将执行现有双重图案化技术中的第二图案化处理时，由于下面的栅极材料层已被形成为栅极材料条，因此必需执行填平处理(参见图2B～2C)。
另外，在本发明第一实例中，对于工艺较难实现的形成槽状开口的第一图案化处理，下面的栅极材料层也是平坦的(参见图6B)，因此也不必执行填平处理。并且，在第一图案化处理露出栅极材料层的至少将形成间隙的位置之后，并不接着进行蚀刻以去除所述位置处的栅极材料层，而仅是改变所述位置处的栅极材料层的蚀刻特性。这样，在本发明第一实例中仅执行一次工艺较难实现的槽状开口的图案转移(即仅进行图案化处理)，而不是如现有双重图案化技术中那样接连执行两次工艺较难实现的槽状开口的图案转移(即进行图案化处理和蚀刻处理两者)。这也有助于较精确地控制将形成的栅极图案的形状和尺寸。此外，当通过注入来改变所述位置处的栅极材料层的蚀刻特性时，将进一步有助于较精确地控制将形成的栅极图案的形状和尺寸。
另外，在本发明第一实例中，第二蚀刻处理可以是干蚀刻处理或湿蚀刻处理(参见图6I～6L)。相比之下，在现有双重图案化技术中，第二蚀刻处理只可以是干蚀刻处理(参见图2C～2D)。这样，本发明第一实例中的第二蚀刻处理的工艺自由度较大，可以根据实际情况来选择适当的蚀刻处理。
第二实例
在本发明的第二实例中，通过在栅极材料层的除了至少将形成间隙的位置之外的其余位置处对栅极材料层进行处理，而使栅极材料层的至少将形成间隙的位置处的蚀刻特性与栅极材料层的其余位置处的蚀刻特性不同。
图3和图5是示意性地示出根据本发明第二实例的形成栅极图案的方法的流程图。图7A～7L是示意性地示出根据本发明第二实例的形成栅极图案的方法中的各步骤的平面图和截面图，其中，与根据第一实例的图6A～6L中的部分相似的部分由相似的附图标记表示。下面参照图3、图5以及图7A～7L描述本发明的第二实例，其中仅将着重描述第二实例与第一实例的不同之处；第二实例的其它部分与第一实例中的相似，具体情况可以参见对第一实例的描述。
首先，在图3的步骤310中，在衬底750上形成栅极材料层760。衬底750上例如可以具有较薄的栅氧化层(图中未示出)。栅极材料层760例如可以是多晶硅层，但是并不限于此。
接着，在图3的步骤320中，使栅极材料层760的至少将形成间隙的位置处的蚀刻特性与栅极材料层760的其余位置处的蚀刻特性不同。在第二实例中，这可以通过图5中的步骤510～530获得。
具体而言，在图5的步骤510中，在衬底750上的栅极材料层760上形成第一抗蚀剂层710。
在图5的步骤520中，对第一抗蚀剂层710进行第一图案化处理，以露出栅极材料层760的除了至少将形成间隙的位置之外的其余位置(参见图7A～7B)。
顺便提及的是，栅极材料层760的至少将形成间隙的位置可以是将多个相邻的间隙作为一个一体化的间隙的位置。
在图5的步骤530中，以经第一图案化处理后的第一抗蚀剂层710为掩模，对栅极材料层760进行处理，以使栅极材料层的所述其余位置处的蚀刻特性变得与栅极材料层的至少将形成间隙的位置处的蚀刻特性不同(参见图7C～7D)。图7D中示出对栅极材料层760进行注入处理。注入处理的具体类型不受特别限制，其例如可以是预非晶化注入或离子簇注入等。注入的杂质不受特别限制，其例如可以选自C、Ge、B、P、As等。并且，如上所述，改变栅极材料层的蚀刻特性的处理也不受特别限制，其例如还可以是氧化处理等。
图7E～7F是示出剥离第一抗蚀剂层710之后的栅极材料层的平面图和截面图。此时，栅极材料层包含至少将形成间隙的位置处的未经过处理的栅极材料层760和其余位置处的经过处理的栅极材料层765。与此相对照，在第一实例中，栅极材料层包含至少将形成间隙的位置处的经过处理的栅极材料层665和其余位置处的未经过处理的栅极材料层660(参见图6E～6F)。
回到图3，然后，在图3的步骤330中，在衬底750上的栅极材料层上形成第二抗蚀剂层720。
在图3的步骤340中，对第二抗蚀剂层720进行第二图案化处理，以形成沿第一方向相互平行且连续延伸的多个开口(参见图7G～7H)。
在图3的步骤350中，以经第二图案化处理后的第二抗蚀剂层720为掩模，对栅极材料层进行第一蚀刻处理。在第一蚀刻处理之后，形成在衬底750上的沿第一方向相互平行且连续延伸的经过处理的多个栅极材料条，但是，至少将形成间隙的位置处的未经过处理的栅极材料层760被选择性地留下(参见图7I～7J)。在第一蚀刻处理中，经过处理的栅极材料层765对于未经过处理的栅极材料层760的蚀刻选择比例如大于2∶1。
然后，在图3的步骤360中，对栅极材料层进行第二蚀刻处理，以选择性地去除栅极材料层的至少将形成间隙的位置处的部分。在第二蚀刻处理之后，形成如图1所示的栅极图案，其中，与第一实例中不同，所形成的栅极条的材料经过诸如注入或氧化等的处理(参见图7K～7L)。根据具体情况，第二蚀刻处理可以是干蚀刻处理或湿蚀刻处理。在第二蚀刻处理中，未经过处理的栅极材料层760对于经过处理的栅极材料层765的蚀刻选择比例如大于10∶1。
在形成栅极图案之后，可选地，可以进一步将栅极条的材料替换为金属，以形成金属栅极图案(即，栅极材料层760被作为伪栅极材料层而使用)。另外，可选地，可以进一步将栅氧化层替换为高K电介质层(即，栅氧化层被作为伪栅氧化层而使用)。
根据如上所述的本发明第二实例的方法，可以形成一种半导体装置，所述半导体装置具有栅极图案，所述栅极图案包含沿第一方向相互平行的多个栅极条，各栅极条将被间隙断开，其中，至少所述间隙的位置处具有栅极条材料，并且所述栅极条材料的蚀刻特性与所述栅极条的蚀刻特性不同。参见图7I～7J，例如，栅极条中含有被注入的杂质或者栅极条经过氧化。
从以上可以看出，第一实例和第二实例之间的区别在于使栅极材料层的至少将形成间隙的位置处的蚀刻特性与栅极材料层的其余位置处的蚀刻特性不同的方式。在第一实例中，采用在栅极材料层的至少将形成间隙的位置处对栅极材料层进行处理的方式；而在第二实例中，采用在栅极材料层的除了至少将形成间隙的位置之外的其余位置处对栅极材料层进行处理的方式。并且，通过以上的教导，本领域技术人员很容易明白，第二实例能够获得与第一实例相似的技术效果，例如，有助于较精确地控制将形成的栅极图案的形状和尺寸、工艺自由度较大等。
第二实施例
图8A～8B示意性地示出根据本发明第二实施例的形成栅极图案的方法。
本发明的第二实施例与第一实施例的不同之处在于：在第二实施例中，在衬底850上的栅极材料层860上额外地形成硬掩模层870；并且，利用类似于第一实施例的方法先在硬掩模层870中形成如图1所示的图案(参见图8A)之后，再将所述图案转移到下面的栅极材料层860(参见图8B)，从而形成栅极图案。
更具体而言，首先对硬掩模层870而不是栅极材料层860进行第一实施例中的各步骤，以在硬掩模层870中形成如图1所示的图案(参见图8A)。这包括：首先使硬掩模层的至少将形成间隙的位置处的蚀刻特性与硬掩模层的其余位置处的蚀刻特性不同，然后再执行硬掩模条的线蚀刻，最后选择性地去除硬掩模层的至少将形成间隙的位置处的部分。其中，硬掩模层的材料不受特别限制，其例如可以是硅氮化物层、硅氧化物层或聚合物层等。并且，可以通过在硬掩模层的至少将形成间隙的位置处或者通过在硬掩模层的其余位置处对硬掩模层进行处理，而使硬掩模层的至少将形成间隙的位置处的蚀刻特性与硬掩模层的其余位置处的蚀刻特性不同。此外，改变硬掩模层的蚀刻特性的处理不受特别限制，其例如可以是注入、氧化等。
然后，以形成如图1所示的图案之后的硬掩模层为掩模，通过第三蚀刻处理，形成栅极图案(参见图8B)。
以上仅着重描述了第二实施例与第一实施例的不同之处；第二实施例的其它部分与第一实施例中的相似，具体情况可以参见对第一实施例的描述。
通过以上的教导，本领域技术人员很容易明白，第二实施例能够获得与第一实施例相似的技术效果，例如，有助于较精确地控制将形成的栅极图案的形状和尺寸、工艺自由度较大等。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于所公开的示例性实施例。对于本领域技术人员显然的是，可以在不背离本发明的范围和精神的条件下修改以上的示例性实施例。所附的权利要求的范围应被赋予最宽的解释，以包含所有这样的修改以及等同的结构和功能。

Claims (17)

1.一种形成栅极图案的方法，所述栅极图案包含沿第一方向相互平行的多个栅极条，各栅极条被间隙断开，其特征在于，所述方法包括以下步骤：
在衬底上形成栅极材料层；
使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同；
在所述衬底上的所述栅极材料层上形成第二抗蚀剂层；
对第二抗蚀剂层进行第二图案化处理，以形成沿第一方向相互平行且连续延伸的多个开口；
以经第二图案化处理后的第二抗蚀剂层为掩模，对所述栅极材料层进行第一蚀刻处理，其中，所述栅极材料层的所述至少将形成所述间隙的位置处的部分被选择性地留下；以及
对所述栅极材料层进行第二蚀刻处理，以选择性地去除所述栅极材料层的所述至少将形成所述间隙的位置处的部分。
2.如权利要求1所述的形成栅极图案的方法，其特征在于，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：
在所述栅极材料层的所述至少将形成所述间隙的位置处对所述栅极材料层进行注入或氧化。
3.如权利要求2所述的形成栅极图案的方法，其特征在于，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：
在所述衬底上的所述栅极材料层上形成第一抗蚀剂层；
对第一抗蚀剂层进行第一图案化处理，以露出所述栅极材料层的所述至少将形成所述间隙的位置；以及
以经第一图案化处理后的第一抗蚀剂层为掩模，对所述栅极材料层进行注入或氧化。
4.如权利要求1所述的形成栅极图案的方法，其特征在于，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：
在所述栅极材料层的所述其余位置处对所述栅极材料层进行注入或氧化。
5.如权利要求4所述的形成栅极图案的方法，其特征在于，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：
在所述衬底上的所述栅极材料层上形成第一抗蚀剂层；
对第一抗蚀剂层进行第一图案化处理，以露出所述栅极材料层的所述其余位置；以及
以经第一图案化处理后的第一抗蚀剂层为掩模，对所述栅极材料层进行注入或氧化。
6.如权利要求2-5中任一项所述的形成栅极图案的方法，其特征在于，当进行注入时，所注入的杂质选自C、Ge、B、P、As。
7.如权利要求1-5中任一项所述的形成栅极图案的方法，其特征在于，第一蚀刻处理中的蚀刻选择比大于2∶1。
8.如权利要求1-5中任一项所述的形成栅极图案的方法，其特征在于，第二蚀刻处理中的蚀刻选择比大于10∶1。
9.如权利要求1-5中任一项所述的形成栅极图案的方法，其特征在于，所述栅极材料层的所述至少将形成所述间隙的位置包括将多个相邻的所述间隙作为一个一体化的间隙的位置。
10.如权利要求1-5中任一项所述的形成栅极图案的方法，其特征在于，所述栅极材料层是多晶硅层。
11.如权利要求10所述的形成栅极图案的方法，其特征在于，在形成所述栅极图案之后，将所述栅极条的材料替换为金属。
12.如权利要求1-5中任一项所述的形成栅极图案的方法，其特征在于，
在所述栅极材料层上形成有硬掩模层；
对所述硬掩模层而不是所述栅极材料层进行各所述步骤；以及
所述形成栅极图案的方法还包括：
以经第二蚀刻处理后的所述硬掩模层为掩模，通过第三蚀刻处理形成所述栅极图案。
13.如权利要求12所述的形成栅极图案的方法，其特征在于，所述硬掩模层是硅氮化物层、硅氧化物层或聚合物层。
14.一种半导体装置，所述半导体装置具有栅极图案，所述栅极图案包含沿第一方向相互平行的多个栅极条，各栅极条将被间隙断开，其特征在于，
至少所述间隙的位置处具有栅极条材料，并且所述栅极条材料的蚀刻特性与所述栅极条的蚀刻特性不同。
15.如权利要求14所述的半导体装置，其特征在于，所述至少所述间隙的位置包括将多个相邻的所述间隙作为一个一体化的间隙的位置。
16.如权利要求14或15所述的半导体装置，其特征在于，所述栅极条或所述栅极条材料中含有被注入的杂质。
17.如权利要求14或15所述的半导体装置，其特征在于，所述栅极条或所述栅极条材料经过氧化。
CN201110109827.2A 2011-04-29 2011-04-29 形成栅极图案的方法以及半导体装置 Active CN102760654B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110109827.2A CN102760654B (zh) 2011-04-29 2011-04-29 形成栅极图案的方法以及半导体装置
US13/243,902 US8759179B2 (en) 2011-04-29 2011-09-23 Method of forming gate pattern and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110109827.2A CN102760654B (zh) 2011-04-29 2011-04-29 形成栅极图案的方法以及半导体装置

Publications (2)

Publication Number Publication Date
CN102760654A CN102760654A (zh) 2012-10-31
CN102760654B true CN102760654B (zh) 2014-10-29

Family

ID=47055060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110109827.2A Active CN102760654B (zh) 2011-04-29 2011-04-29 形成栅极图案的方法以及半导体装置

Country Status (2)

Country Link
US (1) US8759179B2 (zh)
CN (1) CN102760654B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952715B (zh) * 2014-03-25 2018-02-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114586A (zh) * 2006-07-24 2008-01-30 海力士半导体有限公司 制造半导体器件的方法
CN101308768A (zh) * 2007-05-14 2008-11-19 海力士半导体有限公司 形成半导体器件的图案的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042998A (en) 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
JP2003203993A (ja) * 2002-01-10 2003-07-18 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
TW569400B (en) * 2002-06-25 2004-01-01 Macronix Int Co Ltd Photolithography process applying on code implantation of mask ROM
JP2004103851A (ja) * 2002-09-10 2004-04-02 Renesas Technology Corp スタティック型半導体記憶装置
KR100577610B1 (ko) * 2003-07-15 2006-05-10 삼성전자주식회사 반도체 장치, 반도체 장치의 제조 방법 및 에스램 장치,에스램 장치 제조 방법.
KR100542750B1 (ko) * 2003-10-31 2006-01-11 삼성전자주식회사 반도체 장치의 제조 방법.
KR100514173B1 (ko) * 2004-01-15 2005-09-09 삼성전자주식회사 반도체 장치의 게이트 형성 방법.
US7465973B2 (en) * 2004-12-03 2008-12-16 International Business Machines Corporation Integrated circuit having gates and active regions forming a regular grating

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114586A (zh) * 2006-07-24 2008-01-30 海力士半导体有限公司 制造半导体器件的方法
CN101308768A (zh) * 2007-05-14 2008-11-19 海力士半导体有限公司 形成半导体器件的图案的方法

Also Published As

Publication number Publication date
US8759179B2 (en) 2014-06-24
CN102760654A (zh) 2012-10-31
US20120276727A1 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
US7176137B2 (en) Method for multiple spacer width control
US8557675B2 (en) Methods of patterning features in a structure using multiple sidewall image transfer technique
US9431264B2 (en) Methods of forming integrated circuits and multiple critical dimension self-aligned double patterning processes
US9214360B2 (en) Methods of patterning features having differing widths
US9018686B2 (en) Dual gate finFET devices
CN102881592B (zh) 半导体器件的制造方法
TW201411843A (zh) 半導體裝置及其製造方法
CN105977141A (zh) 一种自对准双重图形化的方法
CN102881591B (zh) 半导体器件的制造方法
DE102010042229A1 (de) Höhere Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie
JP6525304B2 (ja) 不揮発性メモリセル、高電圧トランジスタ、ならびに高ｋ金属ゲートトランジスタの一体化
US9847418B1 (en) Methods of forming fin cut regions by oxidizing fin portions
CN102760654B (zh) 形成栅极图案的方法以及半导体装置
KR19980052416A (ko) 메모리소자의 유전막 형성방법
TWI653687B (zh) 半導體元件及其製作方法
US8778772B2 (en) Method of forming transistor with increased gate width
US10580651B2 (en) Integration of device regions
US20080237751A1 (en) CMOS Structure and method of manufacturing same
US7892957B2 (en) Gate CD trimming beyond photolithography
JP6281420B2 (ja) 半導体装置の製造方法
CN103904017B (zh) 一种半导体器件的制造方法
US9318498B2 (en) Buried hard mask for embedded semiconductor device patterning
US9245972B2 (en) Method for manufacturing semiconductor device
CN103456642B (zh) 制造场效应晶体管的方法和设备
KR20060026361A (ko) 실리콘 절연체 실리콘 구조물 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant