CN102403264A - 金属栅mos器件的接触孔刻蚀方法 - Google Patents

金属栅mos器件的接触孔刻蚀方法 Download PDF

Info

Publication number
CN102403264A
CN102403264A CN2010102857976A CN201010285797A CN102403264A CN 102403264 A CN102403264 A CN 102403264A CN 2010102857976 A CN2010102857976 A CN 2010102857976A CN 201010285797 A CN201010285797 A CN 201010285797A CN 102403264 A CN102403264 A CN 102403264A
Authority
CN
China
Prior art keywords
metal
contact hole
etching
interlayer dielectric
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102857976A
Other languages
English (en)
Other versions
CN102403264B (zh
Inventor
张翼英
鲍俊波
韩秋华
黄敬勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010285797.6A priority Critical patent/CN102403264B/zh
Publication of CN102403264A publication Critical patent/CN102403264A/zh
Application granted granted Critical
Publication of CN102403264B publication Critical patent/CN102403264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种金属栅MOS器件的接触孔刻蚀方法,该方法在对接触孔进行刻蚀之前,在金属栅极结构的上方制备了图形化的刻蚀阻挡层,从而可利用一块掩模版同时刻蚀金属栅极接触孔和有源区接触孔,节约了成本;并且由于有刻蚀阻挡层的保护,因而不会对金属栅极的金属造成损失,提高了器件性能。

Description

金属栅MOS器件的接触孔刻蚀方法
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种金属栅MOS器件的接触孔刻蚀方法。
背景技术
随着半导体集成电路的集成度不断提高,半导体器件的特征尺寸不断缩小,目前MOS晶体管的特征尺寸已进入压50纳米范围。在此尺度下,各种实际的和基本的限制和技术挑战开始出现,器件尺寸的进一步缩小正变得越来越困难。其中,在MOS晶体管器件和电路制备中,最具挑战性的是传统CMOS器件在缩小过程中,由于多晶硅/SiO2或SiON栅氧化层介质厚度减小带来的高的栅泄露电流。为此,已提出的解决方案是,采用金属栅和高K栅介质(即具有大于大约3.9的K值的电介质常量的栅电介质材料)代替传统的重掺杂多晶硅栅和SiO2(或SiON)栅介质。
金属栅极结构的制备有两种工艺技术,一种是先栅工艺(Gate First),另一种是后栅工艺(Gate Last)。所谓先栅工艺,是指在对硅片进行源/漏区离子注入操作以及退火处理之前形成金属栅极;所谓后栅工艺,是指在对硅片进行漏/源区离子注入操作以及退火处理之后再形成金属栅极。由于退火处理需要进行数千度的高温处理,而后栅工艺可令金属栅极避开高温退火处理,因此相比先栅工艺而言,后栅工艺对用于制作金属栅极的金属材料要求更低,因而具有良好的发展前景。
关于后栅工艺的流程请参考图1A至图1F,图1A至图1F为后栅工艺流程各步骤对应的器件剖面结构图,如图1A至图1F所示,后栅工艺的流程如下:
提供半导体衬底10;
在所述半导体衬底10上沉积高K介质膜和多晶硅膜,并对所述高K介质膜及多晶硅膜进行光刻及刻蚀,形成高K栅介质11和虚拟多晶硅栅极12,如图1A所示;
沉积介质层,所述介质层覆盖所述半导体衬底及所述虚拟多晶硅栅极12,对所述介质层进行刻蚀,形成栅极侧墙13,如图1B所示;
以所述栅极侧墙13为掩膜,对所述半导体衬底10进行离子注入掺杂,形成源/漏有源区14,如图1C所示;
在所述半导体衬底10上沉积层间介质层(ILD,Inter Layer Dielectric)15,所述层间介质层15覆盖所述虚拟多晶硅栅极11,并对所述层间介质层15进行化学机械抛光,以露出所述虚拟多晶硅栅极12,如图1D所示;
去除所述虚拟多晶硅栅极12,形成沟槽16,如图1E所示;
在所述沟槽16中填充金属,并对所述金属进行化学机械抛光,形成金属栅极17,如图1F所示。
当然,上面指出的只是后栅工艺中的一种工艺流程,实际上后栅工艺还可以通过其它的工艺流程实现。
对于现有的后栅工艺来说,完成金属栅极的制备之后,即进行第一层金属布线(Contact)工艺,且在淀积第一层金属布线所需的层间介质层之前没有制备刻蚀阻挡层,从而在后续的接触孔刻蚀过程中,没有刻蚀阻挡层来保护金属栅极,因而给接触孔刻蚀带来了极大的挑战。
请参考图2以及图3A至图3E,其中图2为传统的金属栅MOS器件的接触孔刻蚀方法步骤流程图,图3A至图3E为传统的金属栅MOS器件的接触孔刻蚀方法各步骤对应的器件剖面结构示意图,如图2以及图3A至图3E所示,传统的金属栅MOS器件的接触孔刻蚀方法包括如下步骤:
S101、提供半导体衬底101,并在所述半导体衬底101上形成MOS器件有源区105及金属栅极结构,所述金属栅极结构位于层间介质层106内,且所述金属栅极结构的顶部与所述层间介质层106的顶部齐平,如图3A所示;具体地,所述金属栅极结构包括高K栅介质102、位于所述高K栅介质102上的金属栅极104以及位于所述高K栅介质102与所述金属栅极104两侧的栅极侧墙103;
S102、在所述半导体衬底101上沉积层间介质层106,并对所述层间介质层106进行化学机械抛光,所述层间介质层106覆盖所述金属栅极结构,如图3B所示;
S103、在所述层间介质层106上制备光阻107;
S104、利用第一掩模版对所述光阻107进行光刻,将所述光阻图形化,其中所述第一掩模版上具有栅极接触孔图形及有源区接触孔图形,如图3C所示;
S105、以所述被图形化的光阻107为掩膜,对所述层间介质层106进行刻蚀,形成金属栅极接触孔108和有源区接触孔109,如图3D所示;以及
S106、去除所述光阻107,如图3E所示。
然而,由于金属栅极104的顶部与层间介质层106的顶部的距离小于有源区105的顶部与层间介质层106的顶部的距离,因而,采用上述传统的金属栅MOS器件的接触孔刻蚀方法在形成有源区接触孔110的同时,会对金属栅极104的金属造成过刻蚀,导致金属栅极104的金属损失过多(如图3D中圆圈标识部分所示),从而影响器件性能。
为了解决上述在接触孔刻蚀过程中导致的金属栅极金属损失的问题,目前采取的另一种方法是利用两块掩模版分别形成栅极接触孔和有源区接触孔。请参考图4以及图5A至图5G,其中图4为现有的第二种金属栅MOS器件的接触孔刻蚀方法步骤流程图,图5A至图5G为现有的第二种金属栅MOS器件的接触孔刻蚀方法各步骤对应的器件剖面结构示意图,如图4以及图5A至图5G所示,现有的第二种金属栅MOS器件的接触孔刻蚀方法包括如下步骤:
S201、提供半导体衬底201,并在所述半导体衬底201上形成MOS器件有源区205及金属栅极结构,所述金属栅极结构位于层间介质层206内,且所述金属栅极结构的顶部与所述层间介质层206的顶部齐平,如图3A所示;具体地,所述金属栅极结构包括高K栅介质202、位于所述高K栅介质202上的金属栅极204以及位于所述高K栅介质202与所述金属栅极204两侧的栅极侧墙203;
S202、在所述半导体衬底201上沉积层间介质层206,并对所述层间介质层206进行化学机械抛光,所述层间介质层206覆盖所述金属栅极结构,如图5B所示;
S203、在所述层间介质层206上制备光阻207;
S204、利用栅极接触孔掩模版对所述光阻207进行光刻,将所述光阻图形化,如图5C所示;
S205、以所述被图形化的光阻207为掩膜,对所述层间介质层206进行刻蚀,形成金属栅极接触孔208,如图5D所示;
S206、在所述层间介质层206上及金属栅极接触孔208内制备光阻207;
S207、利用有源区接触孔掩模版对所述光阻207进行光刻,将所述光阻图形化,如图5E所示;
S208、以所述被图形化的光阻207为掩膜,对所述层间介质层206进行刻蚀,形成有源区接触孔209,如图5F所示;以及
S209、去除所述光阻207,如图5G所示。
上述现有的第二种金属栅MOS器件的接触孔刻蚀方法虽然能避免金属栅极的金属损失问题,然而该方法需要两块掩模版,从而大大增加了成本,并且对两层掩模版之间的对准有很高的要求。
因此,有必要对现有的金属栅MOS器件的接触孔刻蚀方法进行改进。
发明内容
本发明的目的在于提供一种金属栅MOS器件的接触孔刻蚀方法,以减少金属栅MOS器件的接触孔刻蚀对金属栅极的金属造成的损失,同时降低成本。
为解决上述问题,本发明提出一种金属栅MOS器件的接触孔刻蚀方法,该方法包括如下步骤:
提供半导体衬底,并在所述半导体衬底上形成MOS器件有源区及金属栅极结构,所述金属栅极结构位于层间介质层内,且所述金属栅极结构的顶部与所述层间介质层的顶部齐平;
沉积刻蚀阻挡层,所述刻蚀阻挡层覆盖所述层间介质层及所述金属栅极结构,并利用栅极掩模版对所述刻蚀阻挡层进行光刻及刻蚀,形成图形化的刻蚀阻挡层;
在所述半导体衬底上沉积层间介质层,并对所述层间介质层进行化学机械抛光,所述层间介质层覆盖所述被图形化的刻蚀阻挡层;
在所述层间介质层上制备光阻,并利用第一掩模版对所述光阻进行光刻,将所述光阻图形化,其中所述第一掩模版上具有栅极接触孔图形及有源区接触孔图形;
以所述被图形化的光阻为掩膜,对所述层间介质层进行刻蚀,形成金属栅极接触孔和有源区接触孔,所述金属栅极接触孔与所述刻蚀阻挡层相连;
去除所述光阻及所述金属栅极接触孔正下方的刻蚀阻挡层,使所述金属栅极接触孔与所述金属栅极结构相连。
可选的,所述层间介质层与所述刻蚀阻挡层的刻蚀选择比大于10。
可选的,所述刻蚀阻挡层为氮化硅或氮氧化硅或氮掺杂的碳化硅。
可选的,所述刻蚀阻挡层的厚度为100~400埃。
可选的,所述金属栅极结构包括高K栅介质、位于所述高K栅介质上的金属栅极以及位于所述高K栅介质与所述金属栅极两侧的栅极侧墙。
可选的,所述高K栅介质的材料为氧化铪、硅酸铪、氧化镧、氧化锌、硅酸锌、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、铁电薄膜、铌锌酸铅钛酸铅中的一种。
可选的,所述金属栅极的材料为铪、钛、钽、铝、锆、钌、钯、铂、钴、镍、导电金属氧化物、导电金属碳化物中的一种。
与现有技术相比,本发明提供的金属栅MOS器件的接触孔刻蚀方法在对接触孔进行刻蚀之前,在金属栅极结构的上方制备了图形化的刻蚀阻挡层,从而可利用一块掩模版同时刻蚀金属栅极接触孔和有源区接触孔,节约了成本;并且由于有刻蚀阻挡层的保护,因而不会对金属栅极的金属造成损失,提高了器件性能。
附图说明
图1A至图1F为后栅工艺流程各步骤对应的器件剖面结构图;
图2为传统的金属栅MOS器件的接触孔刻蚀方法步骤流程图;
图3A至图3E为传统的金属栅MOS器件的接触孔刻蚀方法各步骤对应的器件剖面结构示意图;
图4为现有的第二种金属栅MOS器件的接触孔刻蚀方法步骤流程图;
图5A至图5G为现有的第二种金属栅MOS器件的接触孔刻蚀方法各步骤对应的器件剖面结构示意图;
图6为本发明实施例提供的金属栅MOS器件的接触孔刻蚀方法步骤流程图;
图7A至图7F为本发明实施例提供的金属栅MOS器件的接触孔刻蚀方法各步骤对应的器件剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的金属栅MOS器件的接触孔刻蚀方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种金属栅MOS器件的接触孔刻蚀方法,该方法在对接触孔进行刻蚀之前,在金属栅极结构的上方制备了图形化的刻蚀阻挡层,从而可利用一块掩模版同时刻蚀金属栅极接触孔和有源区接触孔,节约了成本;并且由于有刻蚀阻挡层的保护,因而不会对金属栅极的金属造成损失,提高了器件性能。
请参考图6以及图7A至图7F,其中,图6为本发明实施例提供的金属栅MOS器件的接触孔刻蚀方法步骤流程图,图7A至图7F为本发明实施例提供的金属栅MOS器件的接触孔刻蚀方法各步骤对应的器件剖面结构示意图,如图6以及图7A至图7F所示,本发明实施例提供的金属栅MOS器件的接触孔刻蚀方法,包括如下步骤:
S301、提供半导体衬底301,并在所述半导体衬底301上形成MOS器件有源区305及金属栅极结构,所述金属栅极结构位于层间介质层306内,且所述金属栅极结构的顶部与所述层间介质层306的顶部齐平,如图7A所示;具体地,所述金属栅极结构包括高K栅介质302、位于所述高K栅介质302上的金属栅极304以及位于所述高K栅介质302与所述金属栅极304两侧的栅极侧墙303;
S302、沉积刻蚀阻挡层307,所述刻蚀阻挡层307覆盖所述层间介质层306及所述金属栅极结构,并利用栅极掩模版对所述刻蚀阻挡层307进行光刻及刻蚀,将所述刻蚀阻挡层307图形化,如图7B所示;从而仅保留所述金属栅极结构上的刻蚀阻挡层307;由于栅极掩模版是现有的,而且是半导体前端线(FEOL,Front End Of Line)必须的,因而不会造成掩模版的增加;
S303、在所述半导体衬底301上沉积层间介质层306,并对所述层间介质层306进行化学机械抛光,所述层间介质层306覆盖所述被图形化的刻蚀阻挡层307,如图7C所示;
S304、在所述层间介质层306上制备光阻308,并利用第一掩模版对所述光阻308进行光刻,将所述光阻308图形化,其中所述第一掩模版上具有栅极接触孔图形及有源区接触孔图形,如图7D所示;其中,所述光阻308可以是一层材料,也可以是三层(tri-layer)材料,所述一层材料为光阻材料,所述三层材料从上至下分别为:光阻材料、底部抗反射层(BARC)以及硬掩膜层。S305、以所述被图形化的光阻308为掩膜,对所述层间介质层306进行刻蚀,形成金属栅极接触孔309和有源区接触孔310,所述金属栅极接触孔309与所述刻蚀阻挡层307相连,如图7E所示;
S306、去除所述光阻308及所述金属栅极接触孔309正下方的刻蚀阻挡层307,使所述金属栅极接触孔309与所述金属栅极结构相连,如图7F所示;具体地,使所述金属栅极接触孔309与所述金属栅极304相连。
进一步地,所述层间介质层306与所述刻蚀阻挡层307的刻蚀选择比大于10,从而有利于保护金属栅极304的金属不因过刻蚀而损失。
进一步地,所述刻蚀阻挡层307为氮化硅或氮氧化硅或氮掺杂的碳化硅。
进一步地,所述刻蚀阻挡层307的厚度为100~400埃,从而使得在有源区接触孔刻蚀完后,所述刻蚀阻挡层307还未被刻蚀完,有利于保护金属栅极304不被刻蚀。
进一步地,所述高K栅介质302的材料为氧化铪、硅酸铪、氧化镧、氧化锌、硅酸锌、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、铁电薄膜、铌锌酸铅钛酸铅中的一种。
进一步地,所述金属栅极304的材料为铪、钛、钽、铝、锆、钌、钯、铂、钴、镍、导电金属氧化物、导电金属碳化物中的一种。
综上所述,本发明提供了一种金属栅MOS器件的接触孔刻蚀方法,该方法在对接触孔进行刻蚀之前,在金属栅极结构的上方制备了图形化的刻蚀阻挡层,从而可利用一块掩模版同时刻蚀金属栅极接触孔和有源区接触孔,节约了成本;并且由于有刻蚀阻挡层的保护,因而不会对金属栅极的金属造成损失,提高了器件性能。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种金属栅MOS器件的接触孔刻蚀方法,其特征在于,该方法包括如下步骤:
提供半导体衬底,并在所述半导体衬底上形成MOS器件有源区及金属栅极结构,所述金属栅极结构位于层间介质层内,且所述金属栅极结构的顶部与所述层间介质层的顶部齐平;
沉积刻蚀阻挡层,所述刻蚀阻挡层覆盖所述层间介质层及所述金属栅极结构,并利用栅极掩模版对所述刻蚀阻挡层进行光刻及刻蚀,形成图形化的刻蚀阻挡层;在所述半导体衬底上沉积层间介质层,并对所述层间介质层进行化学机械抛光,所述层间介质层覆盖所述被图形化的刻蚀阻挡层;
在所述层间介质层上涂上光阻,并利用第一掩模版对所述光阻进行光刻,将所述光阻图形化,其中所述第一掩模版上具有栅极接触孔图形及有源区接触孔图形;
以所述被图形化的光阻为掩膜,对所述层间介质层进行刻蚀,形成金属栅极接触孔和有源区接触孔,所述金属栅极接触孔与所述刻蚀阻挡层相连;
去除所述光阻及所述金属栅极接触孔正下方的刻蚀阻挡层,使所述金属栅极接触孔与所述金属栅极结构相连。
2.如权利要求1所述的金属栅MOS器件的接触孔刻蚀方法,其特征在于,所述层间介质层与所述刻蚀阻挡层的刻蚀选择比大于10。
3.如权利要求2所述的金属栅MOS器件的接触孔刻蚀方法,其特征在于,所述刻蚀阻挡层为氮化硅或氮氧化硅或氮掺杂的碳化硅。
4.如权利要求1所述的金属栅MOS器件的接触孔刻蚀方法,其特征在于,所述刻蚀阻挡层的厚度为100~400埃。
5.如权利要求1所述的金属栅MOS器件的接触孔刻蚀方法,其特征在于,所述金属栅极结构包括高K栅介质、位于所述高K栅介质上的金属栅极以及位于所述高K栅介质与所述金属栅极两侧的栅极侧墙。
6.如权利要求5所述的金属栅MOS器件的接触孔刻蚀方法,其特征在于,所述高K栅介质的材料为氧化铪、硅酸铪、氧化镧、氧化锌、硅酸锌、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、铁电薄膜、铌锌酸铅钛酸铅中的一种。
7.如权利要求5所述的金属栅MOS器件的接触孔刻蚀方法,其特征在于,所述金属栅极的材料为铪、钛、钽、铝、锆、钌、钯、铂、钴、镍、导电金属氧化物、导电金属碳化物中的一种。
CN201010285797.6A 2010-09-17 2010-09-17 金属栅mos器件的接触孔刻蚀方法 Active CN102403264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010285797.6A CN102403264B (zh) 2010-09-17 2010-09-17 金属栅mos器件的接触孔刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010285797.6A CN102403264B (zh) 2010-09-17 2010-09-17 金属栅mos器件的接触孔刻蚀方法

Publications (2)

Publication Number Publication Date
CN102403264A true CN102403264A (zh) 2012-04-04
CN102403264B CN102403264B (zh) 2014-03-12

Family

ID=45885336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010285797.6A Active CN102403264B (zh) 2010-09-17 2010-09-17 金属栅mos器件的接触孔刻蚀方法

Country Status (1)

Country Link
CN (1) CN102403264B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979279A (zh) * 2014-04-07 2015-10-14 格罗方德半导体公司 二维自对准的晶体管接触
CN110556298A (zh) * 2019-08-26 2019-12-10 上海新微技术研发中心有限公司 场效应晶体管的制造方法
CN113644110A (zh) * 2020-05-11 2021-11-12 北京华碳元芯电子科技有限责任公司 晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050059216A1 (en) * 2003-09-17 2005-03-17 Chartered Semiconductor Manufacturing, Ltd. Method of making direct contact on gate by using dielectric stop layer
CN1885560A (zh) * 2005-06-22 2006-12-27 国际商业机器公司 控制金属栅极叠层中平带/阈值电压的方法及其结构
CN1902749A (zh) * 2003-12-29 2007-01-24 英特尔公司 具有金属和硅化物栅电极的cmos器件及其制作方法
US20070155157A1 (en) * 2006-01-04 2007-07-05 Pei-Yu Chou Structure of Metal Interconnect and Fabrication Method Thereof
WO2010002694A2 (en) * 2008-06-30 2010-01-07 Intel Corporation Selective formation of dielectric etch stop layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050059216A1 (en) * 2003-09-17 2005-03-17 Chartered Semiconductor Manufacturing, Ltd. Method of making direct contact on gate by using dielectric stop layer
CN1902749A (zh) * 2003-12-29 2007-01-24 英特尔公司 具有金属和硅化物栅电极的cmos器件及其制作方法
CN1885560A (zh) * 2005-06-22 2006-12-27 国际商业机器公司 控制金属栅极叠层中平带/阈值电压的方法及其结构
US20070155157A1 (en) * 2006-01-04 2007-07-05 Pei-Yu Chou Structure of Metal Interconnect and Fabrication Method Thereof
WO2010002694A2 (en) * 2008-06-30 2010-01-07 Intel Corporation Selective formation of dielectric etch stop layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979279A (zh) * 2014-04-07 2015-10-14 格罗方德半导体公司 二维自对准的晶体管接触
CN104979279B (zh) * 2014-04-07 2018-07-03 格罗方德半导体公司 二维自对准的晶体管接触
CN110556298A (zh) * 2019-08-26 2019-12-10 上海新微技术研发中心有限公司 场效应晶体管的制造方法
CN113644110A (zh) * 2020-05-11 2021-11-12 北京华碳元芯电子科技有限责任公司 晶体管及其制备方法

Also Published As

Publication number Publication date
CN102403264B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN105720058B (zh) 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案
KR101618468B1 (ko) Hkmg 기술로 플래시 메모리를 내장하기 위한 이중 실리사이드 형성 방법
CN103219368B (zh) 在替代栅极结构上方形成栅极覆盖层的方法以及相关装置
US10825825B2 (en) Flash memory structure
KR102127799B1 (ko) 메모리 어레이 에지 cmp 디싱 효과를 감소시키기 위한 경계 설계
CN105144382A (zh) 制造集成结构的方法和形成垂直堆叠存储器单元的方法
CN107403721B (zh) 功率金氧半导体场效晶体管的制造方法
CN105870324B (zh) 薄膜存储器技术的l形电容器
TW559996B (en) Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications
CN102956459B (zh) 半导体器件及其制造方法
CN104217954A (zh) 晶体管的形成方法
TWI733292B (zh) 積體電路及其形成方法
US8357577B2 (en) Manufacturing method of semiconductor device having vertical type transistor
CN102403264B (zh) 金属栅mos器件的接触孔刻蚀方法
US20080160698A1 (en) Method for fabricating a semiconductor device
CN102709192A (zh) 一种集成阻变存储器的mos晶体管结构的制造方法
CN103633026A (zh) 一种半导体器件结构及其制作方法
CN101419937A (zh) 沟槽型双层栅功率mos结构实现方法
CN101183665A (zh) 硅-氧化物-氮化物-氧化物-硅快闪存储器及其制作方法
US11264402B2 (en) Boundary design to reduce memory array edge CMP dishing effect
CN103177944B (zh) 制作半导体器件的方法
KR20110116735A (ko) 반도체 소자 제조 방법
KR20120063661A (ko) 반도체 장치의 제조방법
CN100423214C (zh) 金属氧化物半导体晶体管的制造方法
CN103794562B (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130621

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130621

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130621

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

GR01 Patent grant
GR01 Patent grant