CN103311108A - 一种cmos晶体管及其多晶硅栅的制造方法 - Google Patents
一种cmos晶体管及其多晶硅栅的制造方法 Download PDFInfo
- Publication number
- CN103311108A CN103311108A CN2012100622994A CN201210062299A CN103311108A CN 103311108 A CN103311108 A CN 103311108A CN 2012100622994 A CN2012100622994 A CN 2012100622994A CN 201210062299 A CN201210062299 A CN 201210062299A CN 103311108 A CN103311108 A CN 103311108A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- diffusing
- doping
- gate
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明实施例涉及半导体器件的制造领域，特别涉及一种CMOS晶体管及其多晶硅栅的制造方法，用于解决现有技术中存在的采用现有制作多晶硅栅工艺制得的CMOS晶体管的驱动电流较小的问题。本发明实施例的多晶硅栅的制造方法包括：在615℃～635℃的淀积温度下，采用低压化学气相淀积在衬底上形成多晶硅；在870℃～930℃的扩散温度下，对所述多晶硅进行扩散掺杂处理，形成含有杂质的多晶硅。采用本发明实施例的制造方法制得的多晶硅栅能够提高了CMOS晶体管的驱动电流。
Description
技术领域
本发明涉及半导体器件的制造领域，特别涉及一种CMOS晶体管及其多晶硅栅的制造方法。
背景技术
由于CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)晶体管具有功耗低、集成度高等特点，广泛应用于集成电路IC(IntegrateCircuit)中，作为CMOS数字集成电路的基本单元。
多晶硅(polycrystalline silicon)是单质硅的一种形态，由于多晶硅具有熔点高，微量的杂质即可影响其导电性，且掺杂后其电阻较低等特性，常常被用作半导体器件如场效应管(FET，Field Effect Transistor)、CMOS晶体管中的栅电极。
现有的CMOS晶体管中的硅栅的制作方法包括如下步骤：
步骤a、在560℃下，采用原位掺杂在衬底上淀积形成掺杂多晶硅；
步骤b、在掺杂多晶硅的表面形成难熔金属钨的硅化物；
步骤c、对掺杂多晶硅进行刻蚀处理，形成多晶硅栅。
现有技术中CMOS晶体管的多晶硅栅是在560℃下，采用原位掺杂在衬底上淀积形成的，由此制得的CMOS晶体管的驱动电流(即CMOS晶体管的漏极和源极导通时的饱和电流Ion)较小，从而会影响CMOS电路的性能。
综上所述，采用现有制作多晶硅栅工艺制得的CMOS晶体管的驱动电流较小，从而影响CMOS电路的特性。
发明内容
本发明实施例提供了一种CMOS晶体管及其多晶硅栅的制造方法，用于解决现有技术中存在的采用现有制作多晶硅栅工艺制得的CMOS晶体管的驱动电流较小的问题。
本发明实施例提供了一种多晶硅栅的制造方法，包括：
在615℃～635℃的淀积温度下，采用低压化学气相淀积(LPCVD，LowPressure Chemical Vapor Deposition)在衬底上形成多晶硅；
在870℃～930℃的扩散温度下，对所述多晶硅进行扩散掺杂处理，形成含有杂质的多晶硅。
优选的，所述淀积温度为625℃。
优选的，所述扩散温度为900℃。
优选的，对所述多晶硅进行扩散掺杂处理包括：
采用三氯氧磷和氧气对所述多晶硅进行扩散掺杂处理。
优选的，所述三氯氧磷和所述氧气的物质的量之比为：1∶5。
优选的，在采用三氯氧磷和氧气对所述多晶硅进行扩散掺杂处理之后，所述方法还包括：
清除扩散掺杂处理过程中在所述多晶硅上形成的氧化层。
优选的，所述扩散掺杂处理的时间范围为37分钟～57分钟。
优选的，所述扩散掺杂处理的时间为47分钟。
本发明实施例还涉及由上述制造方法制备的多晶硅栅。
本发明实施例提供了一种CMOS晶体管，该CMOS晶体管包括上述多晶硅栅。
本发明实施例在615℃～635℃的淀积温度下，采用低压化学气相淀积在衬底上形成多晶硅；并在870℃～930℃的扩散温度下，对该多晶硅进行扩散掺杂处理，形成含有杂质的多晶硅；采用本发明实施例的制造方法制得的多晶硅栅，由于多晶硅栅中的多晶硅/二氧化硅界面态以及二氧化硅/硅界面态与现有技术制得的硅栅的同一界面态相比，在一定程度上得到了改善，从而提高了CMOS晶体管的驱动电流。
附图说明
图1为本发明实施例的第一种多晶硅栅的制造方法流程图；
图2为本发明实施例的第二种多晶硅栅的制造方法流程图；
图3为本发明实施例的第三种多晶硅栅的制造方法流程图；
图4A为采用背景技术的制造方法制得的多晶硅栅的纵截面结构示意图；
图4B为采用本发明实施例的制造方法制得的多晶硅栅的纵截面结构示意图。
具体实施方式
本发明通过在615℃～635℃的淀积温度下，采用低压化学气相淀积在衬底上形成多晶硅；并在870℃～930℃的扩散温度下，对该多晶硅进行扩散掺杂处理，形成含有杂质的多晶硅，从而解决了现有技术中存在的采用现有制作多晶硅栅工艺制得的CMOS晶体管的驱动电流较小的问题。
下面结合说明书附图对本发明实施例作进一步详细描述。
如图1所示，本发明实施例的一种多晶硅栅的制造方法，包括以下步骤：
S101、在615℃～635℃的淀积温度下，采用低压化学气相淀积在衬底上形成多晶硅；
S102、在870℃～930℃的扩散温度下，对S101中形成的多晶硅进行扩散掺杂处理，形成含有杂质的多晶硅。
在具体实施过程中，首先在615℃～635℃的淀积温度下，采用低压化学气相淀积在衬底上形成多晶硅，此时形成的多晶硅为无掺杂多晶硅；在形成无掺杂的多晶硅之后，再在870℃～930℃的扩散温度下，对形成的多晶硅进行扩散掺杂处理，此时形成含有杂质的多晶硅，以降低多晶硅栅的电阻率，提高多晶硅栅的导电性。
优选的，为了提高淀积形成的多晶硅的晶粒度，本发明实施例在采用低压化学气相淀积多晶硅的过程中的淀积温度确定为625℃。
在具体实施过程中，S102中对S101中形成的多晶硅进行扩散掺杂处理包括以下步骤：
采用三氯氧磷(POCl3)和氧气(O2)对S101中形成的多晶硅进行扩散掺杂处理，在S101形成的多晶硅中注入磷杂质，以提高多晶硅栅的导电性。
为了达到更好地掺杂效果，优选的，本发明实施例的掺杂源中三氯氧磷和氧气的物质的量之比为：1∶5。
本发明实施例的扩散掺杂处理采用的掺杂源是三氯氧磷和氧气，当然，凡本领域技术人员所熟知的用于对多晶硅进行扩散掺杂处理的掺杂源都可以应用于本发明实施例。
为了提高多晶硅中杂质的掺杂浓度，本发明实施例在进行扩散掺杂处理的过程中的扩散温度确定为900℃。
为了达到更好地掺杂效果，优选的，S202中扩散掺杂处理的时间范围为37分钟～57分钟。
为了提高多晶硅中杂质的掺杂浓度，优选的，本发明实施例的扩散掺杂处理的时间确定为47分钟。
由于掺杂源中氧气的氧化作用，在扩散掺杂处理过程中会在多晶硅的表面形成氧化层而影响多晶硅的性能，因此，在采用三氯氧磷和氧气对S101中形成的多晶硅进行扩散掺杂处理之后，如图2所示，本发明实施例的方法还包括以下步骤：
S103、清除扩散掺杂处理过程中在多晶硅上形成的氧化层。
在具体实施过程中，S103中可以采用5∶1的氢氟酸溶液(即水与氢氟酸的体积之比为5∶1)清除扩散掺杂处理过程中在多晶硅上形成的氧化层，当然，凡本领域技术人员所熟知的能够清除多晶硅上形成的氧化层的溶液都可以应用于本发明实施例。
下面以0.5微米CMOS晶体管为例，对硅栅的制造工艺进行详细说明，其他规格尺寸的CMOS晶体管的硅栅的制造工艺与其类似，此处不再一一举例说明。
如图3所示，0.5微米CMOS晶体管的硅栅的制造工艺包括以下步骤：
S301、在625℃的电极温度下，采用低压化学气相淀积在衬底上形成不掺杂的多晶硅；
S302、在900℃的扩散温度下，采用三氯氧磷和氧气对S301中形成的多晶硅进行扩散掺杂处理，扩散掺杂处理的时间为47min，得到含有杂质的多晶硅，其中，三氯氧磷和氧气的物质的量之比为1∶5；
S303、清除S302中在多晶硅表面形成的氧化层；
S304、在含有杂质的多晶硅的表面生长一层金属钨的硅化物(即硅化钨)，以降低连接电阻；
S305、对多晶硅进行刻蚀处理，得到多晶硅栅的图案。
采用背景技术中原位掺杂淀积形成多晶硅的方法制得的硅栅的纵截面结构如图4A所示，包括含有杂质的多晶硅层(掺杂多晶硅层)和二氧化硅层；采用本发明实施例的制造方法制得的硅栅的纵截面结构如图4B所示，从图4A和图4B可以看出，两种方法制得的硅栅的结构区别在于：
一、两种方法制得的多晶硅的厚度不同；
具体的，采用本发明实施例的制造方法制得的多晶硅的厚度比采用背景技术中原位掺杂淀积形成多晶硅的方法制得的多晶硅的厚度小，这是由于本发明实施例的扩散掺杂处理过程中由于掺杂源的氧气对多晶硅有氧化作用，使得采用本发明实施例的制造方法制得的多晶硅有损耗，图4B中多晶硅的厚度比图4A中多晶硅的厚度小大约几十纳米；
二、两种方法制得的多晶硅栅的多晶硅/二氧化硅界面态以及二氧化硅/硅界面态不同；
具体的，界面态的不同主要体现在两种方法制得的多晶硅栅同一界面的应力不同和载流子浓度不同，由于本发明实施例采用在615℃～635℃的温度下，低压化学气相淀积在衬底上形成多晶硅，并在870℃～930℃的温度下，对该多晶硅进行扩散掺杂处理形成含有杂质的多晶硅，使得本发明实施例的硅栅中的多晶硅/二氧化硅界面以及二氧化硅/硅界面的应力较小及载流子浓度较高，由于多晶硅/二氧化硅界面以及二氧化硅/硅界面的应力较小，从而使载流子的偏移率较高，进一步提高了载流子的浓度；由于本发明实施例的硅栅中的多晶硅/二氧化硅界面以及二氧化硅/硅界面的载流子浓度较高，从而提高了CMOS晶体管的驱动电流。
采用背景技术中原位掺杂淀积形成多晶硅的方法制备硅栅的CMOS晶体管与采用本发明实施例中S301～S305的制造方法制备硅栅的CMOS晶体管在相同的条件下(即CMOS晶体管的类型、尺寸等)对CMOS晶体管的源漏导通时的饱和电流(Ion)和开启电压(Vt)进行了测试，测试结果如表1所示。
表1
其中，NMOS为N型沟道金属氧化物半导体，PMOS为P型沟道金属氧化物半导体，Ion为源漏导通时的饱和电流，Vtn为NMOS器件的开启电压，Vtp为PMOS器件的开启电压。
从表1的测试数据可以看出，对于同样尺寸(即长为0.5微米，宽为20微米)的NMOS晶体管，采用本发明实施例的制造方法制得的硅栅相比于采用背景技术中原位掺杂淀积制得的硅栅的驱动电流(即源漏导通时的饱和电流Ion)提升了5.96％；对于同样尺寸(即长0.55微米及及宽为20微米)的PMOS晶体管，采用本发明实施例的制造方法制得的硅栅相比于采用背景技术中原位掺杂淀积制得的硅栅的驱动电流提升了9.77％；
从表1的测试数据还可以看出，对于同样尺寸的NMOS晶体管，采用本发明实施例的制造方法制得的硅栅相比于采用背景技术中原位掺杂淀积制得的硅栅的开启电压Vtn也有所提升；但对于同样尺寸的PMOS晶体管，采用本发明实施例的制造方法制得的硅栅相比于采用背景技术中原位掺杂淀积制得的硅栅的开启电压Vtp略减小；如果将开启电压都调整到原有的数值，则采用本发明实施例的制造方法制得的硅栅，且尺寸为0.5微米*20微米的NMOS晶体管的驱动电流可提升约10％；采用本发明实施例的制造方法制得的硅栅，且0.55微米*20微米的PMOS晶体管的驱动电流可提升约8％。
经测试可知，采用在615℃～635℃的淀积温度下，采用低压化学气相淀积在衬底上形成多晶硅，并在870℃～930℃的扩散温度下，对该多晶硅进行37min～57min的扩散掺杂处理的方法制备的多晶硅栅应用于CMOS晶体管中，在相同的条件下(即CMOS晶体管的类型和尺寸)测得CMOS晶体管的驱动电流值与表1中采用S301～S305的方法制备多晶硅栅的CMOS晶体管的驱动电流值相差不大，均大于采用背景技术中原位掺杂淀积形成多晶硅的方法制备硅栅的CMOS晶体管的驱动电流值，因此，在615℃～635℃的淀积温度下，采用低压化学气相淀积在衬底上形成多晶硅，并在870℃～930℃的扩散温度下，对该多晶硅进行37min～57min的扩散掺杂处理制备的多晶硅栅均能够提高CMOS晶体管的驱动电流。
本发明实施例还涉及由上述制造方法制备的多晶硅栅。
本发明实施例还提供了一种包括上述多晶硅栅的CMOS晶体管。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
本发明实施例在615℃～635℃的淀积温度下，采用低压化学气相淀积在衬底上形成多晶硅；并在870℃～930℃的扩散温度下，对该多晶硅进行扩散掺杂处理，形成含有杂质的多晶硅；采用本发明实施例的制造方法制得的多晶硅栅，由于多晶硅栅中的多晶硅/二氧化硅界面态以及二氧化硅/硅界面态与现有技术制得的硅栅的同一界面态相比，在一定程度上得到了改善，从而提高了CMOS晶体管的驱动电流。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种多晶硅栅的制造方法，其特征在于，该方法包括：
在615℃～635℃的淀积温度下，采用低压化学气相淀积在衬底上形成多晶硅；
在870℃～930℃的扩散温度下，对所述多晶硅进行扩散掺杂处理，形成含有杂质的多晶硅。
2.如权利要求1所述的方法，其特征在于，所述淀积温度为625℃。
3.如权利要求1或2所述的方法，其特征在于，所述扩散温度为900℃。
4.如权利要求3所述的方法，其特征在于，对所述多晶硅进行扩散掺杂处理包括：
采用三氯氧磷和氧气对所述多晶硅进行扩散掺杂处理。
5.如权利要求4所述的方法，其特征在于，所述三氯氧磷和所述氧气的物质的量之比为：1∶5。
6.如权利要求5所述的方法，其特征在于，在采用三氯氧磷和氧气对所述多晶硅进行扩散掺杂处理之后，所述方法还包括：
清除扩散掺杂处理过程中在所述多晶硅上形成的氧化层。
7.如权利要求5所述的方法，其特征在于，所述扩散掺杂处理的时间范围为37分钟～57分钟。
8.如权利要求7所述的方法，其特征在于，所述扩散掺杂处理的时间为47分钟。
9.一种多晶硅栅，其特征在于，所述多晶硅栅由权利要求1～7任一所述的方法制得。
10.一种CMOS晶体管，其特征在于，所述CMOS晶体管包括如权利要求8所述的多晶硅栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100622994A CN103311108A (zh) | 2012-03-09 | 2012-03-09 | 一种cmos晶体管及其多晶硅栅的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100622994A CN103311108A (zh) | 2012-03-09 | 2012-03-09 | 一种cmos晶体管及其多晶硅栅的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103311108A true CN103311108A (zh) | 2013-09-18 |
Family
ID=49136192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100622994A Pending CN103311108A (zh) | 2012-03-09 | 2012-03-09 | 一种cmos晶体管及其多晶硅栅的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103311108A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105762067A (zh) * | 2014-12-16 | 2016-07-13 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制作方法及半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017823A (zh) * | 2006-12-08 | 2007-08-15 | 广州南科集成电子有限公司 | 垂直型自对准悬浮漏极mos三极管及制造方法 |
| CN101315893A (zh) * | 2007-05-30 | 2008-12-03 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
| CN101419937A (zh) * | 2007-10-26 | 2009-04-29 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
| CN102054898A (zh) * | 2009-11-06 | 2011-05-11 | 国立清华大学 | 选择性射极太阳能电池的制程 |
-
2012
- 2012-03-09 CN CN2012100622994A patent/CN103311108A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017823A (zh) * | 2006-12-08 | 2007-08-15 | 广州南科集成电子有限公司 | 垂直型自对准悬浮漏极mos三极管及制造方法 |
| CN101315893A (zh) * | 2007-05-30 | 2008-12-03 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
| CN101419937A (zh) * | 2007-10-26 | 2009-04-29 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
| CN102054898A (zh) * | 2009-11-06 | 2011-05-11 | 国立清华大学 | 选择性射极太阳能电池的制程 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105762067A (zh) * | 2014-12-16 | 2016-07-13 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制作方法及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2245589C2 (ru) | Устройство полевого моп-транзистора и способ его изготовления | |
| US8541814B2 (en) | Minimizing leakage current and junction capacitance in CMOS transistors by utilizing dielectric spacers | |
| US20150064854A1 (en) | Spacerless fin device with reduced parasitic resistance and capacitance and method to fabricate same | |
| US7709311B1 (en) | JFET device with improved off-state leakage current and method of fabrication | |
| US9455350B2 (en) | Transistor device structure that includes polycrystalline semiconductor thin film that has large grain size | |
| CN101017851A (zh) | 半导体器件及其制造方法 | |
| US20170256455A1 (en) | Methods to form multi threshold-voltage dual channel without channel doping | |
| CN100565921C (zh) | 半导体元件及其制造方法 | |
| US8603868B2 (en) | V-groove source/drain MOSFET and process for fabricating same | |
| CN101339900A (zh) | 半导体层的表面处理方法及半导体装置的制造方法 | |
| CN106653612A (zh) | 一种采用化学机械抛光技术制造ldmos器件的方法 | |
| US9054041B2 (en) | Methods for etching dielectric materials in the fabrication of integrated circuits | |
| CN103311108A (zh) | 一种cmos晶体管及其多晶硅栅的制造方法 | |
| CN101393893B (zh) | 具有不同侧壁层宽度的cmos器件及其制造方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN102881574A (zh) | 半导体元件的制作方法 | |
| CN103367159B (zh) | 半导体结构的形成方法 | |
| Dushaq et al. | Germanium MOS capacitors grown on Silicon using low temperature RF-PECVD | |
| CN105762113B (zh) | Mos电路制造方法及mos电路 | |
| CN102723261A (zh) | 半导体电容器的形成方法 | |
| US10886178B2 (en) | Device with highly active acceptor doping and method of production thereof | |
| US10032772B2 (en) | Integrated circuits with high voltage devices and methods for producing the same | |
| CN101140907A (zh) | 具有不同侧壁间隔壁宽度的cmos器件制造方法 | |
| CN102800583A (zh) | 平面型功率mos晶体管及其制造方法 | |
| CN104347504A (zh) | 混合信号集成电路制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130918 |