CN111293122A - 一种电荷俘获型存储器及其制备方法 - Google Patents

一种电荷俘获型存储器及其制备方法 Download PDF

Info

Publication number
CN111293122A
CN111293122A CN202010101304.2A CN202010101304A CN111293122A CN 111293122 A CN111293122 A CN 111293122A CN 202010101304 A CN202010101304 A CN 202010101304A CN 111293122 A CN111293122 A CN 111293122A
Authority
CN
China
Prior art keywords
layer
charge trapping
gadolinium
electrode
tunneling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010101304.2A
Other languages
English (en)
Inventor
沈宇鑫
门阔
魏峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GRIMN Engineering Technology Research Institute Co Ltd
Original Assignee
GRIMN Engineering Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GRIMN Engineering Technology Research Institute Co Ltd filed Critical GRIMN Engineering Technology Research Institute Co Ltd
Priority to CN202010101304.2A priority Critical patent/CN111293122A/zh
Publication of CN111293122A publication Critical patent/CN111293122A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种电荷俘获型存储器，包括硅衬底、隧穿层、电荷俘获层、阻挡层、电极以及形成于衬底上的源极和漏极。存储器的制备方法包括以下步骤：在硅衬底上形成源极和漏极；于载流子沟道顶部生长隧穿层；在隧穿层顶部沉积电荷俘获层；在电荷俘获层上沉积Al2O3作为阻挡层；在阻挡层顶部覆盖电极。本发明通过引入原子掺杂形成多元氧化物电荷存储层，获得了大的存储窗口，同时，器件其他方面的性能没有被牺牲，利于广泛应用。

Description

一种电荷俘获型存储器及其制备方法
技术领域
本发明涉及纳米电子器件及纳米加工技术领域，尤其涉及一种一种电荷俘获型存储器及其制备方法。
背景技术
闪存是一种非易失性存储器，即使断电数据也不会丢失。具有存取快速、无噪音、发热少等特点，应用在数码相机、掌上电脑、MP3等小型数码产品中作为存储介质。
传统的闪存器件采用多晶硅作为电荷俘获层的浮栅结构的器件，它的缺陷是需要一种特殊的结构来提升电压来满足它对较高的编程电压的要求，在电路设计方面带来很大的难度，此外，一方面为了实现快速的P/E操作，要求器件的隧穿氧化层尽量薄；另一方面为了实现长久的数据保持性能，又要求隧穿氧化层具备一定的厚度。权衡之下，隧穿介质层的理想厚度约为9nm-11nm。但是工艺节点的不断推进要求器件尺寸不断减小，对于浮栅器件来说，隧穿氧化层的厚度无法随着技术节点的推进而同步减薄。为了克服这一缺陷，电荷俘获存储结构的非易失性存储器被提出，并获得了广泛的研究，它以Si3N4层作为电荷存储介质，具有极少量电子操作、器件尺寸小、编程速度快、功耗小、操作电压低的优点，并且兼容于硅基微电子工艺。然而，电荷俘获存储器(CTM)存在一个主要的技术难点是随着工艺节点的不断推进，电荷俘获层的随之减薄，太薄的电荷俘获层会导致电荷泄露，且电荷存储密度会减小，不利于器件的保留性能。因此，寻找合适的电荷俘获层材料体系成为电荷俘获存储器(CTM)进一步发展的关键。
发明内容
针对现有电荷俘获存储器中电荷俘获层减薄带来的较差保留能力和较低存储密度的问题，本发明的主要目的在于提供一种电荷俘获存储器及其制作方法，以提高电荷俘获存储器件的电荷保持特性和电荷存储密度，同时保证器件其他方面的性能不被削弱。
本发明采用以下技术方案：
一种电荷俘获型存储器，其特征在于，所述存储器包括硅衬底(1)、隧穿层(4)、电荷俘获层(5)、阻挡层(6)、电极(7)；在硅衬底(1)上通过重掺杂形成源极(2)和漏极(3)，在源极(2)和漏极(3)之间的载流子沟道上覆盖有SiO2介质材料构成的隧穿层(4)；隧穿层(4)顶部覆盖钆掺杂的HfO2材料作为电荷俘获层(5)，HfO2材料中掺杂的钆原子百分数为0.1％～10％；电荷俘获层(5)顶部覆盖由Al2O3构成的阻挡层(6)；阻挡层(6)顶部覆盖电极(7)。
根据上述的存储器，其特征在于，所述电荷俘获层(5)采用原子层沉积工艺制备，在沉积过程中，通过控制钆前驱体和Hf前驱体的循环数之比来控制钆的掺杂比例。
一种基于上述的存储器的制备方法，其特征在于，所述方法包括以下步骤：
步骤(一)：使硅衬底(1)顶部生长一层SiO2材料的隧穿层(4)；
步骤(二)：在SiO2材料的隧穿层(4)顶部沉积一层钆掺杂的HfO2作为电荷俘获层(5)；
步骤(三)：在电荷俘获层(5)上利用原子层沉积技术沉积Al2O3作为阻挡层(6)；
步骤(四)：在阻挡层(6)顶部覆盖电极(7)。
根据上述的制备方法，其特征在于，步骤(一)中生长SiO2材料的隧穿层的方法为热氧化或原子层沉积；SiO2材料的隧穿层(4)的厚度为2nm-5nm。
根据上述的制备方法，其特征在于，步骤(二)中沉积一层钆掺杂的HfO2电荷俘获层的方法为原子层沉积，钆掺杂的HfO2电荷俘获层的厚度为10nm-30nm。
根据上述的制备方法，其特征在于，步骤(三)中Al2O3阻挡层(6)的厚度为6nm-15nm。
本发明的有益技术效果：本发明的电荷俘获存储器通过主流硅基半导体工艺制造，易于实现低成本以及产业化；本发明的电荷俘获存储器采用钆掺杂的HfO2电荷俘获层，可以有效提高电荷俘获效率，有利于获得大的存储窗口；本发明采用高介电常数材料电荷俘获层，能够提高器件性能。
附图说明
图1是本发明的电荷俘获存储器的结构示意图；
图2是器件存储窗口与扫描电压关系曲线。
具体实施方式
以下结合附图对本发明进行进一步详细说明。
参见图1，本发明的一种基于硅基半导体工艺的电荷俘获型存储器，包括硅衬底1、隧穿层4、电荷俘获层5、阻挡层6、电极7；在硅衬底1上通过重掺杂形成源极2和漏极3，在源极2和漏极3之间的载流子沟道上覆盖SiO2介质材料构成的隧穿层4；隧穿层4顶部覆盖钆掺杂的HfO2材料作为电荷俘获层5，HfO2材料掺杂的钆原子百分数为0.1％～10％；电荷俘获层5采用原子层沉积工艺制备，在沉积过程中，通过控制钆前驱体和Hf前驱体的循环数之比来控制钆的掺杂比例。电荷俘获层5顶部覆盖由Al2O3构成的控制栅介质层作为阻挡层6；阻挡层6顶部覆盖电极7。
本发明的一种电荷俘获型存储器采用CMOS工艺制备，制备方法包括以下步骤：步骤(一)：在P型硅衬底1上生长一层SiO2材料的隧穿层4；生长SiO2材料的隧穿层的方法为热氧化或原子层沉积；SiO2材料的隧穿层4的厚度为2nm-5nm。步骤(二)：在SiO2材料的隧穿层4顶部沉积一层钆掺杂的HfO2作为电荷俘获层5；沉积一层钆掺杂的HfO2电荷俘获层的方法为原子层沉积，所述钆掺杂的HfO2电荷俘获层的厚度为10nm-30nm。步骤(三)：在电荷俘获层5上利用原子层沉积技术沉积Al2O3作为阻挡层6；沉积的Al2O3构成的控制栅介质层的厚度为6nm-15nm。步骤(四)：在阻挡层6顶部利用磁控溅射技术制备栅电极7、形成源极2和漏极3，完成电荷俘获存储器的制作。
图2是本发明的电荷俘获存储器的存储窗口随扫描电压的变化曲线，可以看出其具有大的存窗口。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (6)

1.一种电荷俘获型存储器，其特征在于，所述存储器包括硅衬底(1)、隧穿层(4)、电荷俘获层(5)、阻挡层(6)、电极(7)；在硅衬底(1)上通过重掺杂形成源极(2)和漏极(3)，在源极(2)和漏极(3)之间的载流子沟道上覆盖有SiO2介质材料构成的隧穿层(4)；隧穿层(4)顶部覆盖钆掺杂的HfO2材料作为电荷俘获层(5)，HfO2材料中掺杂的钆原子百分数为0.1％～10％；电荷俘获层(5)顶部覆盖由Al2O3构成的阻挡层(6)；阻挡层(6)顶部覆盖电极(7)。
2.根据权利要求1所述的存储器，其特征在于，所述电荷俘获层(5)采用原子层沉积工艺制备，在沉积过程中，通过控制钆前驱体和Hf前驱体的循环数之比来控制钆的掺杂比例。
3.一种基于权利要求1所述的存储器的制备方法，其特征在于，所述方法包括以下步骤：
步骤(一)：使硅衬底(1)顶部生长一层SiO2材料的隧穿层(4)；
步骤(二)：在SiO2材料的隧穿层(4)顶部沉积一层钆掺杂的HfO2作为电荷俘获层(5)；
步骤(三)：在电荷俘获层(5)上利用原子层沉积技术沉积Al2O3作为阻挡层(6)；
步骤(四)：在阻挡层(6)顶部覆盖电极(7)。
4.根据权利要求3所述的制备方法，其特征在于，步骤(一)中生长SiO2材料的隧穿层的方法为热氧化或原子层沉积；SiO2材料的隧穿层(4)的厚度为2nm-5nm。
5.根据权利要求3所述的制备方法，其特征在于，步骤(二)中沉积一层钆掺杂的HfO2电荷俘获层的方法为原子层沉积，钆掺杂的HfO2电荷俘获层的厚度为10nm-30nm。
6.根据权利要求3所述的制备方法，其特征在于，步骤(三)中Al2O3阻挡层(6)的厚度为6nm-15nm。
CN202010101304.2A 2020-02-19 2020-02-19 一种电荷俘获型存储器及其制备方法 Pending CN111293122A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010101304.2A CN111293122A (zh) 2020-02-19 2020-02-19 一种电荷俘获型存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010101304.2A CN111293122A (zh) 2020-02-19 2020-02-19 一种电荷俘获型存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN111293122A true CN111293122A (zh) 2020-06-16

Family

ID=71026800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010101304.2A Pending CN111293122A (zh) 2020-02-19 2020-02-19 一种电荷俘获型存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111293122A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1571161A (zh) * 2003-04-30 2005-01-26 三星电子株式会社 非易失性半导体存储器件及其制造方法
KR20080082844A (ko) * 2007-03-09 2008-09-12 삼성전자주식회사 전하 트랩형 메모리 소자
CN102263137A (zh) * 2010-05-26 2011-11-30 中国科学院微电子研究所 一种混合型非易失存储单元及其制作方法
CN109148463A (zh) * 2017-06-19 2019-01-04 三星电子株式会社 半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1571161A (zh) * 2003-04-30 2005-01-26 三星电子株式会社 非易失性半导体存储器件及其制造方法
KR20080082844A (ko) * 2007-03-09 2008-09-12 삼성전자주식회사 전하 트랩형 메모리 소자
CN102263137A (zh) * 2010-05-26 2011-11-30 中国科学院微电子研究所 一种混合型非易失存储单元及其制作方法
CN109148463A (zh) * 2017-06-19 2019-01-04 三星电子株式会社 半导体器件

Similar Documents

Publication Publication Date Title
US7355238B2 (en) Nonvolatile semiconductor memory device having nanoparticles for charge retention
US20130062684A1 (en) Gate stack structure and fabricating method used for semiconductor flash memory device
JP2003513445A (ja) Ｅｅｐｒｏｍデバイス用の高温酸化膜成膜方法
CN101438392A (zh) 非易失纳米晶体存储器及其方法
WO2010066126A1 (zh) 分栅式闪存的制造方法
JP4594971B2 (ja) 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
CN111463265A (zh) 一种基于二维材料的电荷俘获存储器及其制备方法
CN101312213A (zh) 一种纳米晶浮栅结构的非挥发性存储单元及其制作方法
CN111627920B (zh) 一种铁电存储单元
CN101692463A (zh) 一种混合纳米晶存储器的电容结构及其制备方法
CN104882490B (zh) 一种基于金属异质量子点的浮栅存储器的制备方法
CN101383379A (zh) 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法
CN101388397A (zh) 一种低压可擦写的纳米晶存储电容结构及其制备方法
CN101312212A (zh) 利用高k介质和纳米晶浮栅的非易失存储器及其制作方法
CN106024889A (zh) 半导体器件及其制造方法
CN101399289A (zh) 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法
JP4492930B2 (ja) 電荷蓄積型メモリ及びその製造方法
CN111293122A (zh) 一种电荷俘获型存储器及其制备方法
CN101330008A (zh) 一种制作金属纳米晶非挥发性存储器的方法
CN102117810A (zh) 一种电荷俘获型非易失存储器及其制作方法
US20100044775A1 (en) Semiconductor memory device and semiconductor device
CN102983138A (zh) 电荷俘获型非挥发存储器及其制备方法
CN109727992B (zh) 电荷俘获型存储器和其制作方法
CN111755528A (zh) 一种闪存单元及其制造方法
TWI836349B (zh) 具有鐵電性儲存層之薄膜儲存電晶體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200616

WD01 Invention patent application deemed withdrawn after publication