CN1964075A - 一种高密度可擦写的金属－绝缘体－硅电容器结构 - Google Patents
一种高密度可擦写的金属－绝缘体－硅电容器结构 Download PDFInfo
- Publication number
- CN1964075A CN1964075A CN 200610119294 CN200610119294A CN1964075A CN 1964075 A CN1964075 A CN 1964075A CN 200610119294 CN200610119294 CN 200610119294 CN 200610119294 A CN200610119294 A CN 200610119294A CN 1964075 A CN1964075 A CN 1964075A
- Authority
- CN
- China
- Prior art keywords
- erasable
- layer
- thickness
- mis
- hfo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明为一种可编程/擦除的金属－绝缘体－硅(MIS)电容器结构，使用SiO2/HfO2－Al2O3纳米叠层(HAN)/Al2O3的介质层结构。本电容器具有高电容密度值4.5fF/μm2，分别在+12V的电压下编程和在－12V电压下擦除5毫秒所得的存储窗口为1.45V。在相同的工作电压和工作时间下，该电容器在进行编程和擦除操作时具有对称的正、负平带电压值，并且不存在擦除饱和现象。这原因在于原子层淀积高介电常数HAN/Al2O3层的采用，使得隧穿氧化层(SiO2)上的电压降增大，减小了阻挡氧化层(Al2O3)上的电压降，因此有效地防止了透过阻挡氧化层的Fowler－Nordheim隧穿电流。
Description
技术领域
本发明属电容器技术领域，具体涉及一种高密度可擦写的金属-绝缘体-硅电容器结构。
背景技术
便携式电子产品市场的日益膨胀大大刺激了非挥发存储器的研究发展。在众多非挥发存储结构中，快闪存储器由于其出色的性能和很好的工艺兼容性独占鳌头1。近些年来，由于存储单元的不断缩小，基于二氧化硅/氮化硅/二氧化硅(ONO)介质结构的下一代快闪存储器得到广泛的关注和研究1-4，因为多晶硅/ONO/硅(SONOS)结构具有较低的成本和耐辐射特性。在通常的SONOS结构中，氮化硅作为电荷存储层，而二氧化硅作为阻挡氧化层，然而擦除饱和、电荷捕获效率低是该结构中两个严重的缺陷5，6。此外，为了提高编程/擦除速度，穿过隧穿氧化层的电场(ETO)应该加大，而穿过阻挡氧化层上的电场(EBL)应该尽量减小，以避免Fowler-Nordheim(F-N)隧穿电流。前者可以通过降低隧穿氧化层厚度来实现，比如减少到2纳米7，但是这也会带来大量的存储电荷泄漏，因为电子隧穿几率随着隧穿氧化层的厚度减小成指数增长。后者可以通过加大阻挡氧化层的厚度来实现，但是这会引起工作电压增大，同样也会使得器件的小型化变得困难。
基于ONO介质结构的MIS电容的工作原理如图1所示。
当编程时，在金属栅极上加一正电压，此时能带图如图1(a)所示，电子从衬底隧穿通过隧穿氧化层(SiO2)到达电荷俘获层，完成写入操作。如果使用多晶硅作为栅极，那么此时还可能有空穴从栅极注入电荷俘获层(氮化硅)，因此会降低编程效率。当进行擦除操作时，在栅极上加一负电压，能带图如图1(b)所示，空穴从衬底向电荷俘获层(氮化硅)中注入，并与电子复合，甚至在氮化硅层中产生额外的正电荷，完成擦除操作。如果在进行擦除操作时，还有电子从栅极通过F-N隧穿注入到氮化硅层中，这会降低器件的擦除效率(擦除速率)。
参考文献
[1]K.-H.Wu，H.-C.Chien，C.-C.Chan，T.-S.Chen，and C.-H.Kao，IEEE Trans.ElectronDevices 52，2005：987.
[2]K.W.S.Y.K.Lee，J.W.Hyun，J.D.Lee，B.-G.Park，S.T.Kang，J.，S.Y.H.D.Choe，J.N.Han，S.W.Lee，O.I.Kwon，C.Chung，D.Park，and a.K.Kim，IEEE Electron DeviceLett.25，2004：317.
[3]S.H.K.Honda，and Y.Cho，Appl.Phys.Lett.86，2005：63515.
[4]S.-H.H.C.-H.Lee，Y.-C.Shin，J.-H.Choi，D.-G.Park，and K.Kim，Appl.Phys.Lett.86，2005：152908.
[5]C.-H.C.Y.-H.Lin，C.-T.Lin，C.-Y.Chang，and T.-F.Lei，IEEE Electron Device Lett.26，2005：154.
[6]K.-H.W.T.-S.Chen，H.Chung，and C.-H.Kao，IEEE Electron Device Lett.25，2004：205.
[7]J.Bu and M.H.White，Solid-State Electron.44，2004：113.
发明内容
本发明的目的在于提出一种具有快擦写速度、无擦除饱和、大存储窗口的MIS电容结构。
本发明提出的MIS电容结构，其电容介质结构适合于快闪存储器单元-金属/氧化物/半导体场效应晶体管中的栅介质。其结构为：依次以常用的热氧化SiO2做隧穿氧化层，采用高介电常数纳米叠层结构HfO2/Al2O3复合层做电荷俘获层，采用高介电常数材料Al2O3做阻挡层。因此在擦写模式下均能有效遏制通过阻挡层的电子注入，显著提高电容的存储特性，使得电容具有快速的编程/擦除特性，大存储窗口和高电容密度，同时不存在擦除饱和现象。该电容结构中，作为电荷俘获层的纳米叠层结构由2-3层HfO2/Al2O3的复合层组成，记为HAN结构，厚度为5-10nm，阻挡层采用Al2O3，厚度为6-12nm，隧穿氧化层热氧SiO2厚度为2-4nm。
本发明提出的电容结构，衬底采用Si，作为隧穿氧化层的热氧化SiO2，可采用O2干氧化生长制备，作为电荷俘获层的HAN结构层可采用原子淀积法(ALD)交替生长HfO2、Al2O3得到，HfO2的单层厚度为1-4nm，Al2O3的单层厚度为0.5-2nm。阻挡层Al2O3也采用ALD淀积得到。最上面为磁控溅射制备的HfN和TaN作为金属栅。
本电容器具有高电容密度值4.5fF/μm2，分别在+12V的电压下编程和在-12V电压下擦除5毫秒所得的存储窗口为1.45V。在相同的工作电压和工作时间下，该电容器在进行编程和擦除操作时具有对称的正、负平带电压值，并且不存在擦除饱和现象。这原因在于原子层淀积高介电常数HAN/Al2O3层的采用，使得隧穿氧化层(SiO2)上的电压降增大，减小了阻挡氧化层(Al2O3)上的电压降，因此有效地防止了透过阻挡氧化层的Fowler-Nordheim隧穿电流。
附图说明
图1.金属/ONO/硅结构快闪存储器(a)编程和(b)擦除操作时的能带示意图。
图2.MIS结构剖面透射电子显微镜(TEM)图。
图3.MIS在不同电压扫描范围下的高频C-V曲线。
图4.(a)MIS电容在编程和擦除操作后的100KHz下的高频C-V曲线。(b)不同擦除时间下MIS电容的高频C-V曲线，擦除电压为-12V。
图5.擦除时电容的能带示意图。实线为使用Al2O3作为阻挡层的MIS，虚线为使用SiO2作为阻挡层的MIS。
图中标号：1为隧穿氧化层，2为电荷俘获层，3为阻挡层。
具体实施方式
下面通过实施例进一步具体描述本发明。
采用热氧化的SiO2做隧穿氧化层，其物理厚度为2-4纳米；然后用HfO2/Al2O3组成的纳米叠层介质做电荷俘获层，其中HfO2单层的物理厚度为1-4纳米，Al2O3单层的物理厚度为0.5-2纳米，整个HAN层的物理厚度为3-10纳米；用Al2O3做阻挡层，其物理厚度控制在6-12纳米。最后磁控溅射的HfN或TaN做金属栅。例如，在4-8Ωcm(100)p型Si衬底上，先热氧化生长一层2.7nm SiO2，然后通过原子层淀积(ALD)交替生长2nm HfO2，1nm Al2O3得到HAN电荷俘获层，其总的物理厚度为6nm。紧接着用ALD方法淀积一层8nm的Al2O3薄膜作为阻挡层，并采用磁控反应溅射方法制备50纳米HfN/100纳米TaN做金属栅极材料。图2表明了上述MIS电容器的例子，为其剖面结构图(透射电子显微镜照片)。
图3给出了此MIS结构在不同电压扫描范围时的高频电容-电压(C-V)特性，测试使用HP4284A进行。在C-V曲线中可以发现很明显的逆时针滞回现象，这说明此MIS具有显著的存储效应。当电压为6V时，滞回为1.5V；当电压升至10V时，滞回增加到3.1V，这表明此MIS具有很强的载流子捕获能力，这些陷阱中心存在于HfO2中的缺陷和HfO2/Al2O3的界面处。此MIS电容的电容值高达4.5fF/μm2，这要归功于使用了较高介电常数的电荷俘获层和阻挡层。
图4(a)给出了不同模式下此MIS电容的高频C-V曲线。初始电容的平带电压接近0。在电容上加上5ms 12V的电压使其工作在编程模式下，电子隧穿通过隧穿氧化物并被俘获在HAN层的禁带中。所以此时的C-V曲线呈现+0.83V的正向平带电压漂移。接着在电容上加上5ms-12V电压使其工作与擦写模式下，空穴从p型Si衬底注入HAN层并和电子复合，反映在C-V曲线上是-0.62V的负平带电压漂移。对于存储器件不同操作下的阈值电压值可以被定义为”1”和”0”。从上述结果可以得出存储窗口为1.45V，这样大的窗口对于实际的存储器应用来说是非常重要的。当编程和擦写时间减少到1ms时，相应的存储窗口为0.56V。此外对于每个编程/擦写操作来说，正负平带电压值近乎对称，这对于低功耗应用来说是非常有利的。
图4(b)给出了不同擦写时间下的C-V曲线。随着擦写时间逐渐增大，C-V曲线逐渐向负方向偏移。当擦写时间增加到50ms时，相应的平带电压漂移从1.04变化到-1.46V，这说明在这段擦写过程中没有擦写饱和现象发生。
另外，由于使用了高介电常数介质Al2O3作为阻挡层，降低了Al2O3上的电场，所以有效的减少了通过阻挡层的F-N隧穿电流，如图5所示。同时由于ETO的增大，载流子隧穿通过隧穿氧化物变得很容易，这使得电容器具有大存储窗口和快速的编程/擦写速度。
Claims (3)
1、一种可擦写的金属-绝缘体-硅电容器结构，其特征在于依次以常用的热氧化SiO2做隧穿氧化层，采用高介电常数纳米叠层结构HfO2/Al2O3复合层做电荷俘获层，采用高介电常数材料Al2O3做阻挡层；衬底采用Si；最上层为由磁控溅制备的HfN和/或TaN，作为金属栅。
2、根据权利要求1所述的可擦写的金属-绝缘体-硅电容器结构，其特征在于HfO2/Al2O3复合层为2-3层，厚度为5-10nm，阻挡层Al2O3厚度为6-12nm，隧穿氧化层热氧化SiO2厚度为2-4nm。
3、根据权利要求2所述的可擦写的金属-绝缘体-硅电容器结构，其特征在于HfO2/Al2O3的复合层中HfO2单层厚度为1-4nm，Al2O3单层厚度为0.5-2nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610119294 CN1964075A (zh) | 2006-12-07 | 2006-12-07 | 一种高密度可擦写的金属－绝缘体－硅电容器结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610119294 CN1964075A (zh) | 2006-12-07 | 2006-12-07 | 一种高密度可擦写的金属－绝缘体－硅电容器结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1964075A true CN1964075A (zh) | 2007-05-16 |
Family
ID=38083043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610119294 Pending CN1964075A (zh) | 2006-12-07 | 2006-12-07 | 一种高密度可擦写的金属－绝缘体－硅电容器结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1964075A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103413837A (zh) * | 2013-07-08 | 2013-11-27 | 复旦大学 | 一种锗基高介电常数绝缘介质的mos电容器及其制备方法 |
| CN106560928A (zh) * | 2015-09-28 | 2017-04-12 | 河北大学 | 一种电荷俘获型存储元件及其制备工艺 |
-
2006
- 2006-12-07 CN CN 200610119294 patent/CN1964075A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103413837A (zh) * | 2013-07-08 | 2013-11-27 | 复旦大学 | 一种锗基高介电常数绝缘介质的mos电容器及其制备方法 |
| CN106560928A (zh) * | 2015-09-28 | 2017-04-12 | 河北大学 | 一种电荷俘获型存储元件及其制备工艺 |
| CN106560928B (zh) * | 2015-09-28 | 2019-11-08 | 河北大学 | 一种电荷俘获型存储元件及其制备工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688575B1 (ko) | 비휘발성 반도체 메모리 소자 | |
| Tan et al. | Over-erase phenomenon in SONOS-type flash memory and its minimization using a hafnium oxide charge storage layer | |
| US7615446B2 (en) | Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof | |
| US7504280B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| EP2442364A1 (en) | Gate stack structure for semiconductor flash memory device and preparation method thereof | |
| CN101192532B (zh) | 电荷捕获层及其制造方法和电荷捕获型半导体存储装置 | |
| Pei et al. | MOSFET Nonvolatile Memory with High-Density Cobalt-Nanodots Floating Gate and $\hbox {HfO} _ {\bf 2} $ High-k Blocking Dielectric | |
| CN101673772A (zh) | 一种可擦写的金属-绝缘体-硅电容器结构 | |
| CN102231365B (zh) | 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用 | |
| CN101388397A (zh) | 一种低压可擦写的纳米晶存储电容结构及其制备方法 | |
| TW202143446A (zh) | 薄膜儲存電晶體中冷電子抹除 | |
| CN104882490A (zh) | 一种基于金属异质量子点的浮栅存储器及其制备方法 | |
| CN1964075A (zh) | 一种高密度可擦写的金属－绝缘体－硅电容器结构 | |
| US20070114572A1 (en) | Gate structure including multi-tunneling layer and method of fabricating the same, non-volatile memory device and method of fabricating the same | |
| Zhao et al. | A low voltage SANOS nonvolatile semiconductor memory (NVSM) device | |
| US8207571B2 (en) | Non-volatile memory device with a threshold voltage change rate controlled by gate oxide phase | |
| US8836009B2 (en) | Flash memory | |
| Jang et al. | Self-amplified dual gate charge trap flash memory for low-voltage operation | |
| Ding et al. | Memory Effect of Metal-Insulator-Silicon Capacitor with HfO 2-Al 2 O 3 Multilayer and Hafnium Nitride Gate | |
| JP2005228763A (ja) | 記憶素子およびその製造方法 | |
| CN107768448B (zh) | 一种具有双向阶梯能带存储氧化物的电荷俘获型存储器件及其制备方法 | |
| Seoi et al. | Nonvolatile memory devices fabricated by using colloidal Ni nanocrystals | |
| TWI836349B (zh) | 具有鐵電性儲存層之薄膜儲存電晶體 | |
| Molas et al. | Investigation of charge-trap memories with AlN based band engineered storage layers | |
| Yang et al. | A novel 2-T structure memory device using a Si nanodot for embedded application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070516 |