JP4748927B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4748927B2
JP4748927B2 JP2003083687A JP2003083687A JP4748927B2 JP 4748927 B2 JP4748927 B2 JP 4748927B2 JP 2003083687 A JP2003083687 A JP 2003083687A JP 2003083687 A JP2003083687 A JP 2003083687A JP 4748927 B2 JP4748927 B2 JP 4748927B2
Authority
JP
Japan
Prior art keywords
film
gate insulating
insulating film
metal compound
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003083687A
Other languages
English (en)
Other versions
JP2004296536A (ja
Inventor
邦彦 岩本
俊秀 生田目
浩二 富永
哲二 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Rohm Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003083687A priority Critical patent/JP4748927B2/ja
Application filed by Rohm Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Rohm Co Ltd
Priority to KR1020057017889A priority patent/KR20050108414A/ko
Priority to EP04722954A priority patent/EP1610394A4/en
Priority to PCT/JP2004/004060 priority patent/WO2004086511A1/ja
Priority to TW093108011A priority patent/TW200503271A/zh
Publication of JP2004296536A publication Critical patent/JP2004296536A/ja
Priority to US10/550,643 priority patent/US7372112B2/en
Priority to US12/001,381 priority patent/US7790627B2/en
Application granted granted Critical
Publication of JP4748927B2 publication Critical patent/JP4748927B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、金属窒化物または金属酸窒化物を含むゲート絶縁膜を備える半導体装置およびその製造方法、ならびに、原子層堆積法を用いた含窒素金属化合物層を含む金属化合物薄膜の製造方法に関する。
【０００２】
【従来の技術】
従来、ＭＯＳＦＥＴのゲート絶縁膜として、リーク電流特性が良好で界面準位密度の低いシリコン酸化膜が使用されてきた。ところが、シリコン酸化膜をゲート絶縁膜とするトランジスタでは、素子サイズの微細化にともないゲート絶縁膜の厚みが薄くなるとトンネル電流によるゲートリーク電流が増大する。ゲートリーク電流が増大すると、ゲートオフ時において実質的なリーク電流が生じ、半導体装置の回路が正常に動作しない、あるいは消費電力が増加する等の問題が生じてしまう。こうした問題を解消するため、近年、ゲート絶縁膜の材料として高い誘電率を有する金属酸化物などの高誘電体膜を使用することが検討されている。
【０００３】
しかしながら、高誘電体である金属酸化膜は多結晶粒子の集合体からなり、粒界を経由して不純物や金属の移動が起こりやすい。このため、ゲート電極にドープした不純物や金属原子が高誘電体ゲート絶縁膜を突き抜けてチャネル領域に到達し、素子の信頼性を損なうことがあった。
【０００４】
また、従来の高誘電体ゲート絶縁膜では、その成膜プロセス上の問題により、良好な膜質を安定的に得ることが困難であった。現在、トランジスタの高誘電体ゲート絶縁膜の成膜方法としては、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法が有力視されている。ところが、ＡＬＤ法に利用される原料自体が不純物として高誘電体ゲート絶縁膜中に残留し、また、膜の欠陥を誘起することがあった。また、高誘電体ゲート絶縁膜を構成する膜の化学量論比が設計値からずれ、所望の膜特性が得られない場合があった。こうした現象について図１を参照して説明する。図１は、ＡＬＤ法により高誘電体ゲート絶縁膜を形成したときの層構造の模式図である。図１（ａ）および図１（ｂ）は、それぞれ、熱アニールによる膜質改善処理の前後の状態に対応する。熱アニール前は、図１（ａ）に示すように、高誘電体ゲート絶縁膜中に不純物がくまなく分布している。アニール後、膜全体から不純物が除去されるとともに、膜を緻密化することができる。しかしながら、高誘電体ゲート絶縁膜の下部、特に基板近傍の領域においては不純物が充分に除去されず残存しがちとなる。また、金属酸化物は一般に結晶化しやすく、アニール後の図１（ｂ）の状態では、膜の一部で結晶化が起こる。こうした不純物の残存や膜の結晶化は、高誘電体ゲート絶縁膜を含む素子の特性の劣化をもたらす原因となり得る。たとえば漏れ電流の増大、閾値特性のばらつき等を生む原因となる。
【０００５】
特許文献１には、ＭＩＳ型トランジスタの高誘電体ゲート酸化膜に窒素を導入する構成が記載されている。具体的には、高誘電体ゲート酸化膜形成後、この膜をアンモニア雰囲気下で加熱し膜上部に拡散バリア層を形成する方法が記載されている。また、高誘電体ゲート酸化膜上部にシリコン窒化膜を形成した後、熱処理することにより高誘電体ゲート酸化膜とシリコン窒化膜の界面に窒素を偏析させる方法が記載されている（段落００４３、００４６）。こうした方法を採用することにより、ゲート電極からの不純物や金属原子の拡散を防ぐことができるとされている。
【０００６】
しかしながら、同文献記載の方法は窒素を膜上部に偏在させるものであり、高誘電体ゲート絶縁膜全体にわたって所望の分布で窒素を導入する方法について有効な知見を与えるものではなく、不純物や金属の突き抜けを抑制する効果にも一定の限界があった。また、図１を参照して説明した、高誘電体ゲート絶縁膜の結晶化や不純物の残存によるトランジスタの性能劣化についての問題については何ら解決策を示すものではなかった。
【０００７】
【特許文献１】
特開２００２−２９９６０７号公報
【０００８】
【発明が解決しようとする課題】
本発明は上記事情に鑑みなされたものであって、その目的とするところは、高い誘電率を有し、不純物や金属の拡散の起こりにくい信頼性の高いゲート絶縁膜を備えた半導体装置を提供することにある。
また本発明の別の目的は、こうした半導体装置に好適に用いることのできる窒素含有金属化合物薄膜を安定的に製造する方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係る第一の半導体装置は、半導体基板と、該半導体基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を備え、前記ゲート絶縁膜は、層中に窒素原子が熱拡散してなる複数の含窒素金属化合物層を含む積層膜であることを特徴とする。
【００１０】
本発明に係る第二の半導体装置は、半導体基板と、該半導体基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を備え、前記ゲート絶縁膜は、下記一般式
ＭｐＭ’1- ｐＯｑＮ１−ｑ
（１≧ｐ≧０、１＞ｑ≧０であり、ＭおよびＭ’は、いずれも、Ｈｆ、Ｚｒ、Ｌａ、Ａｌ、ＳｉおよびＹの群から選択される元素を示す。）
により表される、窒素組成（１−ｑ）の異なる複数の含窒素金属化合物層を含む積層膜であることを特徴とする。
【００１１】
本発明に係る第三の半導体装置は、半導体基板と、該半導体基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を備え、前記ゲート絶縁膜は、化学式Ｍ１ＯｘＮ１−ｘで表される金属化合物を含む第一の金属化合物層と、該第一の金属化合物層の上部に形成され、化学式Ｍ２ＯｙＮ１−ｙで表される金属化合物を含む第二の金属化合物層と、該第二の金属化合物層の上部に形成され、化学式Ｍ３ＯｚＮ１−ｚで表される金属化合物を含む第三の金属化合物層と、を含む積層膜（但し１≧ｙ＞ｘ≧０、１≧ｙ＞ｚ≧０であり、Ｍ１、Ｍ２およびＭ３は、いずれも独立に、Ｈｆ、Ｚｒ、Ｌａ、Ａｌ、ＳｉおよびＹの群から選択される元素を示す。）であることを特徴とする。
【００１２】
本発明に係る第四の半導体装置は、半導体基板と、該半導体基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を備え、前記ゲート絶縁膜は、
ＭrＭ’1-rＯuＮ１− u、および、
ＭsＭ’1-sＯvＮ１− v
（但し、１＞ｒ＞０、１＞ｓ＞０、１≧ｕ≧０および１≧ｖ≧０であり、ｕとｖは異なる値である。ＭおよびＭ’はそれぞれ異なる元素であって、いずれも、Ｈｆ、Ｚｒ、Ｌａ、Ａｌ、ＳｉおよびＹの群から選択される元素を示す。）
が積層した積層膜を含むことを特徴とする半導体装置が提供される。
【００１３】
本発明に係る金属化合物薄膜の製造方法は、基材上に、原子層堆積法により第一の金属化合物層を形成する工程と、前記第一の金属化合物層に対して、窒素化合物ガスを含む雰囲気中でアニール処理を行い、第一の金属化合物層中に窒素を拡散させる工程と、原子層堆積法により前記第一の金属化合物層上に第二の金属化合物層を形成する工程と、
を含むことを特徴とする。
【００１４】
本発明に係る半導体装置の製造方法は、半導体基板上に、金属化合物薄膜からなるゲート絶縁膜と導電膜とをこの順で形成する工程と、前記ゲート絶縁膜および前記導電膜を選択的に除去してゲート電極を形成する工程とを含む半導体装置の製造方法であって、前記金属化合物薄膜からなるゲート絶縁膜を、上記金属化合物薄膜の製造方法により形成することを特徴とする。
【００１５】
本発明に係る第一の半導体装置において、ゲート絶縁膜は、層中に窒素原子が熱拡散してなる複数の含窒素金属化合物層を含む。金属酸化物層は、一般に、絶縁性が高い反面、結晶化しやすく漏れ電流が流れやすいという性質がある。これに対して窒素を導入すると、結晶温度が高くなって膜質が改善し、漏れ電流が流れにくくなる。層中に窒素を導入する技術として、成膜ガスにアンモニアのような窒素含有ガスを用い金属窒化物層を形成する技術がすでに知られている。しかし、この方法は、金属酸化物の層を改質するものではなく、金属酸化物の層中に金属窒化物の層が介在した構造を実現するにすぎない。こうした層構造を半導体装置等の電子素子に応用した場合、金属酸化層の部分で漏れ電流が発生する場合がある。これに対し本発明の方法では、金属酸化物の層中に窒素が侵入し拡散することで、結晶化しやすい金属酸化物の層が結晶化しにくい性状に改質される。この結果、トランジスタ等の電子素子に応用した場合に漏れ電流の少ない薄膜構造を実現することができる。
【００１６】
本発明に係る第二、第三および第四の半導体装置は、窒素低濃度層および窒素高濃度層を含むゲート絶縁膜を有している。窒素低濃度層は、比較的誘電率が高く、物理膜厚をかせぐことに寄与する一方、酸化層に近い組成を有することから、層中を不純物や金属元素が拡散しやすいという問題がある。そこで本発明では、たとえば、窒素低濃度層の上下に窒素高濃度層が設けた構成を採用する。これらの層は、窒素が高濃度に導入されているため、結晶温度が高く非晶質に近い形態を有する。このため、不純物や金属の拡散防止層として機能する。この結果、本発明によれば、高い誘電率を有しつつ不純物や金属元素の拡散、突き抜けを抑制するゲート絶縁膜を実現し、漏れ電流の少ない信頼性の高い半導体装置を実現することができる。
【００１７】
上記第三の半導体装置において、前記第一の金属化合物層中の窒素濃度の最大値をＣ１、前記第二の金属化合物層中の窒素濃度の最小値をＣ２、前記第三の金属化合物層中の窒素濃度の最大値をＣ３としたときに、
Ｃ１／Ｃ２≧２、またはＣ３／Ｃ２≧２、
好ましくは、Ｃ１／Ｃ２≧１０、またはＣ３／Ｃ２≧１０、
を満たす構成とすることができる。また、前記第一の金属化合物層中の窒素濃度の最大値をＣ１、前記第三の金属化合物層中の窒素濃度の最大値をＣ３としたときに、Ｃ１およびＣ３が、いずれも３×１０２０ａｔｏｍ／ｃｍ３以上であるとすることが好ましい。こうすることによって、高い誘電率を有し、不純物や金属の拡散の起こりにくい信頼性の高いゲート絶縁膜を備えた半導体装置を実現できる。
【００１８】
上述した本発明の半導体装置において、ゲート絶縁膜の最下層に金属拡散防止膜を設けることもできる。こうすることにより、金属化合物薄膜から半導体基板への金属や不純物の拡散をより一層確実に抑制することができる。
【００１９】
本発明の半導体装置において、ゲート絶縁膜中の窒素含有層は、金属酸化物層または金属酸窒化物層中に窒素が拡散してなる層とすることができる。すなわち、窒素化合物ガスを含む雰囲気中でアニール処理を行い、これより金属化合物層中に窒素を拡散させる構成とすることができる。前述したように、金属酸化物の層中に窒素が侵入し拡散することで、結晶化しやすい金属酸化物の層が結晶化しにくい性状に改質され、この結果、トランジスタ等の電子素子に応用した場合に漏れ電流の少ない薄膜構造を実現することができる。
【００２０】
本発明の半導体装置において、ゲート絶縁膜を構成する各金属化合物層の厚みは、特に制限がないが、たとえば０．２ｎｍ以上５ｎｍ以下とすることができる。こうすることによって、素子の微細化を図ることができる。こうした層厚とした場合、金属化合物薄膜中の窒素濃度プロファイルの制御を高度に行うことが重要となるが、そのような高度なプロファイル制御を実現するには、反応室内で成膜と不純物ガス導入およびアニールを行うことのできる装置を利用することが必要となる。また、層形成後に急速に基材を加熱するとともに、アニール後、速やかに基材を冷却できる構造の装置が必要となる。ところが従来の成膜装置では、その構造上、こうしたプロセスを行うことはきわめて困難であった。そこで本発明者らは、後述するようにアニールと成膜の両方を行うことのできる新規な装置を開発し、これを用いることによって窒素濃度プロファイルの制御を高度に行うことを可能とし、本発明に到達したものである。
【００２１】
【発明の実施の形態】
第一の実施形態
本実施形態に係るＭＩＳ型トランジスタは、膜中に窒素濃度分布を有するゲート絶縁膜を備える。金属酸化膜に窒素を導入した場合、結晶温度が高くなって膜質が改善するとともに熱的および化学的安定性が向上する一方、電子に対するバリア障壁が低くなり、また、電子がトラップされやすくなる。したがって、ゲート絶縁膜中に窒素導入領域を設けるにあたっては、その位置を最適に制御し、トランジスタ性能が最も良好となるように設計することが重要となる。本実施形態では、こうした構造のトランジスタを開示する。
【００２２】
本実施形態に係るトランジスタの概略構造を図２に示す。図２（ａ）に示すトランジスタは、シリコン基板１０２表面の素子分離膜１０４によって分離された素子領域に形成されている。シリコン基板１０２表面に高誘電体ゲート絶縁膜１０６を介してゲート電極１０８が形成され、その側壁にサイドウォール１１０が形成されている。ゲート電極１０８の両脇に位置するシリコン基板１０２表面近傍に不純物拡散層１１２が形成されている。
【００２３】
高誘電体ゲート絶縁膜１０６は、シリコン基板１０２側から順に以下の(i)〜(iii)が積層した層構造を有する。
【００２４】
(i)化学式Ｍ１Ｎ１−ｘＯｘで表される金属化合物を含む第一の金属化合物層
(ii)化学式Ｍ２Ｎ１−ｙＯｙで表される金属化合物を含む第二の金属化合物層
(iii)化学式Ｍ３Ｎ１−ｚＯｚで表される金属化合物を含む第三の金属化合物層
Ｍ１、Ｍ２およびＭ３は、いずれも金属元素を示し、Ｈｆ、Ｚｒ、Ｌａ、Ａｌ、ＳｉおよびＹの群から選択される元素とする。
【００２５】
ｘ、ｙ、ｚは、１≧ｙ＞ｘ≧０、１≧ｙ＞ｚ≧０を満たす。ｘ、ｙ、ｚが、それぞれ以下の範囲内にあることが望ましい。
【００２６】
０．７≦ｘ≦０．９５
０．９≦ｙ≦１
０．７≦ｚ≦０．９５
こうすることにより、より一層、誘電率の向上、酸素や金属元素の拡散の抑制ならびに漏れ電流の低減を図ることができる。
【００２７】
すなわち、(i)、(iii)は、(ii)に比べて窒素濃度の高い層となっており、シリコン基板１０２側から上方に向かうにつれ、窒素高濃度層、窒素低濃度層、窒素高濃度層がこの順で積層した構造となっている。たとえば窒素高濃度層は、後述するように、ＡＬＤにより酸化膜を成膜した後、アニール工程で膜中に窒素を導入して形成される。
【００２８】
酸化膜中に窒素が導入されると、結晶温度が高くなり、膜質が向上する。すなわち、窒素高濃度層は、それ自体良好な膜質を示す。
【００２９】
また窒素高濃度層は、金属酸化膜中の金属元素や酸素の拡散を遮断する役割を果たす。高誘電体ゲート絶縁膜１０６の層構造は、上部および下部に窒素高濃度層が設けられているため、こうした物質が高誘電体ゲート絶縁膜１０６の外部に拡散することを効果的に抑制することができる。
【００３０】
また窒素高濃度層は、熱的および化学的に安定であり、シリコンやシリコン酸化膜と反応して合金を形成しにくい。一般に、高誘電率膜からなるゲート絶縁膜を設けた場合、シリコン基板との界面において、高誘電率膜とシリコンとの反応によりシリサイドやシリケートの薄膜が生成し、これが誘電率の低下、ひいては換算膜厚の増大をもたらす原因となる。本実施形態によれば、反応性に乏しい窒素高濃度層をシリコン基板１０２側に配置しているため、こうした問題を解決することができる。
【００３１】
さらに本実施形態における高誘電体ゲート絶縁膜１０６は、中央部に窒素低濃度層を有する。窒素低濃度層は窒素高濃度層よりもバリア障壁が高いため、漏れ電流低減に寄与する。
【００３２】
以上のように本実施形態における高誘電体ゲート絶縁膜１０６は、窒素高濃度層および窒素低濃度層の持つ特性をそれぞれいかすことにより、高誘電体ゲート絶縁膜１０６を構成する元素の拡散を抑制し、隣接するシリコン基板との反応を抑えるとともに、漏れ電流を低減する構造を実現している。
【００３３】
図２（ｂ）は、図２（ａ）に示すトランジスタの構造に対して、シリコン基板１０２と高誘電体ゲート絶縁膜１０６との間に金属拡散防止膜１０５を設けた構造となっている。このような構造とすることにより、高誘電体ゲート絶縁膜１０６の膜質を向上させ、また、シリコン基板１０２と高誘電体ゲート絶縁膜１０６との反応により、両者の界面にシリサイドやシリケートの薄膜が生成することを、より一層確実に抑制することができる。金属拡散防止膜１０５としては、金属窒化膜を用いることができ、具体的には、窒化アルミニウム膜、酸窒化アルミニウム膜（ＡｌＯＮ）、シリコン窒化膜等が挙げられる。
【００３４】
図３は、図２（ａ）に示すトランジスタの製造工程を示す図である。まず図３（ａ）に示すように、シリコン基板１０２中に公知の方法によりＳＴＩ（Shallow Trench Isolation）構造の素子分離膜１０４を設ける。次いで基板全面に高誘電体ゲート絶縁膜１０６を形成する。高誘電体ゲート絶縁膜１０６は前述した層構造を有し、ＡＬＤ法により形成される。高誘電体ゲート絶縁膜１０６の成膜方法の詳細については後述する。
【００３５】
その後、高誘電体ゲート絶縁膜１０６上にゲート電極１０８を成膜し（図３（ｃ））、ゲート電極１０８および高誘電体ゲート絶縁膜１０６を選択的に除去し、次いでこれらの側壁に、ＣＶＤ法によりサイドウォール１１０を形成する。以上によりゲート電極を形成する（図３（ｄ））。つづいてゲート電極の両脇のシリコン基板１０２表面近傍に不純物を注入して不純物拡散層１１２を形成する（図３（ｅ））。以上の工程によりＭＩＳ型トランジスタを作製することができる。
【００３６】
次に、上記工程における高誘電体ゲート絶縁膜１０６の成膜方法について説明する。ここでは、ＡＬＤ法を用いてシリコン基板上にＡｌＯＮ、ＡｌＯおよびＡｌＯＮをこの順で積層する例について説明する。
【００３７】
成膜プロセスにおけるガスの供給および温度プロファイルは、図４のようにする。図４（ａ）はＡｌＯを成膜する際のガスの導入および温度プロファイルのシークエンスを示す。図４（ｂ）は、ＡｌＯＮを成膜する際のシークエンスである。本実施形態における高誘電体ゲート絶縁膜１０６の成膜にあたっては、これらのシークエンスを適宜組み合わせて成膜を行う。図４（ａ）では、はじめに原料ガスであるトリメチルアルミニウム（ＴＭＡ）を導入し、アルミニウム原子層を形成する。つづいてパージガスを用いて反応チャンバ内をパージした後、反応性ガスとしてＨ２Ｏガスを導入し、酸素原子層を形成する。アルミニウム原子層および酸素原子層の形成時の温度は、いずれも１５０℃〜４５０℃程度とする。次に不純物除去および膜の緻密化のための熱アニール処理を行う。アニール時の温度及び時間は、たとえば、６００℃〜１０５０℃、１秒〜６００秒とする。なお、アニール時の昇温レートは１００℃／ｓｅｃ以上とする。
【００３８】
図４（ｂ）では、図４（ａ）と同様にしてアルミニウム原子層および酸素原子層を形成した後、アニール時にアンモニアを流し、ＡｌＯ中に窒素を導入する。アニール時の温度及び時間は、図４（ａ）と同様、たとえば、６００℃〜１０５０℃、１秒〜６００秒とする。なお、アニール時の昇温レートは１００℃／ｓｅｃ以上とする。
【００３９】
以上述べたシークエンスを、図４（ｂ）、図４（ａ）、図４（ｂ）の順に実行することにより、ＡｌＯＮ、ＡｌＯ、ＡｌＯＮがこの順で積層した金属化合物薄膜を形成することができる。
【００４０】
上記方法によれば、アニール条件の調整等により窒素の導入量を高度に制御することができる。また、高誘電体ゲート絶縁膜中に所望の窒素濃度分布を安定的に形成することができる。
【００４１】
図５は、図３（ｂ）の工程中、ＡｌＯの成膜工程（図５（ａ）に対応）の過程を模式的に示した図である。図５（ａ）は、基板上に金属原子層、酸素原子層をそれぞれ堆積した状態を示す。これらの層中には不純物が含まれている。次いで熱アニールを行うと、図５（ｂ）のように膜中から不純物が除去されるとともに膜が緻密化される。図５（ｃ）および図５（ｄ）は、上記した手順を繰り返し行った段階の層構造を示す。熱アニールにより、図５（ｄ）に示すような、不純物が少ない。また、アニール工程で、アンモニアガス等の窒素含有化合物ガスを流せば、層中に窒素を導入することができる。
【００４２】
以上述べた高誘電体ゲート絶縁膜１０６の成膜プロセスを実現するには、成膜室から基板を取り出すことなく迅速にウエハ温度を上昇させアニールを行うとともに、次の成膜ステップに支障のないようにウエハ温度を急激に低下させることが重要となる。こうしたことは、従来の成膜装置では実現することが困難であった。そこで本発明者らは、成膜とアニールの両方を行うことのできる新規な装置を開発し、上記プロセスを実現可能とした。以下、この新規な成膜装置の概要について説明する。
【００４３】
図６は、上記プロセスを実現する成膜装置の一例である。図示した成膜装置２００では、Ｓｉウエハ２０６がヒーター２０８上に載置されている。ヒーター２０８は、支持部２１４によって支持されている。装置内にはアニールガス、反応性ガス（Ｈ２Ｏ）、ｈｉｇｈ−ｋ原料となるガスおよびパージガスの導入口が設けられている。装置の右側面には成膜室内のガスを排気する排気口が設けられている。
【００４４】
ランプ加熱源２０２は、石英窓２０４の上部に設けられている。Ｓｉウエハ２０６は、ヒーター２０８により成膜時の所定の温度に維持されるとともに、ランプ加熱源２０２により、急速に加熱される。すなわち、ヒーター２０８は成膜温度に維持するための熱源であり、ランプ加熱源２０２は、アニール温度に到達させるための熱源である。
【００４５】
この装置によれば、パージガスの流量に対する成膜室容積の比を小さくしているため、成膜室内が大流量の冷却用パージガスにより短時間で置換される。これにより、急激な温度低下が可能となる。また、ランプ加熱源が成膜装置２００に取り付けられているため、ランプアニールによる急速な温度上昇が可能となる。
【００４６】
図７は、他の装置の例である。この装置では、Ｓｉウエハ２０６が移動機構２１２上に載置され、その位置を高さ方向に動かすことができるようになっている。急速加熱をする場合はＳｉウエハ２０６を上部に移動させ、ランプ加熱源２０２に近づける。一方、急速冷却を行う場合は、逆にＳｉウエハ２０６を下部に移動させ、ランプ加熱源２０２から遠ざけるとともに大量のパージガスにより室内を冷却する。ヒーター２０８、支持部２１４およびガス供給路の構造は、図２に示したものと同様である。
【００４７】
図７記載の装置は、ランプ加熱源２０２とＳｉウエハ２０６との距離を調整可能に構成されているので、より一層、急速加熱、急速冷却に適した構造となっている。
【００４８】
第二の実施の形態
本実施形態は、図２（ａ）に示すトランジスタにおいて、高誘電体ゲート絶縁膜１０６を、ＡｌＯＮ、ＨｆＯ２およびＡｌＮがこの順で積層した構造としている。成膜は、図７記載の装置を用いる。Ａｌの原料ガスはトリメチルアルミニウムを用いる。Ｈｆの原料ガスとしては、塩化ハフニウム（ＨｆＣｌ４）、Ｈｆ（ＮＯ３）４等の原料ガスを用いることができるが、本実施形態では、塩化ハフニウム（ＨｆＣｌ４）を用いる。
【００４９】
図８は、上記構造の高誘電体ゲート絶縁膜１０６を成膜する際のガスの導入および温度プロファイルのシークエンスを示す。はじめに原料ガスであるトリメチルアルミニウム（ＴＭＡ）を導入し、アルミニウム原子層を形成する。つづいてパージガスを用いて反応チャンバ内をパージした後、反応性ガスとしてＨ２Ｏガスを導入し、酸素原子層を形成する。アルミニウム原子層および酸素原子層の形成時の温度は、いずれも１５０℃〜４５０℃程度とする。次にアンモニアを流しながら熱アニール処理を行う。アニール時の温度及び時間は、たとえば、６００℃〜１０５０℃、１秒〜６００秒とする。なお、アニール時の昇温レートは１００℃／ｓｅｃ以上とする。以上により、ＡｌＯＮを成膜する。
【００５０】
次に、塩化ハフニウム（ＨｆＣｌ４）、Ｈ２Ｏの順にガスを導入するステップを繰り返し、ＨｆＯ２を成膜する。
【００５１】
その後、ＴＭＡ、ＮＨ３の順にガスを導入するステップを繰り返し、ＡｌＮを成膜する。
【００５２】
以上により、ＡｌＯＮ、ＨｆＯ２およびＡｌＮがこの順で積層した、窒素組成の異なる複数の含窒素金属化合物層を含む積層構造が形成される。この方法によれば、アニール条件の調整等により、ＡｌＯＮ中の窒素の導入量を高度に制御することができる。
【００５３】
本実施形態では、２種類の異なる金属を用いて高誘電体ゲート絶縁膜１０６を構成している。また、高誘電体ゲート絶縁膜１０６中の窒素濃度を、基板側から高、低、高という分布にしている。このため、高誘電体ゲート絶縁膜１０６を構成する元素の拡散を抑制し隣接するシリコン基板との反応を抑えるとともに、漏れ電流を効果的に低減することができる。
【００５４】
第三の実施の形態
本実施形態は、図２（ａ）に示すトランジスタにおいて、高誘電体ゲート絶縁膜１０６を、ＡｌＯＮ、ＨｆＡｌＯＮおよびＡｌＮがこの順で積層した構造としている。成膜は、図７記載の装置を用いる。Ａｌの原料ガスはトリメチルアルミニウムを用いる。Ｈｆの原料ガスとしては、塩化ハフニウム（ＨｆＣｌ４）、Ｈｆ（ＮＯ３）４等の原料ガスを用いることができるが、本実施形態では、塩化ハフニウム（ＨｆＣｌ４）を用いる。
【００５５】
図９は、上記構造の高誘電体ゲート絶縁膜１０６を成膜する際のガスの導入および温度プロファイルのシークエンスを示す。はじめに原料ガスであるトリメチルアルミニウム（ＴＭＡ）を導入し、アルミニウム原子層を形成する。つづいてパージガスを用いて反応チャンバ内をパージした後、反応性ガス（ここでは酸化性ガス）としてＨ２Ｏガスを導入し、酸素原子層を形成する。アルミニウム原子層および酸素原子層の形成時の温度は、いずれも１５０℃〜４５０℃程度とする。次にアンモニアを流しながら熱アニール処理を行う。アニール時の温度及び時間は、たとえば、６００℃〜１０５０℃、１秒〜６００秒とする。なお、アニール時の昇温レートは１００℃／ｓｅｃ以上とする。以上により、ＡｌＯＮを成膜する。
【００５６】
次に、ＨｆＣｌ４、Ｈ２Ｏ、ＴＭＡ、Ｈ２Ｏ、ＨｆＣｌ４、Ｈ２Ｏの順にガスを導入するステップを繰り返し、ＨｆＡｌＯを成膜する。続いてアンモニアを流しながら熱アニール処理を行うことにより、ＨｆＡｌＯ中に窒素を導入してＨｆＡｌＯＮを形成する。アニール時の温度及び時間は、たとえば、６００℃〜１０５０℃、１秒〜６００秒とし、アニール時の昇温レートは１００℃／ｓｅｃ以上とする。
【００５７】
その後、ＴＭＡ、ＮＨ３の順にガスを導入するステップを繰り返し、ＡｌＮを成膜する。
【００５８】
以上により、ＡｌＯＮ、ＨｆＡｌＯＮおよびＡｌＮがこの順で積層した構造が形成される。この方法によれば、アニール条件の調整等により、ＨｆＡｌＯＮ中の窒素の導入量を高度に制御することができる。
【００５９】
本実施形態では、２種類の異なる金属を用いて高誘電体ゲート絶縁膜１０６を構成している。また、高誘電体ゲート絶縁膜１０６中の窒素濃度を、基板側から高、低、高という分布にしている。このため、高誘電体ゲート絶縁膜１０６を構成する元素の拡散を抑制し隣接するシリコン基板との反応を抑えるとともに、漏れ電流を効果的に低減することができる。
【００６０】
第四の実施の形態
本実施形態では、図２（ａ）に示すトランジスタにおいて、高誘電体ゲート絶縁膜１０６を図１０に示す積層構造とする。図１０（ａ）はＨｆＡｌＯ、ＨｆＡｌＯＮおよびＨｆＡｌＯがこの順で積層した構造を有する。図１０（ｂ）はＨｆＡｌＯ、ＨｆＡｌＯＮが交互に積層した構造を有する。ＨｆＡｌＯおよびＨｆＡｌＯＮは、前述の成膜方法により形成することができる。
【００６１】
図１０に示す構造のゲート絶縁膜を用いることにより、漏れ電流を効果的に低減するとともに、フラットバンド電圧 (Vfb)を好適に制御することが可能となる。
【００６２】
以上本発明の実施の形態について説明した。これらは例示であり様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは当業者には理解されるところである。
【００６３】
たとえば、上記実施の形態では、アルミニウムやハフニウムを含む高誘電体ゲート絶縁膜について説明したが、これに限定されず、Ｚｒ、Ｌａ、Ｓｉ、Ｙ等を含む種々の金属化合物層を適用することができる。
【００６４】
具体的には、ＺｒＯ２、ＨｆＯ２、（Ｚｒ、Ｈｆ）Ｏ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＬａＯｘ等の金属酸化物、
上記金属酸化物に窒素が導入された金属酸窒化物、
等が例示される。また、これらの金属化合物に対し、適宜、珪素等が導入されていてもよい。
【００６５】
【実施例】
図２（ａ）に示す構造のＭＩＳ型トランジスタを作製した。図２（ｂ）中の高誘電体ゲート絶縁膜１０６は、ＡＬＤ法を用いて形成した、窒素濃度の異なる複数のＡｌＯＮが積層した金属化合物薄膜からなる。この薄膜の成膜にあたっては、図７に示す構造の成膜装置を用いた。この装置は、ランプアニールによる急速加熱が可能であり、また、急速排気による成膜室内の急速降温が可能である。
【００６６】
トランジスタの形成プロセスは、図３を参照して実施の形態で述べた方法にしたがった。高誘電体ゲート絶縁膜１０６成膜プロセスにおけるガスの供給および温度プロファイルは、概略、図４（ｂ）に示したとおりである。はじめに原料ガスであるトリメチルアルミニウム（ＴＭＡ）を導入し、アルミニウム原子層を形成する（ステップＡ）。成膜室内をパージした後、酸化剤としてＨ２Ｏガスを導入し、酸素原子層を形成する（ステップＢ）。アルミニウムおよび酸素の成膜時の温度は、いずれも１５０℃〜４５０℃程度とする。次に不純物除去および膜の緻密化のための熱アニール処理を行う。アニール時の温度及び時間は、たとえば、６００℃〜１０５０℃、１秒〜６００秒とする。なお、アニール時の昇温レートは１００℃／ｓｅｃ以上とする（ステップＣ）。
【００６７】
以上のステップＡ〜Ｃを繰り返し行い、その後、所定の層厚に至った段階で、窒素導入処理を行う。すなわち、図４（ｂ）に示すように、アニール処理時にＮＨ３を供給する。これにより、窒素が層中に導入、拡散される。このときのアニール条件は、上記したものと同様である。
【００６８】
以上のようにして、窒素濃度の異なる複数のＡｌＯＮを含む多層構造の高誘電体ゲート絶縁膜を形成し、その後、すでに述べた手順によりトランジスタを形成した。
【００６９】
上記と同様にして得られた膜について、ＳＩＭＳ（二次イオン質量分析法）により深さ方向の窒素濃度分布を測定した。結果を図１１に示す。図中左側がゲート絶縁膜上面側、右側がシリコン基板側である。基板上に、組成の異なるＡｌＯＮが、窒素濃度高、窒素濃度低、窒素濃度高の順で積層した膜が形成されていることが確認された。ゲート絶縁膜中の窒素高濃度領域における窒素濃度最大値Ｍ１は２×１０２１ａｔｏｍ／ｃｍ３以上であった。窒素低濃度領域における窒素濃度最小値Ｍ２は２×１０２０ａｔｏｍ／ｃｍ３以下であった。すなわち、Ｍ１およびＭ２は、Ｍ１／Ｍ２≧１０であった。
【００７０】
本実施例で得られたトランジスタについてＳｉＯ２換算膜厚を測定した。シリコン基板を接地し、金上部電極に−２〜２Ｖ変化させた場合のＣ−Ｖ特性よりＳｉＯ２換算膜厚を算出した。その結果、ＳｉＯ２換算膜厚は１．４〜２．０ｎｍであった。また、このＭＯＳＦＥＴに対して、シリコン基板を接地し、金電極に−１Ｖの電圧を印加した際のリーク電流値を測定したところ、１０−２Ａ／ｃｍ２〜１０−６Ａ／ｃｍ２の良好なリーク電流特性を示した。
【００７１】
【発明の効果】
以上説明したように本発明によれば、高い誘電率を有し、不純物や金属の拡散の起こりにくい信頼性の高いゲート絶縁膜を備えたトランジスタを実現できる。
【００７２】
また、本発明によれば、こうしたトランジスタ等に好適に用いることのできる金属化合物薄膜を安定的に製造することができる。
【図面の簡単な説明】
【図１】ＡＬＤ法により高誘電体ゲート絶縁膜を形成したときの層構造の模式図である。
【図２】実施の形態で示したＭＩＳ型トランジスタの構造を示す図である。
【図３】図２（ａ）に示すトランジスタの製造工程を示す図である。
【図４】高誘電体ゲート絶縁膜の成膜プロセスにおけるガスの供給および温度プロファイルの一例を示す図である。
【図５】図３（ｂ）におけるＡｌＯの成膜工程の過程を模式的に示した図である。
【図６】高誘電体絶縁膜を形成するための成膜装置の概略構造を示す図である。
【図７】高誘電体絶縁膜を形成するための成膜装置の概略構造を示す図である。
【図８】高誘電体ゲート絶縁膜の成膜プロセスにおけるガスの供給および温度プロファイルの一例を示す図である。
【図９】
高誘電体ゲート絶縁膜の成膜プロセスにおけるガスの供給および温度プロファイルの一例を示す図である。
【図１０】高誘電体ゲート絶縁膜の構造の一例を示す図である。
【図１１】実施例で作製したＡｌＯおよびＡｌＯＮからなる積層膜の窒素濃度プロファイルを測定した結果を示す図である。
【符号の説明】
１０２ シリコン基板
１０４ 素子分離膜
１０５ 金属拡散防止膜
１０６ 高誘電体ゲート絶縁膜
１０８ ゲート電極
１１０ サイドウォール
１１２ 不純物拡散層
２００ 成膜装置
２０２ ランプ加熱源
２０４ 石英窓
２０６ Ｓｉウエハ
２０８ ヒーター
２１２ 移動機構
２１４ 支持部

Claims (4)

  1. 半導体基板と、該半導体基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を備え、前記ゲート絶縁膜は、
    金属窒化膜からなる金属拡散防止膜上に形成された、
    下記一般式
    ＭｐＭ'1-ｐＯｑＮ１−ｑ
    （１≧ｐ≧０、１＞ｑ≧０であり、ＭおよびＭ'はそれぞれ異なる元素であって、いずれも、Ｈｆ、Ｚｒ、Ｌａ、Ａｌ、ＳｉおよびＹの群から選択される元素を示す。）
    により表される、ＭおよびＭ'の少なくともいずれか、および窒素組成（１−ｑ）の異なる複数の含窒素金属化合物層を含む積層膜であることを特徴とする半導体装置。
  2. 半導体基板と、該半導体基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を備え、前記ゲート絶縁膜は、
    金属窒化膜からなる金属拡散防止膜上に形成された、
    化学式Ｍ１ＯｘＮ１−ｘで表される金属化合物を含む第一の金属化合物層と、
    該第一の金属化合物層の上部に形成され、化学式Ｍ２ＯｙＮ１−ｙで表される金属化合物を含む第二の金属化合物層と、
    該第二の金属化合物層の上部に形成され、化学式Ｍ３ＯｚＮ１−ｚで表される金属化合物を含む第三の金属化合物層と、
    を含む積層膜（但しｙ＞ｘ、ｙ＞ｚであり、Ｍ１、Ｍ２およびＭ３は、いずれも独立に、Ｈｆ、Ｚｒ、Ｌａ、Ａｌ、ＳｉおよびＹの群から選択される元素を示す。）であり、
    ０．７≦ｘ≦０．９５、
    ０．９≦ｙ＜１．０、
    ０．７≦ｚ≦０．９５、
    であることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第一、第二および第三の金属化合物層は、いずれも金属酸窒化物層または金属窒化物層であることを特徴とする半導体装置。
  4. 請求項２または３に記載の半導体装置において、
    前記第一の金属化合物層中の窒素濃度の最大値をＣ１、前記第三の金属化合物層中の窒素濃度の最大値をＣ３としたときに、Ｃ１およびＣ３が、いずれも３×１０２０ａｔｏｍ／ｃｍ３以上であることを特徴とする半導体装置。
JP2003083687A 2003-03-25 2003-03-25 半導体装置 Expired - Fee Related JP4748927B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003083687A JP4748927B2 (ja) 2003-03-25 2003-03-25 半導体装置
EP04722954A EP1610394A4 (en) 2003-03-25 2004-03-24 SEMICONDUCTOR COMPONENT, PROCESS FOR ITS MANUFACTURE AND PROCESS FOR PRODUCING A COMPOSITE METAL THIN FILM
PCT/JP2004/004060 WO2004086511A1 (ja) 2003-03-25 2004-03-24 半導体装置およびその製造方法、ならびに金属化合物薄膜の製造方法
TW093108011A TW200503271A (en) 2003-03-25 2004-03-24 Semiconductor device, manufacturing method thereof, and manufacturing method of metallic compound thin film
KR1020057017889A KR20050108414A (ko) 2003-03-25 2004-03-24 반도체 장치 및 그 제조 방법, 및 금속 화합물 박막의 제조방법
US10/550,643 US7372112B2 (en) 2003-03-25 2005-03-24 Semiconductor device, process for producing the same and process for producing metal compound thin film
US12/001,381 US7790627B2 (en) 2003-03-25 2007-12-11 Semiconductor device, method of manufacturing the same, and method of manufacturing metal compound thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003083687A JP4748927B2 (ja) 2003-03-25 2003-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2004296536A JP2004296536A (ja) 2004-10-21
JP4748927B2 true JP4748927B2 (ja) 2011-08-17

Family

ID=33094968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003083687A Expired - Fee Related JP4748927B2 (ja) 2003-03-25 2003-03-25 半導体装置

Country Status (6)

Country Link
US (2) US7372112B2 (ja)
EP (1) EP1610394A4 (ja)
JP (1) JP4748927B2 (ja)
KR (1) KR20050108414A (ja)
TW (1) TW200503271A (ja)
WO (1) WO2004086511A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087480B1 (en) * 2002-04-18 2006-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process to make high-k transistor dielectrics
JP4507232B2 (ja) * 2003-03-24 2010-07-21 ローム株式会社 半導体装置の製造方法
JP4499374B2 (ja) * 2003-05-14 2010-07-07 富士通株式会社 半導体装置及びその製造方法
KR20060072680A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 장치의 커패시터 및 그 제조방법
CN100424833C (zh) * 2005-05-12 2008-10-08 联华电子股份有限公司 制造掺杂氮的介电层的方法
JP4877934B2 (ja) * 2006-05-10 2012-02-15 麒麟麦酒株式会社 ガスバリア性プラスチック容器用のプリフォーム及びガスバリア性プラスチック容器の製造方法
JP2010278319A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011003664A (ja) * 2009-06-17 2011-01-06 Renesas Electronics Corp 半導体装置およびその製造方法
US8887532B2 (en) * 2010-08-24 2014-11-18 Corning Incorporated Glass-forming tools and methods
JP2012104569A (ja) * 2010-11-08 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP6042160B2 (ja) * 2012-10-03 2016-12-14 東京エレクトロン株式会社 成膜方法及び成膜装置
US9644269B2 (en) 2014-01-30 2017-05-09 Varian Semiconductor Equipment Associates, Inc Diffusion resistant electrostatic clamp
JP6253748B2 (ja) * 2016-11-09 2017-12-27 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911663A (ja) * 1982-07-12 1984-01-21 Nec Corp 半導体装置用キヤパシタの製造方法
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
TW367612B (en) * 1996-12-26 1999-08-21 Hitachi Ltd Semiconductor device having nonvolatile memory and method of manufacture thereof
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6100160A (en) * 1998-02-17 2000-08-08 Texas Instruments Incorporated Oxide etch barrier formed by nitridation
KR100567299B1 (ko) * 1998-03-27 2006-04-04 텍사스 인스트루먼츠 인코포레이티드 반도체 장치 및 반도체 장치의 게이트 구조 제조 방법
US6287897B1 (en) * 2000-02-29 2001-09-11 International Business Machines Corporation Gate dielectric with self forming diffusion barrier
EP1266054B1 (en) * 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
US6348373B1 (en) * 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
JP2002299607A (ja) 2001-03-28 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びこれの製造方法
JP4104834B2 (ja) * 2001-04-13 2008-06-18 株式会社東芝 Ｍｉｓ型電界効果トランジスタの製造方法
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
US6891231B2 (en) * 2001-06-13 2005-05-10 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier
JP3773448B2 (ja) * 2001-06-21 2006-05-10 松下電器産業株式会社 半導体装置
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US20030017697A1 (en) * 2001-07-19 2003-01-23 Kyung-In Choi Methods of forming metal layers using metallic precursors
US20030049931A1 (en) * 2001-09-19 2003-03-13 Applied Materials, Inc. Formation of refractory metal nitrides using chemisorption techniques
US6790755B2 (en) * 2001-12-27 2004-09-14 Advanced Micro Devices, Inc. Preparation of stack high-K gate dielectrics with nitrided layer
US6875678B2 (en) * 2002-09-10 2005-04-05 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers in integrated circuit devices
JP3840207B2 (ja) * 2002-09-30 2006-11-01 株式会社東芝 絶縁膜及び電子素子
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7144825B2 (en) * 2003-10-16 2006-12-05 Freescale Semiconductor, Inc. Multi-layer dielectric containing diffusion barrier material
JP4277268B2 (ja) * 2003-11-28 2009-06-10 ローム株式会社 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
US20080217678A1 (en) * 2004-03-11 2008-09-11 National University Of Singapore Memory Gate Stack Structure
US20050205969A1 (en) * 2004-03-19 2005-09-22 Sharp Laboratories Of America, Inc. Charge trap non-volatile memory structure for 2 bits per transistor
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US8178902B2 (en) * 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US7271083B2 (en) * 2004-07-22 2007-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. One-transistor random access memory technology compatible with metal gate process
US7129548B2 (en) * 2004-08-11 2006-10-31 International Business Machines Corporation MOSFET structure with multiple self-aligned silicide contacts
US7588988B2 (en) * 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
KR100653721B1 (ko) * 2005-06-30 2006-12-05 삼성전자주식회사 질소주입활성영역을 갖는 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
US20080166867A1 (en) 2008-07-10
JP2004296536A (ja) 2004-10-21
EP1610394A1 (en) 2005-12-28
WO2004086511A1 (ja) 2004-10-07
US7372112B2 (en) 2008-05-13
US7790627B2 (en) 2010-09-07
US20060180877A1 (en) 2006-08-17
TW200503271A (en) 2005-01-16
KR20050108414A (ko) 2005-11-16
EP1610394A4 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
US7372112B2 (en) Semiconductor device, process for producing the same and process for producing metal compound thin film
US7772678B2 (en) Metallic compound thin film that contains high-k dielectric metal, nitrogen, and oxygen
US7622401B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US7858536B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4643884B2 (ja) 半導体装置およびその製造方法
JP4863296B2 (ja) 半導体装置の製造方法
KR20130140696A (ko) 화학 기상 증착에 의한 저온 유전체 막 형성
KR20030018134A (ko) 조성과 도핑 농도의 제어를 위한 반도체 소자의 절연막형성 방법
JP2007281181A (ja) 半導体装置の製造方法
JP4120938B2 (ja) 高誘電率絶縁膜を有する半導体装置とその製造方法
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
US7094637B2 (en) Method for minimizing the vapor deposition of tungsten oxide during the selective side wall oxidation of tungsten-silicon gates
US7160818B2 (en) Semiconductor device and method for fabricating same
JP2007123662A (ja) 半導体装置の製造方法および半導体装置
JP4564310B2 (ja) 半導体装置の製造方法
US7358198B2 (en) Semiconductor device and method for fabricating same
KR20060024189A (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
JP2005328072A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051014

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100727

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees