JP6253748B2 - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP6253748B2
JP6253748B2 JP2016218913A JP2016218913A JP6253748B2 JP 6253748 B2 JP6253748 B2 JP 6253748B2 JP 2016218913 A JP2016218913 A JP 2016218913A JP 2016218913 A JP2016218913 A JP 2016218913A JP 6253748 B2 JP6253748 B2 JP 6253748B2
Authority
JP
Japan
Prior art keywords
film
aln
chamber
alon
tma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016218913A
Other languages
English (en)
Other versions
JP2017038088A (ja
Inventor
秀司 東雲
秀司 東雲
勇作 柏木
勇作 柏木
両角 友一朗
友一朗 両角
有 和村
有 和村
原田 豪繁
豪繁 原田
宏輔 高橋
宏輔 高橋
渡部 平司
平司 渡部
志村 考功
考功 志村
卓治 細井
卓治 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Osaka University NUC
Original Assignee
Tokyo Electron Ltd
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Osaka University NUC filed Critical Tokyo Electron Ltd
Priority to JP2016218913A priority Critical patent/JP6253748B2/ja
Publication of JP2017038088A publication Critical patent/JP2017038088A/ja
Application granted granted Critical
Publication of JP6253748B2 publication Critical patent/JP6253748B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

本発明は、MOSFETのゲート絶縁膜として用いられる酸窒化アルミニウム(AlON)膜の成膜方法及び成膜装置に関する。
近年、シリコン(Si)よりも熱伝導率、絶縁破壊電界強度、及び電子飽和速度が高く、素子の高温動作が可能という利点があるシリコンカーバイト(SiC)、ガリウムナイトライド(GaN)、ダイヤモンド等からなる基板をパワーMOSFETに用いることが検討されている。このようなパワーMOSFETのゲート絶縁膜の形成として、堆積法を用いて基板上に絶縁膜を形成可能な材料を堆積させることが提案されている。堆積される材料としては高誘電率の材料が好ましく、特にバンドギャップ等の物性値の観点からアルミナ(Al)が有望視されている。
しかしながら、Alは多数の電子トラップを有するため、Alのみでゲート絶縁膜を形成した場合、フラットバンド電圧がシフトし、閾値電圧が不安定となる。そこで、ゲート絶縁膜の酸素と基板のシリコンとの中間の価電子数を持つ窒素を、ゲート絶縁膜に添加して電子トラップを解消することが提案されている(例えば、非特許文献1参照)。また、ゲート絶縁膜を構成するAlへ数at%の窒素を添加する場合には、プラズマによってAlを窒化してAlON膜を生成する方法が用いられている(例えば、非特許文献2参照。)。
"高速トランジスタを実現する高誘電率ゲート絶縁膜の欠陥制御技術を開発"、[online]、株式会社富士通研究所、[平成24年7月2日検索]、インターネット(URL: http://pr.fujitsu.com/jp/news/2002/07/1.html) K. Manabe, IEICE TRANS. ELECTRON., Vol. E87-C, No. 1, page 30, 2004
ところで、シリコン基板を用いる通常のMOSFETにおけるゲート絶縁膜の厚さは数nmであるため、ゲート絶縁膜であるAl膜をプラズマによって窒化する際、窒素はAl膜の膜厚方向に関して十分にドープされて、窒素が均一に分散したAlON膜を生成することができる。
しかしながら、パワーMOSFETにおけるゲート絶縁膜は耐圧性を考慮して厚さが少なくとも50nmであり、好ましくは100nmとなるため、プラズマによって窒化を試みた場合、窒素がゲート絶縁膜であるAl膜の膜厚方向に関して十分にドープされず、窒素が厚み方向に関して均一に分散したAlON膜を生成することができない。窒素が均一に分散していないAlON膜をゲート絶縁膜としても用いた場合、所望のフラットバンド電圧や閾値電圧を実現することができない。
本発明の目的は、耐圧性を備えるとともに窒素濃度が好適に制御された絶縁膜としてのAlON膜を得ることができる成膜方法及び成膜装置を提供することにある。
上記目的を達成するために、本発明の成膜方法は、チャンバ内において、膜厚が50nm以上のAlON膜からなるゲート絶縁膜を成膜する成膜方法であって、AlN膜を成膜する成膜ステップと、前記成膜されたAlN膜を酸化する酸化ステップとを有し、前記成膜ステップでは、前記チャンバ内にアルミニウム源ガスを導入した後、前記チャンバ内を排気しながらも余分なアルミニウム源ガスの分子を全て排出する前にNH ガスを導入し、且つ前記AlN膜が成膜される基板を加熱してNH をアルミニウムと化学反応させ、前記酸化ステップでは、前記チャンバ内に ガスを導入し、且つ前記AlN膜が成膜された基板を加熱してO AlNと化学反応させ、前記成膜ステップ及び前記酸化ステップを交互に繰り返して前記酸化されたAlN膜が積層された積層構造を有するAlON膜を形成することを特徴とする。
本発明によれば、耐圧性を備えるとともに窒素濃度が好適に制御された絶縁膜としてのAlON膜を得ることができる。
本発明の第1の実施の形態に係る成膜方法を実行する成膜装置の構成を概略的に示す断面図である。 本実施の形態に係る成膜方法で形成されるAlON膜をゲート絶縁膜として用いるプレーナ構造を有するMOSFETの構成を概略的に示す断面図である。 本実施の形態に係る成膜方法を示す工程図である。 本実施の形態に係る成膜方法を実行するセミバッチ式の成膜装置の構成を概略的に示す水平断面図である。 本実施の形態に係る成膜方法を実行するバッチ式の成膜装置の構成を概略的に示す断面図である。 本実施の形態に係る成膜方法で形成されるAlON膜をゲート絶縁膜として用いるトレンチゲート構造を有するMOSFETの構成を概略的に示す断面図である。 各AlN膜の膜厚を不均一にした場合のAlON膜の構成を示す拡大断面図である。 本発明の第2の実施の形態に係る成膜方法を示す工程図である。 本発明の第3の実施の形態に係る成膜方法を示す工程図である。 図4のセミバッチ式の成膜装置の変形例の構成を概略的に示す水平断面図である。 ゲート絶縁膜としてのAl膜及びAlON膜のフラットバンドシフトを示すグラフである。 AlON膜のトレンチ構造における段差被覆性を説明するための断面図である。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の第1の実施の形態に係る成膜方法について説明する。
図1は、本発明の第1の実施の形態に係る成膜方法を実行する成膜装置の構成を概略的に示す断面図である。この成膜装置は基板としての半導体ウエハ(以下、単に「ウエハ」という。)にゲート絶縁膜としてのAlON膜を成膜する。
図1において、成膜装置10は、例えば、円筒形状を呈するチャンバ11と、該チャンバ11内の底部に配置される載置台12と、チャンバ11内へ処理ガスを導入するガス導入部13と、チャンバ11内を排気する排気部14と、チャンバ11内を外部と連通させるゲート(図示しない)を備える。
チャンバ11は内部を外部雰囲気から隔離し、該内部においてウエハWへセミバッチ方式で後述するALD(Atomic Layer Deposition)を用いた成膜処理を施す。載置台12はヒータ15を内蔵し、複数のウエハWを載置して該載置された複数のウエハWを同時に加熱する。また、載置台12はチラーを内蔵し、載置された複数のウエハWを冷却してもよく、さらに、載置台12は枚葉でウエハWを載置してもよい。
ガス導入部13は3つのガス導入管13a〜13cからなり、ガス導入管13aはアルミニウム源として、例えば、TMA(Trimethylaluminum)を導入し、ガス導入管13bは酸素源として、例えば、オゾン(O)を導入し、ガス導入管13cは窒素源として、例えば、アンモニア(NH)を導入する。成膜装置10の各構成部位の動作はコントローラ10aによって制御される。
成膜装置10は、ALDによってウエハW上にAlO膜(例えば、Al膜)やAlN膜を成膜する。例えば、Al膜を成膜する際、まず、ガス導入管13aからTMAを導入してTMAの各分子をウエハWの表面又はウエハW上に形成された膜へ物理的に吸着させ、排気部14によって余分なTMAの分子(ウエハW等に吸着していないTMAの分子)をチャンバ11の外へ排出することによって複数の分子が厚み方向に重ならない(すなわち、1層の)TMA分子層を形成し、その後、ガス導入管13bからOを導入し、且つヒータ15によってウエハWを加熱することでOをTMA分子層と化学反応させてAl膜を生成しながら、余分なOや副生成物をチャンバ11外へ排出する。また、例えば、AlN膜を成膜する際、まず、ガス導入管13aからTMAを導入してTMAの各分子を物理的に吸着させ、排気部14によって余分なTMAの分子をチャンバ11の外へ排出することによって1層のTMA分子層を形成し、その後、ガス導入管13cからNHを導入し、且つウエハWを加熱することでNHをTMA分子層と化学反応させてAlN膜を生成しながら、余分なNHや副生成物をチャンバ11外へ排出する。すなわち、成膜装置10は厚さが数nmのAl膜やAlN膜を生成することができる。なお、余分なガス(例えば、OやNH)や副生成物の排出は、不活性ガス、例えば、Nをチャンバ11内へパージすることによっても行うことができる。
また、成膜の際に結晶欠陥を抑制して高品質な膜を得るためには、TMAの露点管理が必要であり、例えば、ガス導入管13aには水分除去のためのピュリファイア13gが設けられる。また、スループット向上を目的として導入する処理ガスの切り替えを早く行うために、各ガス導入管13a〜13cはチャンバ11に隣接するように配置されたバルブ13d〜13fを有する。これにより、チャンバ11内から各バルブ13d〜13fまでの体積を極力減らし、例えば、処理ガスをTMAからOに切り替える際にチャンバ11内からバルブ13dの間に残留するTMAの量を極力少なくすることができ、処理ガスの切り替えを素早く行うことができる。
図2は、本実施の形態に係る成膜方法で形成されるAlON膜をゲート絶縁膜として用いるプレーナ構造を有するMOSFETの構成を概略的に示す断面図である。
図2において、MOSFET16は、ウエハWを構成するSiC基板17において、下部に形成されて一部が表面に露出する第1のn型SiC部18と、上部に形成されて表面に露出し、且つ第1のn型SiC部18と交錯しない第2のn型SiC部19と、第1のn型SiC部18及び第2のn型SiC部19の間に介在して一部が表面に露出するp型SiC部20と、SiC基板17の表面に形成されたゲート絶縁膜21とを有する。ゲート絶縁膜21はSiC基板17の表面において第1のn型SiC部18の全露出部分、p型SiC部20の全露出部分及び第2のn型SiC部19の露出部分の一部を覆うように平板状に形成されるため、後述する本実施の形態に係る成膜方法のように複数の膜を積層する方法であっても、容易に形成することができる。
なお、SiC基板17は純粋なSiCのみによって構成される必要はなく、不純物がドーピングされていてもよい。また、ウエハWを構成する基板はSiC基板17に限られず、例えば、窒化ガリウム(GaN)又はダイヤモンドからなる基板であってもよい。
図3は、本実施の形態に係る成膜方法を示す工程図である。
まず、成膜装置10又は他の熱処理装置、例えば、ランプヒータを備える熱処理炉においてSiC基板17の表面に薄い酸化珪素(SiO)膜22を成膜し(図3(A))、次いで、成膜装置10において、ガス導入管13aからのTMAの導入及び続くチャンバ11内の排気によってSiC基板17の表面上に1層のTMA分子層を形成し、その後、ガス導入管13cからのNHの導入及びSiC基板17の加熱によってAlN膜23を成膜する(図3(B))(第1の成膜ステップ)。本実施の形態に係る成膜方法では、後述するようにAlN膜23の成膜及びAlO膜24の成膜を繰り返すが、酸素源、例えば、Oを用いないAlN膜23の成膜を最初に行う。これにより、酸素原子が薄いSiO膜22を通過してSiC基板17の表面を酸化するのを抑制することができる。また、薄いSiO膜22は必須ではなく、薄いSiO膜22を成膜しない場合には、熱処理炉における熱酸化も行わないため、より確実にSiC基板17の表面の酸化を抑制することができる。
次いで、ガス導入管13aからのTMAの導入及び続くチャンバ11内の排気によって1層のTMA分子層を形成し、その後、ガス導入管13bからのOの導入及びSiC基板17の加熱によってAlO膜24を成膜し、さらに成膜されたAlO膜24上に図3(B)と同様の方法でAlN膜23を成膜する(図3(C))(第2の成膜ステップ)。
次いで、AlO膜24の成膜及びAlN膜23の成膜を繰り返してAlO膜24及びAlN膜23が交互に積層された積層構造を有する膜厚が30nm〜150nm、好ましくは50nm以上のAlON膜25を形成する(図3(D))。
なお、必ずしもAlN膜23の成膜とAlO膜24の成膜を交互に行う必要はなく、まず、AlN膜23の成膜を所定の回数繰り返した後に、AlO膜24の成膜を所定の回数繰り返すことによって所定の膜厚を有する積層構造を形成してもよい。また、一度に成膜されるAlO膜24やAlN膜23の膜厚は0.1nm〜20nmであり、均一な膜厚実現の観点からは1nm〜5nmが好ましい。また、AlO膜24やAlN膜23はALDだけでなくCVD(Chemical Vapor Deposition)によって成膜されてもよく、特に、膜厚が大きい場合にはCVDによって好適に成膜される。
例えば、一実施例として、一度に成膜されるAlO膜24の膜厚を0.36nmとし、一度に成膜されるAlN膜23の膜厚を3nmとし、AlN膜23の成膜及びAlO膜24の成膜を交互に24回繰り返してもよい。これにより、膜厚が約80nmで窒素が約20at%含まれるAlON膜25を形成することができる。
次いで、AlON膜25が形成されたSiC基板17を成膜装置10又は他の熱処理装置において、例えば、600℃〜1100℃に加熱してAlON膜25へ熱処理(アニール処理)を施し(図3(E))、さらに、当該SiC基板17へ従来のフォトプロセスを行った後、プラズマエッチング装置に搬入してドライエッチング等によってAlON膜25の不要な部分を削除してゲート絶縁膜21を得(図3(F))、その後、本処理を終了する。なお、AlO膜24とAlN膜23の界面はアニール処理における各分子等の拡散作用によって崩れ、ゲート絶縁膜21ではAlO分子とAlN分子が混ざり合った状態となっている。
ところで、上述した本実施の形態に係る成膜方法は成膜装置10だけでなく、他の構造を有する成膜装置で実行してもよい。
図4は、本実施の形態に係る成膜方法を実行するセミバッチ式の成膜装置の構成を概略的に示す水平断面図である。
図4において、成膜装置26は、円筒形状のチャンバ27と、チャンバ27内に配置されて該チャンバ27の中心軸を中心として水平に回転する円板状のサセプタ28と、チャンバ27及び外部を連通するゲート29と、チャンバ27内へTMAを導入するガス導入管30aと、チャンバ27内へOやNHを切り替えて導入するガス導入管30bと、チャンバ27の円周方向に関してガス導入管30a及び30bの間にそれぞれ配置されてチャンバ27内へNを導入する2つのガス導入管30cとを備え、ガス導入管30aには水分除去のためのピュリファイア30eが設けられる。
チャンバ11は複数、例えば、6枚の台状のボート26aを収容し、収容された各ボート26aはサセプタ28において円周方向に均等に配置される。各ボート26aには複数のウエハWが載置され、各ボート26aは当該ボート26aの中心周りに水平に回転する。すなわち、各ボート26aは自転しながらチャンバ27の中心軸周りに公転し、公転する各ボート26aに載置されたウエハWはチャンバ27の中心軸周りを旋回する。各ボート26aはチャンバ27の外に配置されたアーム26cによってゲート29を介してチャンバ27内へ搬出入される。
サセプタ28はヒータ(図示しない)を内蔵し、各ボート26aを介して各ウエハWを加熱する。なお、サセプタ28はチラー(図示しない)を内蔵し、各ボート26aを介して各ウエハWを冷却してもよい。
成膜装置26では、ALDによってAlN膜23を成膜する際、ガス導入管30aからTMAをチャンバ27内に導入し、ガス導入管30bからNHを導入するとともに、各ガス導入管30cからNをチャンバ27内に導入する。各ガス導入管30cはそれぞれガス導入管30a及び30bの間でNを導入することにより、チャンバ27内を、TMAの各分子をウエハWの表面等へ化学的に吸着させてTMA分子層を形成するTMA吸着領域P1と、NHをTMA分子層と化学反応させてAlN膜23を成膜する成膜領域P2とに仕切る。各ウエハWがチャンバ27の中心軸周りを旋回する際、各ウエハWは順にTMA吸着領域P1及び成膜領域P2を通過するため、一旋回毎にAlN膜23が形成される。
また、ALDによってAlO膜24を成膜する際、ガス導入管30aからTMAをチャンバ27内に導入し、ガス導入管30bからOを導入するとともに、各ガス導入管30cからNをチャンバ27内に導入し、TMA吸着領域P1においてTMA分子層を形成し、成膜領域P2においてOをTMA分子層と化学反応させてAlO膜24を成膜する。このときも、各ウエハWがチャンバ27の中心軸周りを旋回する際、各ウエハWは順にTMA吸着領域P1及び成膜領域P2を通過するため、一旋回毎にAlO膜24が形成される。すなわち、成膜装置26ではガス導入管30bから導入されるO及びNHを切り替えることにより、AlO膜24及びAlN膜23を交互に成膜することができる。
また、各ウエハWを各ボート26aに載置させて各ボート26aをチャンバ27の中心軸周りに公転させることにより、当該複数のウエハWへAlN膜23又はAlO膜24をほぼ同時に成膜することができる。なお、成膜装置26の各構成部位の動作はコントローラ26bによって制御される。
成膜装置26においても、処理ガスの切り替えを早く行うために、ガス導入管30bは成膜装置26に隣接するように配置されたバルブ30dを有する。
本実施の形態に係る成膜方法を成膜装置26を用いて実行する場合、まず、成膜装置26又は他の熱処理装置においてSiC基板17の表面に薄いSiO膜22を成膜する(図3(A))。なお、薄いSiO膜22は必須ではなく、薄いSiO膜22を成膜しない場合には、SiC基板17の表面の酸化を抑制することができる。
次いで、成膜装置26において、ガス導入管30aからのTMAの導入によってSiC基板17の表面上に1層のTMA分子層を形成し、その後、ガス導入管30cからのNHの導入及びSiC基板17の加熱によってAlN膜23を成膜する(図3(B))(第1の成膜ステップ)。最初にAlN膜23を成膜することによって薄いSiO膜22を酸素源に晒すことがないので、酸素原子が薄いSiO膜22を通過してSiC基板17の表面を酸化するのを抑制することができる。
次いで、ガス導入管30aからのTMAの導入によって1層のTMA分子層を形成し、その後、ガス導入管30bからのOの導入及びSiC基板17の加熱によってAlO膜24を成膜し、さらに成膜されたAlO膜24上に上記方法でAlN膜23を成膜する(図3(C))(第2の成膜ステップ)。
次いで、AlO膜24の成膜及びAlN膜23の成膜を繰り返してAlO膜24及びAlN膜23が交互に積層された積層構造を有するAlON膜25を形成し(図3(D))、AlON膜25が形成されたSiC基板17を成膜装置26又は他の熱処理装置においてAlON膜25へ熱処理(アニール処理)を施し(図3(E))、さらに、従来の方法によりフォトプロセスを行った後、ドライエッチング等によってAlON膜25の不要な部分を削除してゲート絶縁膜21を得る(図3(F))。なお、この場合も、AlO膜24とAlN膜23の界面はアニール処理における各分子等の拡散作用によって崩れ、ゲート絶縁膜21ではAlO分子とAlN分子が混ざり合った状態となっている。
上述した図4の成膜装置26では、各ウエハWが一旋回する毎にAlN膜23又はAlO膜24のいずれかが形成されるが、成膜装置を各ウエハWが一旋回する毎にAlN膜23又はAlO膜24の両方が形成されるように構成してもよい。例えば、図10に示すように、成膜装置26と同様の構成を有する成膜装置40において、チャンバ27の円周方向に関して時計回りに、チャンバ27内へNを導入するガス導入管41a、チャンバ27内へTMAを導入するガス導入管41b、チャンバ27内へNを導入するガス導入管41c、チャンバ27内へNHを導入するガス導入管41d、チャンバ27内へNを導入するガス導入管41e、チャンバ27内へTMAを導入するガス導入管41f、チャンバ27内へNを導入するガス導入管41g及びチャンバ27内へOを導入するガス導入管41hを配置し、チャンバ27内を、TMAの各分子をウエハWの表面等へ化学的に吸着させてTMA分子層を形成するTMA吸着領域P3と、NHをTMA分子層と化学反応させてAlN膜23を成膜するAlN成膜領域P4と、TMAの各分子をウエハWの表面等へ化学的に吸着させてTMA分子層を形成するTMA吸着領域P5と、OをTMA分子層と化学反応させてAlO膜24を成膜するAlO成膜領域P6とに分けてもよい。
成膜装置40では、各ウエハWが一旋回する毎に、TMA吸着領域P3、AlN成膜領域P4、TMA吸着領域P5、及びAlO成膜領域P6を順に通過するので、各ウエハWには当該ウエハWが一旋回する毎にAlN膜23又はAlO膜24の両方が形成される。
なお、成膜装置40でも、TMAを導入するガス導入管41b,41fには水分除去のためのピュリファイア41i,41jがそれぞれ設けられる。
また、成膜装置26においてAlN膜23とAlO膜24を交互に成膜する必要はなく、各ウエハWを所定回数ほど旋回させる際、最初の数旋回ではガス導入管30bからNHのみを導入し、続く数旋回ではガス導入管30bからOのみを導入してもよい。これにより、最初の数旋回では各ウエハWに複数のAlN膜23の積層構造が形成され、続く数旋回では各ウエハWに複数のAlO膜24の積層構造が形成される。
図5は、本実施の形態に係る成膜方法を実行するバッチ式の成膜装置の構成を概略的に示す断面図である。
図5において、成膜装置31は、二重管構造を有するチャンバ32と、チャンバ32の下端を塞ぐ蓋部材33と、多数のウエハWを多段に載置するウエハボード34と、該ウエハボード34の下端を支持する回転軸35と、チャンバ32内へ処理ガスを導入するガス導入部36と、チャンバ32内を排気する排気部37と、ウエハボード34に載置された各ウエハWを加熱するヒータ(図示しない)とを備える。
チャンバ32は内部を外部雰囲気から隔離し、該内部において各ウエハWにALDを用いた成膜処理を施す。ガス導入部36は3つのガス導入管36a〜36cからなり、ガス導入管36aはTMAを導入し、ガス導入管36bはOを導入し、ガス導入管36cはNHを導入する。ウエハボード34は回転軸35や蓋部材33とともにチャンバ32から分離可能に構成され、チャンバ32の下方から退出入する。成膜装置31の各構成部位の動作はコントローラ31aによって制御される。なお、TMAを導入するガス導入管36aには水分除去のためのピュリファイア36gが設けられる。
成膜装置31では、AlO膜24を成膜する際、まず、ガス導入管36aからTMAを導入してTMAの各分子をウエハWの表面等へ物理的に吸着させ、排気部37によって余分なTMAの分子をチャンバ11の外へ排出することによって1層のTMA分子層を形成し、その後、ガス導入管36bからOを導入し、且つヒータによってウエハWを加熱することでOをTMA分子層と化学反応させてAl膜を生成しながら、余分なOや副生成物をチャンバ11外へ排出する。また、AlN膜23を成膜する際、まず、ガス導入管36aからTMAを導入してTMAの各分子を物理的に吸着させ、排気部37によって余分なTMAの分子をチャンバ11の外へ排出することによって1層のTMA分子層を形成し、その後、ガス導入管36cからNHを導入し、且つウエハWを加熱することでNHをTMA分子層と化学反応させてAlN膜を生成しながら、余分なNHや副生成物をチャンバ11外へ排出する。すなわち、成膜装置31は、多数のウエハWにおいて厚さが数nmのAl膜やAlN膜を同時に生成することができる。
なお、成膜装置31においても、処理ガスの切り替えを早く行うために、各ガス導入管36a〜36cはチャンバ11に隣接するように配置されたバルブ36d〜36fを有する。また、本実施の形態に係る成膜方法を成膜装置31を用いて実行する手順は、成膜装置10を用いて実行する手順とほぼ同じであるため、その説明を省略する。
本実施の形態に係る成膜方法によれば、形成されたAlON膜25はAlO膜24及びAlN膜23が交互に積層された積層構造を有するので、当該AlON膜25の厚み方向に関してほぼ均等にAlN膜23が配置される。また、積層構造を有するAlON膜25に熱処理が施されるので、積層構造が焼き鈍しによって解消されて各AlN膜23に含まれる窒素がAlON膜25内において拡散する。その結果、AlON膜25の膜厚が大きくても窒素を厚み方向に関して確実に均一に分散させることができる。すなわち、耐圧性を備えるとともに窒素濃度が好適に制御されたAlON膜25を得ることができる。
上述した本実施の形態に係る成膜方法では、チャンバ11(27、32)内の圧力やウエハWの温度、さらには、SiC基板17をNHやOに晒す時間を調整することにより、AlON膜25の窒素含有量を1%〜約40%の間で制御可能である。
また、上述した本実施の形態に係る成膜方法では、AlON膜25の形成の前にSiC基板17の表面へ薄いSiO膜22を形成したが、当該SiO膜22を形成することなく、SiC基板17の表面へ直接AlN膜23を形成してもよい。
上述した本実施の形態に係る成膜方法では、SiC基板17を加熱してTMAとNHやOとを化学反応させたが、チャンバ11(27、32)内でNHやOからプラズマを生成、若しくは、チャンバ11(27、32)内へNHやOのプラズマを導入してTMAと化学反応させてよい。
なお、上述した本実施の形態に係る成膜方法では、アルミ源としてTMAを用いたが、他のアルミ源、例えば、トリエチルアルミニウムを用いてもよい。また、酸素源としてOを用いたが、他の酸素源、例えば、酸素、水、亜酸化窒素、酸化窒素、一酸化炭素や二酸化炭素を用いてもよい。さらに、窒素源としてNHを用いたが、他の窒素源、例えば、窒素、亜酸化窒素や酸化窒素を用いてもよい。
上述した本実施の形態に係る成膜方法において、成膜される各AlO膜24の膜厚や各AlN膜23の膜厚は同じでなくてもよい。例えば、AlON膜25においてSiC基板17の表面に近い部位のみの窒素濃度を向上させる場合には、図7に示すように、SiC基板17の表面近傍で成膜されるAlN膜23の膜厚を大きくし、SiC基板17の表面から離れるほどAlN膜23の膜厚を小さくしてもよい。
また、図6に示すような、トレンチゲート構造を有するMOSFET38においてトレンチ39内にゲート絶縁膜21としてのAlON膜25を図3の成膜方法によって形成する場合であっても、ALDは段差被覆性に優れているため、AlN膜23やAlO膜24をトレンチ39の内面に沿ってほぼ均一な膜厚で成膜することができ、均質なゲート絶縁膜21を生成することができる。なお、CVDも他の成膜手法と比べて比較的、段差被覆性に優れているため、CVDによってもAlN膜23やAlO膜24をトレンチ39の内面に沿ってほぼ均一な膜厚で成膜することができる。
上述した成膜装置10、26、31はALDによってAlN膜23やAlO膜24を成膜したが、AlN膜23やAlO膜24の成膜方法はALDに限られず、例えば、CVDやPVD(Physical Vapor Deposition)を用いることができる。
例えば、上述した成膜装置10、26、31においてAlN膜23やAlO膜24をCVDで成膜する場合、まず、薄いSiO膜22が成膜されたウエハW(SiC基板17)が収容されたチャンバ11(27、32)内にTMAを導入し、次いでチャンバ11(27、32)内を排気することなくNHを導入し、さらにSiC基板17を加熱して該SiC基板17上においてTMAとNHを化学反応させてAlN膜23を成膜する。
次いで、TMAの導入、Oの導入及びSiC基板17の加熱によってAlO膜24を化学反応によって成膜し、さらに、上述した方法と同様の方法でAlN膜23を化学反応によって成膜する。CVDではAlO膜24の成膜やAlN膜23の成膜の際、比較的厚い(例えば、厚さが20nm前後の)AlO膜24やAlN膜23が形成される。
次いで、CVDによるAlO膜24の成膜及びAlN膜23の成膜を繰り返してAlO膜24及びAlN膜23が交互に積層された積層構造を有するAlON膜25を形成し、該AlON膜25へ熱処理(アニール処理)を施し、さらに、当該SiC基板17へ従来のフォトプロセスを行った後、ドライエッチング等によってAlON膜25の不要な部分を削除してゲート絶縁膜21を得る。
また、上述したALDでは、チャンバ11(27、32)内にTMAを導入した後、1層のTMA分子層を形成するために余分なTMAの分子を全てチャンバ11の外に排出したが、全てのTMAの分子が排出される前に、OやNHを導入してもよい。この場合には、厚さが1層のTMA分子層よりも多少厚くなるAlO膜24やAlN膜23が形成される。
具体的には、まず、薄いSiO膜22が成膜されたウエハW(SiC基板17)が収容されたチャンバ11(27、32)内にTMAを導入し、チャンバ11内を排気しながらも余分なTMAの分子を全て排出する前にNHを導入し、さらにSiC基板17を加熱して該SiC基板17上においてTMAとNHを化学反応させてAlN膜23を成膜する。
次いで、TMAの導入、余分なTMAの分子を全て排出する前のOの導入及びSiC基板17の加熱によってAlO膜24を化学反応によって成膜し、さらに、上述した方法と同様の方法でAlN膜23を化学反応によって成膜する。本方法ではAlO膜24の成膜やAlN膜23の成膜の際、余分なTMAの分子が全て排出されていないので、やや厚めのAlO膜24やAlN膜23が形成される。
次いで、上述したAlO膜24の成膜及びAlN膜23の成膜を繰り返してAlO膜24及びAlN膜23が交互に積層された積層構造を有するAlON膜25を形成し、該AlON膜25へ熱処理(アニール処理)を施し、さらに、当該SiC基板17へ従来のフォトプロセスを行った後、ドライエッチング等によってAlON膜25の不要な部分を除去してゲート絶縁膜21を得る。
次に、本発明の第2の実施の形態に係る成膜方法について説明する。
本実施の形態に係る成膜方法は、AlO膜24の成膜を行わず、AlN膜23の成膜のみを行い、成膜されたAlN膜23の酸化を行う点で第1の実施の形態と異なる。本実施の形態に係る成膜方法も、成膜装置10だけでなく成膜装置26、31を用いて実行可能であるが、以下において成膜装置10を用いて実行する場合を代表的に説明する。
図8は、本実施の形態に係る成膜方法を示す工程図である。
まず、成膜装置10又は他の熱処理装置においてSiC基板17の表面に薄い酸化珪素SiO膜22を成膜する(図8(A))。なお、薄いSiO膜22は必須ではなく、薄いSiO膜22を成膜しない場合には、SiC基板17の表面の酸化を抑制することができる。
次いで、成膜装置10において、ガス導入管13aからのTMAの導入及び続くチャンバ11内の排気によってSiC基板17の表面上に1層のTMA分子層を形成し、その後、ガス導入管13cからのNHの導入及びSiC基板17の加熱によってAlN膜23を成膜する(図8(B))(成膜ステップ)。
次いで、ガス導入管13bからのOの導入及びSiC基板17の加熱によってAlN膜23を酸化させ、酸化AlN膜23aを生成する(図8(C))(酸化ステップ)。
次いで、AlN膜23の成膜及びAlN膜23の酸化を繰り返して酸化AlN膜23aの積層構造を有する、膜厚が30nm〜150nm、好ましくは50nm以上のAlON膜25を形成する(図8(D))。例えば、一度に成膜されるAlN膜23の膜厚は0.1nm〜20nmであり、AlN膜23の酸化時間は0.1秒〜120秒である。なお、AlN膜23はALDだけでなくCVDによって成膜されてもよく、特に、膜厚が厚い場合にはCVDによって好適に成膜される。
また、例えば、一度に成膜されるAlN膜23の膜厚を2nmとし、AlN膜23の酸化の際にチャンバ11内のOの濃度を100g/cm〜400g/cmに設定し、チャンバ11内の圧力を1Torrに設定した上で酸化を10秒間に亘って行い、これらの条件の下、AlN膜23の成膜及びAlN膜23の酸化を交互に40回繰り返す。これにより、膜厚が約80nmで窒素が約10at%含まれるAlON膜25を形成することができる。
次いで、AlON膜25が形成されたSiC基板17を成膜装置10又は他の熱処理装置において、例えば、600℃〜1100℃に加熱してAlON膜25へ熱処理(アニール処理)を施し(図8(E))、さらに、従来のフォトプロセスを行った後、当該SiC基板17をプラズマエッチング装置に搬入してドライエッチング等によってAlON膜25の不要な部分を削除してゲート絶縁膜21を得(図8(F))、その後、本処理を終了する。なお、各AlON膜25の界面はアニール処理における各分子等の拡散作用によって崩れ、ゲート絶縁膜21ではAlO分子とAlN分子が混ざり合った状態となっている。
本実施の形態に係る成膜方法によれば、AlN膜23の成膜及びAlN膜23の酸化が交互に繰り返されるので、AlN膜23が成膜される度に当該AlN膜23が酸化される。これにより、一度に酸化されるAlN膜23の膜厚を小さくすることができ、AlN膜23を均等に酸化することができる。また、均等に酸化された酸化AlN膜23aが積層されてAlON膜25が形成される。その結果、AlON膜25の膜厚が大きくても、当該AlON膜25を膜厚方向に均質化できる。さらに、積層構造を有するAlON膜25に熱処理が施されるので、積層構造が焼き鈍しによって解消されて各酸化AlN膜23aに含まれる窒素がAlON膜25内において拡散する。その結果、AlON膜25の膜厚が大きくても窒素を厚み方向に関して確実に均一に分散させることができる。すなわち、耐圧性を備えるとともに窒素濃度が好適に制御されたAlON膜25を得ることができる。
なお、必ずしもAlN膜23の成膜とAlN膜23の酸化を交互に行う必要はなく、まず、AlN膜23の成膜を所定の回数繰り返した後に、AlN膜23の酸化を所定の回数繰り返すことによって所定の膜厚を有する積層構造を形成してもよい。
また、本実施の形態に係る成膜方法においても、AlN膜23をALDではなくCVDやPVDによって成膜してもよい。
例えば、上述した成膜装置10、26、31においてAlN膜23をCVDで成膜する場合、まず、薄いSiO膜22が成膜されたウエハW(SiC基板17)が収容されたチャンバ11(27、32)内にTMAを導入し、次いでチャンバ11(27、32)内を排気することなくNHを導入し、さらにSiC基板17を加熱して該SiC基板17上においてTMAとNHを化学反応させてAlN膜23を成膜する。CVDではAlN膜23の成膜の際、ALDとは異なり、余分なTMAの分子をチャンバ11(27、32)の外へ排出しないため、比較的厚い(例えば、厚さが20nm前後の)AlN膜23が形成される。
次いで、Oの導入及びSiC基板17の加熱によって酸化AlN膜23aを生成し、さらに、CVDによるAlN膜23の成膜及びAlN膜23の酸化を繰り返して酸化AlN膜23aの積層構造を有するAlON膜25を形成し、該AlON膜25へ熱処理(アニール処理)を施し、さらに、当該SiC基板17へ従来のフォトプロセスを行った後、ドライエッチング等によってAlON膜25の不要な部分を削除してゲート絶縁膜21を得る。
また、上述したALDでは、チャンバ11(27、32)内にTMAを導入した後、1層のTMA分子層を形成するために余分なTMAの分子を全てチャンバ11の外に排出したが、全てのTMAの分子が排出される前に、NHを導入してもよい。この場合には、厚さが1層のTMA分子層よりも多少厚くなるAlN膜23が形成される。
具体的には、まず、薄いSiO膜22が成膜されたウエハW(SiC基板17)が収容されたチャンバ11(27、32)内にTMAを導入し、チャンバ11内を排気しながらも余分なTMAの分子を全て排出する前にNHを導入し、さらにSiC基板17を加熱して該SiC基板17上においてTMAとNHを化学反応させてAlN膜23を成膜する。
次いで、Oの導入及びSiC基板17の加熱によって酸化AlN膜23aを生成し、さらに、CVDによるAlN膜23の成膜及びAlN膜23の酸化を繰り返して酸化AlN膜23aの積層構造を有するAlON膜25を形成し、該AlON膜25へ熱処理(アニール処理)を施し、さらに、当該SiC基板17へ従来のフォトプロセスを行った後、ドライエッチング等によってAlON膜25の不要な部分を削除してゲート絶縁膜21を得る。
また、AlN膜23の酸化をSiC基板17の加熱ではなくチャンバ11内でOから生成されたプラズマや、ガス導入管13bから導入されたOのプラズマによって行ってもよい。
上述した本実施の形態に係る成膜方法において、成膜される各AlN膜23の酸化度合は同じでなくてもよい。例えば、AlON膜25においてSiC基板17の表面に近い部位のみの窒素濃度を向上させる場合には、SiC基板17の表面近傍で成膜されたAlN膜23の酸化時間を短縮すればよい。これにより、不必要な酸化時間を削減することができ、もって、スループットを向上することができる。
次に、本発明の第3の実施の形態に係る成膜方法について説明する。
本実施の形態に係る成膜方法は、AlN膜23の成膜を行わず、AlO膜24の成膜のみを行い、成膜されたAlO膜24の窒化を行う点で第1の実施の形態と異なる。本実施の形態に係る成膜方法も、成膜装置10だけでなく成膜装置26、31を用いて実行可能であるが、以下において成膜装置10を用いて実行する場合を代表的に説明する。
図9は、本実施の形態に係る成膜方法を示す工程図である。
まず、成膜装置10又は他の熱処理装置においてSiC基板17の表面に薄い酸化珪素SiO膜22を成膜する(図9(A))。なお、薄いSiO膜22は必須ではなく、薄いSiO膜22を成膜しない場合には、SiC基板17の表面の酸化を抑制することができる。
次いで、成膜装置10において、ガス導入管13aからのTMAの導入及び続くチャンバ11内の排気によってSiC基板17の表面上に1層のTMA分子層を形成し、その後、ガス導入管13bからのOの導入及びSiC基板17の加熱によってAlO膜24を成膜する(図9(B))(成膜ステップ)。
次いで、ガス導入管13cからNH、若しくは、窒素源としてのNを導入してチャンバ11内でプラズマを生成し、該プラズマによってAlO膜24を窒化させ、窒化AlO膜24aを生成する(図9(C))(窒化ステップ)。
次いで、AlO膜24の成膜及びAlO膜24の窒化を繰り返して窒化AlO膜24aの積層構造を有する、膜厚が30nm〜150nm、好ましくは50nm以上のAlON膜25を形成する(図9(D))。例えば、一度に成膜されるAlO膜24の膜厚は0.1nm〜20nmであり、AlO膜24のプラズマによる窒化時間は1秒〜600秒である。なお、AlO膜24はALDだけでなくCVDによって成膜されてもよく、特に、膜厚が大きい場合にはCVDによって好適に成膜される。
次いで、AlON膜25が形成されたSiC基板17を成膜装置10又は他の熱処理装置において、例えば、600℃〜1100℃に加熱してAlON膜25へ熱処理(アニール処理)を施し(図9(E))、さらに、従来のフォトプロセスを行った後、当該SiC基板17をプラズマエッチング装置に搬入してドライエッチング等によってAlON膜25の不要な部分を削除してゲート絶縁膜21を得(図9(F))、その後、本処理を終了する。なお、各AlON膜25の界面はアニール処理における各分子等の拡散作用によって崩れ、ゲート絶縁膜21ではAlO分子とAlN分子が混ざり合った状態となっている。
本実施の形態に係る成膜方法によれば、AlO膜24の成膜及びAlO膜24の窒化が交互に繰り返されるので、AlO膜24が成膜される度に当該AlO膜24が窒化される。これにより、一度に窒化されるAlO膜24の膜厚を小さくすることができ、AlO膜24を均等に窒化することができる。また、均等に窒化された窒化AlO膜24aが積層されてAlON膜25が形成される。その結果、AlON膜25の膜厚が大きくても、当該AlON膜25を膜厚方向に均質化できる。さらに、積層構造を有するAlON膜25に熱処理が施されるので、積層構造が焼き鈍しによって解消されて各窒化AlO膜24aに含まれる窒素がAlON膜25内において拡散する。その結果、AlON膜25の膜厚が大きくても窒素を厚み方向に関して確実に均一に分散させることができる。すなわち、耐圧性を備えるとともに窒素濃度が好適に制御されたAlON膜25を得ることができる。
なお、必ずしもAlO膜24の成膜とAlO膜24の窒化を交互に行う必要はなく、まず、AlO膜24の成膜を所定の回数繰り返した後に、AlO膜24の窒化を所定の回数繰り返すことによって所定の膜厚を有する積層構造を形成してもよい。
また、本実施の形態に係る成膜方法においても、AlO膜24をALDではなくCVDやPVDによって成膜してもよい。
例えば、上述した成膜装置10、26、31においてAlO膜24をCVDで成膜する場合、まず、薄いSiO膜22が成膜されたウエハW(SiC基板17)が収容されたチャンバ11(27、32)内にTMAを導入し、次いでチャンバ11(27、32)内を排気することなくOを導入し、さらにSiC基板17を加熱して該SiC基板17上においてTMAとOを化学反応させてAlO膜24を成膜する。CVDではAlO膜24の成膜の際、ALDとは異なり、余分なTMAの分子をチャンバ11(27、32)の外へ排出しないため、化学反応が多く発生して比較的厚い(例えば、厚さが20nm前後の)AlO膜24が形成される。
次いで、チャンバ11(27、32)内で生成されたNHやNのプラズマによる窒化によって窒化AlO膜24aを生成し、さらに、CVDによるAlO膜24の成膜及びAlO膜24の窒化を繰り返して窒化AlO膜24aの積層構造を有するAlON膜25を形成し、該AlON膜25へ熱処理(アニール処理)を施し、さらに、当該SiC基板17へ従来のフォトプロセスを行った後、ドライエッチング等によってAlON膜25の不要な部分を削除してゲート絶縁膜21を得る。
また、上述したALDでは、チャンバ11(27、32)内にTMAを導入した後、1層のTMA分子層を形成するために余分なTMAの分子を全てチャンバ11の外に排出したが、全てのTMAの分子が排出される前に、Oを導入してもよい。この場合には、厚さが1層のTMA分子層よりも多少厚くなるAlO膜24が形成される。
具体的には、まず、薄いSiO膜22が成膜されたウエハW(SiC基板17)が収容されたチャンバ11(27、32)内にTMAを導入し、チャンバ11内を排気しながらも余分なTMAの分子を全て排出する前にOを導入し、さらにSiC基板17を加熱して該SiC基板17上においてTMAとOを化学反応させてAlO膜24を成膜する。
次いで、チャンバ11(27、32)内で生成されたNHやNのプラズマによる窒化によって窒化AlO膜24aを生成し、さらに、CVDによるAlO膜24の成膜及びAlO膜24の窒化を繰り返して窒化AlO膜24aの積層構造を有するAlON膜25を形成し、該AlON膜25へ熱処理(アニール処理)を施し、さらに、当該SiC基板17へ従来のフォトプロセスを行った後、ドライエッチング等によってAlON膜25の不要な部分を削除してゲート絶縁膜21を得る。
また、AlO膜24の窒化をプラズマではなくSiC基板17の加熱によって行ってもよい。
上述した本実施の形態に係る成膜方法において、成膜される各AlO膜24の窒化度合は同じでなくてもよい。例えば、AlON膜25においてSiC基板17の表面に近い部位のみの窒素濃度を向上させる場合には、SiC基板17の表面近傍で成膜されたAlO膜24のみの窒化時間を長くすればよい。これにより、不必要な窒化時間を削減することができ、もって、スループットを向上することができる。
なお、AlN膜23やAlO膜24をALDやCVDで成膜する場合、成膜時のチャンバ11内の温度は100℃〜750℃が好ましいが、当該温度範囲が好ましい理由は以下の通りである。成膜温度が700℃以上となると、加熱に伴いAlNが結晶化する恐れがあり、この場合、AlN膜23において結晶粒界が発生し、該結晶粒界がリークパスとなるため、絶縁膜として理想的なアモルファスのAlON膜25が得られない。一方、成膜温度が700℃程度であれば、後の工程におけるアニール処理を省略できるという効果が期待できる。すなわち、結晶粒界の発生抑制と処理の簡素化を考慮すると成膜温度は、750℃以下であることが望ましいためである。
また、高温でAlN膜23やAlO膜24を成膜すると、下地層としての薄いSiO膜22との間で拡散が生じ、該SiO膜22の膜質劣化や電気特性劣化が生じするおそれがある。したがって、成膜時のチャンバ11内の温度は250℃〜400℃がより好ましい。特に、400℃以下であれば、AlNの結晶化やSiO膜22の変質を抑制してアモルファスのAlON膜25を得ることができる。また、成膜時の化学反応促進の観点からは成膜時のチャンバ11内の温度は300℃〜400℃がさらに好ましい。
また、上述した各実施の形態に係る成膜方法において、AlN膜23やAlO膜24をALDやCVDによって成膜したが、AlN膜23やAlO膜24の成膜方法はこれらに限らない。例えば、ALD、CVD又はPVDによってAl膜を成膜し、該Al膜に対して窒化処理又は酸化処理を施すことでAlN膜23やAlO膜24を得てもよい。
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータ(例えば、成膜装置10、26、31のコントローラ)に供給し、コンピュータのCPUが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。
次に、本発明の実施例について説明する。
まず、MOSFETのゲート絶縁膜を形成する際、チャンバ11内の圧力を0.35Torrとし、チャンバ11内の温度を350℃に設定した上でALDによるAlN膜23の成膜及び該AlN膜23の酸化を繰り返してAlON膜25を形成した(実施例)。なお、AlN膜23の1層あたりの厚さは、3nmであった。また、AlON膜25の膜厚は、実験用のサンプルとして形成したため、厚さは30nmに設定された。
一方、MOSFETのゲート絶縁膜を形成する際、堆積法によってAl膜を形成した(比較例)。
その後、実施例及び比較例のMOSFETについてフラットバンド電圧を測定したところ、図11に示すように、比較例では大きなフラットバンドシフトが確認されたものの、実施例では大きなフラットバンドシフトが確認されなかった。これにより、実施例のAlON膜25では窒素の添加によって電子トラップが解消されていることが分かった。
また、CVDによってAlN膜23の成膜した場合におけるAlON膜25の段差被覆性を確認するために、チャンバ11内の圧力を0.30Torrとし、チャンバ11内の温度を380℃に設定した上でCVDによるAlN膜23の成膜及び該AlN膜23の酸化を繰り返して厚さが約60nmのAlON膜25を形成し、該AlON膜25によってウエハWにおけるトレンチ構造を被覆した。
その後、トレンチの断面構造を確認したところ、図12に示すように、AlON膜25がトレンチの内面をほぼ均一な膜厚で覆っていることが確認された。すなわち、アスペクト比が4程度のトレンチ構造を有するMOSFETにおいてAlON膜25によってゲート絶縁膜を構成する際、CVDによってAlN膜23を形成できることが分かった。
W ウエハ
10、26、31 成膜装置
13、36 ガス導入部
13a〜13c、30a〜30c、36a〜36c ガス導入管
15 ヒータ
16 MOSFET
17 SiC基板
21 ゲート絶縁膜
23 AlN膜
24 AlO膜
25 AlON膜

Claims (6)

  1. チャンバ内において、膜厚が50nm以上のAlON膜からなるゲート絶縁膜を成膜する成膜方法であって、
    AlN膜を成膜する成膜ステップと、
    前記成膜されたAlN膜を酸化する酸化ステップとを有し、
    前記成膜ステップでは、前記チャンバ内にアルミニウム源ガスを導入した後、前記チャンバ内を排気しながらも余分なアルミニウム源ガスの分子を全て排出する前にNH ガスを導入し、且つ前記AlN膜が成膜される基板を加熱してNH をアルミニウムと化学反応させ
    前記酸化ステップでは、前記チャンバ内に ガスを導入し、且つ前記AlN膜が成膜された基板を加熱してO AlNと化学反応させ
    前記成膜ステップ及び前記酸化ステップを交互に繰り返して前記酸化されたAlN膜が積層された積層構造を有するAlON膜を形成することを特徴とする成膜方法。
  2. 前記AlON膜は基板上に形成され、前記基板は、炭化珪素、窒化ガリウム及びダイヤモンドのいずれかを含むことを特徴とする請求項1記載の成膜方法。
  3. 前記積層構造を有するAlON膜に熱処理を施すことを特徴とする請求項1又は2記載の成膜方法。
  4. 前記AlN膜の成膜はALD又はCVDによって実行されることを特徴とする請求項1乃至3のいずれか1項に記載の成膜方法。
  5. 前記アルミニウム源ガスは、TMA(Trimethylaluminum)又はトリエチルアルミニウムであることを特徴とする請求項1乃至4のいずれか1項に記載の成膜方法。
  6. AlN膜の成膜を行う成膜手段と、前記成膜されたAlN膜の酸化を行う酸化手段とを備える成膜装置において、
    前記成膜手段及び前記酸化手段は、前記成膜ステップ及び前記酸化ステップを交互に繰り返して請求項1乃至のいずれか1項に記載の成膜方法を実行することを特徴とする成膜装置。
JP2016218913A 2016-11-09 2016-11-09 成膜方法及び成膜装置 Active JP6253748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016218913A JP6253748B2 (ja) 2016-11-09 2016-11-09 成膜方法及び成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016218913A JP6253748B2 (ja) 2016-11-09 2016-11-09 成膜方法及び成膜装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012221662A Division JP6042160B2 (ja) 2012-10-03 2012-10-03 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2017038088A JP2017038088A (ja) 2017-02-16
JP6253748B2 true JP6253748B2 (ja) 2017-12-27

Family

ID=58048710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016218913A Active JP6253748B2 (ja) 2016-11-09 2016-11-09 成膜方法及び成膜装置

Country Status (1)

Country Link
JP (1) JP6253748B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913984B (zh) * 2023-09-12 2024-01-30 通威太阳能(眉山)有限公司 电介质层及制备方法、太阳电池、光伏组件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4099092B2 (ja) * 2002-03-26 2008-06-11 東京エレクトロン株式会社 基板処理装置および基板処理方法、高速ロータリバルブ
US6849464B2 (en) * 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
KR100460841B1 (ko) * 2002-10-22 2004-12-09 한국전자통신연구원 플라즈마 인가 원자층 증착법을 통한 질소첨가 산화물박막의 형성방법
JP4748927B2 (ja) * 2003-03-25 2011-08-17 ローム株式会社 半導体装置
JP2005064317A (ja) * 2003-08-18 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置
US8653533B2 (en) * 2009-09-07 2014-02-18 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
JP5572447B2 (ja) * 2010-05-25 2014-08-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
WO2012105611A1 (ja) * 2011-02-02 2012-08-09 ローム株式会社 半導体パワーデバイスおよびその製造方法

Also Published As

Publication number Publication date
JP2017038088A (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
JP6042160B2 (ja) 成膜方法及び成膜装置
US7351668B2 (en) Film formation method and apparatus for semiconductor process
JP3746968B2 (ja) 絶縁膜の形成方法および形成システム
JP4401375B2 (ja) 電子デバイス材料の製造方法
TWI584372B (zh) A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
JP6040609B2 (ja) 成膜装置及び成膜方法
US7964241B2 (en) Film formation method and apparatus for semiconductor process
JP5219815B2 (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
US7326655B2 (en) Method of forming an oxide layer
KR19980080423A (ko) 반도체장치의 제조방법 및 반도체의 제조장치
JP2012209457A (ja) ゲルマニウム酸化膜の形成方法および電子デバイス用材料
JP2006245089A (ja) 薄膜形成方法
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP2004281824A (ja) 基板処理装置および基板処理方法
JP2015198185A (ja) 成膜方法及び成膜装置
JP6253748B2 (ja) 成膜方法及び成膜装置
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
TW202202647A (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
US11527407B2 (en) Vapor deposition of carbon-based films
US11183382B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP4823635B2 (ja) 成膜方法およびコンピュータ可読記録媒体
JP2003023006A (ja) 絶縁膜形成方法、絶縁膜形成装置及び半導体装置
JP2009152303A (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171128

R150 Certificate of patent or registration of utility model

Ref document number: 6253748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250