JP2012209457A - ゲルマニウム酸化膜の形成方法および電子デバイス用材料 - Google Patents

ゲルマニウム酸化膜の形成方法および電子デバイス用材料 Download PDF

Info

Publication number
JP2012209457A
JP2012209457A JP2011074682A JP2011074682A JP2012209457A JP 2012209457 A JP2012209457 A JP 2012209457A JP 2011074682 A JP2011074682 A JP 2011074682A JP 2011074682 A JP2011074682 A JP 2011074682A JP 2012209457 A JP2012209457 A JP 2012209457A
Authority
JP
Japan
Prior art keywords
film
oxide film
substrate
insulating film
germanium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011074682A
Other languages
English (en)
Inventor
Yoshiro Kabe
義郎 壁
Yoshinori Osaki
良規 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011074682A priority Critical patent/JP2012209457A/ja
Priority to US13/432,170 priority patent/US20120248583A1/en
Priority to EP12162087A priority patent/EP2506293A1/en
Priority to TW101110947A priority patent/TW201308427A/zh
Priority to KR1020120033539A priority patent/KR20120112264A/ko
Publication of JP2012209457A publication Critical patent/JP2012209457A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】Ｇｅ基板と絶縁膜との界面に、良好なＧｅ酸化膜を形成する。
【解決手段】上面に絶縁膜（Ｈｉｇｈ−ｋ膜）３２が積層されたＧｅ基板３１の絶縁膜３２の表面から、酸素原子含有ガスを含む処理ガスのプラズマを照射する。絶縁膜３２越しにＧｅ基板３１を酸化させて、絶縁膜３２とＧｅ基板３１との界面にＧｅ酸化膜３３を形成する。絶縁膜３２がＧｅ酸化膜３３に対して保護膜として機能し、形成されたＧｅ酸化膜３３の劣化を防ぐ。
【選択図】図３

Description

本発明は、ゲルマニウム基板およびＨｉｇｈ−ｋ（高誘電率）絶縁膜を有する電子デバイス材料を製造する際のゲルマニウム酸化膜の形成方法およびその電子デバイス材料に関するものである。
電子デバイス材料用の基材として、従来、シリコンが広く用いられているが、近年、ＣＭＯＳにおいて高移動度実現のため、シリコン基板に代わって、ゲルマニウム（Ｇｅ）基板によるデバイス開発が進んでいる。また、実効膜厚（ＥＯＴ）低減のため、誘電率の高いＨｉｇｈ−ｋ膜がゲート絶縁膜として広く用いられている。
ところが、Ｈｉｇｈ−ｋ膜とＧｅ基板との界面は、界面特性が優れないため、中間膜としてＧｅＯ２膜による酸化膜を設けて界面特性を維持する必要がある。従来は、清浄なＧｅ基板上に熱酸化法などを用いてＧｅＯ２膜を形成し、その後、異なる装置に移動させて、ＣＶＤ法などでＨｉｇｈ−ｋ膜を形成していた。
しかしながら、ＧｅＯ２膜は水溶性であり、ＧｅＯ２膜を形成してからＨｉｇｈ−ｋ膜を成膜するまでの間において大気暴露された場合、大気中で吸湿するという問題がある。また、４００℃程度の熱処理下では、ＧｅＯ２/Ｇｅ界面においてＧｅＯが形成され、ＧｅＯ２が消失するという問題がある。いずれの場合においても、界面特牲やバルク特性の劣化、膜厚変化などが懸念される。
これに対して、ＧｅＯ２膜上にＨｉｇｈ−ｋ膜やシリコンを成膜することで、ＧｅＯ２膜の劣化が抑制されることが知られている（非特許文献１）。したがって、Ｇｅ基板を酸化させてＧｅＯ２膜を形成した後、同じ装置内でＨｉｇｈ−ｋ膜を成膜するｉｎ−ｓｉｔｕ処理を行えば、ＧｅＯ２膜が大気暴露されないため、劣化を抑制することが可能であるが、装置構成が複雑になり、実用的には困難である。
Ｋ．Ｋｉｔａ ｅｔ ａｌ．，ＪＪＡＰ ４７（２００８）２３４９
上記のように、従来は、Ｇｅ酸化膜の形成とＨｉｇｈ−ｋ膜の成膜を異なる装置で行っているため、Ｇｅ酸化膜の大気暴露が回避できず、揮発あるいは吸湿による問題を解決することが極めて困難であった。
本発明は、かかる点に鑑みてなされたものであり、ゲルマニウム基板と絶縁膜との界面に、良好なゲルマニウム酸化膜を形成することを目的としている。
上記問題を解決するため、本発明は、ゲルマニウム基板と絶縁膜との間にゲルマニウム酸化膜を形成する方法であって、上面に絶縁膜が積層されたゲルマニウム基板の前記絶縁膜の表面から、酸素原子含有ガスを含む処理ガスのプラズマを照射することを特徴としている。
上面に予め絶縁膜が積層されたゲルマニウム基板を、酸素ガスによってプラズマ処理することにより、ゲルマニウム基板と絶縁膜との間にゲルマニウム酸化膜を形成することができる。これにより、ゲルマニウム基板と絶縁膜との界面特性を良好なものとすることができる。そして、絶縁膜がゲルマニウム酸化膜に対して保護膜として機能し、形成されたゲルマニウム酸化膜の劣化を防ぐので、酸化膜を良好な状態に維持することができる。
前記絶縁膜はＨｉｇｈ−ｋ膜であってもよい。
また、本発明によれば、前記ゲルマニウム酸化膜の形成方法によりゲルマニウム酸化膜が形成されたことを特徴とする、電子デバイス用材料が提供される。
本発明によれば、Ｈｉｇｈ−ｋ膜の上からゲルマニウム酸化膜を形成するため、不安定なゲルマニウム酸化膜の脱離が抑制され、Ｈｉｇｈ−ｋ膜とゲルマニウム基板との良好な界面特性が得られる。
本発明を実施するプラズマ処理装置の構成の一例を示す概略縦断面図である。 図１のプラズマ処理装置で用いられるスロット板の異なる実施の形態を示す平面図である。 本発明の実施の形態にかかるＧｅ基板の酸化方法であり、（Ａ）、（Ｂ）は各工程を示す概略縦断面図である。 酸素活性種とＳｉおよびＧｅの結合エネルギーの比較を示すグラフである。 本発明にかかる実施例を示すグラフである。
以下、本発明の実施の形態の例について、図を参照して説明する。
図１は、本発明の実施の形態に係るプラズマ処理装置１０の概略構成を示す。プラズマ処理装置１０は、被処理基板としてのＧｅ基板Ｗを保持する基板保持台１２が設けられた処理容器１１を有し、処理容器１１内の空気（ガス）は排気ポート１１ａを介して排気される。なお、基板保持台１２の内部にはヒータ（図示せず）が設けられ、基板Ｗを所定の温度に加熱することができる。
処理容器１１の上方は、基板保持台１２上の基板Ｗに対応して開口部が形成されている。この開口部は、石英やＡｌ２Ｏ３などの誘電体からなるマイクロ波透過板１３を、Oリング等（図示せず）でシールして支持する支持部材１３ａによってシールを介して塞がれている。誘電体マイクロ波透過板１３の上（外側）には、アンテナとして機能するスロット板１４が配置されている。このスロット板１４は、導電性を有する材質、たとえば銅、アルミニウム、ニッケルなどの薄い円板からなり、表面が金または銀メッキされて多数の長孔１４ａが形成されている。これら長孔１４ａは、全体として同心円状、あるいは略渦巻状に配列されている。なお、本発明のプラズマ酸化処理を行うプラズマ処理装置は、図１に示すＳＰＡ（Ｓｌｏｔ Ｐｌａｎｅ Ａｎｔｅｎｎａ）方式のスロット板１４に限らず、図２に示すＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ）方式のスロット板２９を備えたものでもよい。図２に示したように、このＲＬＳＡのスロット板２９には、表面に複数のスロット２９ａが同心円状に形成されている。各スロット２９ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット２９ａの長さや配列間隔は、マイクロ波供給装置１７より発生したマイクロ波の波長に応じて決定されている。
スロット板１４の上（外側）には、石英、アルミナ、窒化アルミニウム等からなる誘電体板１５が配置されている。この誘電体板１５は、遅波板として機能する。誘電体板１５の上方には、金属性のプレート１６が配置されている。プレート１６の内部には、冷媒が流れる冷媒路１６ａが設けられている。また、処理容器１１の上端中央には、マイクロ波供給装置１７で発生させた例えば２．４５ＧＨｚのマイクロ波を導入する同軸導波管１８が設けられている。
処理容器１１内の基板保持台１２の周囲には、例えば石英からなるガスバッフル板２６が配置されている。石英のガスバッフル板２６を支持する例えばアルミニウムの支持部材２８が設けられている。
処理容器１１の内壁には、ガスを導入するためのガスノズル２２が設けられている。ガスノズル２２には、ガス配管２３を介してガス供給源２４が接続されている。ガスノズルから供給されるガスの流量は、ガス配管２３に設けられたマスフローコントローラ２５によって制御される。
本実施の形態にかかるプラズマ処理装置１０は以上のように構成されており、次に、プラズマ処理装置１０で行われるＧｅ基板上の絶縁膜形成方法について説明する。
図３（ａ）、（ｂ）は、図１のプラズマ処理装置１０を使ったＧｅ基板の処理プロセスを示す。
本発明において使用可能なＨｉｇｈ−ｋ材料は特に制限されないが、実用レベルのＭＯＳトランジスタにおいて、ｋ（比誘電率）の値が８以上、更には１０以上のものが好ましい。このようなＨｉｇｈ−ｋ材料の例としては、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｔａ２Ｏ５、Ｄｒ２Ｏ３およびＺｒＳｉＯ、ＨｆＳｉＯ等のシリケート、あるいはＺｒＡｌＯ等のアルミネートからなる群から選択される１又は２以上のものが好適に使用できる。
まず、Ｇｅ基板３１（上記の基板Ｗに対応）の上に予めＨｉｇｈ−ｋ膜３２を積層し、処理容器１１（図１参照）中に導入する。Ｈｉｇｈ−ｋ膜３２の膜厚は、１．５〜４．０ｎｍである。次いで、排気ポート１１ａを介して真空ポンプ（図示してない）により処理容器１１内部の排気が行われ、処理容器１１が１０〜１３３３Ｐａの所定の圧力に設定される。好ましくは１３３以上１３３３Ｐａ以下が好ましく、１３３Ｐａ以上９３３Ｐａ以下がより好ましい。その後、ガスノズル２２からＡｒ、Ｋｒ等の不活性ガスと共にＯ２ガスが導入される。このとき、例えばＡｒガスの流量が１００〜２０００ｍｌ／ｍｉｎ（ＳＣＣＭ）、Ｏ２ガスの流量が５〜５００ｍｌ／ｍｉｎ（ＳＣＣＭ）である。好ましくは、Ａｒガス流量が１０００〜２０００ｍｌ／ｍｉｎ（ＳＣＣＭ）、Ｏ２ガスの流量が１０〜３００ｍｌ／ｍｉｎ（ＳＣＣＭ）である。また、Ｇｅ基板３１の温度は常温〜５００℃の間、好ましくは、１００℃から４００℃であり、例えば３００℃に加熱される。
また、マイクロ波は、マイクロ波供給装置１７から同軸導波管１８を伝播してスロットアンテナへ供給されて処理容器内導入される、マイクロ波の周波数としては、数ＧＨｚ、１．９ＧＨｚから１０ＧＨｚが好ましく、例えば２．４５ＧＨｚが用いられる。マイクロ波の出力は０．５ｗ/ｃｍ2〜２．５７ｗ/ｃｍ2が好ましく、１．０ｗ/ｃｍ2〜２．０ｗ/ｃｍ2がより好ましい。例えば、３００ｍｍウエハの場合、２０００〜４０００Ｗのマイクロ波を、誘電体板１５、スロット板１４、マイクロ波透過板１３を介して処理容器１１中に導入する。処理容器１１内の酸素ガスは、Ｇｅ基材３１のＨｉｇｈ−ｋ膜３２の表面上に形成された高密度マイクロ波プラズマにより励起されて、原子状酸素（酸素ラジカル）および酸素イオン等が形成される。そして、この高密度のマイクロ波プラズマを照射することにより、かかる原子状酸素Ｏ＊は、図３（ａ）に示すように、Ｈｉｇｈ−ｋ膜３２の表面に達する。
さらに、原子状酸素Ｏ＊は、Ｈｉｇｈ−ｋ膜３２の表面側からＨｉｇｈ−ｋ膜３２を改質するとともに一部は透過し、Ｈｉｇｈ−ｋ膜３２とＧｅ基板３１との界面に到達してＧｅ基板３１と反応、即ちＧｅ基板３１を酸化する。これにより、図３（ｂ）に示すように、Ｈｉｇｈ−ｋ膜３２とＧｅ基材３１との界面に、例えば厚さが０．５ｎｍのＧｅＯ２によるＧｅ酸化膜３３が形成される。このように、Ｈｉｇｈ−ｋ膜３２の上からプラズマ酸化処理によりＧｅ基板３１の酸化を行うことで、Ｈｉｇｈ−ｋ／ＧｅＯ２／Ｇｅ構造の電子デバイス用材料４０が形成される。
図４は、ゲルマニウムの結合エネルギーと、プラズマ中に存在する酸素活性種のエネルギーの比較を示す。図４より、酸素活性種Ｏ（１Ｄ）ラジカル及びＯ２＋イオンは、Ｇｅの結合エネルギーと同等もしくはそれ以上のエネルギーを持つので、酸素ガスのプラズマにより生成した酸素活性種Ｏ（１Ｄ）ラジカル及びＯ２＋イオンによりＧｅは十分酸化されてＧｅＯ２を形成することが出来る。また、基底状態のＯ（３Ｐ）はＧｅに比べてエネルギーが低いものの、Ｇｅとのエネルギー差が小さいため、Ｏ（３Ｐ）ラジカルもＧｅとの反応が可能であると考えられる。
以上のように、本実施の形態においては、予めＨｉｇｈ−ｋ膜３２を積層したＧｅ基板３１上に、酸素原子含有ガスを含む処理ガスに基づくプラズマをＨｉｇｈ−ｋ膜３２の表面側から照射し、Ｈｉｇｈ−ｋ膜３２越しにＨｉｇｈ−ｋ膜３２とＧｅ基材３１との界面にＧｅ酸化膜３３を形成する。これにより、Ｇｅ基板と絶縁膜との界面特性（界面ラフネス等）を良好なものとすることができる。また、Ｈｉｇｈ−ｋ膜３２がＧｅＯ２のキャッピング効果を発揮し、不安定なＧｅ酸化膜３３が大気暴露されて吸湿したり揮発したりすることを抑制する。したがって、適切にＧｅ酸化膜３３が形成され、良好な界面特性が得られる。しかも、複雑な構成の装置を必要とせず、従来のプラズマ処理装置を用いることができる。
以上、本発明の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到しうることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
Ｈｉｇｈ−ｋ膜としてＡｌ２Ｏ３を用い、Ｇｅ基板上にこのＨｉｇｈ−ｋ膜を、たとえばＡＬＤ法により積層した後、Ｈｉｇｈ−ｋ膜の上からＳＰＡプラズマ酸化処理を行った。処理容器の圧力は、１３３Ｐａと６６７Ｐａの低圧および高圧の２条件で、その他の処理条件は同一とした。すなわち、ＡｒガスとＯ２ガスの流量がそれぞれ１９８０ＳＣＣＭ／２０ＳＣＣＭ、マイクロ波の出力が４０００Ｗ、Ｇｅ基板の温度が３００℃とした。この条件で処理した結果を図５に示す。なお、Ｇｅ酸化膜の膜厚は、Ｘ線光電子分光分析（ＸＰＳ）を用いて測定した。
図５に示すように、処理時間が長いほどＧｅ酸化膜の膜厚が増加することが確認された。すなわち、本発明のＧｅ酸化膜の形成方法により、Ｈｉｇｈ−ｋ膜とＧｅ基板との界面にＧｅ酸化膜が形成されることが確認された。また、処理圧力が１３３Ｐａよりも高圧の６６７Ｐａの場合に膜厚が大きくなり、成膜速度が速くなることが確認された。なお、Ｈｉｇｈ−ｋ膜として用いるＡｌ２Ｏ３の膜厚は１．５〜４．０ｎｍが好ましく、Ｇｅ酸化膜の膜厚は０．５〜１．５ｎｍが好ましい。
３１ Ｇｅ基板
３２ Ｈｉｇｈ−ｋ膜
３３ Ｇｅ酸化膜
４０ 電子デバイス用材料

Claims (6)

  1. ゲルマニウム基板と絶縁膜との間にゲルマニウム酸化膜を形成する方法であって、
    上面に絶縁膜が積層されたゲルマニウム基板の前記絶縁膜の表面上に、酸素原子含有ガスを含む処理ガスのプラズマを発生させて原子状酸素を生成し、
    前記絶縁膜表面に前記プラズマを照射することにより、前記原子状酸素を当該絶縁膜を透過させて前記ゲルマニウム基板へ到達させ、当該ゲルマニウムと原子状酸素と反応させて前記ゲルマニウム酸化膜を形成することを特徴とする、ゲルマニウム酸化膜の形成方法。
  2. 前記絶縁膜はＨｉｇｈ−ｋ膜であることを特徴とする、請求項１に記載のゲルマニウム酸化膜の形成方法。
  3. 前記処理ガスは、希ガスと酸素ガスからなることを特徴とする、請求項１または２のいずれかに記載のゲルマニウム酸化膜の形成方法。
  4. 前記プラズマの生成の圧力は、１３３Ｐａ以上９３３Ｐａ以下であることを特徴とする、請求項１から３のいずれか１項に記載のゲルマニウム酸化膜の形成方法。
  5. 前記原子状酸素は、Ｏ（１Ｄ）ラジカルであることを特徴とする、請求項１から４のいずれか１項に記載のゲルマニウム酸化膜の形成方法。
  6. 請求項１から５のいずれかに記載のゲルマニウム酸化膜の形成方法によりゲルマニウム酸化膜が形成されたことを特徴とする、電子デバイス用材料。
JP2011074682A 2011-03-30 2011-03-30 ゲルマニウム酸化膜の形成方法および電子デバイス用材料 Withdrawn JP2012209457A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011074682A JP2012209457A (ja) 2011-03-30 2011-03-30 ゲルマニウム酸化膜の形成方法および電子デバイス用材料
US13/432,170 US20120248583A1 (en) 2011-03-30 2012-03-28 Method for forming germanium oxide film and material for electronic device
EP12162087A EP2506293A1 (en) 2011-03-30 2012-03-29 Method for forming germanium oxide film and material for electronic device
TW101110947A TW201308427A (zh) 2011-03-30 2012-03-29 鍺氧化膜之形成方法及電子元件用材料
KR1020120033539A KR20120112264A (ko) 2011-03-30 2012-03-30 게르마늄 산화막의 형성 방법 및 전자 디바이스용 재료

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011074682A JP2012209457A (ja) 2011-03-30 2011-03-30 ゲルマニウム酸化膜の形成方法および電子デバイス用材料

Publications (1)

Publication Number Publication Date
JP2012209457A true JP2012209457A (ja) 2012-10-25

Family

ID=46000745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011074682A Withdrawn JP2012209457A (ja) 2011-03-30 2011-03-30 ゲルマニウム酸化膜の形成方法および電子デバイス用材料

Country Status (5)

Country Link
US (1) US20120248583A1 (ja)
EP (1) EP2506293A1 (ja)
JP (1) JP2012209457A (ja)
KR (1) KR20120112264A (ja)
TW (1) TW201308427A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049145A1 (en) * 2015-09-18 2017-03-23 Tokyo Electron Limited Germanium-containing semiconductor device and method of forming
JP2017112183A (ja) * 2015-12-15 2017-06-22 東京エレクトロン株式会社 絶縁膜積層体の製造方法
US9691620B2 (en) 2012-08-24 2017-06-27 Japan Science And Technology Agency Semiconductor structure having film including germanium oxide on germanium layer and method of fabricating the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013149669A1 (en) * 2012-04-05 2013-10-10 X-Fab Semiconductor Foundries Ag A method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device
US10622449B2 (en) 2012-04-05 2020-04-14 X-Fab Semiconductor Foundries Gmbh Method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device
CN102931068A (zh) * 2012-11-23 2013-02-13 中国科学院微电子研究所 一种锗基mosfet栅介质的制备方法
CN103681289A (zh) * 2013-12-25 2014-03-26 中国科学院微电子研究所 一种采用原位臭氧氧化制备氧化锗界面修复层的方法
WO2016100373A1 (en) * 2014-12-15 2016-06-23 Stratio, Inc. Reduction of surface roughness in epitaxially grown germanium by controlled thermal oxidation
US10930793B2 (en) 2017-04-21 2021-02-23 International Business Machines Corporation Bottom channel isolation in nanosheet transistors
KR102215740B1 (ko) 2019-05-14 2021-02-16 연세대학교 산학협력단 게르마늄-게르마늄 산화막의 제조방법, 이에 의해 제조된 게르마늄-게르마늄 산화막 및 상기 게르마늄-게르마늄 산화막을 포함하는 mos 커패시터
KR20210013880A (ko) 2019-07-29 2021-02-08 연세대학교 산학협력단 게르마늄-게르마늄 산화막-고유전율 절연막의 제조방법, 이에 의해 제조된 게르마늄-게르마늄 산화막-고유전율 절연막 및 상기 게르마늄-게르마늄 산화막-고유전율 절연막을 포함하는 전계 효과 트랜지스터
CN113088938B (zh) * 2021-04-08 2022-03-11 四川大学 多微波源等离子体化学气相沉积装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729354B1 (ko) * 2005-12-07 2007-06-15 삼성전자주식회사 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691620B2 (en) 2012-08-24 2017-06-27 Japan Science And Technology Agency Semiconductor structure having film including germanium oxide on germanium layer and method of fabricating the same
WO2017049145A1 (en) * 2015-09-18 2017-03-23 Tokyo Electron Limited Germanium-containing semiconductor device and method of forming
JP2017112183A (ja) * 2015-12-15 2017-06-22 東京エレクトロン株式会社 絶縁膜積層体の製造方法
US9887081B2 (en) 2015-12-15 2018-02-06 Tokyo Electron Limited Method for manufacturing insulating film laminated structure

Also Published As

Publication number Publication date
US20120248583A1 (en) 2012-10-04
EP2506293A1 (en) 2012-10-03
TW201308427A (zh) 2013-02-16
KR20120112264A (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
JP2012209457A (ja) ゲルマニウム酸化膜の形成方法および電子デバイス用材料
JP5219815B2 (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
JP4401375B2 (ja) 電子デバイス材料の製造方法
JP5229711B2 (ja) パターン形成方法、および半導体装置の製造方法
KR100887330B1 (ko) 절연막의 개질 방법 및 반도체 장치의 제조 방법
JP3746968B2 (ja) 絶縁膜の形成方法および形成システム
JP5202320B2 (ja) 酸化膜の形成方法
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置
US9224594B2 (en) Surface preparation with remote plasma
JP2008288620A (ja) 基板処理方法
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
JPWO2008117798A1 (ja) 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
JP2005116727A (ja) 絶縁体薄膜の製造方法と絶縁体薄膜および半導体装置の製造方法と半導体装置
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2007123662A (ja) 半導体装置の製造方法および半導体装置
TWI621218B (zh) 包含鍺之半導體元件及其形成方法
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
JP2017038088A (ja) 成膜方法及び成膜装置
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2015211193A (ja) 成膜方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603