JP2017112183A - 絶縁膜積層体の製造方法 - Google Patents

絶縁膜積層体の製造方法 Download PDF

Info

Publication number
JP2017112183A
JP2017112183A JP2015244530A JP2015244530A JP2017112183A JP 2017112183 A JP2017112183 A JP 2017112183A JP 2015244530 A JP2015244530 A JP 2015244530A JP 2015244530 A JP2015244530 A JP 2015244530A JP 2017112183 A JP2017112183 A JP 2017112183A
Authority
JP
Japan
Prior art keywords
plasma
microwave
film
dielectric constant
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015244530A
Other languages
English (en)
Other versions
JP6671166B2 (ja
Inventor
準弥 宮原
Junya Miyahara
準弥 宮原
藤野　豊
Yutaka Fujino
豊 藤野
源志 中村
Motoshi Nakamura
源志 中村
健太郎 白神
Kentaro Shiragami
健太郎 白神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015244530A priority Critical patent/JP6671166B2/ja
Priority to US15/380,955 priority patent/US9887081B2/en
Publication of JP2017112183A publication Critical patent/JP2017112183A/ja
Application granted granted Critical
Publication of JP6671166B2 publication Critical patent/JP6671166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32247—Resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32247—Resonators
    • H01J37/32256—Tuning means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32311—Circuits specially adapted for controlling the microwave discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】半導体基板に、界面準位密度が低減された良質で薄い酸化膜を有するとともに、等価換算膜厚（ＥＯＴ）が小さな絶縁膜積層体を製造する方法を提供する。
【解決手段】絶縁膜積層体の製造方法は、Ｇｅ基板２００等の半導体基板上に、第１の高誘電率膜２０１を形成する工程と、半導体基板をプラズマ処理装置１の処理容器２内でプラズマ処理し、半導体基板と第１の高誘電率膜２０１との界面に酸化膜を形成する工程と、第１の高誘電率膜２０１の上に、第２の高誘電率膜２０３を形成する工程と、を含む。プラズマ酸化処理は、複数のマイクロ波透過板から導入される複数のマイクロ波の合計パワーのパワー密度を、処理容器の内部空間に臨む天井部の面積と複数のマイクロ波透過板の面積との総和を基準にして０．０３５ｋＷ／ｍ２以上３．５ｋＷ／ｍ２以下の範囲内で、半導体基板が２０℃以上１４５℃以下の範囲内となる処理温度で行う。
【選択図】図１

Description

本発明は、被処理体上に酸化膜を含む絶縁膜の積層体を形成する絶縁膜積層体の製造方法に関する。
電子デバイス材料用の基板として、シリコン基板が広く用いられてきた。しかし、近年、ＣＭＯＳなどのデバイスにおける高移動度を実現するため、シリコン基板に代えて、ＩＶ族半導体やIII-Ｖ族半導体などの基板材料、そして、それら材料をシリコン基板上に堆積しチャネル材料として用いる技術が注目されている。例えば、ＩＶ族半導体であるＧｅの電子及びホールは、シリコン中のそれらより高い移動度を有するため、Ｇｅは優れた電気的特性を持つ半導体材料として知られている。また、等価換算膜厚（ＥＯＴ）を低減するため、ゲート絶縁膜として、高誘電率膜（ｈｉｇｈ−ｋ膜）が用いられるようになっている。
Ｇｅ基板と高誘電率膜とは、界面の電気的特性が良好でない。そのため、特許文献１では、スロットアンテナ方式のプラズマ処理装置を用いて、Ｇｅ基板と高誘電率膜との間に、Ｇｅ酸化膜を形成する技術が提案されている。
また、特許文献２では、複数のマイクロ波透過窓を介して処理容器内に複数のマイクロ波を導入する方式のプラズマ処理装置を用い、シリコン基板に対し、低パワーのマイクロ波プラズマによって、１００℃以下の低温でシリコン酸化膜を形成する技術が提案されている。
特開２０１２−２０９４５７号公報（特許請求の範囲など） 特開２０１３−１６１９６０号公報（特許請求の範囲など）
特許文献１のように、Ｇｅ酸化膜を形成することによって、Ｇｅ基板と高誘電率膜との界面の電気的特性を改善することができる。しかし、高移動度を実現するためには、Ｇｅ酸化膜の膜質をさらに高めていく必要がある。今後、次世代以降のデバイス開発においては、Ｇｅ等の半導体基板と高誘電率膜との間に、膜厚が例えば０．３ｎｍ以下で、界面準位密度が低減された酸化膜を形成することが期待される。そのため、より低温で、薄いＧｅ酸化膜を膜厚の制御性よく形成する手法の確立が求められている。また、Ｇｅ酸化膜を含むゲート絶縁膜全体の等価換算膜厚（ＥＯＴ）を極力小さくすることも必要である。
従って、本発明の目的は、半導体基板に、界面準位密度が低減された良質で薄い酸化膜を有するとともに、等価換算膜厚（ＥＯＴ）が小さな絶縁膜積層体を製造する方法を提供することである。
本発明の絶縁膜積層体の製造方法は、半導体基板上に絶縁膜積層体を形成する方法であって、以下の工程Ａ〜工程Ｃ；
工程Ａ）前記半導体基板上に、第１の高誘電率膜を形成する工程と、
工程Ｂ）前記半導体基板をプラズマ処理装置の処理容器内でプラズマ処理し、前記半導体基板と前記第１の高誘電率膜との界面に酸化膜を形成する工程と、
工程Ｃ）前記第１の高誘電率膜の上に、第２の高誘電率膜を形成する工程と、
を含むものである。
本発明の絶縁膜積層体の製造方法において、前記プラズマ処理装置は、
半導体基板を収容する前記処理容器と、
前記処理容器の内部に配置され、前記半導体基板を載置する載置面を有する載置台と、
前記マイクロ波を生成すると共に、該マイクロ波を複数の経路に分配して出力するマイクロ波出力部と、
前記マイクロ波出力部から出力されたマイクロ波を前記処理容器内に導入するアンテナ部と、
前記マイクロ波出力部と前記処理容器内との間のインピーダンスを整合させるチューナと、
前記処理容器の上部に配置され、前記載置面に対向して設けられた複数の開口部を有する導電性部材と、
前記複数の開口部に嵌合し、前記処理容器内に前記マイクロ波を透過させて導入させる複数のマイクロ波透過窓と、
を備えて前記複数のマイクロ波透過窓からそれぞれ前記処理容器内に導入した前記複数のマイクロ波によって前記プラズマを生成するものである。
本発明の第１の観点の絶縁膜積層体の製造方法において、前記プラズマ処理は、酸素含有ガスのプラズマによるプラズマ酸化処理であり、前記複数のマイクロ波の合計パワーのパワー密度を、前記処理容器の内部空間に臨む前記導電性部材の面積と前記複数のマイクロ波透過窓の面積との総和を基準にして０．０３５ｋＷ／ｍ２以上３．５ｋＷ／ｍ２以下の範囲内とし、かつ、前記半導体基板が２０℃以上１４５℃以下の範囲内となる処理温度で行うことを特徴とする。
また、本発明の第２の観点の絶縁膜積層体の製造方法において、前記プラズマ処理は、窒素含有ガスのプラズマによるプラズマ窒化処理であり、前記複数のマイクロ波の合計パワーのパワー密度を、前記処理容器の内部空間に臨む前記導電性部材の面積と前記複数のマイクロ波透過窓の面積との総和を基準にして０．７ｋＷ／ｍ２以上２１ｋＷ／ｍ２以下の範囲内とし、かつ、前記半導体基板が５０℃以上３００℃以下の範囲内となる処理温度で行うことを特徴とする。
本発明の第１の観点及び第２の観点の絶縁膜積層体の製造方法において、前記第２の高誘電率膜を形成した後、さらに、前記プラズマ処理装置によって前記半導体基板をプラズマ処理し、前記第２の高誘電率膜を改質処理する工程を含んでいてもよい。
本発明の第１の観点及び第２の観点の絶縁膜積層体の製造方法において、前記第２の高誘電率膜を改質する工程は、前記複数のマイクロ波の合計パワーのパワー密度を、前記処理容器の内部空間に臨む前記導電性部材の面積と前記複数のマイクロ波透過窓の面積との総和を基準にして０．０３５ｋＷ／ｍ２以上３．５ｋＷ／ｍ２以下の範囲内とし、かつ、前記半導体基板が５０℃以上４００℃以下の範囲内となる処理温度で行ってもよい。
本発明の第１の観点及び第２の観点の絶縁膜積層体の製造方法は、前記酸化膜の膜厚が、０．１ｎｍ以上１．０ｎｍ以下の範囲内であってもよい。
本発明の第１の観点及び第２の観点の絶縁膜積層体の製造方法は、前記第１の高誘電率膜の膜厚が、０．５ｎｍ以上１．５ｎｍ以下の範囲内であってもよい。
本発明の第１の観点及び第２の観点の絶縁膜積層体の製造方法において、前記第１の高誘電率膜は、アルミニウム酸化物を含有する膜であってもよい。
本発明の第１の観点及び第２の観点の絶縁膜積層体の製造方法において、前記第２の高誘電率膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２及び希土類酸化物よりなる群より選ばれる１種以上を含有する膜であってもよい。
本発明方法によれば、界面準位密度が低減された良質で薄い酸化膜を有し、等価換算膜厚（ＥＯＴ）が小さな絶縁膜積層体を製造することができる。本発明方法によって得られる絶縁膜積層体は、例えばトランジスタのゲート絶縁膜として有用なものである。
本発明の第１の実施の形態に係る絶縁膜積層体の製造方法の一工程を説明する半導体基板表面付近の断面図である。 図１に続く工程を説明する半導体基板表面付近の断面図である。 図２に続く工程を説明する半導体基板表面付近の断面図である。 図３に続く工程を説明する半導体基板表面付近の断面図である。 図４に続く工程を説明する半導体基板表面付近の断面図である。 本発明の実施の形態で用いるプラズマ処理装置の概略の構成を示す断面図である。 図６に示した制御部の構成を示す説明図である。 図６に示したマイクロ波導入装置の構成を示す説明図である。 図８に示したマイクロ波導入機構を示す断面図である。 図９に示したマイクロ波導入機構のアンテナ部を示す斜視図である。 図９に示したマイクロ波導入機構の平面アンテナを示す平面図である。 図６に示した処理容器の天井部の底面図である。 図６に示したマイクロ波導入装置における複数のマイクロ波透過板の配置を示す説明図である 図５に続く任意工程を説明する半導体基板表面付近の断面図である。 実験例で作製したトランジスタのゲート構造を説明する図面である。 実験例１におけるゲート絶縁膜のＥＯＴとゲートリーク電流（Ｊｇ）の測定結果を示す図面である。 実験例１における界面準位密度（Ｄｉｔ）の測定結果を示す図面である。 実験例２におけるＧｅ酸化膜のＸＰＳ（Ｘ線光電子分光分析法）の測定結果を示す図面である。 実験例２において、温度を変化させた場合の結果を示す図面である。 実験例２において、マイクロ波パワーを変化させた場合の結果を示す図面である。 実験例３における処理温度を変化させた場合のゲート絶縁膜のＥＯＴとゲートリーク電流（Ｊｇ）の測定結果を示す図面である。 実験例３における処理温度とゲートリーク電流（Ｊｇ）の関係を示す図面である。 実験例３におけるマイクロ波パワーを変化させた場合のゲート絶縁膜のＥＯＴとゲートリーク電流（Ｊｇ）の測定結果を示す図面である。 実験例３におけるマイクロ波パワーとゲートリーク電流（Ｊｇ）の関係を示す図面である。 実験例４におけるゲート絶縁膜のＥＯＴとゲートリーク電流（Ｊｇ）の測定結果を示す図面である。 実験例４におけるヒステリシスの測定結果を示す図面である。
以下、本発明の実施の形態について適宜図面を参照して詳細に説明する。
［第１の実施の形態］
本発明の第１の実施の形態に係る絶縁膜積層体の製造方法について、その主要な工程を示す図１〜図５を参照しながら説明する。ここでは、半導体デバイス製造用の半導体基板（以下、単に「ウエハ」と記す。）ＷとしてＧｅ基板２００（Ｓｉ基板上にＧｅ膜を成膜したものを含む）を用いる場合を例に挙げる。
本実施の形態により製造される絶縁膜積層体２０４は、例えば図５に示すように、Ｇｅ基板２００と、第１の高誘電率膜２０１と、Ｇｅ基板２００と第１の高誘電率膜２０１との界面に形成されたＧｅ酸化膜２０２と、第１の高誘電率膜２０１の上に積層された第２の高誘電率膜２０３とを有している。そして、本実施の形態の絶縁膜積層体の製造方法は、以下の工程Ａ〜Ｃを含むものである。
＜工程Ａ；第１の高誘電率膜の形成＞
まず、図１に示すように、Ｇｅ基板２００を準備する。Ｇｅ基板２００は、ｐ型又はｎ型であってもよい。Ｇｅ基板２００の表面は、例えば希フッ酸によって清浄化しておくことが好ましい。
次に、図２に示すように、Ｇｅ基板２００の上に、第１の高誘電率膜２０１を形成する。ここで、「高誘電率膜」とは、シリコン酸化膜（ＳｉＯ２膜；比誘電率３．９）よりも比誘電率が高い絶縁膜を意味し、好ましくは比誘電率が４以上の絶縁膜を意味する。この点は、第２の高誘電率膜２０３についても同様である。
第１の高誘電率膜２０１としては、Ｇｅ基板２００との界面特性が良好なアルミニウム酸化物を含有する膜が好ましく、具体的には、Ａｌ２Ｏ３膜、イットリウム・アルミニウム複合酸化物（ＡｌＯｘＹｎ；ここでｘ及びｎは化学量論的に取り得る数を意味する。）などを例示できる。ここで、イットリウム・アルミニウム複合酸化物としては、例えば三酸化イットリウムアルミニウム（ＡｌＯ３Ｙ）、イットリウム・アルミニウム・ガーネット（Ｙ３Ａｌ５Ｏ１２）、イットリウム・アルミニウム・ペロブスカイト（化学量論組成ＹＡｌＯ３）などを挙げることができる。第１の高誘電率膜２０１としては、特にＡｌ２Ｏ３膜を用いることが好ましい。
アルミニウム酸化物を含有する膜を形成する際の成膜方法は特に限定されるものではないが、例えば、トリメチルアルミニウムと水（Ｈ２Ｏ）を原料とするＡＬＤ（原子層堆積）法を用いることが好ましい。第１の高誘電率膜２０１の膜厚は、後の工程Ｂでプラズマ酸化処理によるＧｅ基板２００と第１の高誘電率膜２０１との界面酸化に影響を与えるため、例えば０．５〜１．５ｎｍの範囲内の厚みとすることが好ましく、０．５〜１．０ｎｍの範囲内の厚みとすることがより好ましい。第１の高誘電率膜２０１の膜厚が０．５ｎｍ未満である場合、後の工程Ｂで界面酸化レートが大きくなってＧｅ酸化膜２０２の膜厚が厚くなりすぎるなど、プラズマ酸化処理における膜厚の制御性が低下することとなる。一方、第１の高誘電率膜２０１の膜厚が１．５ｎｍを超える場合、後の工程Ｂでの界面酸化レートが低下し、Ｇｅ酸化膜２０２の膜厚が薄くなりすぎるなど、やはりプラズマ酸化処理における膜厚の制御性が低下する場合がある。
＜工程Ｂ：プラズマ酸化処理によるＧｅ酸化膜の形成＞
次に、図３に示すように、ウエハＷに対してプラズマ酸化処理を行い、Ｇｅ基板２００と第１の高誘電率膜２０１との界面のＧｅを酸化する。本工程では、後述するプラズマ処理装置を使用し、低パワーかつ低温のプラズマＰで処理することによって、第１の高誘電率膜２０１を介して酸化活性種がＧｅ基板２００に到達し、Ｇｅ基板２００の第１の高誘電率膜２０１との界面部分が極薄く酸化される。なお、本工程で使用するプラズマ処理装置及びプラズマ酸化処理の詳細については、後述する。
プラズマ酸化処理によって、図４に示すように、Ｇｅ基板２００と第１の高誘電率膜２０１との界面にＧｅ酸化膜２０２が形成される。Ｇｅ酸化膜２０２の膜厚は、例えば１．０ｎｍ以下であり、好ましくは０．１〜１．０ｎｍの範囲内である。Ｇｅ酸化膜２０２の膜厚を０．３ｎｍ以下に抑えることによって、ＥＯＴの増加を極力抑えながら、界面準位密度を低減できる。そして、Ｇｅ基板２００と第１の高誘電率膜２０１との界面に形成されたＧｅ酸化膜２０２によって、Ｇｅ基板２００と第１の高誘電率膜２０１との界面の電気的特性が改善される。
＜工程Ｃ：第２の高誘電率膜の形成＞
次に、図５に示すように、第１の高誘電率膜２０１の上に、第２の高誘電率膜２０３を形成する。第２の高誘電率膜２０３の材質としては、例えばＡｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、希土類酸化物などを挙げることができる。ここで、希土類酸化物としては、例えばＹ２Ｏ３、Ｌａ２Ｏ３等を挙げることができる。第２の高誘電率膜２０３の成膜方法は特に限定されるものではないが、例えばＡＬＤ（原子層堆積）法を用いることが好ましい。なお、第２の高誘電率膜２０３としてＡｌ２Ｏ３膜を形成する場合の成膜方法は、第１の高誘電率膜２０１を形成する場合と同様である。
第２の高誘電率膜２０３の膜厚は、絶縁膜積層体２０４をトランジスタのゲート絶縁膜として用いる場合に、ゲートリーク電流を抑制しながらＥＯＴを適切に制御する観点から、例えば１〜３ｎｍの範囲内の厚みとすることが好ましい。第２の高誘電率膜２０３の膜厚が１ｎｍ未満では、リーク電流の抑制が困難となる場合があり、３ｎｍを超えると物理膜厚が増加して微細化が困難となる場合がある。
＜プラズマ処理装置の構成例＞
ここで、図６〜図１３を参照して、工程Ｂのプラズマ酸化処理に用いるプラズマ処理装置の構成例について説明する。まず、図６は、プラズマ処理装置の概略の構成を示す断面図である。図７は、図６に示した制御部の構成を示す説明図である。本実施の形態で用いるプラズマ処理装置１は、連続する複数の動作を伴って、ウエハＷに対してプラズマ酸化処理、プラズマ窒化処理などの成膜処理を施す装置である。
プラズマ処理装置１は、被処理体であるウエハＷを収容する処理容器２と、処理容器２の内部に配置され、ウエハＷを載置する載置面２１ａを有する載置台２１と、処理容器２内にガスを供給するガス供給機構３と、処理容器２内を減圧排気する排気装置４と、処理容器２内にプラズマを生成させるためのマイクロ波を発生させると共に、処理容器２内にマイクロ波を導入するマイクロ波導入装置５と、これらプラズマ処理装置１の各構成部を制御する制御部８とを備えている。なお、処理容器２内にガスを供給する手段としては、ガス供給機構３の代りに、プラズマ処理装置１の構成には含まれない外部のガス供給機構を使用してもよい。
処理容器２は、例えば略円筒形状をなしている。処理容器２は、例えばアルミニウムおよびその合金等の金属材料によって形成されている。マイクロ波導入装置５は、処理容器２の上部に設けられ、処理容器２内に電磁波（マイクロ波）を導入してプラズマを生成するプラズマ生成手段として機能する。マイクロ波導入装置５の構成については、後で詳しく説明する。
処理容器２は、板状の天井部１１および底部１３と、天井部１１と底部１３とを連結する側壁部１２とを有している。天井部１１は、複数の開口部を有している。側壁部１２は、処理容器２に隣接する図示しない搬送室との間でウエハＷの搬入出を行うための搬入出口１２ａを有している。処理容器２と図示しない搬送室との間には、ゲートバルブＧが配置されている。ゲートバルブＧは、搬入出口１２ａを開閉する機能を有している。ゲートバルブＧは、閉状態で処理容器２を気密にシールすると共に、開状態で処理容器２と図示しない搬送室との間でウエハＷの移送を可能にする。
底部１３は、複数（図６では２つ）の排気口１３ａを有している。プラズマ処理装置１は、更に、排気口１３ａと排気装置４とを接続する排気管１４を備えている。排気装置４は、ＡＰＣバルブと、処理容器２の内部空間を所定の真空度まで高速に減圧することが可能な高速真空ポンプとを有している。このような高速真空ポンプとしては、例えばターボ分子ポンプ等がある。排気装置４の高速真空ポンプを作動させることによって、処理容器２は、その内部空間が所定の真空度、例えば０．１３３Ｐａまで減圧される。
プラズマ処理装置１は、更に、処理容器２内において載置台２１を支持する支持部材２２と、支持部材２２と処理容器２の底部１３との間に設けられた絶縁材料よりなる絶縁部材２３とを備えている。載置台２１は、被処理体であるウエハＷを水平に載置するためのものである。支持部材２２は、底部１３の中央から処理容器２の内部空間に向かって延びる円筒状の形状を有している。載置台２１および支持部材２２は、例えばＡｌＮ等によって形成されている。
プラズマ処理装置１は、更に、載置台２１に高周波電力を供給する高周波バイアス電源２５と、載置台２１と高周波バイアス電源２５との間に設けられた整合器２４とを備えている。高周波バイアス電源２５は、ウエハＷにイオンを引き込むために、載置台２１に高周波電力を供給する。
図示しないが、プラズマ処理装置１は、更に、載置台２１を加熱または冷却する温度制御機構を備えている。温度制御機構は、例えば、ウエハＷの温度を、２０℃（室温）〜９００℃の範囲内で制御する。また、載置台２１は、載置面２１ａに対して突没可能に設けられた複数の支持ピンを有している。複数の支持ピンは、任意の昇降機構により上下に変位し、上昇位置において、図示しない搬送室との間でウエハＷの受け渡しを行うことができるように構成されている。
プラズマ処理装置１は、更に、処理容器２の天井部１１に設けられたガス導入部１５を備えている。ガス導入部１５は、円筒形状をなす複数のノズル１６を有している。ノズル１６は、その下面に形成されたガス孔１６ａを有している。ノズル１６の配置については、後で説明する。
ガス供給機構３は、ガス供給源３１を含むガス供給装置３ａと、ガス供給源３１とガス導入部１５とを接続する配管３２とを有している。なお、図６では、１つのガス供給源３１を図示しているが、ガス供給装置３ａは、使用されるガスの種類に応じて複数のガス供給源を含んでいてもよい。
ガス供給源３１は、例えば、プラズマ生成用の希ガスや、酸化処理や窒化処理に使用される処理ガス等のガス供給源として用いられる。なお、プラズマ生成用の希ガスとしては、例えば、Ａｒ、Ｋｒ、Ｘｅ、Ｈｅ等が使用される。酸化処理に使用される処理ガスとしては、例えば、酸素ガス、オゾンガス等の酸素含有ガスが使用される。窒化処理に使用される処理ガスとしては、例えば、窒素ガスやアンモニア等の窒素含有ガスが使用される。なお、希ガスは酸化処理用の処理ガスや、窒化処理用の処理ガスと共に使用される場合もある。
図示しないが、ガス供給装置３ａは、更に、配管３２の途中に設けられたマスフローコントローラおよび開閉バルブを含んでいる。処理容器２内に供給されるガスの種類や、これらのガスの流量等は、マスフローコントローラおよび開閉バルブによって制御される。
プラズマ処理装置１の各構成部は、それぞれ制御部８に接続されて、制御部８によって制御される。制御部８は、典型的にはコンピュータである。図７に示した例では、制御部８は、ＣＰＵを備えたプロセスコントローラ８１と、このプロセスコントローラ８１に接続されたユーザーインターフェース８２および記憶部８３とを備えている。
プロセスコントローラ８１は、プラズマ処理装置１において、例えば温度、圧力、ガス流量、バイアス印加用の高周波電力、マイクロ波出力等のプロセス条件に関係する各構成部（例えば、高周波バイアス電源２５、ガス供給装置３ａ、排気装置４、マイクロ波導入装置５等）を統括して制御する制御手段である。
ユーザーインターフェース８２は、工程管理者がプラズマ処理装置１を管理するためにコマンドの入力操作等を行うキーボードやタッチパネル、プラズマ処理装置１の稼働状況を可視化して表示するディスプレイ等を有している。
記憶部８３には、プラズマ処理装置１で実行される各種処理をプロセスコントローラ８１の制御によって実現するための制御プログラム（ソフトウエア）や、処理条件データ等が記録されたレシピ等が保存されている。プロセスコントローラ８１は、ユーザーインターフェース８２からの指示等、必要に応じて、任意の制御プログラムやレシピを記憶部８３から呼び出して実行する。これにより、プロセスコントローラ８１による制御下で、プラズマ処理装置１の処理容器２内において所望の処理が行われる。
上記の制御プログラムおよびレシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ、ブルーレイディスク等のコンピュータ読み取り可能な記憶媒体に格納された状態のものを利用することができる。また、上記のレシピは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用することも可能である。
次に、図６、図８ないし図１１を参照して、マイクロ波導入装置５の構成について詳しく説明する。図８は、マイクロ波導入装置５の構成を示す説明図である。図９は、図８に示したマイクロ波導入機構を示す断面図である。図１０は、図９に示したマイクロ波導入機構のアンテナ部を示す斜視図である。図１１は、図９に示したマイクロ波導入機構の平面アンテナを示す平面図である。
前述のように、マイクロ波導入装置５は、処理容器２の上部に設けられ、処理容器２内に電磁波（マイクロ波）を導入してプラズマを生成するプラズマ生成手段として機能する。図６および図８に示したように、マイクロ波導入装置５は、処理容器２の上部に配置され、複数の開口部を有する導電性部材である天井部１１と、マイクロ波を生成すると共に、マイクロ波を複数の経路に分配して出力するマイクロ波出力部５０と、マイクロ波出力部５０から出力されたマイクロ波を処理容器２に導入するアンテナユニット６０とを有している。本実施の形態では、処理容器２の天井部１１は、マイクロ波導入装置５の導電性部材を兼ねている。
マイクロ波出力部５０は、電源部５１と、マイクロ波発振器５２と、マイクロ波発振器５２によって発振されたマイクロ波を増幅するアンプ５３と、アンプ５３によって増幅されたマイクロ波を複数の経路に分配する分配器５４とを有している。マイクロ波発振器５２は、所定の周波数（例えば、８６０ＭＨｚ）でマイクロ波を発振（例えば、ＰＬＬ発振）させる。なお、マイクロ波の周波数は、８６０ＭＨｚに限らず、２．４５ＧＨｚ、８．３５ＧＨｚ、５．８ＧＨｚ、１．９８ＧＨｚ等であってもよい。分配器５４は、入力側と出力側のインピーダンスを整合させながらマイクロ波を分配する。
アンテナユニット６０は、複数のアンテナモジュール６１を含んでいる。複数のアンテナモジュール６１は、それぞれ、分配器５４によって分配されたマイクロ波を処理容器２内に導入する。本実施の形態では、複数のアンテナモジュール６１の構成は全て同一である。各アンテナモジュール６１は、分配されたマイクロ波を主に増幅して出力するアンプ部６２と、アンプ部６２から出力されたマイクロ波を処理容器２内に導入するマイクロ波導入機構６３とを有している。
アンプ部６２は、マイクロ波の位相を変化させる位相器６２Ａと、メインアンプ６２Ｃに入力されるマイクロ波の電力レベルを調整する可変ゲインアンプ６２Ｂと、ソリッドステートアンプとして構成されたメインアンプ６２Ｃと、後述するマイクロ波導入機構６３のアンテナ部で反射されてメインアンプ６２Ｃに向かう反射マイクロ波を分離するアイソレータ６２Ｄとを含んでいる。
図６に示したように、複数のマイクロ波導入機構６３は、天井部１１に設けられている。図９に示したように、マイクロ波導入機構６３は、インピーダンスを整合させるチューナ６４と、増幅されたマイクロ波を処理容器２内に放射するアンテナ部６５と、金属材料よりなり、図９における上下方向に延びる円筒状の形状を有する本体容器６６と、本体容器６６内において本体容器６６が延びる方向と同じ方向に延びる内側導体６７とを有している。本体容器６６および内側導体６７は、同軸管を構成している。本体容器６６は、この同軸管の外側導体を構成している。内側導体６７は、棒状または筒状の形状を有している。本体容器６６の内周面と内側導体６７の外周面との間の空間は、マイクロ波伝送路６８を形成する。
アンテナ部６５は、本体容器６６における処理容器２側に設けられている。
図９および図１０に示したように、アンテナ部６５は、内側導体６７の下端部に接続された平面アンテナ７１と、平面アンテナ７１の上面側に配置されたマイクロ波遅波材７２と、平面アンテナ７１の下面側に配置されたマイクロ波透過板７３とを有している。マイクロ波透過板７３の下面は、処理容器２の内部空間に露出している。マイクロ波透過板７３は、本体容器６６を介して、マイクロ波導入装置５の導電性部材である天井部１１の開口部に嵌合している。マイクロ波透過板７３は、本発明におけるマイクロ波透過窓に対応する。
平面アンテナ７１は、円板形状を有している。また、平面アンテナ７１は、平面アンテナ７１を貫通するように形成されたスロット７１ａを有している。図１０および図１１に示した例では、４つのスロット７１ａが設けられており、各スロット７１ａは、４つに均等に分割された円弧形状を有している。なお、スロット７１ａの数は、４つに限らず、５つ以上であってもよいし、１つ以上３つ以下であってもよい。
マイクロ波遅波材７２は、真空よりも大きい誘電率を有する材料によって形成されている。マイクロ波遅波材７２を形成する材料としては、例えば、石英、セラミックス、ポリテトラフルオロエチレン樹脂等のフッ素系樹脂、ポリイミド樹脂等を用いることができる。マイクロ波は、真空中ではその波長が長くなる。マイクロ波遅波材７２は、マイクロ波の波長を短くしてプラズマを調整する機能を有している。また、マイクロ波の位相は、マイクロ波遅波材７２の厚みによって変化する。そのため、マイクロ波遅波材７２の厚みによってマイクロ波の位相を調整することにより、平面アンテナ７１が定在波の腹の位置になるように調整することができる。これにより、平面アンテナ７１における反射波を抑制することができると共に、平面アンテナ７１から放射されるマイクロ波の放射エネルギーを大きくすることができる。つまり、これにより、マイクロ波のパワーを効率よく処理容器２内に導入することができる。
マイクロ波透過板７３は、誘電体材料によって形成されている。マイクロ波透過板７３を形成する誘電体材料としては、例えば石英やセラミックス等が用いられる。マイクロ波透過板７３は、マイクロ波をＴＥモードで効率的に放射することができるような形状をなしている。図１０に示した例では、マイクロ波透過板７３は、直方体形状を有している。なお、マイクロ波透過板７３の形状は、直方体形状に限らず、例えば円柱形状、五角形柱形状、六角形柱形状、八角形柱形状であってもよい。
上記のように構成されたマイクロ波導入機構６３では、メインアンプ６２Ｃで増幅されたマイクロ波は、本体容器６６の内周面と内側導体６７の外周面との間（マイクロ波伝送路６８）を通って平面アンテナ７１に達し、平面アンテナ７１のスロット７１ａからマイクロ波透過板７３を透過して処理容器２の内部空間に放射される。
チューナ６４は、スラグチューナを構成している。具体的には、図９に示したように、チューナ６４は、本体容器６６のアンテナ部６５よりも基端部側（上端部側）の部分に配置された２つのスラグ７４Ａ，７４Ｂと、２つのスラグ７４Ａ，７４Ｂを動作させるアクチュエータ７５と、このアクチュエータ７５を制御するチューナコントローラ７６とを有している。
スラグ７４Ａ，７４Ｂは、板状且つ環状の形状を有し、本体容器６６の内周面と内側導体６７の外周面との間に配置されている。また、スラグ７４Ａ，７４Ｂは、誘電体材料によって形成されている。スラグ７４Ａ，７４Ｂを形成する誘電体材料としては、例えば、比誘電率が１０の高純度アルミナを用いることができる。
チューナ６４は、チューナコントローラ７６からの指令に基づいて、アクチュエータ７５によって、スラグ７４Ａ，７４Ｂを上下方向に移動させる。これにより、チューナ６４は、インピーダンスを調整する。例えば、チューナコントローラ７６は、終端部のインピーダンスが５０Ωになるように、スラグ７４Ａ，７４Ｂの位置を調整する。
本実施の形態では、メインアンプ６２Ｃ、チューナ６４および平面アンテナ７１は、互いに近接して配置されている。特に、チューナ６４および平面アンテナ７１は、集中定数回路を構成し、且つ共振器として機能する。チューナ６４によって、平面アンテナ７１に至るまでのインピーダンス不整合を高精度で解消することができ、実質的に不整合部分をプラズマ空間とすることができる。これにより、チューナ６４によって、高精度のプラズマ制御が可能になる。
次に、図１２および図１３を参照して、プラズマ処理装置１におけるマイクロ波透過板７３の配置について説明する。図１２は、図６に示した処理容器２の天井部１１の底面図である。図１３は、本実施の形態における複数のマイクロ波透過板７３の配置を示す説明図である。なお、図１２では、本体容器６６の図示を省略している。また、以下の説明では、マイクロ波透過板７３は、円柱形状を有するものとする。
マイクロ波導入装置５は、複数のマイクロ波透過板７３を含んでいる。前述のように、マイクロ波透過板７３は、本発明におけるマイクロ波透過窓に対応する。複数のマイクロ波透過板７３は、マイクロ波導入装置５の導電性部材である天井部１１の複数の開口部に嵌合した状態で、載置台２１の載置面２１ａに平行な１つの仮想の平面上に配置されている。また、複数のマイクロ波透過板７３は、上記仮想の平面において、その中心点間の距離が互いに等しいか、ほぼ等しい３つのマイクロ波透過板７３を含んでいる。なお、中心点間の距離がほぼ等しいというのは、マイクロ波透過板７３の形状精度やアンテナモジュール６１（マイクロ波導入機構６３）の組み立て精度等の観点から、マイクロ波透過板７３の位置は、所望の位置からわずかにずれていてもよいことを意味する。
本実施の形態では、複数のマイクロ波透過板７３は、六方最密配置になるように配置された７つのマイクロ波透過板７３からなるものである。具体的には、複数のマイクロ波透過板７３は、その中心点がそれぞれ正六角形の頂点に一致またはほぼ一致するように配置された６つのマイクロ波透過板７３Ａ〜７３Ｆと、その中心点が正六角形の中心に一致またはほぼ一致するように配置された１つのマイクロ波透過板７３Ｇからなるものである。図１３において、符号ＰＡ〜ＰＧは、それぞれ、マイクロ波透過板７３Ａ〜７３Ｇの中心点を示している。なお、頂点または中心点にほぼ一致するというのは、マイクロ波透過板７３の形状精度やアンテナモジュール６１（マイクロ波導入機構６３）の組み立て精度等の観点から、マイクロ波透過板７３の中心点は、上記の頂点または中心からわずかにずれていてもよいことを意味する。
図１２に示したように、マイクロ波透過板７３Ｇは、天井部１１における中央部分に配置されている。６つのマイクロ波透過板７３Ａ〜７３Ｆは、マイクロ波透過板７３Ｇを囲むように、天井部１１の中央部分よりも外側に配置されている。なお、本実施の形態において、「天井部１１における中央部分」というのは、「天井部１１の平面形状における中央部分」を意味する。
マイクロ波透過板７３Ａ〜７３Ｇは、図１３に示したように、マイクロ波透過板７３Ａ〜７３Ｇの中心点ＰＡ〜ＰＧのうち、互いに隣接する３つの中心点を結ぶことによって平面状に６個の正三角形が形成されるとともに、これら６個の正三角形によって仮想の正六角形が形成されるように配置されている。なお、図１３において、符号Ｗは、ウエハＷの平面形状を、複数のマイクロ波透過板７３が配置された仮想の平面に投影して形成された図形（以下、単にウエハＷの平面形状と記す。）を示している。図１３に示した例では、ウエハＷの平面形状は円形である。本実施の形態では、マイクロ波透過板７３Ａ〜７３Ｆの中心点ＰＡ〜ＰＦの基準となる正六角形の外縁は、ウエハＷの平面形状を包含している。マイクロ波透過板７３Ｇの中心点ＰＧは、ウエハＷの平面形状（円）の中心点に一致またはほぼ一致している。マイクロ波透過板７３Ａ〜７３Ｆの中心点ＰＡ〜ＰＦは、ウエハＷの平面形状に対する同心円の円周上において、均等またはほぼ均等の間隔で配置されている。本実施の形態では、全てのマイクロ波透過板７３において、互いに隣接する任意の３つのマイクロ波透過板７３の中心点間の距離は、互いに等しいか、ほぼ等しくなる。
図９に示したように、マイクロ波導入機構６３は、マイクロ波透過板７３を含んだ一体構造をなしている。本実施の形態では、複数のマイクロ波導入機構６３は、７つのマイクロ波導入機構６３からなるものである。各マイクロ波導入機構６３は、図１２および図１３に示したマイクロ波透過板７３が配置された位置に対応して配置されている。また、図１２に示したように、ガス導入部１５の複数のノズル１６は、マイクロ波透過板７３Ａ〜７３Ｆとマイクロ波透過板７３Ｇとの間において、マイクロ波透過板７３Ｇの周囲を囲むように配置されている。
＜プラズマ酸化処理の手順＞
工程Ｂにおいて、プラズマ処理装置１を用いるプラズマ酸化処理は、例えば以下の手順で行うことができる。
まず、例えばユーザーインターフェース８２から、プラズマ処理装置１においてプラズマ酸化処理を行うように、プロセスコントローラ８１に指令が入力される。次に、プロセスコントローラ８１は、この指令を受けて、記憶部８３またはコンピュータ読み取り可能な記憶媒体に保存されたレシピを読み出す。次に、レシピに基づく条件によってプラズマ酸化処理が実行されるように、プロセスコントローラ８１からプラズマ処理装置１の各エンドデバイス（例えば、高周波バイアス電源２５、ガス供給装置３ａ、排気装置４、マイクロ波導入装置５等）に制御信号が送出される。
次に、ゲートバルブＧが開状態にされて、図示しない搬送装置によって、ウエハＷとしてのＧｅ基板２００が、ゲートバルブＧおよび搬入出口１２ａを通って処理容器２内に搬入される。ウエハＷは、載置台２１の載置面２１ａに載置される。次に、ゲートバルブＧが閉状態にされて、排気装置４によって、処理容器２内が減圧排気される。次に、ガス供給機構３によって、処理ガスとして所定の流量の希ガスおよび酸素含有ガスが、ガス導入部１５を介して処理容器２内に導入される。処理容器２の内部空間は、排気量およびガス供給量を調整することによって、所定の圧力に調整される。
次に、マイクロ波出力部５０において、処理容器２内に導入するマイクロ波を発生させる。マイクロ波出力部５０の分配器５４から出力された複数のマイクロ波は、アンテナユニット６０の複数のアンテナモジュール６１に入力され、各アンテナモジュール６１によって、処理容器２内に導入される。各アンテナモジュール６１では、マイクロ波は、アンプ部６２およびマイクロ波導入機構６３を伝搬する。マイクロ波導入機構６３のアンテナ部６５に到達したマイクロ波は、平面アンテナ７１のスロット７１ａから、マイクロ波透過板７３を透過して、処理容器２内におけるウエハＷの上方の空間に放射される。このようにして、各アンテナモジュール６１から、それぞれ別々にマイクロ波が処理容器２内に導入される。
上記のように複数の部位から処理容器２内に導入されたマイクロ波は、それぞれ処理容器２内に電磁界を形成する。これにより、処理容器２内に導入された希ガスや酸素含有ガスをプラズマ化する。そして、プラズマ中の活性種、例えばラジカルやイオンの作用によって、ウエハＷであるＧｅ基板２００と第１の高誘電率膜２０１との界面でＧｅが酸化されてゲルマニウム酸化膜ＧｅＯ２の薄膜が形成される。
プロセスコントローラ８１からプラズマ処理装置１の各エンドデバイスにプラズマ酸化処理を終了させる制御信号が送出されると、マイクロ波の発生が停止されると共に、希ガスおよび酸素含有ガスの供給が停止されて、ウエハＷに対するプラズマ酸化処理が終了する。次に、ゲートバルブＧが開状態にされて、図示しない搬送装置によって、ウエハＷが搬出される。
プラズマ処理装置１では、互いに隣接するマイクロ波透過板７３の中心点間距離が、互いに等しいかほぼ等しくなるように設定されることから、マイクロ波プラズマの密度分布を均一化することが容易であり、ウエハＷの面内での処理の均一性が得られる。
また、プラズマ処理装置１では、マイクロ波透過板７３Ｇは、天井部１１における中央部分に配置され、６つのマイクロ波透過板７３Ａ〜７３Ｆは、マイクロ波透過板７３Ｇを囲むように、天井部１１の中央部分よりも外側に配置されている。これにより、プラズマ処理装置１では、広い領域にわたって、マイクロ波プラズマの密度分布を均一化することが可能になる。また、プラズマ処理装置１では、複数のアンテナモジュール６１の構成は全て同一である。これにより、プラズマ処理装置１では、各アンテナモジュール６１において同様のプラズマ発生条件を用いることができ、マイクロ波プラズマの密度分布の調整が容易になる。なお、正六角形の内側に対応する領域の下方におけるプラズマ密度は、正六角形の外側に対応する領域の下方におけるプラズマ密度よりも大きくなる。本実施の形態では、図１３に示したように、マイクロ波透過板７３Ａ〜７３Ｆの中心点の基準となる正六角形の外縁は、ウエハＷの平面形状を包含している。これにより、プラズマ処理装置１では、プラズマ密度が大きい領域にウエハＷを配置することができる。
本実施の形態では、界面準位密度が低減され、ＧｅＯに対するＧｅＯ２の比率が高く、良質な膜質のＧｅ酸化膜２０２を形成するために、低いマイクロ波パワーでプラズマ酸化処理を行う。プラズマ処理装置１では、複数のマイクロ波透過板７３が設けられることから、１つのマイクロ波透過板７３の面積を小さくすることができる。プラズマ処理装置１のマイクロ波透過板７３が円柱形状を有している場合、マイクロ波透過板７３の平面形状の直径は、例えば９０〜２００ｍｍの範囲内、好ましくは９０〜１５０ｍｍの範囲内とすることができる。その結果、プラズマ処理装置１では、１つのマイクロ波透過板からマイクロ波を導入するプラズマ処理装置に比べて、プラズマを安定的に着火および放電維持させるために必要なマイクロ波のパワーを小さくすることができる。これにより、プラズマ処理装置１では、低パワーのマイクロ波によるプラズマ着火及び放電維持が可能になり、例えば厚さ０．３ｎｍ以下のＧｅ酸化膜２０２を、膜厚を制御しながら形成することができる。
＜プラズマ酸化処理の条件＞
次に、工程Ｂにおいて、プラズマ処理装置１を用いて、Ｇｅ酸化膜２０２を、膜厚の制御性よく形成するための主要な条件として、処理ガスの種類と流量、処理圧力、マイクロ波パワー、処理温度、処理時間を挙げて詳細に説明する。なお、これらの条件は、制御部８の記憶部８３にレシピとして保存されている。そして、プロセスコントローラ８１がそのレシピを読み出してプラズマ処理装置１の各構成部へ制御信号を送出することにより、所望の条件でプラズマ酸化処理が行われる。
処理ガスの種類と流量：
プラズマ酸化処理の処理ガスとしては、プラズマ生成用の希ガスと酸素含有ガスを用いることが好ましい。希ガスとしては、例えば、Ａｒ、Ｋｒ、Ｘｅ、Ｈｅ等を使用することができる。酸素含有ガスとしては、例えば、Ｏ２ガス、オゾンガス等を使用することができる。これらの中でも、希ガスとしてはＡｒガスが、酸素含有ガスとしてはＯ２ガスが、それぞれ好ましい。処理容器２内における全処理ガスに対する酸素含有ガスの体積流量比率（酸素含有ガス流量／全処理ガス流量の百分率）は、酸化力を適度に調節して、薄いＧｅ酸化膜２０２を膜厚の制御性よく形成する観点から、例えば０．１〜５％の範囲内とすることが好ましく、０．５〜３％の範囲内とすることがより好ましい。プラズマ酸化処理では、希ガスの流量は、例えば１００〜１００００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内から、上記流量比になるように設定することが好ましい。酸素含有ガスの流量は、例えば０．１〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内から、上記流量比になるように設定することが好ましい。
処理圧力：
プラズマ酸化処理の処理圧力は、薄膜の形成を容易にする観点から、例えば６〜６００Ｐａの範囲内が好ましく、５０〜３００Ｐａの範囲内がより好ましい。
マイクロ波パワー：
プラズマ処理装置１を用いるプラズマ酸化処理において、マイクロ波としては８６０ＭＨｚのマイクロ波を用いることが好ましい。また、プラズマ酸化処理におけるマイクロ波パワーは、Ｇｅ酸化膜２０２を、膜厚の制御性よく形成するとともに、Ｇｅ酸化膜２０２の品質を良好なものとする観点から、複数のマイクロ波透過板７３から導入される複数のマイクロ波の合計パワーのパワー密度を、処理容器２の内部空間に臨む導電性部材としての天井部１１の面積と複数のマイクロ波透過板７３の面積との総和を基準にして０．０３５ｋＷ／ｍ２以上３．５ｋＷ／ｍ２以下の範囲内とし、１．０５ｋＷ／ｍ２以上２．８ｋＷ／ｍ２以下の範囲内とすることが好ましい。上記パワー密度が０．０３５ｋＷ／ｍ２未満であると、安定したプラズマの着火及び放電維持が困難になる。一方、上記パワー密度が３．５ｋＷ／ｍ２を超えると、Ｇｅ酸化膜２０２中に含まれるＧｅＯ２に対するＧｅＯの比率が多くなるため、Ｇｅ酸化膜２０２の品質が低下するとともに、酸化レートが高くなり、膜厚の制御性が著しく悪化する。例えば、処理容器２の内部空間に臨む天井部１１の直径が５０５ｍｍである場合、１つのマイクロ波透過板７３から導入するマイクロ波パワーを１Ｗ以上１００Ｗ以下の範囲内とし、３０Ｗ以上８０Ｗ以下の範囲内とすることがより好ましい。すなわち、７つのマイクロ波導入装置５のマイクロ波透過板７３を介して処理容器２内にそれぞれマイクロ波を導入する場合、７つのマイクロ波透過板７３から導入されるマイクロ波パワーの合計は７Ｗ以上７００Ｗ以下の範囲内である。
処理温度：
プラズマ酸化処理におけるウエハＷの処理温度は、酸化レートを下げて、Ｇｅ酸化膜２０２を膜厚の制御性よく形成する観点から、例えば室温（２０℃）以上１４５℃以下の範囲内とすることが好ましく、２０℃以上１２０℃以下の範囲内に設定することがより好ましい。ウエハＷの処理温度が２０℃未満では、Ｇｅ酸化膜２０２の形成が不十分となる場合があり、１４５℃を超えると、Ｇｅ酸化膜２０２の薄膜化が困難になる場合がある。また、１４５℃以下の処理温度でのプラズマ酸化処理によって、形成されるＧｅ酸化膜２０２の膜質が良質になるため、絶縁膜積層体２０４をトランジスタのゲート絶縁膜として用いる場合に、ゲートリーク電流を低減できる。なお、処理温度は載置台２１の温度を意味し、室温（２０℃）は加熱しないことを意味する。
処理時間：
プラズマ酸化処理の処理時間は、所望の厚みでＧｅ酸化膜２０２の形成が可能であれば特に制限はないが、プラズマ着火のためのマイクロ波パワーの供給を開始（パワーＯＮ）する時点を基準に、例えば１０〜５００秒の範囲内、好ましくは１０〜１５０秒の範囲内、とすることがよい。
以上のように、工程Ｂでは、処理容器２内に複数のマイクロ波によりプラズマを生成させる複数マイクロ波方式のプラズマ処理装置１を用いて、低パワーかつ低温度でのプラズマ酸化処理を行うことによって、Ｇｅ基板２００と第１の高誘電率膜２０１との界面に、例えば０．３ｎｍ以下の所望の厚みで良質なＧｅ酸化膜２０２を形成することができる。
＜工程Ｄ；第２の高誘電率膜のプラズマ改質処理＞
本実施の形態では、任意の工程（工程Ｄ）として、第２の高誘電率膜２０３をプラズマ改質処理する工程を含むことができる。すなわち、図１４に示すように、工程Ｃで第２の高誘電率膜２０３を形成した後、さらに、Ｇｅ基板２００を酸素含有ガスのプラズマＰで処理し、第２の高誘電率膜２０３を改質する。このように、第２の高誘電率膜２０３をプラズマ改質処理することによって、第２の高誘電率膜２０３中のダングリングボンドを酸素原子で終端させるとともに、Ａｌ−Ａｌ結合、Ｈｆ−Ｈｆ結合等の金属どうしの結合を酸化し、Ａｌ−Ｏ結合、Ｈｆ−Ｏ結合などを形成することができる。その結果、第２の高誘電率膜２０３の膜質が改善され、絶縁膜積層体２０４をトランジスタのゲート絶縁膜として用いる場合に、ゲートリーク電流を抑制できるとともに、そのヒステリシス特性を改善できる。
＜プラズマ改質処理の条件＞
工程Ｄのプラズマ改質処理は、工程Ｂで使用したものと同様の構成のプラズマ処理装置１を用いて実施することが好ましい。以下、プラズマ処理装置１によって第２の高誘電率膜２０３をプラズマ改質処理する場合の主要な条件として、処理ガスの種類と流量、処理圧力、マイクロ波パワー、処理温度、処理時間を挙げて詳細に説明する。なお、これらの条件は、制御部８の記憶部８３にレシピとして保存されている。そして、プロセスコントローラ８１がそのレシピを読み出してプラズマ処理装置１の各構成部へ制御信号を送出することにより、所望の条件でプラズマ改質処理が行われる。
処理ガスの種類と流量：
プラズマ改質処理の処理ガスとしては、プラズマ生成用の希ガスと酸素含有ガスを用いることが好ましい。希ガスとしては、例えば、Ａｒ、Ｋｒ、Ｘｅ、Ｈｅ等を使用することができる。酸素含有ガスとしては、例えば、Ｏ２ガス、オゾンガス等を使用することができる。これらの中でも、希ガスとしてはＡｒガスが、酸素含有ガスとしてはＯ２ガスが、それぞれ好ましい。処理容器２内における全処理ガスに対する酸素含有ガスの体積流量比率（酸素含有ガス流量／全処理ガス流量の百分率）は、酸化力を適度に調節する観点から、例えば０．１〜５％の範囲内とすることが好ましく、０．５〜３％の範囲内とすることがより好ましい。プラズマ酸化処理では、希ガスの流量は、例えば１００〜１００００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内から、上記流量比になるように設定することが好ましい。酸素含有ガスの流量は、例えば０．１〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内から、上記流量比になるように設定することが好ましい。
処理圧力：
プラズマ改質処理の処理圧力は、第２の高誘電率膜２０３の改質効果を高める観点から、例えば６〜６００Ｐａの範囲内が好ましく、５０〜３００Ｐａの範囲内がより好ましい。
マイクロ波パワー：
プラズマ処理装置１を用いるプラズマ改質処理において、マイクロ波としては８６０ＭＨｚのマイクロ波を用いることが好ましい。また、プラズマ改質処理におけるマイクロ波パワーは、第２の高誘電率膜２０３の改質効果を高める観点から、複数のマイクロ波透過板７３から導入される複数のマイクロ波の合計パワーのパワー密度を、処理容器２の内部空間に臨む導電性部材としての天井部１１の面積と複数のマイクロ波透過板７３の面積との総和を基準にして０．０３５ｋＷ／ｍ２以上３．５ｋＷ／ｍ２以下の範囲内とし、１．０５ｋＷ／ｍ２以上２．８ｋＷ／ｍ２以下の範囲内とすることが好ましい。上記パワー密度が０．０３５ｋＷ／ｍ２未満であると、安定したプラズマの着火及び放電維持が困難になる。一方、上記パワー密度が３．５ｋＷ／ｍ２を超えると、Ｇｅ基板２００が再酸化し、Ｇｅ酸化膜２０２の膜厚が著しく増大することで、ＥＯＴ増大の原因となる。例えば、処理容器２の内部空間に臨む天井部１１の直径が５０５ｍｍである場合、１つのマイクロ波透過板７３から導入するマイクロ波パワーを１Ｗ以上１００Ｗ以下の範囲内とすることが好ましく、３０Ｗ以上８０Ｗ以下の範囲内とすることがより好ましい。すなわち、７つのマイクロ波導入装置５のマイクロ波透過板７３を介して処理容器２内にそれぞれマイクロ波を導入する場合、７つのマイクロ波透過板７３から導入されるマイクロ波パワーの合計は７Ｗ以上７００Ｗ以下の範囲内である。
処理温度：
プラズマ改質処理におけるウエハＷの処理温度は、第２の高誘電率膜２０３の改質効果を高めるとともに、Ｇｅ基板２００等の耐熱性を考慮して、例えば５０℃以上４００℃以下の範囲内とすることが好ましく、３００℃以上４００℃以下の範囲内に設定することがより好ましい。また、工程Ｂのプラズマ酸化処理との関係では、第２の高誘電率膜２０３の改質効果を高めてゲートリーク電流を効果的に抑制する観点から、プラズマ改質処理における処理温度を、プラズマ酸化処理の処理温度よりも高く設定することが好ましい。例えば、プラズマ改質処理における処理温度は、プラズマ酸化処理における処理温度よりも１００℃以上高い温度とすることが好ましく、２００℃以上高い温度とすることがより好ましい。
処理時間：
プラズマ改質処理の処理時間は、第２の高誘電率膜に対する改質効果が得られれば特に制限はないが、プラズマ着火のためのマイクロ波パワーの供給を開始（パワーＯＮ）する時点を基準に、例えば１０〜１０００秒の範囲内、好ましくは３０〜５００秒の範囲内とすることができる。
以上のように、第２の高誘電率膜２０３に対してプラズマ処理装置１を用いてプラズマ改質処理を行うことによって、第２の高誘電率膜２０３の品質を向上させ、リーク電流の抑制を図ることができる。
次に、本発明の基礎となった実験結果について説明する。
［実験例１］
上記工程Ａ〜工程Ｃに従い、以下の条件で絶縁膜積層体２０４を製造した。
工程Ａでは、約１％希フッ酸によって５分間清浄化したｐ型Ｇｅ基板２００に対し、トリメチルアルミニウムと水（Ｈ２Ｏ）を原料とするＡＬＤ法によって、２００℃の処理温度で、第１の高誘電率膜２０１として、厚さ１ｎｍのＡｌ２Ｏ３膜を形成した。
工程Ｂでは、工程Ａで得られた積層体を、プラズマ処理装置１によって以下の条件でプラズマ酸化処理し、Ｇｅ基板２００と第１の高誘電率膜２０１としてのＡｌ２Ｏ３膜の界面に、厚さ０．２ｎｍのＧｅ酸化膜２０２を形成した。
○プラズマ酸化処理の条件：
マイクロ波パワー：１つのマイクロ波透過板７３から導入するパワーとして３０Ｗ（７つのマイクロ波透過板７３から導入する合計パワーで２１０Ｗ、マイクロ波の合計パワーのパワー密度が、処理容器２の内部空間に臨む天井部１１の面積と複数のマイクロ波透過板７３の面積との総和を基準にして１．０５ｋＷ／ｍ２）。
処理ガス：Ａｒ：Ｏ２＝９９０：１０［ｍＬ／ｍｉｎ（ｓｃｃｍ）］
処理圧力：１３３Ｐａ
処理温度及び処理時間：５０℃で１２０秒、又は３００℃で３０秒
工程Ｃでは、第１の高誘電率膜２０１としてのＡｌ２Ｏ３膜の上に、トリメチルアルミニウムと水（Ｈ２Ｏ）を原料とするＡＬＤ法によって、２００℃の処理温度で、第２の高誘電率膜２０３として、厚さ４ｎｍのＡｌ２Ｏ３膜を形成した。
得られた絶縁膜積層体２０４をゲート絶縁膜とし、その上に、ＰＶＤ法によって厚さ３０ｎｍのＴｉＮ膜を形成し、図１５に示すように、所定形状にエッチングしてゲート電極２０５を形成した。その後、４％水素雰囲気中、４００℃で１０分間焼成を行うことによって、図１５に示すゲート構造を有するトランジスタを作製した。なお、図１５では、ソース、ドレイン、配線などは図示を省略している。このように作製したトランジスタについて、ゲート絶縁膜のＥＯＴとゲートリーク電流（Ｊｇ）との関係を調べた結果を図１６に、界面準位密度（Ｄｉｔ）の測定結果を図１７に示した。なお、図１６及び図１７では、比較のため、工程Ｂのプラズマ酸化処理を行わなかった場合の結果も併せて示している。
図１６及び図１７から、Ｇｅ酸化膜２０２の形成に際し、３００℃でプラズマ酸化処理を行った場合に比べて、５０℃でプラズマ酸化処理を行った方が、より効果的にゲートリーク電流及び界面準位密度を低減できることが確認された。なお、工程Ｂのプラズマ酸化処理を行わなかった場合のＤｉｔは７．０×１０１１／ｃｍ２であったのに対し、工程Ｂのプラズマ酸化処理を５０℃で行った場合のＤｉｔは３．５×１０１１／ｃｍ２に低減されていた。また、工程Ｂのプラズマ酸化処理を行わなかった場合のＥＯＴが２．９４ｎｍであったのに対し、工程Ｂのプラズマ酸化処理を５０℃で行った場合のＥＯＴは３．１０ｎｍ、３００℃で行った場合のＥＯＴは３．１４ｎｍであり、増膜は０．２ｎｍ以下に抑えられていた。
［実験例２］
工程Ｂにおける処理時間を３０秒間とし、マイクロ波パワー及び処理温度を変化させた以外は実験例１と同様にして、工程Ａ及び工程Ｂを実施し、Ｇｅ基板２００上に、第１の高誘電率膜２０１としてのＡｌ２Ｏ３膜と、Ｇｅ酸化膜２０２とを形成した。得られたＧｅ酸化膜２０２について、ＸＰＳ（Ｘ線光電子分光分析法）によって元素組成及び化学的結合状態を調べた。その一例として、１つのマイクロ波透過板７３から導入したマイクロ波パワーが３０Ｗ、処理温度が１００℃である場合の結果を図１８に示した。
図１８から、Ｇｅ酸化膜２０２には、所定の割合でＧｅＯ２、ＧｅＯ及びＧｅが存在することが理解される。この中で、ＧｅＯ２が多い程、ゲート絶縁膜を形成した場合の電気的特性において良質な膜になると考えられ、また、膜厚はＧｅＯ２とＧｅＯの和に関係している。そこで、ＧｅＯ２、ＧｅＯ及びＧｅの各ピーク値（図１８参照）に基づき、膜質に関係する結合量を(ＧｅＯ２／ＧｅＯ）、膜厚に関係する結合量を（ＧｅＯ＋ＧｅＯ２）／Ｇｅと定義して、マイクロ波パワーと処理温度を変化させた場合のＧｅ酸化膜２０２の膜質及び膜厚を次の式(i)によって評価した。
Ｐｅａｋ値＝(ＧｅＯ２／ＧｅＯ)／［（ＧｅＯ＋ＧｅＯ２）／Ｇｅ］ … (i)
マイクロ波パワーを３０Ｗに固定して温度を５０℃、１００℃、２００℃、３００℃に変化させた場合の結果を図１９に、温度を５０℃に固定してマイクロ波パワーを３０Ｗ、５０Ｗ、１００Ｗ、２００Ｗに変化させた場合の結果を図２０に示した。図１９及び図２０の縦軸は、上記式（i)で表される値（Ｐｅａｋ値）を規格化したものである。なお、上記マイクロ波パワーは、プラズマ処理装置１の１つのマイクロ波透過板７３から導入したマイクロ波のパワーを意味しており、７つのマイクロ波の合計のパワーをパワー密度に換算すると以下のとおりである（処理容器２の内部空間に臨む天井部１１の面積と複数のマイクロ波透過板７３の面積との総和を基準にした値）。
３０Ｗ×７＝ ２１０Ｗ … パワー密度１．０５ｋＷ／ｍ２
５０Ｗ×７＝ ３５０Ｗ … パワー密度１．７ｋＷ／ｍ２
１００Ｗ×７＝ ７００Ｗ … パワー密度３．５ｋＷ／ｍ２
２００Ｗ×７＝１４００Ｗ … パワー密度７．０ｋＷ／ｍ２
図１９及び図２０から、ＰｅａＫ値は、処理温度がおよそ１００〜１５０℃の間、マイクロ波パワーがおよそ５０Ｗ〜１００Ｗの間で最大となっており、これらの温度、マイクロ波パワーの条件でＧｅ酸化膜２０２の膜質と膜厚の両方が良好なものとなることが推測された。
［実験例３］
工程Ｂにおける処理時間、処理温度及びマイクロ波パワーを変化させた以外は実験例１と同様にして、工程Ａ〜工程Ｃを実施して、Ｇｅ基板２００上に絶縁膜積層体２０４を製造するとともに、図１５に示すゲート構造を有するトランジスタを作製した。このトランジスタについて、ゲート絶縁膜のＥＯＴとゲートリーク電流（Ｊｇ）との関係を調べることによって、処理時間依存性、処理温度依存性、マイクロ波パワー依存性を評価した。また、比較のため、工程Ｂのプラズマ酸化処理を行わなかった以外は、実験例１と同様にして作製したトランジスタについても、同様の評価を行った。以上のように作製したトランジスタについて、ゲート絶縁膜のＥＯＴとゲートリーク電流（Ｊｇ）との関係を調べた結果を図２１及び図２３に示した。なお、本実験におけるマイクロ波パワーは、プラズマ処理装置１の１つのマイクロ波透過板７３から導入したマイクロ波のパワーを意味しており、７つのマイクロ波透過板７３から導入した合計パワーをパワー密度に換算すると以下のとおりである（処理容器２の内部空間に臨む天井部１１の面積と複数のマイクロ波透過板７３の面積との総和を基準にした値）。
３０Ｗ×７＝ ２１０Ｗ … パワー密度１．０５ｋＷ／ｍ２
５０Ｗ×７＝ ３５０Ｗ … パワー密度１．７ｋＷ／ｍ２
１００Ｗ×７＝ ７００Ｗ … パワー密度３．５ｋＷ／ｍ２
（処理時間依存性）
処理時間依存性を調べるため、工程Ｂにおけるマイクロ波パワーを３０Ｗ、処理温度を５０℃に固定して、処理時間を１２０秒又は３６０秒に変化させた。図２１及ぶ図２３における破線Ａは、工程Ｂのプラズマ酸化処理を行わなかった場合のプロットａと、処理時間１２０秒のときのプロットｂと、処理時間３６０秒のときのプロットｃとを結んだ直線である。図２１及び図２３から、処理時間が長くなるほど、ＥＯＴが増加し、Ｊｇが低下していることが理解される。図２１及び図２３において、破線Ａの左下の領域は、ＥＯＴが小さく、かつＪｇが小さな、膜質が良い領域である。一方、破線Ａの右上の領域は、同じＥＯＴでもＪｇが大きく、膜質が悪い領域である。
（処理温度依存性）
処理温度依存性を調べるため、工程Ｂにおけるマイクロ波パワーを３０Ｗ、処理時間を３０秒に固定して、処理温度を０℃（工程Ｂのプラズマ酸化処理を行わなかった場合）、５０℃、１００℃又は２００℃に変化させた。図２１及び図２２は、温度依存性を示すグラフである。図２１において、プロットｄは処理温度５０℃、プロットｅは処理温度１００℃、プロットｆは処理温度２００℃の結果を示している。また、図２１における直線Ｂは、プロットｅとプロットｆを結ぶ線であり、破線Ａとの交点ＱのＪｇの値を導き出すために引いた仮想線である。破線Ａと直線Ｂとの交点Ｑ（ＥＯＴ２．５１［ｎｍ］）のＪｇの値（１．２×１０−７［Ａ／ｃｍ２］）を図２２のグラフに適用すると、ＥＯＴを小さくしながらＪｇを抑制する観点において、処理温度の上限が１４５℃であることがわかる。また、図２２に示すように、好ましいＪｇの値を５×１０−８［Ａ／ｃｍ２］以下と考えると、好ましい処理温度の上限値は１２０℃であることが理解される。
（マイクロ波パワー依存性）
マイクロ波パワー依存性を調べるため、工程Ｂにおける処理温度を５０℃、処理時間を３０秒に固定して、マイクロ波パワーを０Ｗ（工程Ｂのプラズマ酸化処理を行わなかった場合）、３０Ｗ、５０Ｗ又は１００Ｗに変化させた。図２３及び図２４は、マイクロ波パワー依存性を示すグラフである。図２３において、プロットｇはマイクロ波パワー３０Ｗ、プロットｈはマイクロ波パワー５０Ｗ、プロットｉはマイクロ波パワー１００Ｗの結果を示している。図２３において、プロットｉは、破線Ａに対して僅かに左下にずれた領域に位置していることから、ＥＯＴを小さくしながらＪｇを抑制する観点において、マイクロ波パワーの上限は１００Ｗであることがわかる。また、図２４に示すように、好ましいＪｇの値を５×１０−８［Ａ／ｃｍ２］以下と考えると、好ましいマイクロ波パワーの上限値は８０Ｗ（パワー密度として２．８ｋＷ／ｍ２）であることが理解される。
［実験例４］
次に、プラズマ処理装置１を用いたプラズマ改質処理の効果を確認した実験結果について説明する。
工程Ｂにおける処理温度及び処理時間を３００℃、３６０秒間とした以外は、実験例１と同様にして、工程Ａ〜工程Ｃを実施し、さらに以下の条件で工程Ｄを行うことによって、Ｇｅ基板２００上に、絶縁膜積層体２０４を製造した。
工程Ｄでは、第２の高誘電率膜２０３としてのＡｌ２Ｏ３膜に対し、プラズマ処理装置１によって以下の条件でプラズマ改質処理を行った。
○プラズマ改質処理の条件：
マイクロ波パワー：１つのマイクロ波透過板７３から導入するパワーとして３０Ｗ（７つのマイクロ波透過板７３から導入する合計パワーが２１０Ｗ、合計パワーのパワー密度が、処理容器２の内部空間に臨む天井部１１の面積と複数のマイクロ波透過板７３の面積との総和を基準にして１．０５ｋＷ／ｍ２）。
処理ガス：Ａｒ：Ｏ２＝９９０：１０［ｍＬ／ｍｉｎ（ｓｃｃｍ）］
処理圧力：１３３Ｐａ
処理温度：５０℃又は３００℃
処理時間：３０秒、１２０秒又は３６０秒
以上のようにして得られた絶縁膜積層体２０４をゲート絶縁膜とし、その上に、ＰＶＤ法によってゲート電極となるＴｉＮ膜を形成し、図１５に示すように、所定形状にエッチングしてゲート電極２０５を形成した。その後、４％水素雰囲気中、４００℃で１０分間焼成を行うことによって、図１５に示すゲート構造を有するトランジスタを作製した。なお、図１５では、ソース、ドレイン、配線などは図示を省略している。このように作製したトランジスタについて、ゲート絶縁膜のＥＯＴとゲートリーク電流（Ｊｇ）との関係を調べた結果を図２５に、そのときのヒステリシスを図２６示した。なお、図２５及び図２６では、比較のため、工程Ｄのプラズマ改質処理を行わなかった場合の結果も併せて示している。
図２５及び図２６から、工程Ｄのプラズマ改質処理を行うことによって、同等のＥＯＴでもゲートリーク電流が少なく、ヒステリシスも低減していることがわかる。また、５０℃でプラズマ改質処理を行った場合に比べて、３００℃でプラズマ改質処理を行った方が、より効果的にゲートリーク電流及びヒステリシスを抑制できることが確認された。
以上、本実施の形態の絶縁膜積層体の製造方法によれば、被処理体であるウエハＷの表面に、界面準位密度が低減された酸化膜を有し、等価換算膜厚（ＥＯＴ）が小さな絶縁膜積層体２０４を形成することができる。このようにして得られた絶縁膜積層体２０４は、例えばトランジスタのゲート絶縁膜として有用である。
［第２の実施の形態］
次に、プラズマ処理装置１を用いて行われる本発明の第２の実施の形態の絶縁膜積層体の製造方法について説明する。本実施の形態の絶縁膜積層体の製造方法は、第１の実施の形態における工程Ｂで、プラズマ酸化処理に替えて、プラズマ処理装置１を用いて被処理体であるウエハＷをプラズマ窒化処理する。以下、第１の実施の形態との相違点を中心に説明する。
本実施の形態では、プラズマ処理装置１を用いて被処理体であるウエハＷをプラズマ窒化処理することにより、Ｇｅ基板２００と第１の高誘電率膜２０１との界面に、例えば０．３ｎｍ以下の所望の厚みで、酸化膜としてのＧｅ酸窒化膜を形成する。ここで、Ｇｅ酸窒化膜中の酸素原子は、第１の高誘電率膜２０１中に含まれる酸素原子が、窒素プラズマの作用によってＧｅ基板２００と第１の高誘電率膜２０１との界面に押し出されたものである。そのため、Ｇｅ酸窒化膜中には、ＧｅＯ、ＧｅＯ２、ＧｅＯＮ及びＧｅＮが混在しているものと考えられる。
＜プラズマ窒化処理の条件＞
プラズマ処理装置１を用いて、Ｇｅ基板２００と第１の高誘電率膜２０１との界面に、例えば１．０ｎｍ以下、好ましくは０．１ｎｍ以上１．０ｎｍ以下の範囲内の膜厚のＧｅ酸窒化膜を形成するための主要な条件として、処理ガスの種類と流量、処理圧力、マイクロ波パワー、処理温度、処理時間を挙げることができる。これらの条件は、制御部８の記憶部８３にレシピとして保存されている。そして、プロセスコントローラ８１がそのレシピを読み出してプラズマ処理装置１の各構成部へ制御信号を送出することにより、所望の条件でプラズマ窒化処理が行われる。
処理ガスの種類と流量：
プラズマ窒化処理の処理ガスとしては、プラズマ生成用の希ガスと窒素含有ガスを用いることが好ましい。希ガスとしては、例えば、Ａｒ、Ｋｒ、Ｘｅ、Ｈｅ等を使用することができる。窒素含有ガスとしては、例えば、Ｎ２ガス、ＮＨ３ガス等を使用することができる。これらの中でも、希ガスとしてはＡｒガスが、窒素含有ガスとしてはＮ２ガスが、それぞれ好ましい。処理容器２内における全処理ガスに対する窒素含有ガスの体積流量比率（窒素含有ガス流量／全処理ガス流量の百分率）は、窒化力を適度に調節して、薄いＧｅ酸窒化膜を膜厚の制御性よく形成する観点から、例えば１０〜３０％の範囲内とすることが好ましく、１５〜２０％の範囲内とすることがより好ましい。プラズマ窒化処理では、希ガスの流量は、例えば１００〜１００００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内から、上記流量比になるように設定することが好ましい。窒素含有ガスの流量は、例えば１０〜３０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内から、上記流量比になるように設定することが好ましい。
処理圧力：
プラズマ窒化処理の処理圧力は、薄膜の形成を容易にする観点から、例えば１．３〜１３３Ｐａの範囲内が好ましく、５〜８０Ｐａの範囲内がより好ましい。
マイクロ波パワー：
プラズマ処理装置１を用いるプラズマ窒化処理において、マイクロ波としては８６０ＭＨｚのマイクロ波を用いることが好ましい。また、プラズマ窒化処理におけるマイクロ波パワーは、Ｇｅ酸窒化膜を、膜厚の制御性よく形成するとともに、Ｇｅ酸窒化膜の品質を良好なものとする観点から、複数のマイクロ波透過板７３から導入される複数のマイクロ波の合計のパワー密度を、処理容器２の内部空間に臨む導電性部材としての天井部１１の面積と複数のマイクロ波透過板７３の面積との総和を基準にして０．７ｋＷ／ｍ２以上２１ｋＷ／ｍ２以下の範囲内とし、７.０ｋＷ／ｍ２以上１４ｋＷ／ｍ２以下の範囲内とすることが好ましい。上記パワー密度が０．７ｋＷ／ｍ２未満であると、安定したプラズマの着火及び放電維持が困難になる。一方、上記パワー密度が２１ｋＷ／ｍ２を超えると、Ｇｅ酸窒化膜の品質が低下するとともに、窒化レートが高くなり、Ｇｅ酸窒化膜の膜厚の制御性が著しく悪化する。例えば、処理容器２の内部空間に臨む天井部１１の直径が５０５ｍｍである場合、１つのマイクロ波透過板７３から導入するマイクロ波パワーを２０Ｗ以上６００Ｗ以下の範囲内とし、２００Ｗ以上４００Ｗ以下の範囲内とすることがより好ましい。すなわち、７つのマイクロ波導入装置５のマイクロ波透過板７３を介して処理容器２内にそれぞれマイクロ波を導入する場合、７つのマイクロ波透過板７３から導入されるマイクロ波パワーの合計は１４０Ｗ以上４２００Ｗ以下の範囲内である。
処理温度：
プラズマ窒化処理におけるウエハＷの処理温度は、窒化レートを下げて、Ｇｅ酸窒化膜を膜厚の制御性よく形成する観点から、例えば５０℃以上３００℃以下の範囲内とすることが好ましく、２００℃以上３００℃以下の範囲内に設定することがより好ましい。ウエハＷの処理温度が５０℃未満では、Ｇｅ酸窒化膜の形成が不十分となる場合があり、３００℃を超えると、Ｇｅ酸窒化膜の薄膜化が困難になる場合がある。また、３００℃以下の処理温度でのプラズマ窒化処理によって、形成されるＧｅ酸窒化膜の膜質が良質になるため、絶縁膜積層体２０４をトランジスタのゲート絶縁膜として用いる場合に、ゲートリーク電流を低減できる。
処理時間：
プラズマ窒化処理の処理時間は、所望の厚みでＧｅ酸窒化膜の形成が可能であれば特に制限はないが、プラズマ着火のためのマイクロ波パワーの供給を開始（パワーＯＮ）する時点を基準に、例えば１０〜６００秒の範囲内、好ましくは１０〜１５０秒の範囲内、とすることがよい。
本実施の形態の絶縁膜積層体の製造方法によれば、被処理体であるウエハＷの表面に、界面準位密度が低減された酸化膜としてＧｅ酸窒化膜を有し、等価換算膜厚（ＥＯＴ）が小さな絶縁膜積層体２０４を形成することができる。このようにして得られた絶縁膜積層体２０４は、例えばトランジスタのゲート絶縁膜として有用である。
本実施の形態における他の構成及び効果は、第１の実施の形態と同様である。
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、上記実施の形態では、半導体ウエハがゲルマニウム基板である場合を例に挙げたが、ゲルマニウム基板に代えて、例えばＧｅＳｎなどのゲルマニウム含有材料でもよい。また、III-Ｖ族化合物半導体の基板を使用してもよい。III-Ｖ族化合物半導体として、例えば、ＩｎＰ、ＧａＡｓ、ＩｎＡｓ、ＡｌＳｂ、ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＡｓなどを挙げることができる。このような半導体ウエハにおいて、ゲルマニウム含有材料やIII-Ｖ族化合物半導体は、シリコン等の基板の一部分の層として形成されていてもよい。
１…プラズマ処理装置、２…処理容器、３…ガス供給機構、４…排気装置、５…マイクロ波導入装置、８…制御部、１４…排気管、１５…ガス導入部、１６…ノズル、２１…載置台、２１ａ…載置面、２４…整合器、２５…高周波バイアス電源、５０…マイクロ波出力部、５１…電源部、５２…マイクロ波発振器、５３…アンプ、５４…分配器、６０…アンテナユニット、６１…アンテナモジュール、６２…アンプ部、６３…マイクロ波導入機構、６４…チューナ、６５…アンテナ部、６６…本体容器、６７…内側導体、７１…平面アンテナ、７１ａ…スロット、７２…マイクロ波遅波材、７３…マイクロ波透過板、８１…プロセスコントローラ、８２…ユーザーインターフェース、８３…記憶部、Ｗ…半導体基板。

Claims (8)

  1. 半導体基板上に絶縁膜積層体を形成する絶縁膜積層体の製造方法であって、以下の工程Ａ〜工程Ｃ；
    工程Ａ）前記半導体基板上に、第１の高誘電率膜を形成する工程と、
    工程Ｂ）前記半導体基板をプラズマ処理装置の処理容器内でプラズマ処理し、前記半導体基板と前記第１の高誘電率膜との界面に酸化膜を形成する工程と、
    工程Ｃ）前記第１の高誘電率膜の上に、第２の高誘電率膜を形成する工程と、
    を含み、
    前記プラズマ処理装置は、
    半導体基板を収容する前記処理容器と、
    前記処理容器の内部に配置され、前記半導体基板を載置する載置面を有する載置台と、
    前記マイクロ波を生成すると共に、該マイクロ波を複数の経路に分配して出力するマイクロ波出力部と、
    前記マイクロ波出力部から出力されたマイクロ波を前記処理容器内に導入するアンテナ部と、
    前記マイクロ波出力部と前記処理容器内との間のインピーダンスを整合させるチューナと、
    前記処理容器の上部に配置され、前記載置面に対向して設けられた複数の開口部を有する導電性部材と、
    前記複数の開口部に嵌合し、前記処理容器内に前記マイクロ波を透過させて導入させる複数のマイクロ波透過窓と、
    を備えて前記複数のマイクロ波透過窓からそれぞれ前記処理容器内に導入した前記複数のマイクロ波によって前記プラズマを生成するものであり、
    前記プラズマ処理は、酸素含有ガスのプラズマによるプラズマ酸化処理であり、前記複数のマイクロ波の合計パワーのパワー密度を、前記処理容器の内部空間に臨む前記導電性部材の面積と前記複数のマイクロ波透過窓の面積との総和を基準にして０．０３５ｋＷ／ｍ２以上３．５ｋＷ／ｍ２以下の範囲内とし、かつ、前記半導体基板が２０℃以上１４５℃以下の範囲内となる処理温度で行うことを特徴とする絶縁膜積層体の製造方法。
  2. 半導体基板上に絶縁膜積層体を形成する絶縁膜積層体の製造方法であって、以下の工程Ａ〜工程Ｃ；
    工程Ａ）前記半導体基板上に、第１の高誘電率膜を形成する工程と、
    工程Ｂ）前記半導体基板をプラズマ処理装置の処理容器内でプラズマ処理し、前記半導体基板と前記第１の高誘電率膜との界面に酸化膜を形成する工程と、
    工程Ｃ）前記第１の高誘電率膜の上に、第２の高誘電率膜を形成する工程と、
    を含み、
    前記プラズマ処理装置は、
    半導体基板を収容する前記処理容器と、
    前記処理容器の内部に配置され、前記半導体基板を載置する載置面を有する載置台と、
    前記マイクロ波を生成すると共に、該マイクロ波を複数の経路に分配して出力するマイクロ波出力部と、
    前記マイクロ波出力部から出力されたマイクロ波を前記処理容器内に導入するアンテナ部と、
    前記マイクロ波出力部と前記処理容器内との間のインピーダンスを整合させるチューナと、
    前記処理容器の上部に配置され、前記載置面に対向して設けられた複数の開口部を有する導電性部材と、
    前記複数の開口部に嵌合し、前記処理容器内に前記マイクロ波を透過させて導入させる複数のマイクロ波透過窓と、
    を備えて前記複数のマイクロ波透過窓からそれぞれ前記処理容器内に導入した前記複数のマイクロ波によって前記プラズマを生成するものであり、
    前記プラズマ処理は、窒素含有ガスのプラズマによるプラズマ窒化処理であり、前記複数のマイクロ波の合計パワーのパワー密度を、前記処理容器の内部空間に臨む前記導電性部材の面積と前記複数のマイクロ波透過窓の面積との総和を基準にして０．７ｋＷ／ｍ２以上２１ｋＷ／ｍ２以下の範囲内とし、かつ、前記半導体基板が５０℃以上３００℃以下の範囲内となる処理温度で行うことを特徴とする絶縁膜積層体の製造方法。
  3. 前記第２の高誘電率膜を形成した後、さらに、前記プラズマ処理装置によって前記半導体基板をプラズマ処理し、前記第２の高誘電率膜を改質処理する工程を含む請求項１又は２に記載の絶縁膜積層体の製造方法。
  4. 前記第２の高誘電率膜を改質する工程は、前記複数のマイクロ波の合計パワーのパワー密度を、前記処理容器の内部空間に臨む前記導電性部材の面積と前記複数のマイクロ波透過窓の面積との総和を基準にして０．０３５ｋＷ／ｍ２以上３．５ｋＷ／ｍ２以下の範囲内とし、かつ、前記半導体基板が５０℃以上４００℃以下の範囲内となる処理温度で行う請求項３に記載の絶縁膜積層体の製造方法。
  5. 前記酸化膜の膜厚が、０．１ｎｍ以上１．０ｎｍ以下の範囲内である請求項１から４のいずれか１項に記載の絶縁膜積層体の製造方法。
  6. 前記第１の高誘電率膜の膜厚が、０．５ｎｍ以上１．５ｎｍ以下の範囲内である請求項１から５のいずれか１項に記載の絶縁膜積層体の製造方法。
  7. 前記第１の高誘電率膜は、アルミニウム酸化物を含有する膜である請求項１から６のいずれか１項に記載の絶縁膜積層体の製造方法。
  8. 前記第２の高誘電率膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２及び希土類酸化物よりなる群より選ばれる１種以上を含有する膜である請求項１から７のいずれか１項に記載の絶縁膜積層体の製造方法。
JP2015244530A 2015-12-15 2015-12-15 絶縁膜積層体の製造方法 Active JP6671166B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015244530A JP6671166B2 (ja) 2015-12-15 2015-12-15 絶縁膜積層体の製造方法
US15/380,955 US9887081B2 (en) 2015-12-15 2016-12-15 Method for manufacturing insulating film laminated structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015244530A JP6671166B2 (ja) 2015-12-15 2015-12-15 絶縁膜積層体の製造方法

Publications (2)

Publication Number Publication Date
JP2017112183A true JP2017112183A (ja) 2017-06-22
JP6671166B2 JP6671166B2 (ja) 2020-03-25

Family

ID=59020124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015244530A Active JP6671166B2 (ja) 2015-12-15 2015-12-15 絶縁膜積層体の製造方法

Country Status (2)

Country Link
US (1) US9887081B2 (ja)
JP (1) JP6671166B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020530198A (ja) * 2017-08-01 2020-10-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 金属酸化物の後処理の方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504699B2 (en) * 2018-04-20 2019-12-10 Applied Materials, Inc. Phased array modular high-frequency source

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251204A (ja) * 2007-05-28 2007-09-27 Tokyo Electron Ltd 絶縁膜の形成方法
JP2008510319A (ja) * 2004-08-18 2008-04-03 東京エレクトロン株式会社 プラズマ処理を用いて高誘電率層を有するゲート誘電体積層体を改善する方法及びシステム
JP2011077321A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JP2012209457A (ja) * 2011-03-30 2012-10-25 Tokyo Electron Ltd ゲルマニウム酸化膜の形成方法および電子デバイス用材料
JP2013161960A (ja) * 2012-02-06 2013-08-19 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2014060391A (ja) * 2012-08-24 2014-04-03 Sumitomo Chemical Co Ltd 半導体基板の製造方法、半導体基板、半導体装置の製造方法および半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
CN102792427A (zh) * 2010-03-31 2012-11-21 东京毅力科创株式会社 等离子体处理装置用电介质窗、等离子体处理装置和等离子体处理装置用电介质窗的安装方法
US9171715B2 (en) * 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9343291B2 (en) * 2013-05-15 2016-05-17 Tokyo Electron Limited Method for forming an interfacial layer on a semiconductor using hydrogen plasma

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510319A (ja) * 2004-08-18 2008-04-03 東京エレクトロン株式会社 プラズマ処理を用いて高誘電率層を有するゲート誘電体積層体を改善する方法及びシステム
JP2007251204A (ja) * 2007-05-28 2007-09-27 Tokyo Electron Ltd 絶縁膜の形成方法
JP2011077321A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JP2012209457A (ja) * 2011-03-30 2012-10-25 Tokyo Electron Ltd ゲルマニウム酸化膜の形成方法および電子デバイス用材料
JP2013161960A (ja) * 2012-02-06 2013-08-19 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2014060391A (ja) * 2012-08-24 2014-04-03 Sumitomo Chemical Co Ltd 半導体基板の製造方法、半導体基板、半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020530198A (ja) * 2017-08-01 2020-10-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 金属酸化物の後処理の方法

Also Published As

Publication number Publication date
US9887081B2 (en) 2018-02-06
JP6671166B2 (ja) 2020-03-25
US20170170010A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
JP5229711B2 (ja) パターン形成方法、および半導体装置の製造方法
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
WO2009099252A1 (ja) 絶縁膜のプラズマ改質処理方法
JPWO2006129643A1 (ja) プラズマ処理装置およびプラズマ処理方法
JP2014075579A (ja) 基板処理装置及び半導体装置の製造方法
WO2011114961A1 (ja) シリコン酸化膜の形成方法、及びプラズマ酸化処理装置
JP2008251855A (ja) シリコン酸化膜の形成方法
US20190237326A1 (en) Selective film forming method and film forming apparatus
JP2011077321A (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JP5953057B2 (ja) プラズマ処理方法及びプラズマ処理装置
TW200913071A (en) Method for pretreating inner space of chamber in plasma nitridation, plasma processing method and plasma processing apparatus
KR20130018823A (ko) 플라즈마 질화 처리 방법
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
JP6671166B2 (ja) 絶縁膜積層体の製造方法
JP2011077228A (ja) プラズマ処理装置及びこれに用いる遅波板
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置
JP6590716B2 (ja) トランジスタの閾値制御方法および半導体装置の製造方法
JP5728565B2 (ja) プラズマ処理装置及びこれに用いる遅波板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200303

R150 Certificate of patent or registration of utility model

Ref document number: 6671166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250