KR100296914B1 - 반도체 메모리 소자의 캐패시터 제조 방법_ - Google Patents
반도체 메모리 소자의 캐패시터 제조 방법_ Download PDFInfo
- Publication number
- KR100296914B1 KR100296914B1 KR1019980061054A KR19980061054A KR100296914B1 KR 100296914 B1 KR100296914 B1 KR 100296914B1 KR 1019980061054 A KR1019980061054 A KR 1019980061054A KR 19980061054 A KR19980061054 A KR 19980061054A KR 100296914 B1 KR100296914 B1 KR 100296914B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- capacitor
- lower electrode
- diffusion barrier
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 239000010936 titanium Substances 0.000 claims abstract description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000002313 adhesive film Substances 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 229910002367 SrTiO Inorganic materials 0.000 claims description 7
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 12
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- -1 tantalum silicide nitride Chemical class 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003746 solid phase reaction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 적층구조의 캐패시터 형성시 발생하는 식각의 어려움을 감소시키고, 보다 용이하게 하부전극의 유효면적을 증대시킬 수 있으며 유전막의 특성 저하를 방지할 수 있는 캐패시터 제조 방법에 관한 것이다. 본 발명의 일실시예에 따른 캐패시터 제조 방법은, 폴리실리콘 플러그 형성이 완료된 전체 구조 상에 실리콘 산화막을 캐패시터 높이 만큼 형성하고, 실리콘 산화막을 선택적으로 식각하여 폴리실리콘 플러그를 노출시키는 트렌치를 형성하고, Ti 또는 Ta접착막을 증착하고, RTN 처리를 실시하여 실리사이드를 형성한 다음, 금속/산소 확산방지막을 형성하고 화학 기계적 연마하여 평탄화시키고, 하부전극, 유전막, 상부전극을 형성하는데 특징이 있다. 본 발명의 다른 실시예에 따른 캐패시터 제조 방법은, 상대적으로 식각이 용이한 다결정 실리콘막을 증착하고 선택적으로 식각하여 폴리실리콘막 패턴을 형성하고, 접착막을 증착하고, RTN 처리를 실시하여 실리사이드를 형성한 다음, TiN 또는 TaN으로 이루어지는 금속/산소 확산방지막 및 하부전극을 화학기상증착법으로 차례로 증착한 다음, 열처리 공정을 실시하여 Ti와 TiN을 티타늄 실리사이드 나이트라이드(Ti-Si-N)로 변화시키거나 또는 Ta와 TaN을 탄탈륨 실리사이드 나이트라이드(Ta-Si-N)로 변환시키고, 유전막 및 상부전극을 형성하는데 특징이 있다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
반도체 소자 제조기술에서는 트랜지스터와 캐패시터의 성능향상을 위한 연구가 필수적이다. 특히 DRAM에서 소프트 에러(soft error)를 방지하고, 안정된 동작을 유지하기 위해서는 단위 셀당 250fF 이상의 정전용량이 필요하고, 아울러 누설전류도 충분히 낮아야 한다. 그러나 기존의 Si3N4/SiO2(NO)나 Ta2O5와 같은 유전체는 유전율이 충분하지 않아, 기가(giga) DRAM 시대의 고유전상수를 갖는 물질로서 SrTiO3과 (Ba,Sr)Ti03와 같은 고유전체의 연구가 활발히 진행되고 있고, 이와 병행하여 하부전극에 대한 연구도 활발히 진행되고 있다.
이러한 SrTiO3및 BST((Ba,Sr)TiO3) 등과 같은 고유전율 박막을 사용하는 캐패시터의 제조 방법은, 도1에서 도시한 바와 같이 하부 기판(1)상에 형성된 절연막(2)을 선택적으로 식각하여 기판(1)과 캐패시터를 연결하는 수직배선을 형성하기 위한 콘택홀을 형성한 후, 콘택홀 내에 다결정 실리콘막(3)을 채워 평탄화시키고, Ti 또는 Ta로 이루어지는 접착막(glue layer)(4)과 TiN막, TaN막, 티타늄 실리나이트라이드(Ti-Si-N)막 또는 탄탈륨 알루미늄나이트라이드(TiAlN)막 등으로 이루어지는 금속 및 산소 확산방지막(5)을 각각 스퍼터링(sputtering) 방법으로 증착하고, 하부전극을 이룰 Pt, Ru 또는 Ir막을 증착하고 패터닝하여 하부전극(6)을 형성한 다음, SrTiO3또는 BST막으로 유전막(7)을 형성하고, 유전막(7) 상에 상부전극(8)을 형성한다.
전술한 바와 같이 이루어지는 종래의 하부전극 형성시, 설계 규칙(design rule)이 작아짐에 따라 하부전극의 일정 높이에서도 80 °이상의 각도를 유지해야 하나 식각의 어려움으로 인하여 일정높이 이상의 하부전극을 형성하기 어렵다. 더우기, BST((Ba,Sr)TiO3) 증착시 하부전극 측면에 접착막(4)과 금속 및 산소 확산방지막(5)이 노출되어 유전막의 특성을 저하시키는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 적층구조의 캐패시터 형성시 발생하는 식각의 어려움을 감소시키고, 보다 용이하게 하부전극의 유효면적을 증대시킬 수 있으며 유전막의 특성 저하를 방지할 수 있는 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
도1은 종래 기술에 따라 형성된 캐패시터 구조를 보이는 단면도.
도2a 내지 도2d는 본 발명의 일실시예에 따른 캐패시터 제조 공정 단면도.
도3a 내지 도3c는 본 발명의 다른 실시예에 따른 캐패시터 제조 공정 단면도.
* 도면의 주요 부분에 대한 도면 부호의 설명
12: 폴리실리콘 플러그 15, 23: 티타늄 실리사이드
16, 24: TiN막 17. 19, 25, 27: Pt막
18, 26: BST막 22: 폴리실리콘 패턴
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상에 형성된 절연막을 선택적으로 식각하여 상기 반도체 기판과 캐패시터 사이의 수직배선 형성을 위한 콘택홀을 형성하고, 상기 콘택홀 내에 폴리실리콘 플러그를 형성하는 제1 단계; 상기 제1 단계가 완료된 전체 구조 상에 절연막을 형성하고, 상기 절연막을 선택적으로 식각하여 상기 폴리실리콘 플러그를 노출시키는 트렌치(trench)를 형성하는 제2 단계; 상기 폴리실리콘 플러그가 노출된 상기 트렌치 바닥에 접착막을 형성하는 제3 단계; 상기 접착막 및 상기 트렌치 측벽 상에 확산방지막을 형성하는 제4 단계; 상기 확산방지막 상에 형성되어 그 양단이 상기 트렌치 입구에 걸쳐지는 하부전극을 형성하는 제5 단계; 상기 하부전극 상에 유전막을 형성하는 제6 단계; 및 상기 유전막 상에 상부전극을 형성하는 제7 단계를 포함하는 반도체 메모리 소자의 캐패시터 제조 방법을 제공한다.
또한, 상기 목적을 달성하기 위한 본 발명은 반도체 기판 상에 형성된 절연막을 선택적으로 식각하여 상기 반도체 기판과 캐패시터 사이의 수직배선 형성을 위한 콘택홀을 형성하는 제1 단계; 상기 콘택홀을 통하여 상기 반도체 기판과 콘택되며 그 일부가 상기 절연막상에 돌출되는 폴리실리콘 패턴을 형성하는 제2 단계; 상기 제2 단계가 완료된 전체 구조 상에 접착막을 형성하는 제3 단계; 상기 접착막 상에 확산방지막을 형성하는 제4 단계; 상기 확산방지막 상에 하부전극을 형성하는 제5 단계; 상기 하부전극 상에 유전막을 형성하는 제6 단계; 및 상기 유전막 상에 상부전극을 형성하는 제7 단계를 포함하는 반도체 메모리 소자의 캐패시터 제조 방법을 제공한다.
적층 캐패시터(stacked capacitor) 형성으로 인하여 발생하는 단차를 감소시키기 위해 트렌치(trench)를 이용하여 캐패시터 형성 방법을 사용하는 것으로, 폴리실리콘 플러그 형성이 완료된 전체 구조 상에 실리콘 산화막을 캐패시터 높이 만큼 형성하고, 실리콘 산화막을 선택적으로 식각하여 폴리실리콘 플러그를 노출시키는 트렌치를 형성하고, 단차피복성이 우수한 화학기상증착법으로 Ti 또는 Ta접착막을 증착하고, RTN(rapid thermal nitridation) 처리를 실시하여 실리사이드를 형성한 다음, 금속/산소 확산방지막을 형성하고 화학 기계적 연마하여 평탄화시키고, 하부전극, 유전막, 상부전극을 형성하는데 특징이 있다. 이에 따라, 적층구조의 캐패시터 형성시 발생하는 식각의 어려움을 감소시키고 보다 용이한 방법으로 하부전극을 원하는 높이까지 형성하여 하부전극의 유효면적을 증대시켜 캐패시터의 전기적 특성을 개선시킬 수 있다.
본 발명의 일실시예에 따른 캐패시터 제조 방법을 도2a 내지 도2d를 참조하여 설명한다.
먼저, 도2a에 도시한 바와 같이 실리콘 기판(10) 상에 형성된 절연막(11)을 선택적으로 식각하여 실리콘 기판(10)과 캐패시터 사이의 수직배선 형성을 위한 콘택홀을 형성하고, 화학기상증착법(chemical vapor deposition, CVD)으로 500 Å 내지 3000 Å 두께의 폴리실리콘막을 증착하여 콘택홀 내에 폴리실리콘 플러그(12)를 형성한다. 이때, 콘택홀 주변의 실리콘 산화막(14) 상에 50 Å 내지 200 Å 두께의 폴리실리콘막을 잔류시킬 수도 있다.
다음으로, 도2b에 도시한 바와 같이 폴리실리콘 플러그(12) 형성이 완료된 전체 구조 상에 50 Å 내지 100 Å 두께의 실리콘 질화막(13)을 형성하고, 실리콘 질화막(13) 상에 실리콘 산화막(14)을 1000 Å 내지 10000 Å 두께로 증착한 다음, 포토 마스크(photo mask) 및 건식식각 공정을 거쳐 실리콘 산화막(14) 및 실리콘 질화막(13)을 선택적으로 제거하여 트렌치를 형성함으로써 폴리실리콘 플러그(12)를 노출시킨다.
다음으로, 도2c에 도시한 바와 같이 화학기상증착법으로 200 Å 내지 2000 Å 두께의 Ti막을 증착한 다음, RTN(rapid thermal nitridation)을 550 ℃ 내지 950 ℃에서 30 초 내지 120초 동안 실시하여 티타늄 실리사이드(15)를 형성한다. 이때, 반응하지 않고 티타늄 실리사이드(15) 상에 잔류하는 Ti막은 제거한다. 이어서, 금속확산방지막을 형성하기 위하여 스퍼터링 또는 화학기상증착법으로 200 Å 내지 2000 Å 두께의 TiN막(16)을 증착하고, 실리콘 산화막(14)이 노출될 때까지 TiN막(16)을 화학 기계적 연마법(chemical mechanical polishing)으로 제거하여 평탄화시킨다.
다음으로, 도2d에 도시한 바와 같이 하부전극을 이룰 Pt막(17)을 200 ℃ 내지 550 ℃에서 200 Å 내지 2000 Å 두께로 증착한 다음, 포토 마스크 및 건식식각 공정을 거쳐 하부전극 패턴을 형성하고, 고유전율의 BST막(18)을 증착한다. 이때, BST막(18)은 1차적으로 상온에서 100 Å 내지 500 Å 두께로 증착하고, 2차로 450 ℃ 내지 750 ℃에서 100 Å 내지 3000 Å 두께를 증착한다.
다음으로, BST막(18) 상에 상부전극을 이룰 제2 Pt막(19)을 500 Å 내지 2000 Å 두께로 증착하고, 유전막의 결정화를 위하여 전체구조를 450 ℃ 내지 750 ℃ 온도의 질소 또는 산소 분위기에서 10분 내지 60분간 관상열처리(furnace anneal) 한다.
전술한 본 발명의 일실시예에서, Ti막을 대신하여 Ta막을 형성하여 티타늄 실리사이드(15)를 탄탈륨 실리사이드를 형성할 수 있다. 또한, 금속확산방지막인 TiN막(16)은 TiN, TaN, 티타늄 실리나이트라이드막(TiSiN) 또는 티타늄 알루미늄나이트라이드막(TiAlN)으로 형성할 수도 있으며, 하부전극은 Pt 이외에 Ru 또는 Ir으로 형성할 수도 있고, 유전막은 BST 대신에 SrTiO3를 증착할 수 있고, 상부전극은 Pt 이외에 전도성 산화물인 이산화루테늄(RuO2)막 또는 이산화이리디움(IrO2)막을 사용할 수도 있다.
본 발명의 다른 실시예에 따른 캐패시터 제조 방법은, 상대적으로 식각이 용이한 다결정 실리콘막을 증착하고 선택적으로 식각하여 폴리실리콘막 패턴을 형성하고, 단차피복성이 우수한 화학기상증착법을 이용하여 Ti 또는 Ta으로 접착막을 증착하고, RTN 처리를 실시하여 실리사이드를 형성한 다음, TiN 또는 TaN으로 이루어지는 금속/산소 확산방지막 및 하부전극을 화학기상증착법으로 차례로 증착한 다음, 열처리 공정을 실시하여 Ti와 TiN을 티타늄 실리사이드 나이트라이드(Ti-Si-N)로 변화시키거나 또는 Ta와 TaN을 탄탈륨 실리사이드 나이트라이드(Ta-Si-N)로 변환시키고, 실온에서 비정질 상태의 1차 유전막을 형성하고 상대적으로 고온에서 2차 유전막을 형성한 다음, 유전막 상에 화학기상증착법으로 상부전극을 형성하는데 특징이 있다. 이에 따라, 적층구조의 캐패시터 형성시 발생하는 식각의 어려움을 감소시키고 보다 용이한 방법으로 하부전극을 원하는 높이까지 형성하여 하부전극의 유효면적을 증대시켜 캐패시터의 전기적 특성을 개선시킬 수 있으며, 폴리실리콘 플러그와 Ti와 고상반응에 의해 형성되는 티타늄 실리사이드의 형성에 의한 인장응력으로 금속확산방지막인 티타늄나이트라이드의 파괴현상을 억제하고, 입계를 통한 실리콘의 확산과 BST 증착시 발생하는 산소확산을 방지하여 캐패시터의 전기적 특성을 개선시킬 수 있다.
본 발명의 다른 실시예에 따른 캐패시터 제조 방법을 도3a 내지 도3c를 참조하여 설명한다.
먼저, 도3a에 도시한 바와 같이 실리콘 기판(20) 상에 형성된 절연막(21)을 선택적으로 식각하여 실리콘 기판(20)과 캐패시터 사이의 수직배선 형성을 위한 콘택홀을 형성하고, 화학기상증착법으로 500 Å 내지 10000 Å 두께의 폴리실리콘막을 증착하고 포토 마스크 및 건식식각 공정으로 폴리실리콘막을 선택적으로 식각하여, 콘택홀을 통하여 실리콘 기판(20)과 콘택되며 그 일부가 절연막(21) 상에 돌출되는 폴리실리콘 패턴(22)을 형성한다.
다음으로, 도3b에 도시한 바와 같이 폴리실리콘 패턴(22) 형성이 완료된 전체 구조 상에 50 Å 내지 100 Å 두께의 Ti막을 증착하고, RTN 처리를 550 ℃ 내지 950 ℃에서 30 초 내지 120초 동안 실시하여 티타늄 실리사이드(23)를 형성하고, 티타늄 실리사이드(23) 상에 화학기상증착법으로 50 Å 내지 1000 Å 두께의 TiN막(24) 및 하부전극을 이룰 100 Å 내지 1000 Å 두께의 제1 Pt막(25)을 증착한 다음, 550 ℃ 내지 850 ℃ 온도에서 10분 내지 60분간 열처리하여 티티늄 실리사이드(23)와 TiN막(24) 계면을 티타늄 실리나이트라이드(TiSiN)막으로 변화시킨다.
이어서, 포토 마스크 및 건식식각 공정으로 제1 Pt막(25), TiN막(24), TiSiN막 및 티타늄 실리사이드(23)를 선택적으로 제거하여 하부전극 패턴을 형성한다.
다음으로, 도3c에 도시한 바와 같이 고유전율의 BST막(26)을 증착한다. 이때, BST막(26)은 1차적으로 상온에서 50 Å 내지 500 Å 두께로 증착하고, 2차로 450 ℃ 내지 750 ℃ 100 Å 내지 3000 Å 두께로 증착한다.
다음으로, BST막(26) 상에 상부전극을 이룰 제2 Pt막(27)을 500 Å 내지 2000 Å 두께로 증착하고, 유전막의 결정화를 위하여 전체구조를 450 ℃ 내지 750 ℃ 온도의 질소 분위기에서 10분 내지 60분간 관상열처리(furnace anneal) 한다.
전술한 본 발명의 다른 실시예에서, Ti막을 대신하여 Ta막을 형성하여 티타늄 실리사이드(15)를 탄탈륨 실리사이드로 형성할 수 있다. 또한, 금속확산방지막인 TiN막(16)은 TaN, 티타늄 실리나이트라이드막(TiSiN) 또는 티타늄 알루미늄나이트라이드막(TiAlN)으로 형성할 수도 있다. 그리고, 하부전극을 형성하기 위하여 Ti막, TiN막 및 Pt막으로 이루어지는 적층구조를 형성하지 않고, 투테늄산화막 및 루테늄막으로 이루어지는 이중막 또는 이리디움산화막 및 이리디움 산화막으로 이루어지는 이중막을 형성할 수도 있다. 또한, 유전막은 BST 대신에 SrTiO3를 증착할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 적층구조의 캐패시터(stacked capacitor) 형성시 발생하는 식각의 어려움을 제거하여 하부전극의 높이를 원하는 높이까지 형성하여 상부전극의 유효면적을 증대시켜 캐패시터의 전기적 특성을 개선시킬 수 있고, 적층 캐패시터에 의한 메모리 셀과 주변회로지역의 단차를 줄여 후속 배선공정의 부담을 줄일 수 있다. 또한, 티티늄실리사이드막과 TiN막을 TiSiN막으로 변환시켜 줌으로써 고온 열공정시 다결정 실리콘막의 실리콘과 티타늄의 고상반응에 의한 티타늄실리사이드의 형성으로 발생하는 금속산화 방지막인 TiN막의 파괴를 억제할 수 있다.
Claims (10)
- 반도체 메모리 소자의 캐패시터 제조 방법에 있어서,반도체 기판 상에 형성된 절연막을 선택적으로 식각하여 상기 반도체 기판과 캐패시터 사이의 수직배선 형성을 위한 콘택홀을 형성하고, 상기 콘택홀 내에 폴리실리콘 플러그를 형성하는 제1 단계;상기 제1 단계가 완료된 전체 구조 상에 절연막을 형성하고, 상기 절연막을 선택적으로 식각하여 상기 폴리실리콘 플러그를 노출시키는 트렌치(trench)를 형성하는 제2 단계;상기 폴리실리콘 플러그가 노출된 상기 트렌치 바닥에 접착막을 형성하는 제3 단계;상기 접착막 및 상기 트렌치 측벽 상에 확산방지막을 형성하는 제4 단계;상기 확산방지막 상에 형성되어 그 양단이 상기 트렌치 입구에 걸쳐지는 하부전극을 형성하는 제5 단계;상기 하부전극 상에 유전막을 형성하는 제6 단계; 및상기 유전막 상에 상부전극을 형성하는 제7 단계를 포함하는 반도체 메모리 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제3 단계는,상기 트렌치 바닥에 Ti막 또는 Ta막을 형성하는 단계; 및상기 Ti막 또는 Ta막을 RTN(rapid thermal nitridation) 처리하여 티타늄 실리사이드 또는 탄탈륨 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제6 단계는,상온에서 제1 (Ba,Sr)TiO3막을 형성하는 단계; 및450 ℃ 내지 750 ℃ 온도에서 제2 (Ba,Sr)TiO3막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.
- 제 3 항에 있어서,상기 제7 단계 후,상기 유전막의 결정화를 위하여 450 ℃ 내지 750 ℃ 온도의 질소 또는 산소 분위기에서 10분 내지 60분간 관상열처리(furnace anneal)하는 제8 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 확산방지막을 TaN, 티타늄 실리나이트라이드막(TiSiN) 또는 티타늄 알루미늄나이트라이드막(TiAlN)으로 형성하고,상기 하부전극을 Pt, Ru 또는 Ir으로 형성하고,상기 유전막을 (Ba,Sr)TiO3또는 SrTiO3로 형성하고,상기 상부전극을 Pt, 이산화루테늄(RuO2)막 또는 이산화이리디움(IrO2)막으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.
- 반도체 메모리 소자의 캐패시터 제조 방법에 있어서,반도체 기판 상에 형성된 절연막을 선택적으로 식각하여 상기 반도체 기판과 캐패시터 사이의 수직배선 형성을 위한 콘택홀을 형성하는 제1 단계;상기 콘택홀을 통하여 상기 반도체 기판과 콘택되며 그 일부가 상기 절연막상에 돌출되는 폴리실리콘 패턴을 형성하는 제2 단계;상기 제2 단계가 완료된 전체 구조 상에 접착막을 형성하는 제3 단계;상기 접착막 상에 확산방지막을 형성하는 제4 단계;상기 확산방지막 상에 하부전극을 형성하는 제5 단계;상기 하부전극 상에 유전막을 형성하는 제6 단계; 및상기 유전막 상에 상부전극을 형성하는 제7 단계를 포함하는 반도체 메모리 소자의 캐패시터 제조 방법.
- 제 6 항에 있어서,상기 제3 단계에서,상기 접착막으로 Ti막을 형성한 후, 상기 Ti막을 RTN(rapid thermal nitridation) 처리하여 티타늄 실리사이드를 형성하고,상기 제4 단계에서,상기 확산방지막으로 TiN막을 형성하고,상기 제5 단계 후,열처리를 실시하여 상기 티티늄 실리사이드와 TiN막 계면을 티타늄 실리나이트라이드(TiSiN)막으로 변화시키는 제8 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.
- 제 6 항에 있어서,상기 접착막을 Ti막 또는 Ta막으로 형성하고,상기 확산방지막을 TiN막, TaN막, 티타늄 실리나이트라이드막(TiSiN) 또는 티타늄 알루미늄나이트라이드막(TiAlN)으로 형성하고,상기 유전막을 (Ba,Sr)TiO3또는 SrTiO3로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.
- 제 6 항 또는 제 7 항에 있어서,상기 제6 단계는,상온에서 제1 (Ba,Sr)TiO3막을 형성하는 단계; 및450 ℃ 내지 750 ℃ 온도에서 제2 (Ba,Sr)TiO3막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.
- 제 9 항에 있어서,상기 제7 단계 후,상기 유전막의 결정화를 위하여 450 ℃ 내지 750 ℃ 온도의 질소 분위기에서 10분 내지 60분간 관상열처리(furnace anneal)하는 제9 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061054A KR100296914B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체 메모리 소자의 캐패시터 제조 방법_ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061054A KR100296914B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체 메모리 소자의 캐패시터 제조 방법_ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000044555A KR20000044555A (ko) | 2000-07-15 |
| KR100296914B1 true KR100296914B1 (ko) | 2001-08-07 |
Family
ID=19567810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061054A KR100296914B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체 메모리 소자의 캐패시터 제조 방법_ |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100296914B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058043A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399071B1 (ko) * | 2001-05-03 | 2003-09-26 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| KR100423534B1 (ko) * | 2002-04-15 | 2004-03-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성 방법 |
| KR100849803B1 (ko) * | 2002-12-24 | 2008-07-31 | 주식회사 하이닉스반도체 | Ｍｉｍ 실리더형 캐패시터 및 그 제조 방법 |
-
1998
- 1998-12-30 KR KR1019980061054A patent/KR100296914B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058043A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044555A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6737694B2 (en) | Ferroelectric memory device and method of forming the same | |
| KR100396879B1 (ko) | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 | |
| US6815226B2 (en) | Ferroelectric memory device and method of forming the same | |
| KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100418580B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2886524B2 (ja) | 半導体素子のコンデンサの製造方法 | |
| US6503810B2 (en) | Method for forming a capacitor for semiconductor devices with an amorphous LixTa1-xO3 dieletric layer having a perovskite structure | |
| KR100296914B1 (ko) | 반도체 메모리 소자의 캐패시터 제조 방법_ | |
| KR100464649B1 (ko) | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 | |
| JP4771589B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR20010108990A (ko) | 티에이오엔 유전체막을 갖는 반도체 소자의 캐패시터 및그 제조방법 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| KR100937988B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100691495B1 (ko) | 반도체 메모리 소자의 캐패시터 형성 방법 | |
| KR100414737B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100652354B1 (ko) | 하부전극과 콘택 플러그 사이에 낮은 접촉 저항을 갖는 반도체장치의 커패시터 및 그 제조방법 | |
| KR100358169B1 (ko) | 비에스티 유전막을 구비하는 반도체 메모리 소자 제조 방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100580747B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| KR100444305B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20010003252A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100334529B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR20010106713A (ko) | 캐패시터 제조 방법 | |
| KR100406547B1 (ko) | 반도체 소자의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |