CN1617303A - 半导体元件的闸极结构的制造方法 - Google Patents
半导体元件的闸极结构的制造方法 Download PDFInfo
- Publication number
- CN1617303A CN1617303A CN 200310114350 CN200310114350A CN1617303A CN 1617303 A CN1617303 A CN 1617303A CN 200310114350 CN200310114350 CN 200310114350 CN 200310114350 A CN200310114350 A CN 200310114350A CN 1617303 A CN1617303 A CN 1617303A
- Authority
- CN
- China
- Prior art keywords
- layer
- manufacture method
- crystal silicon
- tungsten
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一使用于半导体元件中的堆叠式闸极结构的制造方法,其步骤包括陆续于半导体基板上形成一介电层、一复晶硅层、一金属层、一阻障层以及一钨层,再于氮气中进行快速回火(rapid thermal annealing),然后在钨层上形成一氮化硅层,最后将所形成的多层薄膜结构依预设图案定义出闸极结构。
Description
技术领域
本发明关于一种半导体元件的堆叠式闸极结构的制造方法,特别是有关于场效晶体管的堆叠式闸极结构的制造方法。
背景技术
长久以来,较高的元件操作速度一直是晶片制造者所追求的目标,而降低闸极的片电阻及接触孔(contact)的阻值是可以达成前述目标的有效方法之一,因此,目前在0.18μm世代以后的DRAM制程当中,poly-Si/WN/W闸极结构已被视为深具潜力的结构,其中,WN用以作为阻障层(barrier layer),可防止复晶硅中的硅原子与上层的钨原子交互扩散(inter-diffusion),此闸极结构的片电阻(sheet resistance)可低于10Ω/□,较更传统poly-Si/WSi结构的15~20Ω/□为低。
图1A与1B为前述poly-Si/WN/W闸极结构制造方式的剖面图。首先,一介电层102、一复晶硅层104、一阻障层106、一钨层108与一氮化硅层110陆续于半导体基板上形成于半导体基板100上,就如图1A所示。然后再进行黄光(lithography)与蚀刻制程,依预设图案(pattern)在氮化硅层110上定义出其图案,作为硬掩膜110A(hard mask),接着依序对钨层108、阻障层106、复晶硅层104、介电层102、进行蚀刻(etching)处理,可得到由复晶硅层104A、阻障层106A与钨层108A所构成的闸极结构,如图1B所示。
传统而言,阻障层106的形成所常采用的方式,为在复晶硅上形成一WNX或者TiN层,用以防止复晶硅层中的硅原子和钨层中的钨原子产生交互扩散(inter-diffusion)。
发明内容
本发明的主要目的是提供一使用于半导体元件中的堆叠式闸极结构的制造方法,此制造方法所制备的闸极结构,具有较低的闸极电阻与接触孔阻值。
为达成上述的目的,本发明提供一种闸极结构的制造方法,其步骤包括:1)陆续于半导体基板上形成一介电层、一复晶硅层、一金属层、一阻障层以及一钨层;2)在氮气中进行快速回火(rapid thermal annealing)处理,使金属层与复晶硅层反应形成一金属硅化层;3)依序定义钨层、阻障层、金属硅化物层以及复晶硅层,成为堆叠式闸极结构。
此外,本发明亦提供另一种闸极结构的制造方法,其步骤包括:1)陆续于半导体基板上形成一介电层、一复晶硅层、一金属层、一阻障层以及一钨层;2)依序定义钨层、阻障层、金属层、复晶硅层,成为堆叠式闸极结构;3)在氮气中进行快速回火,使该金属层与该复晶硅层反应形成一金属硅化层。
同时,本发明亦提供场效晶体管的制造方法,此制造方法为使用前述的制造方法,于半导体基板上形成一由复晶硅层、金属硅化层、阻障层与钨层所构成的堆叠式闸极结构,此堆叠式闸极结构上有氮化硅层作掩膜,再以该堆叠式闸极结构上的氮化硅层作为掩膜,将离子布植入半导体基板,形成彼此隔开的第一源/漏极区,接着,于该堆叠式闸极结构的侧壁形成一隔离层(spacer),再以该隔离层作为掩膜,将离子布植入半导体基板,形成彼此隔开的第二源/漏极区,该第二源/漏极区的掺杂浓度较第一源/漏极区为高。
为进一步说明本发明的上述目的、结构特点和效果,以下将结合附图对本发明进行详细的描述。
附图说明
图1A-B是传统poly-Si/WN/W闸极结构制造方式的剖面图;
图22A-C是本发明一较佳实施例堆叠式闸极结构的制造方法的剖面图;
图3A-C是本发明另一较佳实施例堆叠式闸极结构的制造方法的剖面图;
图4是本发明一较佳实施例具堆叠式闸极结构的场效晶体管的制造方法的剖面图。
具体实施方式
为能更了解本发明的技术内容,特举较佳具体实施例说明如下。
请先参考图2A~2C,图2A~2C是本发明一较佳实施例堆叠式闸极结构的制造方法的剖面图。一开始,如图2A所示,陆续于半导体基底200上形成一介电层202、一复晶硅层204、一金属层206、一阻障层208以及一钨层210,其中,介电层202可为SiO2、SiNX、Si3N4、SiON、TaO2或TaON。复晶硅层204之厚度约为500~2000埃(angstrom),可用化学气相沉积(chemical vapordeposition,CVD)的方式形成;金属层206系选自由钴(Cobalt)、镍(Nickel)、铂(Platinum)、钨(Tungsten)、钽(Tantalum)、钼(Molybdenum)、铪(Hafnium)与铌(Niobium)所组成的群组,其厚度约为5~30埃,可用化学气相沉积或物理气相沉积(PVD)的方式形成;阻障层208选自由氮化钨(WN)、氮化钽(TaN)与氮化钛(TiN)所组成的群组,其厚度约为50~100埃,可用化学气相沉积或溅镀(sputtering)的方式形成;钨层210的厚度约为250~800埃,可用物理气相沉积或溅镀(sputtering)的方式形成。然后,在氮气中进行快速退火,其温度条件约为750~1150℃,而时间约持续60~120秒。如图2B所示,在进行快速回火的过程当中,金属层206会和复晶硅层204发生化学反应,而形成金属硅化层205,由于金属硅化层205为一良导体,因此有助于降低闸极片电阻及接触孔电阻,并防止阻障层208中的氮原子和复晶硅层204中的硅原子反应,形成导致阻值升高的SiN。接着,在钨层210上形成一氮化硅层212,其厚度约为500~3000埃,可于炉管(furnace)中成长或于腔室(chamber)中以化学气相沉积的方式形成;最后,如图2C所示,再进行黄光与蚀刻制程,依光罩上的预设图案在氮化硅层上定义出其图案,作为硬掩膜212A,接着再进行蚀刻,可得到由复晶硅层204A、金属硅化层205A、阻障层208A与钨层210A所构成的堆叠式闸极结构214。
此外,本发明亦提供另一制造方法,步骤包括:陆续于半导体基底300上形成一介电层302、一复晶硅层304、一金属层306、一阻障层308、一钨层310以及一氮化硅层312,如图3A所示;其中,介电层302可为SiO2、SiNX、Si3N4、SiON、TaO2或TaON。复晶硅层304之厚度约为500~2000埃(angstrom),可用化学气相沉积(chemical vapor deopstion,CVD)的方式形成;金属层306是选自由钴(Cobalt)、镍(Nickel)、铂(Platinum)、钨(Tungsten)、钽(Tantalum)、钼(Molybdenum)、铪(Hafnium)与铌(Niobium)所组成的群组,其厚度约为5~30埃,可用化学气相沉积或物理气相沉积(PVD)的方式形成;阻障层308是选自由氮化钨(WN)、氮化钽(TaN)与氮化钛(TiN)所组成之群组,其厚度约为50~100埃,可用化学气相沉积或溅镀的方式形成;钨层310的厚度约为250~800埃,可用物理气相沉积或溅镀(sputtering)的方式形成;氮化硅层312的厚度约为500~3000埃,可于炉管(furnace)中成长或于腔室(chamber)中以化学气相沉积的方式形成。然后再进行黄光与蚀刻制程,依光罩上的预设图案在氮化硅层上定义出其图案,作为硬掩膜,接着再进行蚀刻,可得到由介电层302A、复晶硅层304A、金属层306A、阻障层308A以及钨层310A所构成的堆叠式闸极结构314,其上有硬掩膜-氮化硅层312A,如图3B所示。最后,在氮气中进行快速退火,其温度条件约为750~1150℃,而时间约持续60~120秒。如图3C所示,在进行快速回火的过程当中,金属层306A会和复晶硅层304A发生化学反应,而形成金属硅化层305,由于金属硅化层305为一良导体,因此有助于降低闸极片电阻及接触孔电阻,并防止阻障层308A中的氮原子和复晶硅层304A中的硅原子反应,形成导致阻值升高的SiN。
同时,本发明亦提供场效晶体管的制造方法,此制造方法为使用前述的制造方法,于半导体基板400上形成由介电层402、复晶硅层404、金属硅化层405、阻障层407与钨层408所构成的一堆叠式闸极结构,此堆叠式闸极结构上有氮化硅层410作掩膜,如图4所示,再以该堆叠式闸极结构上的氮化硅层410作为掩膜,将离子布植入半导体基板400,形成彼此隔开的第一源/漏极区412,接着,于该堆叠式闸极结构的侧壁形成一隔离层414,再以该隔离层作为掩膜,将离子布植入半导体基板400,形成彼此隔开的第二源/漏极区416,该第二源/漏极区416的掺杂浓度较第一源/漏极区412为高。
根据本发明,在进行快速回火的过程当中,金属层会和复晶硅层发生化学反应,而形成金属硅化层,可降低闸极片电阻,并防止阻障层中的氮原子和复晶硅层的硅原子反应,形成导致阻值升高的SiN,因此,可得到较高的元件操作速度。
需注意的是,上述仅为实施例,而非限制于实施例。譬如此不脱离本发明基本架构者,皆应为本专利所主张的权利范围,而应以专利申请范围为准。
Claims (16)
1.一种堆叠式闸极结构的制造方法,该制造方法包括下列步骤:
(a)于半导体基板上形成一介电层;
(b)于该介电层上形成一复晶硅层;
(c)于该复晶硅层上形成一金属层;
(d)于该金属层上形成一阻障层;
(e)于该阻障层上形成一钨层;
(f)进行快速回火处理,使该金属层与该复晶硅层反应形成一金属硅化层;
(g)依序定义该钨层、该阻障层、该金属硅化物层、该复晶硅层,成为该堆叠式闸极结构。
2.如权利要求1所述的制造方法,其特征在于,该金属层选自由钛、钴、镍、铂、钨、钽、钼、铪与铌所组成的群组。
3.如权利要求1所述的制造方法,其特征在于,该阻障层选自由氮化钨、氮化钽与氮化钛所组成的群组。
4.如权利要求1所述的制造方法,其特征在于,,步骤(f)是于氮气中进行。
5.一种堆叠式闸极结构的制造方法,该制造方法包括下列步骤:
(a)于半导体基板上形成一介电层;
(b)于该介电层上形成一复晶硅层;
(c)于该复晶硅层上形成一金属层;
(d)于该金属层上形成一阻障层;
(e)于该阻障层上形成一钨层;
(f)依序定义该钨层、该阻障层、该金属层以及该复晶硅层,成为该堆叠式闸极结构;以及
(g)进行快速回火,使该金属层与该复晶硅层反应形成一金属硅化层。
6.如权利要求5所述的制造方法,其特征在于,该金属层选自由钛、钴、镍、铂、钨、钽、钼、铪与铌所组成的群组。
7.如权利要求5所述的制造方法,其特征在于,步骤(g)是于氮气中进行。
8.如权利要求5所述的制造方法,其特征在于,该阻障层选自由氮化钨、氮化钽与氮化钛所组成的群组。
9.一种场效晶体管的制造方法,该制造方法包括下列步骤:
(a)于半导体基板上形成一介电层;
(b)于该介电层上形成一复晶硅层;
(c)于该复晶硅层上形成一金属层;
(d)于该金属层上形成一阻障层;
(e)于该阻障层上形成一钨层;
(f)进行快速回火处理,使该金属层与该复晶硅层反应形成一金属硅化层;
(g)依序定义该钨层、该阻障层以及该金属硅化层、该复晶硅层,成为该堆叠式闸极结构;
(h)以该堆叠式闸极结构作为掩膜,将离子布植入半导体基板,形成彼此隔开的第一源/漏极区;
(i)于该堆叠式闸极结构的侧壁形成一隔离层;以及
(j)以该隔离层作为掩膜,将离子布植入半导体基板,形成彼此隔开的第二源/漏极区,该第二源/漏极区的掺杂浓度较第一源/漏极区为高。
10.如权利要求9所述的制造方法,其特征在于,该金属层选自由钛、钴、镍、铂、钨、钽、钼、铪与铌所组成的群组。
11.如权利要求9所述的制造方法,其特征在于,,该阻障层选自由氮化钨、氮化钽与氮化钛所组成的群组。
12.如权利要求9所述的制造方法,其特征在于,步骤(f)是于氮气中进行。
13.一种场效晶体管的制造方法,该制造方法包括下列步骤:
(a)于半导体基板上形成一介电层;
(b)于该介电层上形成一复晶硅层;
(c)于该复晶硅层上形成一金属层;
(d)于该金属层上形成一阻障层;
(e)于该阻障层上形成一钨层;
(f)依序定义该钨层、该阻障层、该金属层以及该复晶硅层,成为该堆叠式闸极结构;
(g)进行快速回火处理,使该金属层与该复晶硅层反应形成一金属硅化层;
(h)以该堆叠式闸极结构作为掩膜,将离子布植入半导体基板,形成彼此隔开的第一源/漏极区。
(i)于该堆叠式闸极结构之侧壁形成一隔离层;以及
(j)以该隔离层作为掩膜,将离子布植入半导体基板,形成彼此隔开的第二源/漏极区,该第二源/漏极区之掺杂浓度较第一源/漏极区为高。
14.如权利要求13所述的制造方法,其特征在于,该金属层选自由钛、钴、镍、铂、钨、钽、钼、铪与铌所组成的群组。
15.如权利要求13所述的制造方法,其特征在于,该阻障层选自由氮化钨、氮化钽与氮化钛所组成的群组。
16.如权利要求13所述的制造方法,其特征在于,步骤(g)是于氮气中进行。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200310114350 CN1617303A (zh) | 2003-11-13 | 2003-11-13 | 半导体元件的闸极结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200310114350 CN1617303A (zh) | 2003-11-13 | 2003-11-13 | 半导体元件的闸极结构的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1617303A true CN1617303A (zh) | 2005-05-18 |
Family
ID=34760178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200310114350 Pending CN1617303A (zh) | 2003-11-13 | 2003-11-13 | 半导体元件的闸极结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1617303A (zh) |
-
2003
- 2003-11-13 CN CN 200310114350 patent/CN1617303A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7235446B2 (en) | Methods of forming silicon-doped aluminum oxide, and methods of forming transistors and memory devices | |
KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
US9064854B2 (en) | Semiconductor device with gate stack structure | |
US6730588B1 (en) | Method of forming SiGe gate electrode | |
US5543362A (en) | Process for fabricating refractory-metal silicide layers in a semiconductor device | |
JPH0855982A (ja) | 半導体デバイス及びその製造方法 | |
US5583070A (en) | Process to form rugged polycrystalline silicon surfaces | |
JP3774088B2 (ja) | Mosデバイスの作製 | |
KR100522427B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
US5966607A (en) | Metal salicide process employing ion metal plasma deposition | |
CN1300827C (zh) | 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法 | |
CN1181550C (zh) | 半导体存储器元件的电容器的制造方法 | |
US7101777B2 (en) | Methods for manufacturing stacked gate structure and field effect transistor provided with the same | |
US20130020656A1 (en) | High performance hkmg stack for gate first integration | |
JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
US6187664B1 (en) | Method for forming a barrier metallization layer | |
CN1617303A (zh) | 半导体元件的闸极结构的制造方法 | |
US6339246B1 (en) | Tungsten silicide nitride as an electrode for tantalum pentoxide devices | |
KR100327588B1 (ko) | 반도체 소자의 텅스텐 게이트 전극 형성방법 | |
US20040147102A1 (en) | Production method for a semiconductor component | |
JP2803676B2 (ja) | 半導体装置の製造方法 | |
TW416110B (en) | Improved polycide gate manufacturing process capable of decreasing the interface trap | |
KR100315037B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
CN114373678A (zh) | 一种离子注入增强多层薄膜硅化物方法 | |
JPS61135156A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |