CN101866859A - 一种沟道应力引入方法及采用该方法制备的场效应晶体管 - Google Patents

一种沟道应力引入方法及采用该方法制备的场效应晶体管 Download PDF

Info

Publication number
CN101866859A
CN101866859A CN201010219177.2A CN201010219177A CN101866859A CN 101866859 A CN101866859 A CN 101866859A CN 201010219177 A CN201010219177 A CN 201010219177A CN 101866859 A CN101866859 A CN 101866859A
Authority
CN
China
Prior art keywords
dielectric layer
channel
source
silicon nitride
deformation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010219177.2A
Other languages
English (en)
Other versions
CN101866859B (zh
Inventor
黄如
云全新
安霞
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2010102191772A priority Critical patent/CN101866859B/zh
Publication of CN101866859A publication Critical patent/CN101866859A/zh
Priority to PCT/CN2011/072387 priority patent/WO2012003725A1/zh
Priority to US13/131,602 priority patent/US8450155B2/en
Application granted granted Critical
Publication of CN101866859B publication Critical patent/CN101866859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及CMOS超大集成电路，是一种沟道应力引入方法及采用该方法制备的场效应晶体管。本发明在场效应晶体管的源/漏区与衬底之间，插入形变介质层，利用直接与衬底接触的形变介质层，诱使沟道发生应变，用于提升沟道载流子迁移率和器件性能。具体效果为，利用具有张应变的形变介质层可以诱使沟道发生张应变，可用于提升沟道电子迁移率；利用具有压应变的形变介质层可以诱使沟道发生压应变，可用于提升沟道空穴迁移率。本发明既可以保证沟道应力引入的有效性，同时又从根本上改善了场效应晶体管的器件结构，提升了器件短沟效应抑制能力。

Description

一种沟道应力引入方法及采用该方法制备的场效应晶体管
技术领域
本发明属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域，具体是一种沟道应力引入方法及采用该方法制备的场效应晶体管。
背景技术
随着CMOS器件尺寸的不断缩小，器件短沟效应与载流子迁移率退化效应的影响日益突出。硅基CMOS技术发展对器件短沟效应抑制能力和载流子迁移率的提升能力的需求也愈来愈紧迫。
为抑制器件短沟效应，目前采用的方法主要有提高衬底掺杂浓度、增加源/漏轻掺杂区(LDD区)、引入pocket结构等；同时，在绝缘体上硅(SOI)器件中还可以采用超薄体结构。但是，提高衬底掺杂浓度将提高器件阈值电压而降低开态电流，增加LDD区将提高器件寄生电阻，增加Pocket结构同样会导致衬底掺杂水平提高；而采用超薄体结构同样会导致源/漏串联电阻增加，同时由于界面散射增强以及自加热效应等，将使沟道载流子迁移率和器件过驱动能力大大降低。
与此同时，当器件尺寸进入亚100nm以下后，器件短沟效应的恶化，使得通过进一步缩小器件尺寸来获得更好性能的方法变得极为困难。为了缓解器件尺寸缩小带来的压力，采用应变硅技术，在沟道中引入应力，从而提升沟道载流子迁移率和晶体管器件性能，已成为微电子制造工程领域普遍采用且必不可少的一种方法。其基本原理即：通过器件结构、材料以及工艺制程设计，在晶体管沟道区引入应力，改变沟道衬底的晶格结构，提高沟道中载流子的迁移率。
应变技术的关键在于如何在沟道中引入器件所需的应力。典型的场效应晶体管结构如图1所示。针对这种器件结构，目前常用的引入的应力的方法主要有：1、通过Si/SiGe异质结衬底结构，使沟道部分发生应变，即如图2(a)所示，通过采用非硅(Si)衬底，如SiGe衬底，利用衬底与表面Si沟道层的晶格差异，给沟道层施加应力。由于SiGe晶格常数比Si晶格大，此时，表面Si沟道层的晶格被底层SiGe晶格拉伸，在Si沟道中引入了拉应力；2、通过异质结源/漏结构在沟道部分引入应力，即如图2(b)所示，用非硅(Si)材料替代源/漏区的Si材料，利用大晶格的SiGe做源/漏区，源/漏与沟道之间的异质结在沟道中诱生应力；3、通过在器件上方覆盖高应力层，在沟道衬底中引入应力，即如图2(c)所示，在器件上方覆盖一层高应力薄膜，通过薄膜自身的形变带动下方的器件发生形变，从而在沟道中引入应力。
需要注意的是，上述方法并没有根本改善器件结构，不能有效提升器件自身的短沟效应抑制能力。
发明内容
本发明的目的是提供一种在场效应晶体管沟道中引入应力的方法，该方法既可以在场效应晶体管沟道中引入器件性能提升所需要的应力，同时可以从结构上保证场效应晶体管器件具有良好的短沟效应抑制能力。
本发明的技术方案如下：
在场效应晶体管的源/漏区与衬底之间，插入形变介质层。利用直接与衬底接触的形变介质层，诱使沟道发生应变，用于提升沟道载流子迁移率和器件性能。利用具有张应变的形变介质层可以诱使沟道发生张应变，可用于提升沟道电子迁移率；利用具有压应变的形变介质层可以诱使沟道发生压应变，可用于提升沟道空穴迁移率。
如上所述，形变介质层将源/漏区与衬底隔离，有效提升器件的短沟效应抑制能力。
如上所述，张应变形变介质层可以是张应力氮化硅；
如上所述，压应变形变介质层可以是压应力氮化硅，也可以是压应力类金刚石碳。
如上所述，张应力氮化硅可以通过低速率等离子体增强化学气相淀积(PECVD)实现，薄膜淀积速率小于
Figure BDA0000023083610000021
通过降低PECVD反应腔射频功率、降低反应气体硅烷/氮气比等方法，可以实现低速率淀积氮化硅。淀积完毕氮化硅薄膜后，可通过等离子体处理、紫外线处理等方法，破坏氮化硅薄膜中硅-氢键、氮-氢键，减少薄膜中氢的含量，进一步提高氮化硅薄膜中的张应力。
如上所述，压应力氮化硅也可以通过等离子体增强化学气相淀积获得，通过在反应气体中加入稀释气体实现压应力。典型的稀释气体有氩气与氮气混合气体、氩气与氢气混合气体等。
如上所述，压应力类金刚石碳可以通过物理气相淀积(PVD)、化学气相淀积(CVD)方法获得。
如上所述，形变介质层厚度范围在1nm～200nm。
图3示意给出该方法对应的一种场效应晶体管结构。其中，14为衬底，可以是硅Si、锗Ge、硅锗SiGe、砷化镓GaAs等材料；15、16为源漏区；17为栅介质层，可以是二氧化硅、氧化铝、氧化钇、氧化镧、氧化铪、氧化钛等材料；18为栅电极，可以是多晶硅，也可以是铝、钨、钽等金属材料，或氮化钛、氮化钽等金属氮化物材料；19为栅侧墙，可以是氧化硅、氮化硅等材料；20为形变介质层，可以是张应力氮化硅、压应力氮化硅、类金刚石碳等材料。
本发明的另一目的是给出该种应力引入方法的一种实际工艺制程。
该工艺制程主要包括以下关键工艺：
1、利用牺牲氧化硅栅做掩模，刻蚀源/漏区凹槽；
2、淀积形变介质层，并以牺牲多晶硅源/漏做保护，选择性腐蚀获得形变介质层。
3、以露出的沟道窗口为籽晶层外延获得源/漏区。
4、轻掺杂(LDD)注入，并淀积氮化硅层做保护进行源/漏注入。
5、淀积厚氮化硅层，并化学机械抛光至牺牲氧化硅栅。
6、腐蚀去除牺牲氧化硅栅，获得栅介质层，并淀积多晶硅层，化学机械抛光后获得多晶硅栅。
本方法的基本原理如下：
一、本发明利用形变介质层，诱使沟道区衬底发生形变，实现应变沟道。
二、调整形变介质层材料的内应力属性，可以获得不同性质的沟道应力，分别满足不同器件的应力需求。例如，张应变介质材料可在沟道中引入张应力，用于提升N型场效应晶体管中的电子迁移率；压应变介质材料可在沟道中引入压应力，用于提升P型场效应晶体管中的空穴迁移率。
三、调整形变介质层材料的内应力大小和形变介质层厚度，可以调整沟道应力的大小。沟道应力将随形变介质层材料内应力的增加和形变介质层厚度的增加而增大。
四、形变介质层将源/漏区与衬底隔离，可较好的抑制器件短沟效应，利于缩小器件尺寸。
与现有的常规应力引入方法相比，本方法既可以引入沟道应力，同时又从根本上改善了场效应晶体管的器件结构，可有效提升器件短沟效应抑制能力。本发明提出的应力引入方法优于现有的常规应力引入方法。
附图说明
图1为典型的场效应晶体管结构示意图，图中，1为体衬底，2和3为源/漏区，4为栅氧化层，5为栅电极，6为侧墙，7、8为轻掺杂源漏(LDD)区。
图2所示为目前在微电子制造工程领域采用的三种常见的施加应力的方法；
图2(a)为采用异质结衬底的方法；
图2(b)为采用异质结源/漏的方法；
图2(c)为采用应力覆盖层的方法；
图3为本发明所提应力引入方法所对应的一种器件结构；
图4为本发明所提出的应力引入方法所对应的一种工艺制程实例。
具体实施方式
本发明所提的应力引入方法关键在于形变介质层的引入和自对准工艺设计。由于形变介质层，如高应力氮化硅和类金刚石碳等，无法通过直接氧化硅衬底获得，工艺中只能通过淀积获得。同时，本发明采用牺牲多晶硅源/漏和牺牲氧化硅栅实现自对准工艺制备。
具体实施方法如图4(a)-(o)所示：
1、对衬底14进行阈值调整注入后，淀积一层牺牲氧化硅层21，其厚度由多晶硅栅高度设计要求决定，如图4(a)所示。
2、利用多晶硅栅掩模版进行氧化硅虚拟栅光刻，并进一步光刻衬底材料，获得源/漏区凹槽，槽深由形变介质层20的高度决定，如图4(b)所示。
3、淀积形变介质层20，其厚度由形变介质层的设计厚度决定，如图4(c)所示。
4、淀积牺牲多晶硅层22，并以形变介质层20为停止层，对多晶硅层22进行化学机械抛光(CMP工艺)，如图4(d)所示。
5、对多晶硅层22进行选择性腐蚀，腐蚀至形变介质层20的设计高度位置，此时其表面与沟道区衬底表面的高度即为轻掺杂区(LDD区)的厚度，由设计要求决定，如图4(e)所示。
6、以牺牲多晶硅层22做保护层，选择腐蚀形变介质层20，如图4(f)所示。
7、选择腐蚀去除牺牲多晶硅层23，如图4(g)所示。
8、以沟道区窗口为籽晶层进行外延，并以牺牲氧化硅栅为停止层，对外延层进行化学机械抛光(CMP工艺)，获得源/漏区15、16，如图4(h)所示。
9、对源/漏区腐蚀，去除多余源/漏材料，至沟道衬底表面高度，如图4(i)所示。
10、进行轻掺杂(LDD)注入，如图4(j)所示。
11、再次淀积低应力氮化硅绝缘层23，其厚度由轻掺杂区(LDD区)的设计长度决定，并对源/漏区15、16进行一次大剂量注入，如图4(k)所示。
12、继续淀积氮化硅绝缘层23，并以牺牲氧化硅栅21为停止层，对氮化硅层23进行化学机械抛光(CMP)，如图4(1)所示。
13、选择腐蚀去除牺牲氧化硅栅21，如图4(m)所示。
14、低温热氧化一薄层二氧化硅层17，其厚度由栅氧化层设计厚度决定，如图4(n)所示。
15、淀积多晶硅层，并以氮化硅层23为停止层进行化学机械抛光(CMP)，获得多晶硅栅18，如图4(o)所示。
16、在栅注入之后，进行一次热退火，并进行后续的光刻接触孔和淀积金属工艺。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种沟道应力引入方法，其特征在于：在场效应晶体管的源/漏区与衬底之间，插入形变介质层。
2.如权利要求1所述的方法，其特征在于，张应变的形变介质层诱使沟道发生张应变，用于提升沟道电子迁移率。
3.如权利要求1所述的方法，其特征在于，压应变的形变介质层诱使沟道发生压应变，用于提升沟道空穴迁移率。
4.一种在沟道中引入应力的场效应晶体管器件，所述器件具有一衬底，所述衬底上形成有源区和漏区，在所述衬底上的所述源区和漏区之间具有一沟道区，其特征在于：在所述源/漏区与所述衬底之间，插入形变介质层。
5.如权利要求4所述的器件，其特征在于，所述形变介质层为张应力氮化硅、压应力氮化硅或压应力类金刚石碳。
6.如权利要求5所述的器件，其特征在于，所述形变介质层的厚度范围在1nm～200nm。
7.一种制备场效应晶体管的方法，其包括如下步骤：
1)利用牺牲氧化硅栅做掩模，刻蚀源/漏区凹槽；
2)淀积形变介质层，并以牺牲多晶硅源/漏做保护，选择性腐蚀获得形变介质层；
3)以露出的沟道窗口为籽晶层外延获得源/漏区；
4)轻掺杂LDD注入，并淀积氮化硅层做保护进行源/漏注入；
5)淀积厚氮化硅层，并化学机械抛光至牺牲氧化硅栅；
6)腐蚀去除牺牲氧化硅栅，获得栅介质层，并淀积多晶硅层，化学机械抛光后获得多晶硅栅。
8.如权利要求7所述的方法，其特征在于，通过低速率等离子体增强化学气相淀积PECVD氮化硅，薄膜淀积速率小于获得张应力氮化硅形变介质层。
9.如权利要求7所述的方法，其特征在于，通过等离子体增强化学气相淀积PECVD氮化硅，在反应气体中加入稀释气体，获得压应力氮化硅形变介质层。
10.如权利要求7所述的方法，其特征在于，通过物理气相淀积PVD、化学气相淀积CVD方法，获得压应力类金刚石碳形变介质层。
CN2010102191772A 2010-07-07 2010-07-07 一种沟道应力引入方法及采用该方法制备的场效应晶体管 Active CN101866859B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010102191772A CN101866859B (zh) 2010-07-07 2010-07-07 一种沟道应力引入方法及采用该方法制备的场效应晶体管
PCT/CN2011/072387 WO2012003725A1 (zh) 2010-07-07 2011-04-01 一种沟道应力引入方法及采用该方法制备的场效应晶体管
US13/131,602 US8450155B2 (en) 2010-07-07 2011-04-01 Method for introducing channel stress and field effect transistor fabricated by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102191772A CN101866859B (zh) 2010-07-07 2010-07-07 一种沟道应力引入方法及采用该方法制备的场效应晶体管

Publications (2)

Publication Number Publication Date
CN101866859A true CN101866859A (zh) 2010-10-20
CN101866859B CN101866859B (zh) 2012-07-04

Family

ID=42958508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102191772A Active CN101866859B (zh) 2010-07-07 2010-07-07 一种沟道应力引入方法及采用该方法制备的场效应晶体管

Country Status (3)

Country Link
US (1) US8450155B2 (zh)
CN (1) CN101866859B (zh)
WO (1) WO2012003725A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012003725A1 (zh) * 2010-07-07 2012-01-12 北京大学 一种沟道应力引入方法及采用该方法制备的场效应晶体管
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
WO2012153201A1 (en) * 2011-05-09 2012-11-15 International Business Machines Corporation Preserving stress benefits of uv curing in replacement gate transistor fabrication
CN102842493A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103367364A (zh) * 2012-03-27 2013-10-23 中国科学院微电子研究所 Cmos及其制造方法
CN103512508A (zh) * 2012-06-25 2014-01-15 中国科学院微电子研究所 半导体器件测试方法
CN105514164A (zh) * 2014-10-14 2016-04-20 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制备方法
CN106981427A (zh) * 2017-04-11 2017-07-25 枣庄学院 一种高载流子迁移率mosfet的制造方法
CN109300788A (zh) * 2017-07-25 2019-02-01 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN110047928A (zh) * 2014-02-28 2019-07-23 意法半导体公司 通过使用凝聚形成局域化的弛豫衬底的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709910B2 (en) * 2012-04-30 2014-04-29 United Microelectronics Corp. Semiconductor process
US10164103B2 (en) 2016-10-17 2018-12-25 International Business Machines Corporation Forming strained channel with germanium condensation
CN109830533A (zh) * 2019-01-30 2019-05-31 上海电力学院 一种基于二维材料制备的场效应晶体管
CN111755336B (zh) * 2019-03-28 2024-05-14 中芯国际集成电路制造(上海)有限公司 场效应管的制备方法、场效应管及半导体衬底

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767209A (zh) * 2005-09-14 2006-05-03 中国电子科技集团公司第二十四研究所 一种应变Si沟道PMOS器件
CN101924139A (zh) * 2010-06-25 2010-12-22 北京大学 一种应变沟道场效应晶体管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891192B2 (en) 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US7384861B2 (en) 2005-07-18 2008-06-10 Texas Instruments Incorporated Strain modulation employing process techniques for CMOS technologies
JP2008282901A (ja) * 2007-05-09 2008-11-20 Sony Corp 半導体装置および半導体装置の製造方法
CN101866859B (zh) * 2010-07-07 2012-07-04 北京大学 一种沟道应力引入方法及采用该方法制备的场效应晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767209A (zh) * 2005-09-14 2006-05-03 中国电子科技集团公司第二十四研究所 一种应变Si沟道PMOS器件
CN101924139A (zh) * 2010-06-25 2010-12-22 北京大学 一种应变沟道场效应晶体管及其制备方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450155B2 (en) 2010-07-07 2013-05-28 Peking University Method for introducing channel stress and field effect transistor fabricated by the same
WO2012003725A1 (zh) * 2010-07-07 2012-01-12 北京大学 一种沟道应力引入方法及采用该方法制备的场效应晶体管
CN102569050B (zh) * 2010-12-29 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
GB2503848B (en) * 2011-05-09 2015-07-29 Ibm Preserving stress benefits of UV curing in replacement gate transistor fabrication
WO2012153201A1 (en) * 2011-05-09 2012-11-15 International Business Machines Corporation Preserving stress benefits of uv curing in replacement gate transistor fabrication
GB2503848A (en) * 2011-05-09 2014-01-08 Ibm Preserving stress benefits of UV curing in replacement gate transistor fabrication
CN103620748A (zh) * 2011-05-09 2014-03-05 国际商业机器公司 保留替代栅极晶体管制造中的uv固化的应力益处
US8421132B2 (en) 2011-05-09 2013-04-16 International Business Machines Corporation Post-planarization UV curing of stress inducing layers in replacement gate transistor fabrication
CN103620748B (zh) * 2011-05-09 2016-06-22 国际商业机器公司 保留替代栅极晶体管制造中的uv固化的应力益处
CN102842493A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103367364B (zh) * 2012-03-27 2015-12-09 中国科学院微电子研究所 Cmos及其制造方法
CN103367364A (zh) * 2012-03-27 2013-10-23 中国科学院微电子研究所 Cmos及其制造方法
CN103512508A (zh) * 2012-06-25 2014-01-15 中国科学院微电子研究所 半导体器件测试方法
CN103512508B (zh) * 2012-06-25 2016-08-03 中国科学院微电子研究所 半导体器件测试方法
CN110047928A (zh) * 2014-02-28 2019-07-23 意法半导体公司 通过使用凝聚形成局域化的弛豫衬底的方法
CN110047928B (zh) * 2014-02-28 2024-04-19 意法半导体公司 通过使用凝聚形成局域化的弛豫衬底的方法
CN105514164A (zh) * 2014-10-14 2016-04-20 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制备方法
CN106981427A (zh) * 2017-04-11 2017-07-25 枣庄学院 一种高载流子迁移率mosfet的制造方法
CN106981427B (zh) * 2017-04-11 2019-09-27 枣庄学院 一种高载流子迁移率mosfet的制造方法
CN109300788A (zh) * 2017-07-25 2019-02-01 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
WO2012003725A1 (zh) 2012-01-12
US20120032239A1 (en) 2012-02-09
CN101866859B (zh) 2012-07-04
US8450155B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
CN101866859B (zh) 一种沟道应力引入方法及采用该方法制备的场效应晶体管
US11664376B2 (en) Semiconductor device and method of manufacturing the same
US7494884B2 (en) SiGe selective growth without a hard mask
CN101924139B (zh) 一种应变沟道场效应晶体管及其制备方法
KR101023208B1 (ko) 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법
US7612389B2 (en) Embedded SiGe stressor with tensile strain for NMOS current enhancement
US8368147B2 (en) Strained semiconductor device with recessed channel
US20090194819A1 (en) Cmos structures and methods using self-aligned dual stressed layers
CN102222687B (zh) 一种锗基nmos器件及其制备方法
US8450171B2 (en) Strained semiconductor device and method of making same
TWI523112B (zh) 雙軸應變場效電晶體元件
CN103066122B (zh) Mosfet及其制造方法
US10763328B2 (en) Epitaxial semiconductor material grown with enhanced local isotropy
CN101512771A (zh) 使用简化双应力衬层配置的具有增强性能的半导体结构
CN103295899A (zh) FinFET器件制造方法
CN105448727A (zh) 半导体器件及其形成方法
CN102280379B (zh) 一种应变硅nmos器件的制造方法
CN108074870A (zh) 晶体管及其形成方法
CN103594374B (zh) 半导体器件制造方法
CN103123899A (zh) FinFET器件制造方法
CN103426766B (zh) Pmos晶体管及其形成方法
CN104701163B (zh) 半导体器件及其形成方法
US20090142891A1 (en) Maskless stress memorization technique for cmos devices
CN102044437B (zh) 用于制造半导体器件的方法
CN102468170A (zh) 一种改善nfet性能的应力层的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20130528

Owner name: BEIJING UNIV.

Effective date: 20130528

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130528

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University