CN105514164A - Mos晶体管及其制备方法 - Google Patents

Abstract

本申请公开了一种MOS晶体管及其制备方法。该MOS晶体管包括衬底、栅极、应变层和源漏极外延层；衬底其表面上具有凸起部；栅极位于凸起部的上表面上，凸起部的两侧靠近栅极的位置上形成有源漏极；应变层环绕凸起部位于衬底的表面上，应变层的上表面低于凸起部的上表面；以及源漏极外延层位于凸起部中形成有源漏极的两侧，并位于应变层的上方。该MOS晶体管将源漏极设置在凸起部中两侧靠近栅极的位置，并在凸起部周围设置应变层。应变层具有较高的应力，能向源漏极间的导电沟道施加较高的应力，使导电沟道的载流子迁移率相应提高。且在衬底的凸起部整体引入应变层，有利于进一步提高导电沟道的应力，进而进一步提高导电沟道的载流子迁移率。

Description

MOS晶体管及其制备方法

技术领域

本申请涉及半导体制造领域，具体而言，涉及一种MOS晶体管及其制备方法。

背景技术

随着半导体器件中晶体管的集成度越来越高，晶体管的特征尺寸越来越小，晶体管中载流子的迁移率逐渐下降。载流子迁移率的下降不仅会降低晶体管的切换速度，而且还会降低晶体管的驱动电流，最终导致晶体管的器件性能降低。在现有技术中技术人员通常采用应变硅技术，即通过将局部单向拉伸或压缩型应力引入到晶体管的导电沟道，以提升晶体管的导电沟道的应力，进而提高导电沟道内的载流子迁移率。

以PMOS晶体管为例，现有的将局部单向拉伸或压缩型应力引入到晶体管导电沟道的方法通常包括以下步骤：首先，在P型衬底中形成栅极；然后，在栅极两侧的衬底上形成凹槽；最后，在凹槽中填充形成应变硅层。

然而，这种局部引入应变硅层的方法对导电沟道应力的提高作用有限，使得导电沟道内的载流子迁移率依然较低。在此基础上，需要一种更为有效的解决上述问题的方法。

发明内容

本申请旨在提供一种MOS晶体管及其制备方法，以解决现有技术中导电沟道内的载流子迁移率低的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种MOS晶体管，其包括衬底、栅极、应变层和源漏极外延层；其中，衬底其表面上具有凸起部；栅极位于凸起部的上表面上，凸起部的两侧靠近栅极的位置上形成有源漏极；应变层环绕凸起部位于衬底的表面上，应变层的上表面低于凸起部的上表面；以及源漏极外延层位于凸起部中形成有源漏极的两侧，并位于应变层的上方。

进一步地，凸起部中形成有源漏极的两个侧壁为垂直于凸起部上表面的竖直面，或者向凸起部内部凹陷的弧面，或者向凸起部内部凹陷的“∑”形面。

进一步地，应变层的上表面与源漏极的下边缘线处于同一水平面或低于源漏极的下边缘线，源漏极外延层的上表面低于栅极的上表面或与栅极的上表面平齐。

进一步地，应变层的上表面与源漏极的下边缘线处于同一水平面。

进一步地，应变层为氮化硅层或类金刚石层，优选为氮化硅层；源漏极外延层为P型掺杂或N型掺杂的硅层、P型掺杂的锗化硅层或N型掺杂的碳化硅层；衬底的材料为<100>晶向或<110>晶向的硅。

进一步地，MOS晶体管为PMOS晶体管时，源漏极外延层为P型掺杂的锗化硅层；MOS晶体管为NMOS晶体管时，源漏极外延层为N型掺杂的碳化硅层。

进一步地，凸起部中形成有源漏极的两个侧壁之间的最小距离为6～30nm；凸起部中源漏极之间的沟道窗口的高度为5～20nm；栅极在源漏极外延层中的掩埋厚度为2～8nm。

根据本申请的另一方面，提供了一种MOS晶体管的制作方法，其包括以下步骤：提供预备衬底，在预备衬底上形成栅极，并在栅极两侧的预备衬底上形成预备源漏极；环绕栅极向下刻蚀预备衬底，形成在栅极下方具有凸起部的衬底，并在凸起部的两侧靠近栅极的位置上形成源漏极；环绕凸起部，在衬底上形成上表面低于凸起部上表面的应变层；在应变层上位于凸起部中形成有源漏极的两侧的位置上形成源漏极外延层。

进一步地，环绕栅极向下刻蚀预备衬底形成具有凸起部的衬底的步骤中，采用干法刻蚀和/或湿法刻蚀的方法，使凸起部中形成有源漏极的两个侧壁呈垂直于凸起部上表面的竖直面，或者向凸起部内部凹陷的弧面，或者向凸起部内部凹陷的“∑”形面。

进一步地，形成应变层的步骤包括：环绕凸起部和栅极，形成上表面与栅极的上表面齐平的预备应变层；刻蚀预备应变层，形成应变层。

进一步地，形成预备应变层的步骤包括：在衬底和栅极的上方沉积氮化硅层或类金刚石层，平坦化去除高于栅极的部分后，得到预备应变层。

进一步地，形成源漏极外延层的步骤中：利用气相外延生长的方法形成源漏极外延层；或者利用化学气相沉积的方法形成预备源漏极外延层后，对预备源漏极外延层进行P型掺杂或N型掺杂，进而形成源漏极外延层。

进一步地，形成源漏极外延层的步骤之前，还包括对凸起部中高于应变层上表面的侧壁进行预处理的步骤；预处理的步骤包括：以氢气、氟气或氩气为等离子气体，对凸起部中高于应变层上表面的侧壁进行等离子体处理。

应用本申请的MOS晶体管及其制备方法，该MOS晶体管中，将源漏极设置在凸起部中两侧靠近栅极的位置，并在凸起部周围设置应变层。由于应变层具有较高的应力，能够向源漏极之间的导电沟道施加较高的拉伸型应力或压缩型应力，使导电沟道的应力得以提高，其载流子迁移率也相应提高。且相比于在源漏极外凹槽处局部引入应变硅层的方案而言，在衬底的凸起部整体引入应变层，有利于进一步提高导电沟道的应力，进而进一步提高导电沟道的载流子迁移率。由于应变层为绝缘体，使应变层的上表面低于凸起部的上表面，能够防止源漏极被绝缘的应变层掩埋，使源漏极能够与上述源漏极外延层导通，从而保证MOS晶体管的电性能。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了本申请一种实施方式中MOS晶体管的基体的剖面示意图；

图2示出了本申请一种实施方式中MOS晶体管的制作方法的工艺步骤流程示意图；

图3至图6示出了一种实施方式中MOS晶体管的制作方法各步骤所形成的基体的剖面示意图；

图3示出了在预备衬底上形成栅极，并在栅极两侧的预备衬底上形成预备源漏极后形成的基体的剖面示意图；

图4示出了环绕栅极向下刻蚀预备衬底，形成在栅极下方具有凸起部的衬底，并在凸起部的两个侧壁靠近栅极的位置上形成源漏极后的基体的剖面示意图；

图5示出了环绕凸起部，在衬底上形成上表面低于凸起部上表面的应变层后的基体的剖面示意图；

图5-1示出了环绕凸起部和栅极，形成上表面与所述栅极的上表面齐平的预备应变层后的基体的剖面示意图；

图6示出了在应变层上位于凸起部两侧的位置上形成源漏极外延层后的基体剖面示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

以下结合具体实施例对本申请作进一步详细描述，这些实施例不能理解为限制本申请所要求保护的范围。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

正如背景技术部分所介绍的，现有的MOS晶体管存在导电沟道内的载流子迁移率低的问题。为了解决这一问题，本申请申请人提供了一种MOS晶体管，如图1所示，该MOS晶体管包括衬底100、栅极200、应变层300和源漏极外延层400；其中，衬底100表面上具有凸起部110；栅极200位于凸起部110的上表面上，凸起部110的两侧靠近栅极200的位置上分别形成有源漏极120；应变层300环绕凸起部110位于衬底100的表面上，且应变层300的上表面低于凸起部110的上表面；源漏极外延层400位于凸起部110中形成有源漏极120的两侧，并位于应变层300的上方。

本申请所提供的上述MOS晶体管中，将源漏极120设置在凸起部110中两侧靠近栅极200的位置，并在凸起部110周围设置应变层300。由于应变层300具有较高的应力，能够向源漏极120之间的导电沟道施加较高的拉伸型应力或压缩型应力，使导电沟道的应力得以提高，其载流子迁移率也相应提高。且相比于在源漏极120外凹槽处局部引入应变硅层的方案而言，在衬底100的凸起部110整体引入应变层300，有利于进一步提高导电沟道的应力，进而进一步提高导电沟道的载流子迁移率。由于应变层300为绝缘体，使应变层300的上表面低于凸起部110的上表面，能够防止源漏极120被绝缘的应变层300掩埋，使源漏极120能够与上述源漏极外延层400导通，从而保证MOS晶体管的电性能。

除此之外，将源漏极120设置在衬底100的凸起部110中，由于应变层300为绝缘层，能够减少源漏极120与衬底100之间的导电通路。从而有利于降低源漏极120处的漏电流，同时还能够减少MOS晶体管中的短沟道效应，提高MOS晶体管的综合电性能。

本申请上述MOS晶体管中，只要环绕凸起部110在衬底100上设置上表面低于凸起部110上表面的应变层300，就能够提高MOS晶体管导电沟道的载流子迁移率。在一种优选的实施方式中，上述凸起部110中形成有源漏极120的两个侧壁为垂直于凸起部110上表面的竖直面，或者向凸起部110内部凹陷的弧面，或者向凸起部110内部凹陷的“∑”形面。其中，将凸起部110的两个侧壁设置为朝向凸起部110内部凹陷的形状，有利于使应变层300向导电沟道施加更高的拉伸型应力或压缩型应力，从而进一步提高导电沟道的载流子迁移率。更优选地，上述凸起部的侧壁呈向凸起部110内部凹陷的“∑”形面。相比于其他形状的凸起部110而言，使凸起起部的侧壁呈向凸起部110内部凹陷的“∑”形面，获得的MOS晶体管导电沟道处的结构更加稳定，其应力和载流子迁移率也相应更高。此处的“∑”形面的形状即为半导体领域中“∑”型凹槽所具有的侧壁的形状，具体如图1所示。

本申请上述MOS晶体管中，只要使应变层300的上表面低于凸起部110的上表面，就能够将位于凸起部110中的源漏极120与源漏极外延层400相导通。在一种优选的实施方式中，上述应变层300的上表面与源漏极120的下边缘线处于同一水平面或低于源漏极120的下边缘线。上述设置有利于使位于凸起部110中的源漏极120与源漏极外延层400充分接触导通。更优选上述应变层300的上表面与源漏极120的下边缘线处于同一水平面，这能够在促使位于凸起部110中的源漏极120与源漏极外延层400充分接触导通的同时，还能够使应变层300具有足够厚度，以提高导电沟道的应力，进而提高导电沟道的载流子迁移率。此外，优选使源漏极外延层400的上表面低于栅极200的上表面或与栅极200的上表面平齐。

本申请上述MOS晶体管中，各层采用的材料可以是本领域技术人员所惯用的材料。一种优选的实施方式中，上述应变层300为氮化硅层或类金刚石层，优选为氮化硅层；源漏极外延层400为P型掺杂或N型掺杂的硅层、P型掺杂的锗化硅层或N型掺杂的碳化硅层；衬底100的材料为<100>晶向或<110>晶向的硅。氮化硅层或类金刚石层本身具有较高的应力，能够向导电沟道施加较高的拉伸型应力或压缩型应力，进而有利于提高导电沟道的载流子迁移率。源漏极外延层400采用P型掺杂或N型掺杂硅、P型掺杂锗化硅或N型掺杂碳化硅，能够与衬底100凸起部110中的源漏极120形成较好的导电通路。此外，根据MOS晶体管的不同类型，本领域技术人员有能力选择源漏极外延层400的具体材料。优选地，MOS晶体管为PMOS晶体管时，源漏极外延层400为P型掺杂的锗化硅层；MOS晶体管为NMOS晶体管时，源漏极外延层400为N型掺杂的碳化硅层。MOS晶体管为PMOS晶体管时，源漏极外延层400为P型掺杂。MOS晶体管为NMOS晶体管时，源漏极外延层400为N型掺杂。相比于P型掺杂或N型掺杂的硅层而言，P型掺杂的锗化硅层和N型掺杂的碳化硅层均具有相对较高的应力，P型掺杂的锗化硅层能够进一步向PMOS晶体管导电沟道提供压缩型应力，N型掺杂的碳化硅层能够进一步向NMOS晶体管导电沟道提供拉伸型应力。从而能够进一步提高导电沟道的载流子迁移率。

根据本申请上述的教导，本领域技术人员有能力根据所需的晶体管尺寸设定晶体管中各层的尺寸。在一种优选的实施方式中，上述凸起部110中形成有源漏极120的两个侧壁之间的最小距离为6～30nm；凸起部110中源漏极120之间的沟道窗口的高度为5～20nm；栅极200在源漏极外延层400中的掩埋厚度为2～8nm。

另外，本申请还提供了一种MOS晶体管的制作方法，如图2所示，其包括以下步骤：提供预备衬底100’，在预备衬底100’上形成栅极200，并在栅极200两侧形成预备源漏极120’；环绕栅极200向下刻蚀预备衬底100’，形成在栅极200下方具有凸起部110的衬底100，并在凸起部110的两侧靠近栅极200的位置上形成源漏极120；环绕凸起部110，在衬底100上形成上表面低于凸起部110上表面的应变层300；在应变层300上位于凸起部110中形成有源漏极120的两侧的位置上形成源漏极外延层400。

上述方法中，在凸起部110中两侧靠近栅极200的位置形成源漏极120，并在凸起部110周围形成应变层300。由于应变层300具有较高的应力，能够向源漏极120之间的导电沟道施加较高的拉伸型应力或压缩型应力，使导电沟道的应力得以提高，其载流子迁移率也相应提高。且相比于在源漏极120外凹槽处局部引入应变硅层的方案而言，在衬底100的凸起部110整体引入应变层300，有利于进一步提高导电沟道的应力，进而进一步提高导电沟道的载流子迁移率。由于应变层300为绝缘体，使应变层300的上表面低于凸起部110的上表面，能够防止源漏极120被绝缘的应变层300掩埋，使源漏极120能够与上述源漏极外延层400导通，从而保证MOS晶体管的电性能。

下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

图3至图6示出了按照本申请一种实施方式所提供的MOS晶体管的制备方法，经过各步骤后所形成的基体的剖面示意图。下面将结合图3至图6，进一步说明本申请所提供的MOS晶体管的制备方法。

首先，提供预备衬底100’，在预备衬底100’上形成栅极200，并在栅极200两侧的预备衬底100’上形成预备源漏极120’，进而形成如图3所示的基体结构。其中预备衬底100’可以为单晶硅、绝缘体上硅SOI或锗硅SiGe等。优选地，本申请上述预备衬底100’的材料为<100>晶向或<110>晶向的硅。形成栅极200和预备源漏极120’的方法采用本领域技术人员所惯用的方法即可。在形成栅极200的过程中，通常会在栅极200与预备衬底100’之间先形成一层隧穿氧化物层220，用以防止栅极200和衬底100之间出现隧穿效应。形成栅极200之后，通常在栅极200的侧壁上形成栅极200侧墙210、在栅极200的上表面形成金属硅化物层230，用以将栅极200隔离起来。

完成在预备衬底100’上形成栅极200和预备源漏极120’的步骤之后，环绕栅极200向下刻蚀预备衬底100’，形成在栅极200下方具有凸起部110的衬底100，并在凸起部110的两侧靠近栅极200的位置上形成源漏极120，进而形成如图4所示的基体结构。向下刻蚀预备衬底100’的方法采用本领域技术人员所惯用的方法即可。优选地，环绕栅极200向下刻蚀预备衬底100’形成具有凸起部110的衬底100的步骤中，采用干法刻蚀和/或湿法刻蚀的方法，使凸起部110中形成有源漏极120的两个侧壁呈垂直于凸起部110上表面的竖直面，或者向凸起部110内部凹陷的弧面，或者向凸起部110内部凹陷的“∑”形面。其中，优选采用干法刻蚀中的反应离子刻蚀法刻蚀预备衬底100’，形成侧壁为平面的凸起部110。本领域的技术人员可以根据实际工艺需求设置反应离子刻蚀的工艺参数。在获得侧壁为垂直于凸起部110上表面的竖直面的凸起部110后，可以进一步对平面侧壁的凸起部110进行湿法刻蚀，进而使凸起部110的侧壁呈向凸起部110内部凹陷的弧面或向凸起部110内部凹陷的“∑”形面。更优选地，采用干法刻蚀和湿法刻蚀的方法，使凸起部110的两个侧壁呈向凸起部110内部凹陷的“∑”形面。进行湿法刻蚀的步骤中，优选以四甲基氢氧化铵溶液作为刻蚀液。湿法刻蚀的刻蚀液还可以为其他试剂，比如氨水，本领域的技术人员可以根据实际工艺需求选择刻蚀液的种类及刻蚀的工艺条件。需要注意的是，凸起部110侧壁的形状并不限于上述几种形状，其他形状也同样适用于本申请。

完成了环绕栅极200向下刻蚀预备衬底100’，形成在栅极200下方具有凸起部110的衬底100，并在凸起部110中形成有源漏极120的两个侧壁靠近栅极200的位置上形成源漏极120的步骤之后，环绕凸起部110在衬底100上形成上表面低于凸起部110上表面的应变层300，进而形成如图5所示的基体结构。一种优选的实施方式中，形成应变层300的步骤包括：环绕凸起部110和栅极200，形成上表面与栅极200的上表面齐平的预备应变层300’，进而形成如图5-1所示的基体结构；刻蚀预备应变层300’，形成应变层300，进而形成如图5所示的基体结构。更优选地，可以采用化学气相沉积法在衬底100和栅极200上方沉积应变材料层，然后利用平坦化处理的方法去除高于栅极200上表面的应变材料层，形成上述预备应变层300’。具体的应变材料层优选为氮化硅或类金刚石，本领域技术人员有能力根据具体的应变层300材料选择沉积工艺和平坦化处理工艺。

完成了环绕凸起部110在衬底100上形成上表面低于凸起部110上表面的应变层300的步骤之后，在应变层300上位于凸起部110两侧的位置上形成源漏极外延层400，进而形成如图6所示的基体结构。形成上述源漏极外延层400的方法采用本领域技术人员所惯用的方法即可。一种优选的实施方式中，形成源漏极外延层400的步骤中：利用气相外延生长的方法形成源漏极外延层400；或者，利用化学气相沉积的方法形成预备源漏极外延层后，对预备源漏极外延层进行P型掺杂或N型掺杂，进而形成源漏极外延层400。更优选地，在形成源漏极外延层400的步骤之前，还包括对凸起部110中高于应变层300上表面的侧壁进行预处理的步骤；预处理的步骤包括：以氢气、氟气或氩气为等离子气体，对凸起部110中高于应变层300上表面的侧壁进行等离子体处理。在刻蚀形成应变层300的步骤中，往往会使衬底100中凸起部110的侧壁上产生一定的缺陷。采用等离子体处理的方法，有利于改善凸起部110侧壁上的缺陷，使后期的源漏极外延层400和凸起部110中的源漏极120之间形成较好的界面。从而提高MOS晶体管的整体电性能。

以下将结合实施例进一步说明本申请的有益效果：

实施例1

该实施例制作P型晶体管，制作工艺如下：

在晶向为<100>的单晶硅预备衬底上形成栅极，并在栅极两侧的预备衬底上形成预备源漏极；

环绕栅极向下干法刻蚀预备衬底，形成具有凸起部的衬底和源漏极，其中凸起部中形成有源漏极的两侧壁为垂直于凸起部上表面的竖直面，凸起部两个侧壁之间的距离为50nm，沟道窗口的高度为30nm；

在衬底上和栅极上表面上沉积氮化硅层，平坦化处理后形成上表面与栅极上表面平齐的预备应变层，然后向下干法刻蚀预备应变层，得到上表面低于凸起部上表面，高于源漏极下边缘线的应变层；

在应变层上位于栅极两侧的位置上，采用气相外延生长的方法形成硼元素掺杂的锗化硅层，进而形成源漏极外延层；其中，栅极在源漏极外延层中的掩埋厚度为10nm；

进一步制得PMOS晶体管。

实施例2

该实施例制作P型晶体管，制作工艺如下：

在晶向为<100>的单晶硅预备衬底上形成栅极，并在栅极两侧的预备衬底上形成预备源漏极；

环绕栅极向下干法刻蚀预备衬底，再利用湿法刻蚀形成具有凸起部的衬底和源漏极，其中凸起部中形成有源漏极的两侧壁为“∑”型侧壁，凸起部两个侧壁中“∑”尖部之间的距离为30nm，沟道窗口的高度为5nm；

在衬底上和栅极上表面上沉积氮化硅层，平坦化处理后形成上表面与栅极上表面平齐的预备应变层，然后向下干法刻蚀预备应变层，得到上表面低于凸起部上表面、高于源漏极下边缘线的应变层；

在应变层上位于栅极两侧的位置上，采用气相外延生长的方法形成硼元素掺杂的锗化硅层，进而形成源漏极外延层；其中，栅极在源漏极外延层中的掩埋厚度为8nm；

进一步制得PMOS晶体管。

实施例3

该实施例制作P型晶体管，制作工艺如下：

在晶向为<100>的单晶硅预备衬底上形成栅极，并在栅极两侧的预备衬底上形成预备源漏极；

环绕栅极向下干法刻蚀预备衬底，再利用湿法刻蚀形成具有凸起部的衬底和源漏极，其中凸起部中形成有源漏极的两侧壁为“∑”型侧壁，凸起部两个侧壁中“∑”尖部之间的距离为6nm，沟道窗口的高度为20nm；

在衬底上和栅极上表面上沉积氮化硅层，平坦化处理后形成上表面与栅极上表面平齐的预备应变层，然后向下干法刻蚀预备应变层，得到上表面低于源漏极下边缘线的应变层；

在应变层上位于栅极两侧的位置上，采用气相外延生长的方法形成硼元素掺杂的锗化硅层，进而形成源漏极外延层；其中，栅极在源漏极外延层中的掩埋厚度为2nm；

进一步制得PMOS晶体管。

实施例4

该实施例制作P型晶体管，制作工艺如下：

在晶向为<100>的单晶硅预备衬底上形成栅极，并在栅极两侧的预备衬底上形成预备源漏极；

环绕栅极向下干法刻蚀预备衬底，再利用湿法刻蚀形成具有凸起部的衬底和源漏极，其中凸起部中形成有源漏极的两侧壁为“∑”型侧壁，凸起部两个侧壁中“∑”尖部之间的距离为20nm，沟道窗口的高度为16nm；

在衬底上和栅极上表面上沉积氮化硅层，平坦化处理后形成上表面与栅极上表面平齐的预备应变层，然后向下干法刻蚀预备应变层，得到上表面与源漏极下边缘线平齐的应变层；

在应变层上位于栅极两侧的位置上，采用气相外延生长的方法形成硼元素掺杂的锗化硅层，进而形成源漏极外延层；其中，栅极在源漏极外延层中的掩埋厚度为5nm；

进一步制得PMOS晶体管。

对上述实施例1～4中所制备的PMOS晶体管进行性能测试：

通过仿真测试CV和IdVg电流特性。

(1)导电沟道载流子迁移率和漏端电流：采用栅端电容CV特性和低电压下沟道电流的方法，对PMOS晶体管中导电沟道的载流子迁移率、及漏端电流进行了仿真测试；

测量结果如表1所示：

表1

从以上数据可以看出，本申请实施例实现了如下技术效果：

通过本申请实施例中所提供的方法，能够极大提高PMOS晶体管导电沟道的载流子迁移率和工作驱动电流，从而为下一代器件尺寸缩小和性能提高提供了候选方案。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种MOS晶体管，其特征在于，所述MOS晶体管包括：

衬底，其表面上具有凸起部；

栅极，位于所述凸起部的上表面上，所述凸起部的两侧靠近所述栅极的位置上形成有源漏极；

应变层，环绕所述凸起部位于所述衬底的表面上，所述应变层的上表面低于所述凸起部的上表面；以及

源漏极外延层，位于所述凸起部中形成有所述源漏极的两侧，并位于所述应变层的上方。

2.根据权利要求1所述的MOS晶体管，其特征在于，所述凸起部中形成有所述源漏极的两个侧壁为垂直于所述凸起部上表面的竖直面，或者向所述凸起部内部凹陷的弧面，或者向所述凸起部内部凹陷的“Σ”形面。

3.根据权利要求1所述的MOS晶体管，其特征在于，所述应变层的上表面与所述源漏极的下边缘线处于同一水平面或低于所述源漏极的下边缘线，所述源漏极外延层的上表面低于所述栅极的上表面或与所述栅极的上表面平齐。

4.根据权利要求3所述的MOS晶体管，其特征在于，所述应变层的上表面与所述源漏极的下边缘线处于同一水平面。

5.根据权利要求3所述的MOS晶体管，其特征在于，所述应变层为氮化硅层或类金刚石层；所述源漏极外延层为P型掺杂或N型掺杂的硅层、P型掺杂的锗化硅层或N型掺杂的碳化硅层；所述衬底的材料为<100>晶向或<110>晶向的硅。

6.根据权利要求5所述的MOS晶体管，其特征在于，所述MOS晶体管为PMOS晶体管时，所述源漏极外延层为P型掺杂的锗化硅层；所述MOS晶体管为NMOS晶体管时，所述源漏极外延层为N型掺杂的碳化硅层。

7.根据权利要求1至6中任一项所述的MOS晶体管，其特征在于，所述凸起部中形成有所述源漏极的两个侧壁之间的最小距离为6～30nm；所述凸起部中所述源漏极之间的沟道窗口的高度为5～20nm；所述栅极在所述源漏极外延层中的掩埋厚度为2～8nm。

8.一种MOS晶体管的制作方法，其特征在于，包括以下步骤：

提供预备衬底，在所述预备衬底上形成栅极，并在所述栅极两侧的预备衬底上形成预备源漏极；

环绕所述栅极向下刻蚀所述预备衬底，形成在所述栅极下方具有凸起部的衬底，并在所述凸起部的两侧靠近所述栅极的位置上形成源漏极；

环绕所述凸起部，在所述衬底上形成上表面低于所述凸起部上表面的应变层；

在所述应变层上位于所述凸起部中形成有所述源漏极的两侧的位置上形成源漏极外延层。

9.根据权利要求8所述的制作方法，其特征在于，环绕所述栅极向下刻蚀所述预备衬底形成具有凸起部的衬底的步骤中，采用干法刻蚀和/或湿法刻蚀的方法，使所述凸起部中形成有所述源漏极的两个侧壁呈垂直于所述凸起部上表面的竖直面，或者向所述凸起部内部凹陷的弧面，或者向所述凸起部内部凹陷的“Σ”形面。

10.根据权利要求8所述的制作方法，其特征在于，形成所述应变层的步骤包括：

环绕所述凸起部和所述栅极，形成上表面与所述栅极的上表面齐平的预备应变层；刻蚀所述预备应变层，形成所述应变层。

11.根据权利要求10所述的制作方法，其特征在于，形成所述预备应变层的步骤包括：在所述衬底和所述栅极的上方沉积氮化硅层或类金刚石层，平坦化去除高于所述栅极的部分后，得到所述预备应变层。

12.根据权利要求8所述的制作方法，其特征在于，形成所述源漏极外延层的步骤中：

利用气相外延生长的方法形成所述源漏极外延层；或者

利用化学气相沉积的方法形成预备源漏极外延层后，对所述预备源漏极外延层进行P型掺杂或N型掺杂，进而形成所述源漏极外延层。

13.根据权利要求8至12中任一项所述的制作方法，其特征在于，形成所述源漏极外延层的步骤之前，还包括对所述凸起部中高于所述应变层上表面的侧壁进行预处理的步骤；所述预处理的步骤包括：以氢气、氟气或氩气为等离子气体，对所述凸起部中高于所述应变层上表面的侧壁进行等离子体处理。