CN107731914A - 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 - Google Patents
倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107731914A CN107731914A CN201711050857.4A CN201711050857A CN107731914A CN 107731914 A CN107731914 A CN 107731914A CN 201711050857 A CN201711050857 A CN 201711050857A CN 107731914 A CN107731914 A CN 107731914A
- Authority
- CN
- China
- Prior art keywords
- drain
- grid
- thin film
- source
- monocrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002146 bilateral effect Effects 0.000 title claims abstract description 54
- 230000005641 tunneling Effects 0.000 title claims abstract description 35
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 230000008859 change Effects 0.000 claims abstract description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 98
- 239000010409 thin film Substances 0.000 claims description 90
- 238000005530 etching Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 10
- 230000009471 action Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 8
- 230000008901 benefit Effects 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 3
- 238000005036 potential barrier Methods 0.000 description 5
- 230000035508 accumulation Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及倒U栅辅控双侧栅主控双向隧穿晶体管及其制造方法，本发明所述器件具有倒U栅、双侧栅和左右两侧对称的结构特征，可以通过调节源漏可互换电极的电压控制重掺杂源漏可互换区作为源区或漏区，改变隧穿电流方向。本发明具有可实现双向开关功能、低静态功耗和反向泄漏电流、低亚阈值摆幅的优点。对比于普通MOSFETs型器件，利用隧穿效应实现更优秀的开关特性；对比于普通的隧穿场效应晶体管，本发明具有普通的隧穿场效应晶体管所不具备的源漏对称可互换的双向开关特性，因此适合推广应用。
Description
技术领域
本发明涉及超大规模集成电路制造领域，具体涉及适用于低功耗集成电路制造的倒U栅辅控双侧栅主控双向隧穿晶体管及其制造方法。
背景技术
集成电路的基本单元MOSFETs根据摩尔定律的要求，尺寸会变得越来越小，随之而来的不仅仅是在制造工艺上的难度加深，各种不良效应也越发的凸显。如今集成电路设计所采用的MOSFETs型器件由于其工作时自身产生电流的物理机制的限制，其亚阈值摆幅不能低于60mV/dec。而普通隧穿场效应晶体管作为开关型器件使用时，利用载流子在半导体能带之间发生隧穿效应作为电流的导通机制，其亚阈值摆幅要明显优于MOSFETs型器件的60mv/dec极限。然而，普通隧穿场效应晶体管源区和漏区采用不同导电类型的杂质，这种非对称结构特征导致其无法在功能上完全取代具有对称结构特征的MOSFETs型器件。以N型隧穿场效应晶体管为例，如果将其源极和漏极互换，即漏极为低电位，源极为高电位，则隧穿场效应晶体管将始终处于导通状态，导通电流的大小不再能够依靠栅电极而得到良好控制和调节，这使得整个隧穿场效应晶体管的开关特性失效。
发明内容
发明目的：
为了有效结合和利用MOSFETs型器件源极、漏极可互换和普通隧穿场效应晶体管低亚阈值摆幅摆幅的优点，解决MOSFETs型器件亚阈值摆幅无法降低和普通隧穿场效应晶体管只能作为单向开关的不足，本发明提出倒U栅辅控双侧栅主控双向隧穿晶体管结构及其制造方法。该晶体管具有逻辑功能与当前基于MOSFETs集成电路完全兼容的优势特点，源漏两端结构的对称性使其可以通过对源极和漏极的电压互换实现源漏双向对称开关的功能，即具有源漏电极可互换的双向开关特性、此外还具有正反向电流比高、低亚阈值摆幅、高正向导通电流等工作特性。
技术方案：
本发明是通过以下技术方案来实现的：
倒U栅辅控双侧栅主控双向隧穿晶体管，包含SOI晶圆的硅衬底， SOI晶圆的硅衬底上方为SOI晶圆的衬底绝缘层，SOI晶圆的衬底绝缘层的上方为单晶硅薄膜、倒U栅的部分区域、栅电极绝缘层的部分区域和双侧栅；单晶硅薄膜为杂质浓度低于1016cm-3的单晶硅半导体材料，具有U形凹槽结构特征；
重掺杂源漏可互换区a和重掺杂源漏可互换区b通过离子注入或扩散对单晶硅薄膜进行有意掺杂工艺形成，并分别形成于单晶硅薄膜所形成的U形凹槽结构左右两侧垂直部分上端的内侧区域，其杂质峰值浓度不低于1018cm-3；源漏可互换本征区a和源漏可互换本征区b位于单晶硅薄膜所形成的U形凹槽结构左右两侧垂直部分上端的未被进行有意掺杂工艺的外侧区域；栅电极绝缘层为绝缘体材料，与单晶硅薄膜所形成的U形凹槽结构的左右两侧垂直部分外侧表面、内侧表面以及凹槽底部水平部分的上表面和前后两侧的外侧表面相互接触；倒U栅由金属材料或多晶硅材料构成，呈英文大写字母“U”形倒架在栅电极绝缘层位于单晶硅薄膜所形成的凹槽底部水平部分的上表面和前后两侧的外侧表面所形成部分区域的上方，倒U栅通过栅电极绝缘层与单晶硅薄膜彼此绝缘隔离，对单晶硅薄膜所形成的U形凹槽底部水平部分有控制作用。
双侧栅由金属材料或多晶硅材料构成，位于单晶硅薄膜所形成的U形凹槽结构的左右两侧垂直部分的外侧，与单晶硅薄膜所形成的形凹槽结构的左右两侧垂直部分外侧相互接触的栅电极绝缘层相互接触，通过栅电极绝缘层与单晶硅薄膜彼此绝缘隔离，对单晶硅薄膜所形成的凹槽两侧垂直部分有控制作用；
源漏可互换电极a和源漏可互换电极b为金属材料构成，分别位于重掺杂源漏可互换区a和重掺杂源漏可互换区b的上方，并彼此相互接触；源漏可互换电极a和源漏可互换电极b的外侧表面分别与绝缘介质阻挡层相互接触，源漏可互换电极a、源漏可互换电极b、双侧栅和倒U栅彼此通过绝缘介质阻挡层相互绝缘隔离；本发明所提出的倒U栅辅控双侧栅主控双向隧穿晶体管，以倒U栅为中心，左右两侧呈对称结构。
倒U栅辅控双侧栅主控双向隧穿晶体管的制备方法的具体制造步骤如下：
步骤一：提供一个SOI晶圆，最下方为SOI晶圆的硅衬底，硅衬底的上面是SOI晶圆的衬底绝缘层，SOI晶圆的衬底绝缘层的上表面为单晶硅薄膜，通过光刻、刻蚀工艺除去SOI晶圆上方的单晶硅薄膜中间部分前后外侧部分区域，使单晶硅薄膜俯视呈英文大写字母H形；
步骤二：通过氧化、淀积工艺，使步骤一中单晶硅薄膜被刻蚀掉的区域被绝缘介质填充，初步形成栅电极绝缘层；
步骤三：通过光刻、刻蚀工艺将位于步骤二所形成的中间部分前后外侧部分区域绝缘介质之间的单晶硅薄膜区域进行部分刻蚀，初步使单晶硅薄膜形成U形凹槽结构；
步骤四：通过淀积工艺将步骤三中被刻蚀掉的单晶硅薄膜区域用绝缘介质填充，平坦化表面至露出单晶硅薄膜的上表面，进一步形成栅电极绝缘层；
步骤五：通过刻蚀工艺，将步骤四所形成的栅电极绝缘层的前后外侧中间部分进行刻蚀至露出SOI晶圆的衬底绝缘层，进一步形成栅电极绝缘层；
步骤六：通过淀积工艺，在晶圆表面淀积金属或多晶硅，对步骤五所刻蚀掉的绝缘介质部分进行填充，再通过平坦化表面至露出单晶硅薄膜的上表面，初步形成倒U栅；
步骤七：将步骤六所初步生成的倒U栅上下部分所夹的中间部分的绝缘介质进行部分刻蚀，并再次通过淀积工艺，在晶圆表面淀积金属或多晶硅，对部分刻蚀掉的绝缘介质所形成的区域进行填充，平坦化表面至露出单晶硅薄膜的上表面，进一步形成倒U栅；
步骤八：对步骤七所进一步形成倒U栅的上表面进行刻蚀，再通过淀积工艺淀积绝缘介质，使被刻蚀掉的部分被绝缘介质填充，平坦化表面至露出单晶硅薄膜的上表面，初步形成绝缘介质阻挡层；
步骤九：通过刻蚀工艺，刻蚀掉单晶硅薄膜左右两侧部分至露出SOI晶圆的衬底绝缘层，进一步形成单晶硅薄膜的U形凹槽结构；
步骤十：通过氧化或淀积、刻蚀工艺在单晶硅薄膜所形成的U形凹槽结构的两侧进一步形成栅电极绝缘层；
步骤十一：通过淀积工艺，在晶圆上表面淀积金属或多晶硅，平坦化表面露出单晶硅薄膜的上表面，形成双侧栅；
步骤十二：通过扩散或离子注入等掺杂工艺对单晶硅薄膜所形成的U形凹槽结构两侧垂直部分上表面的内侧部分进行掺杂，在两侧分别形成重掺杂源漏可互换区a和重掺杂源漏可互换区b；
步骤十三：通过淀积工艺，在晶圆上方淀积绝缘介质，平坦化表面后再通过光刻、刻蚀工艺除去重掺杂源漏可互换区a和重掺杂源漏可互换区b上方的绝缘介质阻挡层至露出重掺杂源漏可互换区a和重掺杂源漏可互换区b的上表面，形成通孔，再通过淀积金属在通孔中形成源漏可互换电极a和源漏可互换电极b，再通过平坦化处理进一步形成绝缘介质阻挡层。
优点及效果：
本发明具有如下优点及有益效果：
1.源漏对称可互换的双向开关特性；
本发明所述器件为倒U栅辅控双侧栅主控双向隧穿晶体管，单晶硅薄膜的左右两端分别具有彼此独立的隧穿结构，由于器件具有左右对称结构，在双侧栅的控制作用下，单晶硅薄膜左右两端在与栅电极绝缘层接触的表面附近同时发生隧穿，结合倒U栅对单晶硅薄膜中间部分电势的调节作用，使器件形成正向导通和反向阻挡，通过调节源漏可互换电极a和源漏可互换电极b的电压控制重掺杂源漏可互换区a和重掺杂源漏可互换区b作为源区或漏区，因此可改变隧穿电流方向，实现本发明的源漏对称可互换的双向开关特性。
2.低亚阈值摆幅；
由于本发明是利用带带隧穿效应作为场效应晶体管的导通机制，在双侧栅的控制作用下，使得能带在相同的栅电压下更容易发生弯曲，调节隧穿电流的大小，相较于MOSFETs型器件可获得更低的亚阈值摆幅。
3.低静态功耗、低反向泄漏电流和高正反向电流比；
以导通类型为N型为例，重掺杂源漏可互换区a和重掺杂源漏可互换区b此时为P型掺杂，当重掺杂源漏可互换区a和重掺杂源漏可互换区b之间存在电势差时，且当双侧栅处于亚阈值或反偏状态，由于倒U栅一直工作在正偏状态，位于单晶硅薄膜两侧的源漏可互换本征区a和源漏可互换本征区b的电势低于单晶硅薄膜中央部分受倒U栅控制部分的电势，受双侧栅的场效应的控制的在源漏可互换本征区a和源漏可互换本征区b所堆积的空穴和重掺杂源漏可互换区a和重掺杂源漏可互换区b内的空穴都无法通过受倒U栅控制的在单晶硅薄膜中央部分所形成势垒，与普通MOSFETs或隧道场效应晶体管结构相比，既不存在漏电极和栅电极之间的较强场强区域，即形不成大量由隧道效应所形成的电子空穴对，且由于倒U栅的辅助控制作用，在单晶硅薄膜中央部分所形成的势垒可有效阻挡在重掺杂源漏可互换区a和重掺杂源漏可互换区b之间、在源漏可互换本征区a和源漏可互换本征区b之间的空穴电流的形成。因此本发明具有低静态功耗、低反向泄漏电流和高正反向电流比的优点。
附图说明
图1为本发明倒U栅辅控双侧栅主控双向隧穿晶体管的俯视图；
图2为本发明倒U栅辅控双侧栅主控双向隧穿晶体管的沿虚线A的剖面图；
图3为本发明倒U栅辅控双侧栅主控双向隧穿晶体管的沿虚线B的剖面图；
图4为本发明倒U栅辅控双侧栅主控双向隧穿晶体管的沿虚线C的剖面图；
图5为步骤一的俯视图；
图6为步骤一的沿虚线A的剖面图；
图7为步骤一的沿虚线B的剖面图；
图8为步骤一的沿虚线C的剖面图；
图9为步骤二的俯视图；
图10为步骤二的沿虚线A的剖面图；
图11为步骤二的沿虚线B的剖面图；
图12为步骤一的沿虚线C的剖面图；
图13为步骤三的俯视图；
图14为步骤三的沿虚线A的剖面图；
图15为步骤三的沿虚线B的剖面图；
图16为步骤三的沿虚线C的剖面图；
图17为步骤四的俯视图；
图18为步骤四的沿虚线A的剖面图；
图19为步骤四的沿虚线B的剖面图；
图20为步骤四的沿虚线C的剖面图；
图21为步骤五的俯视图；
图22为步骤五的沿虚线A的剖面图；
图23为步骤五的沿虚线B的剖面图；
图24为步骤五的沿虚线C的剖面图；
图25为步骤六的俯视图；
图26为步骤六的沿虚线A的剖面图；
图27为步骤六的沿虚线B的剖面图；
图28为步骤六的沿虚线C的剖面图；
图29为步骤七的俯视图；
图30为步骤七的沿虚线A的剖面图；
图31为步骤七的沿虚线B的剖面图；
图32为步骤七的沿虚线C的剖面图；
图33为步骤八的俯视图；
图34为步骤八的沿虚线A的剖面图；
图35为步骤八的沿虚线B的剖面图；
图36为步骤八的沿虚线C的剖面图；
图37为步骤九的俯视图；
图38为步骤九的沿虚线A的剖面图；
图39为步骤九的沿虚线B的剖面图；
图40为步骤十的俯视图；
图41为步骤十的沿虚线A的剖面图；
图42为步骤十的沿虚线B的剖面图；
图43为步骤十一的俯视图；
图44为步骤十一的沿虚线A的剖面图；
图45为步骤十一的沿虚线B的剖面图；
图46为步骤十二的俯视图；
图47为步骤十二的沿虚线A的剖面图；
图48为步骤十二的沿虚线B的剖面图；
图49为步骤十三的俯视图；
图50为步骤十三的沿虚线A的剖面图；
图51为步骤十三的沿虚线B的剖面图；
图52为步骤十三的沿虚线C的剖面图。
附图标记说明：
1、单晶硅薄膜；2、倒U栅；3、源漏可互换本征区a；4、源漏可互换本征区b；5重掺杂源漏可互换区a；6、重掺杂源漏可互换区b；7、栅电极绝缘层；8、双侧栅；9、源漏可互换电极a；10、源漏可互换电极b；11、衬底绝缘层；12、硅衬底；13、绝缘介质阻挡层。
具体实施方式
下面结合附图对本发明做进一步的说明：
如图1、图2、图3和图4所示，倒U栅辅控双侧栅主控双向隧穿晶体管，包含SOI晶圆的硅衬底12， SOI晶圆的硅衬底12上方为SOI晶圆的衬底绝缘层11，SOI晶圆的衬底绝缘层11的上方为单晶硅薄膜1、倒U栅2的部分区域、栅电极绝缘层7的部分区域和双侧栅8；单晶硅薄膜1为杂质浓度低于1016cm-3的单晶硅半导体材料，具有U形凹槽结构特征；
重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6通过离子注入或扩散对单晶硅薄膜1进行有意掺杂工艺形成，并分别形成于单晶硅薄膜1所形成的U形凹槽结构左右两侧垂直部分上端的内侧区域，其杂质峰值浓度不低于1018cm-3；源漏可互换本征区a 3和源漏可互换本征区b 4位于单晶硅薄膜1所形成的U形凹槽结构左右两侧垂直部分上端的未被进行有意掺杂工艺的外侧区域；栅电极绝缘层7为绝缘体材料，与单晶硅薄膜1所形成的U形凹槽结构的左右两侧垂直部分外侧表面、内侧表面以及凹槽底部水平部分的上表面和前后两侧的外侧表面相互接触；倒U栅2由金属材料或多晶硅材料构成，呈英文大写字母“U”形倒架在栅电极绝缘层7位于单晶硅薄膜1所形成的凹槽底部水平部分的上表面和前后两侧的外侧表面所形成部分区域的上方，倒U栅2通过栅电极绝缘层7与单晶硅薄膜1彼此绝缘隔离，对单晶硅薄膜1所形成的U形凹槽底部水平部分有控制作用。
双侧栅8由金属材料或多晶硅材料构成，位于单晶硅薄膜1所形成的U形凹槽结构的左右两侧垂直部分的外侧，与单晶硅薄膜1所形成的U形凹槽结构的左右两侧垂直部分外侧相互接触的栅电极绝缘层7相互接触，通过栅电极绝缘层7与单晶硅薄膜1彼此绝缘隔离，对单晶硅薄膜1所形成的凹槽两侧垂直部分有控制作用；
源漏可互换电极a 9和源漏可互换电极b10为金属材料构成，分别位于重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6 的上方，并彼此相互接触；源漏可互换电极a 9 和源漏可互换电极b 10 的外侧表面分别与绝缘介质阻挡层 13 相互接触，源漏可互换电极a 9 、源漏可互换电极b 10 、双侧栅 8 和倒U栅 2 彼此通过绝缘介质阻挡层 13 相互绝缘隔离；本发明所提出的倒U栅辅控双侧栅主控双向隧穿晶体管，以倒U栅 2 为中心，左右两侧呈对称结构。
本发明提供倒U栅辅控双侧栅主控双向隧穿晶体管，具有左右对称的结构特征，通过调节源漏可互换电极a 9和源漏可互换电极b 10的电压控制重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6作为源区或漏区，改变隧穿电流方向，可在源漏可互换电极a 9和源漏可互换电极b 10对称互换的情况下实现同样的输出特性。使器件实现双向隧穿导通的源漏对称可互换特性。
当晶体管工作时，倒U栅2的工作电压被设置在特定值，当重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6为P型掺杂时，倒U栅2的工作电压为高电位，当重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6为N型掺杂时，倒U栅2的工作电压为负；
当重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6两端存在电势差时，如果重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6为P型掺杂，器件为N型导电晶体管，结合被设置为高电位倒U栅2，通过设置双侧栅8的工作电压为低电位使器件处于反向关断状态，通过设置双侧栅8的工作电压为高电位使器件处于正向开启状态；如果重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6为N型掺杂，器件为P型导电晶体管，结合被设置为低电位倒U栅2，通过设置双侧栅8的工作电压为高电位使器件处于反向关断状态，通过设置双侧栅8的工作电压为低电位使器件处于正向开启状态；
以重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6为P型杂质为例，当重掺杂源漏可互换区a 5、重掺杂源漏可互换区b 6之间存在电势差时，且当双侧栅8处于负压反偏状态，受双侧栅电极场效应作用影响，重掺杂源漏可互换区a 5会向源漏可互换本征区a 3提供空穴、重掺杂源漏可互换区b 6会向源漏可互换本征区b 4提供空穴，因此会在源漏可互换本征区a 3和源漏可互换本征区b 4均产生空穴堆积，使得源漏可互换本征区a 3和源漏可互换本征区b 4此时均显现P型状态，所堆积的空穴使得源漏可互换本征区a 3和源漏可互换本征区b 4在双侧栅8的作用下阻值下降，即源区、漏区均处于低阻状态，但由于倒U栅2始终施加正向电压，对两侧的源漏可互换本征区a 3和源漏可互换本征区b 4内的空穴形成势垒，且对两侧的重掺杂源漏可互换区a 5、重掺杂源漏可互换区b 6内的空穴也形成势垒，且受倒U栅2所施加正向电压场效应的影响，受控于倒U栅2的单晶硅薄膜1的中间部分会呈现N型半导体状态，使得显现P型特征的源漏可互换本征区a 3与此时为N型的单晶硅薄膜1的中间部分在漏源电压作用下形成反偏的PN结结构，因此当双侧栅8处于负压反偏状态，由于在晶体管内部存在着上述反偏的PN结结构，晶体管整体呈现高阻阻断状态；随着双侧栅8被施加的电压从负电压逐渐上升至平带电压附近，重掺杂源漏可互换区a 5不会向源漏可互换本征区a 3提供大量空穴、重掺杂源漏可互换区b 6不会向源漏可互换本征区b 4提供大量空穴，同时由于此时源漏可互换本征区a 3和源漏可互换本征区b 4内场强较低，能带弯曲程度较小，因此也不会在源漏可互换本征区a 3和源漏可互换本征区b 4的导带和价带之间产生大量隧穿电子空穴对，因此在源漏可互换本征区a 3和源漏可互换本征区b 4内既形不成大量空穴堆积，也形不成大量电子堆积，晶体管的源漏可互换本征区a 3和源漏可互换本征区b 4均处于高阻状态，（即源区和漏区处于高阻状态），因此整个晶体管不会有明显电流流过，器件此时具有优秀的关断特性和亚阈值特性；随着双侧栅8被施加的电压进一步由平带电压上升至正向偏置状态，此时源漏可互换本征区a 3和源漏可互换本征区b 4内受双侧栅8场效应作用影响，会出现较大电场强度和较强能带弯曲，因此会发生明显的隧道效应，使得源漏可互换本征区a 3和源漏可互换本征区b 4内形成大量电子空穴对，其中作为源区一端的源漏可互换本征区所产生的空穴会经由该端的重掺杂源漏可互换区排出，所产生的电子会经由受倒U栅2控制的单晶硅薄膜1的中间部分所形成的N型区域，流向作为漏区一端的源漏可互换本征区，与作为漏区一端的源漏可互换本征区内由隧道效应所产生的价带空穴发生复合。而作为漏区一端的源漏可互换本征区内由隧道效应所产生的导带电子会经由作为漏区的重掺杂源漏可互换区，与其价带空穴发生复合，通过上述物理过程形成连续的导通电流。由于隧道效应所产生的电子空穴对浓度会随着双侧栅8所被施加电压的上升而逐步上升，当隧道效应所产生的电子空穴对浓度增加到一定程度时，晶体管由亚阈值状态过渡至正向导通状态。
由于器件在源漏方向上具有左右对称的结构特征，因此不同于普通的隧穿场效应晶体管，本发明所提出的倒U栅辅控双侧栅主控双向隧穿晶体管，其源区和漏区可以实现互换功能。
为达到本发明所述的器件功能，本发明提出倒U栅辅控双侧栅主控双向隧穿晶体管，其核心结构特征为：
本发明所述器件为倒U栅辅控双侧栅主控双向隧穿晶体管，两侧呈对称结构。由倒U栅2控制单晶硅薄膜1的中间部分，通过将其设置在特定的固定电压值，对重掺杂源漏可互换区的多数载流子形成势垒，抑制反偏及亚阈值状态下的泄漏电流的大小。倒U栅2所控制的单晶硅薄膜1的中间部分与重掺杂源漏可互换区a 5、重掺杂源漏可互换区b 6具有相反杂质类型。由于本发明所述器件所具有的对称结构，通过控制源漏可互换电极a 9和源漏可互换电极b 10控制重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6作为源区或漏区，实现器件源漏可互换的双向开关特性。
本发明所提出的倒U栅辅控双侧栅主控双向隧穿晶体管制备方法；其制造步骤如下：
步骤一：如图5、图6、图7和图8所示，提供一个SOI晶圆，最下方为SOI晶圆的硅衬底12，硅衬底的上面是SOI晶圆的衬底绝缘层11，SOI晶圆的衬底绝缘层11的上表面为单晶硅薄膜1，通过光刻、刻蚀工艺除去SOI晶圆上方的单晶硅薄膜1中间部分前后外侧部分区域，使单晶硅薄膜1俯视呈英文大写字母H形；
步骤二：如图9、图10、图11和图12所示，通过氧化、淀积工艺，使步骤一中单晶硅薄膜1被刻蚀掉的区域被绝缘介质填充，初步形成栅电极绝缘层7；
步骤三：如图13、图14、图15和图16所示，通过光刻、刻蚀工艺将位于步骤二所形成的中间部分前后外侧部分区域绝缘介质之间的单晶硅薄膜区域进行部分刻蚀，初步使单晶硅薄膜1形成U形凹槽结构；
步骤四：如图17、图18、图19和图20所示，通过淀积工艺将步骤三中被刻蚀掉的单晶硅薄膜区域用绝缘介质填充，平坦化表面至露出单晶硅薄膜1的上表面，进一步形成栅电极绝缘层7；
步骤五：如图21、图22、图23和图24所示，通过刻蚀工艺，对将步骤四所形成的栅电极绝缘层7的前后外侧中间部分进行刻蚀至露出SOI晶圆的衬底绝缘层11，进一步形成栅电极绝缘层7；
步骤六：如图25、图26、图27和图28所示，通过淀积工艺，在晶圆表面淀积金属或多晶硅，对步骤五所刻蚀掉的绝缘介质部分进行填充，再通过平坦化表面至露出单晶硅薄膜1的上表面，初步形成倒U栅2；
步骤七：如图29、图30、图31和图32所示，将步骤六所初步生成的倒U栅2上下部分所夹的中间部分的绝缘介质进行部分刻蚀，并再次通过淀积工艺，在晶圆表面淀积金属或多晶硅，对部分刻蚀掉的绝缘介质所形成的区域进行填充，平坦化表面至露出单晶硅薄膜1的上表面，进一步形成倒U栅2；
步骤八：如图33、图34、图35和图36所示，对步骤七所进一步形成倒U栅2的上表面进行刻蚀，再通过淀积工艺淀积绝缘介质，使被刻蚀掉的部分被绝缘介质填充，平坦化表面至露出单晶硅薄膜1的上表面，初步形成绝缘介质阻挡层13；
步骤九：如图37、图38和图39所示，通过刻蚀工艺，刻蚀掉单晶硅薄膜左右两侧部分至露出SOI晶圆的衬底绝缘层11，进一步形成单晶硅薄膜1的U形凹槽形结构；
步骤十：如图40、图41和图42所示，通过氧化或淀积、刻蚀工艺在单晶硅薄膜1所形成的U形凹槽形结构的两侧进一步形成栅电极绝缘层7；
步骤十一：如图43、图44和图45所示，通过淀积工艺，在晶圆上表面淀积金属或多晶硅，平坦化表面露出单晶硅薄膜1的上表面，形成双侧栅8；
步骤十二：如图46、图47和图48所示，通过扩散或离子注入等掺杂工艺对单晶硅薄膜1所形成的U形凹槽结构两侧垂直部分上表面的内侧部分进行掺杂，在两侧分别形成重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6；
步骤十三：如图49、图50、图51和图52所示，通过淀积工艺，在晶圆上方淀积绝缘介质，平坦化表面后再通过光刻、刻蚀工艺除去重掺杂源漏可互换区a 5和重掺杂源漏可互换区b6上方的绝缘介质阻挡层13至露出重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6的上表面，形成通孔，再通过淀积金属在通孔中形成源漏可互换电极a 9和源漏可互换电极b10，再通过平坦化处理进一步形成绝缘介质阻挡层13。
Claims (2)
1.倒U栅辅控双侧栅主控双向隧穿晶体管，包含SOI晶圆的硅衬底（12），其特征在于：SOI晶圆的硅衬底（12）上方为SOI晶圆的衬底绝缘层（11），SOI晶圆的衬底绝缘层（11）的上方为单晶硅薄膜（1）、倒U栅（2）的部分区域、栅电极绝缘层（7）的部分区域和双侧栅8；单晶硅薄膜（1）为杂质浓度低于1016cm-3的单晶硅半导体材料，具有U形凹槽结构特征；
重掺杂源漏可互换区a（5）和重掺杂源漏可互换区b（6）通过离子注入或扩散对单晶硅薄膜（1）进行有意掺杂工艺形成，并分别形成于单晶硅薄膜（1）所形成的U形凹槽结构左右两侧垂直部分上端的内侧区域，其杂质峰值浓度不低于1018cm-3；
源漏可互换本征区a（3）和源漏可互换本征区b（4）位于单晶硅薄膜（1）所形成的U形凹槽结构左右两侧垂直部分上端的未被进行有意掺杂工艺的外侧区域；栅电极绝缘层（7）为绝缘体材料，与单晶硅薄膜（1）所形成的U形凹槽结构的左右两侧垂直部分外侧表面、内侧表面以及U形凹槽底部水平部分的上表面和前后两侧的外侧表面相互接触；
倒U栅（2）由金属材料或多晶硅材料构成，呈英文大写字母“U”形倒架在栅电极绝缘层（7）位于单晶硅薄膜（1）所形成的U形凹槽底部水平部分的上表面和前后两侧的外侧表面所形成部分区域的上方，倒U栅（2）通过栅电极绝缘层（7）与单晶硅薄膜（1）彼此绝缘隔离，对单晶硅薄膜（1）所形成的U形凹槽底部水平部分有控制作用；
双侧栅（8）由金属材料或多晶硅材料构成，位于单晶硅薄膜（1）所形成的U形凹槽结构的左右两侧垂直部分的外侧，与单晶硅薄膜（1）所形成的U形凹槽结构的左右两侧垂直部分外侧相互接触的栅电极绝缘层（7）相互接触，通过栅电极绝缘层（7）与单晶硅薄膜（1）彼此绝缘隔离，对单晶硅薄膜1所形成的凹槽两侧垂直部分有控制作用；
源漏可互换电极a（9）和源漏可互换电极b（10）为金属材料构成，分别位于重掺杂源漏可互换区a（5）和重掺杂源漏可互换区b（6）的上方，并彼此相互接触；源漏可互换电极a（9）和源漏可互换电极b（10）的外侧表面分别与绝缘介质阻挡层（13）相互接触，源漏可互换电极a（9）、源漏可互换电极b（10）、双侧栅（8）和倒U栅（2）彼此通过绝缘介质阻挡层（13）相互绝缘隔离；倒U栅辅控双侧栅主控双向隧穿晶体管，以倒U栅（2）为中心，左右两侧呈对称结构。
2.倒U栅辅控双侧栅主控双向隧穿晶体管的制备方法，其特征在于：
其制造步骤如下：
步骤一：提供一个SOI晶圆，最下方为SOI晶圆的硅衬底（12），硅衬底的上面是SOI晶圆的衬底绝缘层（11），SOI晶圆的衬底绝缘层（11）的上表面为单晶硅薄膜（1），通过光刻、刻蚀工艺除去SOI晶圆上方的单晶硅薄膜（1）中间部分前后外侧部分区域，使单晶硅薄膜（1）俯视呈英文大写字母H形；
步骤二：通过氧化、淀积工艺，使步骤一中单晶硅薄膜（1）被刻蚀掉的区域被绝缘介质填充，初步形成栅电极绝缘层（7）；
步骤三：通过光刻、刻蚀工艺将位于步骤二所形成的中间部分前后外侧部分区域绝缘介质之间的单晶硅薄膜区域进行部分刻蚀，初步使单晶硅薄膜(1)形成U形凹槽结构；
步骤四：通过淀积工艺将步骤三中被刻蚀掉的单晶硅薄膜区域用绝缘介质填充，平坦化表面至露出单晶硅薄膜（1）的上表面，进一步形成栅电极绝缘层（7）；
步骤五：通过刻蚀工艺，将步骤四所形成的栅电极绝缘层（7）的前后外侧中间部分进行刻蚀至露出SOI晶圆的衬底绝缘层（11），进一步形成栅电极绝缘层（7）；
步骤六：通过淀积工艺，在晶圆表面淀积金属或多晶硅，对步骤五所刻蚀掉的绝缘介质部分进行填充，再通过平坦化表面至露出单晶硅薄膜（1）的上表面，初步形成倒U栅（2）；
步骤七：将步骤六所初步生成的倒U栅（2）上下部分所夹的中间部分的绝缘介质进行部分刻蚀，并再次通过淀积工艺，在晶圆表面淀积金属或多晶硅，对部分刻蚀掉的绝缘介质所形成的区域进行填充，平坦化表面至露出单晶硅薄膜（1）的上表面，进一步形成倒U栅（2）；
步骤八：对步骤七所进一步形成倒U栅（2）的上表面进行刻蚀，再通过淀积工艺淀积绝缘介质，使被刻蚀掉的部分被绝缘介质填充，平坦化表面至露出单晶硅薄膜（1）的上表面，初步形成绝缘介质阻挡层（13）；
步骤九：通过刻蚀工艺，刻蚀掉单晶硅薄膜（1）左右两侧部分至露出SOI晶圆的衬底绝缘层（11），进一步形成单晶硅薄膜（1）的U形凹槽结构；
步骤十：通过氧化或淀积、刻蚀工艺在单晶硅薄膜（1）所形成的U形凹槽结构的两侧进一步形成栅电极绝缘层（7）；
步骤十一：通过淀积工艺，在晶圆上表面淀积金属或多晶硅，平坦化表面露出单晶硅薄膜（1）的上表面，形成双侧栅（8）；
步骤十二：通过扩散或离子注入等掺杂工艺对单晶硅薄膜（1）所形成的U形凹槽结构两侧垂直部分上表面的内侧部分进行掺杂，在两侧分别形成重掺杂源漏可互换区a（5）和重掺杂源漏可互换区b（6）；
步骤十三：通过淀积工艺，在晶圆上方淀积绝缘介质，平坦化表面后再通过光刻、刻蚀工艺除去重掺杂源漏可互换区a（5）和重掺杂源漏可互换区b（6）上方的绝缘介质阻挡层（13）至露出重掺杂源漏可互换区a（5）和重掺杂源漏可互换区b（6）的上表面，形成通孔，再通过淀积金属在通孔中形成源漏可互换电极a（9）和源漏可互换电极b（10），再通过平坦化处理进一步形成绝缘介质阻挡层（13）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050857.4A CN107731914B (zh) | 2017-10-31 | 2017-10-31 | 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050857.4A CN107731914B (zh) | 2017-10-31 | 2017-10-31 | 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731914A true CN107731914A (zh) | 2018-02-23 |
| CN107731914B CN107731914B (zh) | 2019-08-02 |
Family
ID=61202075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711050857.4A Expired - Fee Related CN107731914B (zh) | 2017-10-31 | 2017-10-31 | 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731914B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113793871A (zh) * | 2021-08-31 | 2021-12-14 | 沈阳工业大学 | 低导通电阻可重构计算芯片用晶体管及制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070034937A1 (en) * | 2005-08-11 | 2007-02-15 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| CN104409487A (zh) * | 2014-12-08 | 2015-03-11 | 沈阳工业大学 | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 |
| US20170084492A1 (en) * | 2015-09-17 | 2017-03-23 | International Business Machines Corporation | Highly scaled tunnel fet with tight pitch and method to fabricate same |
-
2017
- 2017-10-31 CN CN201711050857.4A patent/CN107731914B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070034937A1 (en) * | 2005-08-11 | 2007-02-15 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| CN104409487A (zh) * | 2014-12-08 | 2015-03-11 | 沈阳工业大学 | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 |
| US20170084492A1 (en) * | 2015-09-17 | 2017-03-23 | International Business Machines Corporation | Highly scaled tunnel fet with tight pitch and method to fabricate same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113793871A (zh) * | 2021-08-31 | 2021-12-14 | 沈阳工业大学 | 低导通电阻可重构计算芯片用晶体管及制造方法 |
| CN113793871B (zh) * | 2021-08-31 | 2023-09-12 | 沈阳工业大学 | 低导通电阻可重构计算芯片用晶体管及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731914B (zh) | 2019-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104779292B (zh) | 隧穿场效应晶体管及其制作方法 | |
| CN107819027B (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| CN104409487B (zh) | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 | |
| CN107785436B (zh) | 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法 | |
| CN107799607B (zh) | 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法 | |
| CN107808905B (zh) | 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法 | |
| CN107731914A (zh) | 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 | |
| CN107706235A (zh) | 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法 | |
| CN107833925B (zh) | 一种源漏阻变式双向开关场效应晶体管及其制造方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN104409508A (zh) | Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法 | |
| CN107819036A (zh) | 源漏对称可互换双括号形栅控隧穿晶体管及其制造方法 | |
| CN107731913A (zh) | 分立双矩形栅控u形沟道源漏双隧穿晶体管及其制造方法 | |
| CN107799606B (zh) | 双导电类型分立双矩形栅控源漏阻变晶体管及其制造方法 | |
| CN107799589B (zh) | H形栅控源漏对称可互换型隧穿晶体管及其制造方法 | |
| CN107681005B (zh) | 源漏阻变式导电类型可选源漏可互换晶体管及其制造方法 | |
| CN107819028B (zh) | H形栅控源漏阻变式导电类型可调型晶体管及其制造方法 | |
| CN107785437A (zh) | 一种括号形栅控源漏阻变式双向开关晶体管及其制造方法 | |
| CN107768430A (zh) | 源漏对称可互换的双向隧穿场效应晶体管及其制造方法 | |
| CN104779294A (zh) | 沟槽型功率mos晶体管及其制造方法和集成电路 | |
| CN104485354A (zh) | Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 | |
| CN107863388A (zh) | 双选导电类型双括号栅控源漏阻变式晶体管及其制造方法 | |
| CN104485353B (zh) | 具有u形隧穿绝缘层的绝缘栅隧穿双极晶体管及制造工艺 | |
| CN107819029A (zh) | 一种势垒调控式h形栅控双向隧穿晶体管及其制造方法 | |
| CN107808904A (zh) | 双括号形栅控双向开关隧穿晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201224 Address after: 233000 No.10, building 32, Zone 8, Guangcai market, bengshan District, Bengbu City, Anhui Province Patentee after: Bengbu Hongjing Technology Co.,Ltd. Address before: 110870 No. 111 Shenyang West Road, Shenyang economic and Technological Development Zone, Liaoning Patentee before: SHENYANG University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210507 Address after: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee after: Li Qiannan Address before: 233000 No.10, building 32, Zone 8, Guangcai market, bengshan District, Bengbu City, Anhui Province Patentee before: Bengbu Hongjing Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210715 Address after: 518129 room 605, development building, 133 Xuegang Road North, Bantian street, Longgang District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Baolihua Technology Co.,Ltd. Address before: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee before: Li Qiannan |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220518 Address after: 252000 building B9, Jiangbei Luxi environmental protection technology city, No. 1, Shanghai Road, Jiuzhou street, high tech Zone, Liaocheng City, Shandong Province Patentee after: Shandong Guangyue Jiuzhou Semiconductor Technology Co.,Ltd. Address before: 518129 room 605, development building, 133 Xuegang Road North, Bantian street, Longgang District, Shenzhen City, Guangdong Province Patentee before: Shenzhen Baolihua Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190802 Termination date: 20211031 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |