DE1965799B2 - Verfahren zur herstellung eines halbleiterbauelementes - Google Patents

Verfahren zur herstellung eines halbleiterbauelementes

Info

Publication number
DE1965799B2
DE1965799B2 DE19691965799 DE1965799A DE1965799B2 DE 1965799 B2 DE1965799 B2 DE 1965799B2 DE 19691965799 DE19691965799 DE 19691965799 DE 1965799 A DE1965799 A DE 1965799A DE 1965799 B2 DE1965799 B2 DE 1965799B2
Authority
DE
Germany
Prior art keywords
layer
semiconductor body
metal
protective layer
electrode layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691965799
Other languages
English (en)
Other versions
DE1965799A1 (de
DE1965799C3 (de
Inventor
David Phythian Stanmore Middlesex Robinson (Grossbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1965799A1 publication Critical patent/DE1965799A1/de
Publication of DE1965799B2 publication Critical patent/DE1965799B2/de
Application granted granted Critical
Publication of DE1965799C3 publication Critical patent/DE1965799C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem auf einen Teil einer Oberfläche eines Halbleiterkörpers eine Metallschicht angebracht wird, die den Halbleiterkörper kontaktiert und die bei einer anschließenden Implantation von Ionen eines Dotierungselementes in den Halbleiterkörper, die der Veränderung seiner elektrischen Eigenschaften dient, auf der Halbleiterkörperoberfläche verbleibt und nach dem lonenbeschuß zur Ausbildung von Elektroden und/oder elektrischen Verbindungen verwendet wird.
Ein solches Verfahren ist bekannt aus der Zeitschrift » Electronics« Vol. 41 (1968) N r. 23, S. 53 - S.56.
Unter Dotierungselementen sind in dieser Anmeldung nicht nur Elemente zu verstehen, die den Leitungstyp (p oder n) bestimmen, sondern auch Elemente, die andere elektrische Eigenschaften bestimmen, wie z. B. Gold, das eine Änderung der Lebensdauer von Minoritätsladungsträgern herbeiführt, usw.
In der genannten Veröffentlichung ist die Bildung mindestens der benachbarten, einander am nächsten liegenden Enden der Source- und Draingebiete und somit die Definition des zwischenliegenden stromführenden Kanalgebietes durch Implantation von Ionen eines Dotierungslements vom anderen Leitungstyp in einen Halbleiterkörper vom einen Leitungstyp beschrieben, wobei eine zuvor angebrachte, als isolierte Gateelektrode dienende Metallschicht während der Implantation als Maske verwendet wird, ßei diesem Verfahren werden die äußeren Teile der Source- und Draingebiete in einem ersten Schritt durch Diffusion oder Ionenimplantation gebildet. Dann werden in einer Isolierschicht auf der Oberfläche des Halbleiterkörpers öffnungen angebracht, in denen Metallschichten angebracht werden, die als Source- und Drainelektroden dienen, während eine als Gateelektrode dienende Metallschicht auf der Isolierschicht zwischen den äußeren Teilen der Source- und Draingebiete angebracht wird, ohne daß sie diese Gebiete überlappt. Anschließend erfoigt die Ionenimplantation vorzugsweise durch die Teile der Isolierschicht hin, die nicht von den als Maske dienenden Elektrodenmetallschichten bedeckt sind. Durch diesen Implantationsschritt werden die Source- und Draingebiete in Richtung aufeinander hin erweitert und wird zwischen diesen Gebieten ein stromführendes Kanalgebiet definiert, dessen Länge praktisch der seitlichen Abmessung der darauf liegenden als isolierte Gateelektrode dienenden Metallschicht entspricht. Dieses Verfahren wird als »Autoregistrierungsverfahren« bezeichnet und sein wesentlicher Vorteil besteht in der Anbringung eines Feldeffekttransistors mit isolierter Gateelektrode, der eine sehr niedrige Gate-Drainkapazität aufweist, weil die Über lappung zwischen der Gateelektrode und dem Draingebiet in Bezug auf eine Feldcffekttransistorstruktur mil isolierter Gateclektrode, in dem die Source- unc Draingebiete lediglich durch Diffusionstechniken gebildet werden, besonders niedrig ist. Auch können durch dieses Verfahren Kanalgebiete mit genau bestimmter Abmessungen und geringer Länge erhalten werden.
Ein sich bei dem obenerwähnten Autoregistrierungsverfahren ergebendes Problem bezieht sich auf die unerwünschte Einwirkung einer elektrischen Ladung auf die Elektrodenmetallschichten während der Implantation. In diesem Zusammenhang ist es besonders wichtig, daß sich nicht in erheblichem Maße Ladung aul der Gateelektrodenmetallschicht aufbaut, weil dadurch ein Durchschlag der Isolierschicht zwischen der Gateelektrodenmetallschicht und dem unterliegenden Teil des Halbleiterkörpers herbeigeführt werden kann.
Um diese Aufladung zu verhindern, ist es möglich, die Source, Drain- und Gateelektrodenmetallschichten nur teilweise vor der Implantation zu definieren, d. h. daß diese Schichten aus einer gemeinsamen Metallschicht gebildet werden, die durch einen Photomaskierungsund Ätzschritt definiert wird, wobei ein Teil frei gelassen wird, der die gesonderten Metallschichtteile miteinander verbindet. Während der Ionenimplantation können die gesonderten Metallschichten somit auf dem gleichen Potential wie ein Substratteil des Halbleiterkörpers, ζ. B. auf Erdpotential, gehalten werden, dadurch, daß der Außenteil der gemeinsamen Metallschicht und der Substratteil an einen Erdungspunkt auf dem Ionenbeschleuniger gelegt werden. Nach Ionenimplantation wird ein weiterer Photomaskierungs- und Ätzschritt durchgeführt, wodurch schließlich die gemeinsame Metallschicht definiert wird und die Source-, Drain- und Gateelektrodenmetallschichtteile von dem äußeren Verbindungsteil getrennt werden.
Dieses Verfahren zur Verhinderung von Aufladung der Elektroden eignet sich zur Anwendung bei Feldeffekttransistorstrukturen mit isolierter Gateelektrode, die eine einfache Elektrodengeometrie aufweisen, aber dann ist wohl ein weiterer Photomaskierungs- und Ätzschritt nach der Ionenimplantation erforderlich. Auch kann für komplexere Feldeffekttransistorstrukturen mit isolierter Gateelektrode das beschriebene Verfahren zur Verhinderung von Aufladung der Elektroden nicht immer verwendet werden. Dies gilt namentlich für gewisse Feldeffekttransistoren mit doppelter Gateelektrode, die sogenannten Feldeffekttransistoren mit isolierter Gateelektrode vom Tetrodentyp.
Ein Feldeffekttransistor mit isolierter Gateelektrode vom Tetrodentyp, wie er z. B. in der GB-PS 10 37 850 beschrieben wurde, enthält ein Zwischengebiet vom anderen Leitungstyp im Halbleiterkörper vom einen Leitungstyp, welches Zwischengebiet zwischen den Source- und Draingebieten vom anderen Leitungstyp liegt. Eine erste isolierte Gateelektrode, die als Eingang dient, gehört zu dem stromführenden Kanalgebiet zwischen dem Sourcegebiet und dem Zwischengebiet, während eine zweite isolierte Gateelektrode, die als Abschirmung dient, zu einem stromführenden Kanalgebiet zwischen dem Zwischengebiet und dem Draingebiet gehört. Dieses Bauelement kann eine verhältnismäßig niedrige Rückkopplungskapazität aufweisen. Das beschriebene Autoregistrierungsverfahren kann bei der Herstellung derartiger Feldeffekttransistoren mit iso-
lierter Steuerelektrode vom Tetrodentyp angewandt werden. Das letztere Verfahren zur Verhinderung von Aufladung der Elektroden eignet sich aber weniger gut zur Anwendung bei der Herstellung einer derartigen Struktur, weil die Verbindungsteile der zusammengesetzten Metallschicht einschließlich der Source-, Drain- und Gateelektrodenteile als Maskierung gegen Implantation in die unterliegenden Teile des Halbleiterkörpers wirken und sich diese Verbindungsteile infolge der komplexeren Gateelektrodenstruktur über Oberflächenteilen des Körpers befinden können, in die Ionen implantiert werden sollen.
Aus »Solid State Electronics« Vol. 7 (1964), Nr. 6, S. 487 ist weiter die Verwendung einer Molybdänschicht als Maskierung gegen Ionenbeschuß in einer Glimmentladung bekannt. Dabei befinden sich aber während des Ionenbeschusses keine Elektroden auf dem Halbleiterkörper.
Der Erfindung liegt nun die Aufgabe zugrunde, die Aufladung von auf dem Halbleiterkörper befindlichen Metallschichtteilen während des Ionenbeschusses zu vermeiden.
Diese Aufgabe wird bei dem eingangs genannten Verfahren erfindungsgemäß dadurch gelöst, daß vor dem Ionenbeschuß sowohl auf die Oberfläche von Fensterbereichen des Halbleiterkörpers, durch die hindurch implantiert werden soll, als auch auf oder unter die Metallschicht eine zusammenhängende, aus einem elektrisch leitenden Material bestehende Schutzschicht angebracht wird, deren Dicke und Zusammensetzung derart gewählt wird, daß die Ionen durch die Schutzschicht hindurch in den Halbleiterkörper eindringen können, daß während der Ionenimplantation die Schutzschicht und ein Substratteil des Halbleiterkörpers auf einem Potential gehalten werden, das eine Aufladung der Metallschicht verhindert, und daß nach der Ionenimplantation die freiliegenden Teile der Schutzschicht so entfernt werden, daß praktisch kein weiteres Material abgetragen wird.
Durch dieses Verfahren läßt sich auf verhältnismäßig einfache Weise verhindern, daß die erwähnte Metallschicht während der Ionenimplantation aufgeladen wird, weil die Schutzschicht, die sicherstellen muß, daß die erwähnte Metallschicht auf einem gleichen Potential gehalten wird, leicht durch Verbindung mit einem Erdungspunkt auf dem Ionenbeschleuniger an ein geeignetes Potential, z. B. Erdpotential, gelegt werden kann. Ferner können durch dieses Verfahren vor der Ionenimplantation verhältnismäßig komplexe Elektrodcnschichtstrukturcn auf der Oberfläche gebildet werden, wobei es nicht mehr erforderlich ist, daß ein weiterer Schritt zum Definieren der Mctallelektrodcnschichtcn nach der Implantation durchgeführt wird.
Normalerweise wird der Substratteil eines Halbleiterkörpers dadurch auf Erdpotential gehalten, daß er mit einem Erdiingspunkt auf dem loncnbeschlcuniger verbunden wird.
Die erwähnte Metallschicht kann als auf der Halbleiteroberfläche liegende Mctullclcktrodcnschichtcn und/oder als auf einer Isolierschicht auf der Halbleiteroberfläche liegende Metallelcktrodenschichten ausgebildet sein. Die angebrachte Schutzschicht hält die erwähnten Elcktrodcnschichtcn während der Ionenimplantation auf einem praktisch konstanten Potential. Die Abmessungen jeder Mctullclcklrodcnschicht können praktisch völlig vor der Anbringung der Schutzschicht und der dann erfolgenden Ionenimplantation hergestellt werden.
Durch die Entfernung der Schutzschicht nach der Ionenimplantation werden die erwähnten Metallelektrodenschichten wieder freigelegt. Im Vergleich zu dem oben beschriebenen Verfahren zur Verhinderung von Aufladung der Metallelektrodenschichten, bei dem die erwähnten Schichten nur teilweise vor der Implantation definiert werden, hat das dieses Verfahren also den Vorteil, daß ein weiterer Photomaskierungsschritt nach der Implantation nicht erforderlich ist.
ίο Die Metallelektrodenschichten können in einer derartigen Zusammensetzung und Dicke aufgebracht werden, daß die Ionen praktisch nicht durch diese als Maskierung während der Ionenimplantation wirkenden Schichten hindurchdringen.
Die Isolierschicht kann mit einer derartigen Zusammensetzung und Dicke angebracht werden, daß Ionen, die durch die darauf liegende Schutzschicht dringen, auch durch die Isolierschicht hindurch in den Halbleiterkörper eindringen.
Nach einer weiteren Ausbildung der Erfindung werden bei einem Halbleiterbauelement, das ein Feldeffekttransistor mit isolierter Steuerelektrode ist, die auf der Halbleiterkörperoberfläche liegenden Metallelektrodenschichten als Source- und Drainelektroden und die auf der Isolierschicht liegenden Metallelektrodenschichten als mindestens eine gegen den Halbleiterkörper isolierte Gateelektrode ausgebildet, und durch die Implantation von Ionen eines Dotierungselements vom anderen Leitungstyp in den Halbleiterkörper vom einen Leitungstyp die Enden der Source- und Draingebiete vom anderen Leitungstyp gebildet, wodurch mindestens ein Kanalgebiet zwischen diesen Gebieten definiert wird, dessen Länge praktisch der seitlichen Abmessung der daraufliegenden Gateelektrode entspricht.
Dieses Verfahren läßt sich somit vorteilhaft, bei Autoregistrierungsverfahren zur Herstellung von Feldeffekttransistoren mit isolierter Gateelektrode verwenden.
Eine weitere Ausbildung der Erfindung ist dadurch gekennzeichnet, daß eine erste und eine zweite Gateelektrodenmetallschicht auf die Isolierschicht aufgebracht wird, daß durch die Implantation in den Halbleiterkörper vom einen Leitungstyp als Bereiche vom anderen Leitungstyp mindestens die benachbarten Enden des Sourcegebietes und eines Zwischengebictes sowie mindestens die benachbarten Enden des Zwischengebietes und des Draingebietes gebildet werden, wodurch ein erstes Kanalgebiet definiert wird, dessen Länge praktisch der seitlichen Abmessung der daraul liegenden ersten isolierten Gatcclcktrodc entspricht und auch ein zweites Kanalgebiet definiert wird, desser Länge praktisch der seitlichen Abmessung der daraul liegenden zweiten isolierten Gatcelektrodc entspricht.
Vorzugsweise wird das Zwischengebiet praktisch völlig durch Implantation gebildet.
Bei den erwähnten Verfahren durch das cir Feldeffekttransistor mit isolierter Gatcclcktrodc hergestellt wird, können von dem Kanalgebiet entfernte Teilt
(K) der Source- und Druingcbictc durch einen Diffusions schritt vor der Anbringung der Mctalleleklrodcnschich ten gebildet werden und die Ionenimplantation de: Doticrungselemenls vom anderen Leitungstyp dcrar durchgeführt weiden, daß sich diese Source- unc
<>s Draingcbictstcilc in dein Halbleiterkörper in Richtung aufeinander hin erweitern.
Der elektrische Kontakt zwischen e'er Sdiut/.schidi und einem Siibstratteil des Halbleiterkörper kann (Ibei
eine Metallklemme hergestellt werden. Auch kann vorteilhaft die Halbleiteroberfläche wenigstens teilweise mit einer Isolierschicht überzogen werden, vor der Anbringung der Schutzschicht in der Isolierschicht eine öffnung gebildet werden, durch die ein Substratteil des Halbleiterkörpers freigelegt wird, und die Schutzschicht auch in der öffnung angebracht werden. Die öffnung in der Isolierschicht kann als Gitter ausgebildet werden, wodurch eine Anzahl von Halbleiteroberflächenteilen erhalten werden, die je ein einzelnes Schaltungselement oder eine Anzahl miteinander verbundener Schaltungselemente enthalten.
Als Schutzschicht kann eine Metallschicht angebracht werden. Für die Schutzschicht und die Metallelektrodenschichten kann das gleiche Metall verwendet werden, wobei für die Schutzschicht eine erheblich geringere Dicke als für die Metallelektrodenschichten gewählt wird und die Schutzschicht nach der Ionenimplantation durch Ätzen entfernt wird. Der Halbleiterkörper kann aus Silicium bestehen und die Schutzschicht und die Metallelektrodenschichten können aus Aluminium hergestellt werden.
Die Schutzschicht kann vorteilhaft aus Titan und die Metallelektrodenschichten aus einem anderen Metall hergestellt werden. Bei einer weiteren Ausbildung des Verfahrens besteht der Halbleiterkörper aus Silicium und die Metallelektrodenschichten werden aus einer ersten Schicht aus Molybdän und einer zweiten, darauf liegenden Schicht aus Gold, hergestellt.
Einige Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 schematisch eine Draufsicht auf einen Teil einer Halbleiterplatte, in der eine Anzahl von Feldeffekttransistoren mit isolierter Gateelektrode vom Tetrodentyp gebildet sind;
Fig.2 schematisch einen Querschnitt durch einen Teil der Halbleiterplatte nach Fig. 1 längs der Linie H-H der Fig. 1;
F i g. 3 —5 ähnliche Querschnitte durch denselben Teil der Halbleiterplatte in verschiedenen Stufen der Herstellung des Transistors.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet. Dies trifft insbesondere für die Abmessungen in der Dickenrichtung zu. Entsprechende Teile sind mit den gleichen Bezugsziffern bezeichnet.
Die Halbleiterplatte nach den F i g. 1 und 2 hat einen Durchmesser von etwa 2,5 cm und enthält einen p + Substrattei! 1 aus einkristallinem Silicium mit einem spezifischen Widerstand von 0.01Ω cm und einer Dicke von etwa 200 (im. Auf dem Substratteil 1 befinden sich eine p-lcitcnde epitaktische Schicht 2 mit einem spezifischen Widerstand von ΙΟΩατι und einer Dicke von etwa 10 μηι. Auf der Oberfläche 3 der epitaktischen p-lcitcndcn Schicht liegt eine thermisch angewachsene Siliciumoxydschicht 4 mit einer Dicke von etwa 0,1 μηι. Eine Anzahl, etwa tausend, Feldeffekttransistoren mit isolierter Gatcelcktrode vom Tetrodentyp befinden sich in der epitaktischen Schicht 2 und enthalten je ein kleines η'-Sourccgcbiet 5, 6, ein η '-Draingebiet 7, 8 und ein u-leitendcs Zwischengebiet 9. l'.ine Sourceelcktrodenmetallschicht Il bildet einen ohnischen Kontakt mit einem Obcrfliiehcnlcil des Teiles 5 des SoiiiTcgcbictes, erstreckt sich weiter über die Siliciumoxydschicht 4 und endet auf der Siliciiimschicht in einer Kontaktflilche mit vergrößerter Oberfläche, die in F i g. I mit S bezeichnet ist. Eine Drninclcklmdennietallschicht 12 Mlfli-i riiiLMi olimschen Kontakt mit einem Oberflächen teil des Teiles 7 des Draingebietes, erstreckt sich weiter über die Siliciumoxydschicht 4 und endet auf der Siliciumoxydschicht 4 in einer in Fig. 1 mit D bezeichneten Kontaktfläche mit vergrößerter Oberfläehe. Eine erste Gateelektrodenmetallschicht 14 befindet sich auf der Siliciumoxydschicht 4 zwischen den benachbarten Enden des Teiles 6 des Sourcegebietes und dem Zwischengebiet 9, erstreckt sich weiter über die Siliciumoxydschicht 4 und endet in einer in Fig. 1
ίο mit Gi bezeichneten Kontaktfläche mit vergrößerter Oberfläche. Eine zweite Gateelektrode 15 liegt auf einem Teil der Siliciumoxydschicht 4 zwischen den benachbarten Enden des Teiles 8 des Draingebietes und dem Zwischengebiet 9, erstreckt sich weiter über die Siliciumoxydschicht 4 und endet in einer in Fi g. 1 mit Gi bezeichneten Kontaktfläche mit vergrößerter Oberfläche.
Das Sourcegebiet 5,6 enthält einen diffundierten, mit Phosphor dotierten Sourcegebietteil 5, wobei der
jo pn-Übergang zwischen dem Sourcegebietteil 5 und der epitaktischen Schicht 2 sich in der epitaktischen Schicht bis zu einer Höchsttiefe von etwa 2 μιη von der Oberfläche her erstreckt. Das Sourcegebiet enthält ferner einen mit Ionen implantierten Sourcegebietteil 6 mit einer implantierten Phosphorkonzentration, wobei der pn-Übergang zwischen dem Sourcegebietteil 6 und der epitaktischen Schicht 2 sich in der epitaktischen Schicht 2 bis zu einer Höchsttiefe von etwa 0,5 μιη von der Oberfläche 3 her erstreckt. Auf ähnliche Weise
so enthält das Draingebiet 7, 8 einen diffundierten Draingebietteil 7 mit einer Phosphordotierung, wobei der pn-Übergang zwischen dem Draingebietteil 7 und der epitaktischen Schicht 2 sich in der epitaktischen Schicht 2 bis zu einer Höchsttiefe von etwa 2 μπι von der Oberfläche 3 her erstreckt. Das Draingebiet enthält ferner einen mit Ionen implantierten Draingebietteil 8 mit einer dotierten Phosphorkonzentration, wobei der pn-Übergang zwischen dem Draingebietteil 8 und der epitaktischen Schicht 2 sich in der epitaktischen Schicht 2 bis zu einer Höchsttiefe von etwa 0,5 μπι von der Oberfläche 3 her erstreckt.
Das η-leitende Zwischengebiet 9 enthält eine implantierte Phosphorkonzentration, wobei der pn-Übergang zwischen dem Zwischengebiet 9 und der
4S epitaktischen Schicht 2 sich bis zu einer Höchsttiefe von etwa 0,5 μιη von der Oberfläche 3 her erstreckt, Zwischen den benachbarten Enden des Sourcegebietes 5,6 und dem Zwischcngcbict 9, d. h. zwischen den Enden des mit Ionen implantierten Sourcegebicttcils 6 und dem
so mit Ionen implantierten Zwischengebict 9 befindet sicli ein stromführendes Kanalgcbiet 16, das an die Oberfläche 3 grenzt und eine Dicke aufweist, ti ic praktisch gleich der entsprechenden seitlichen Abmessung der darauf liegenden Gatcelcktrode 14, und zwai
ss etwa gleich 3 μπι ist. Zwischen den benachbarten linder des Draingcbictes 7, 8 und dem Zwischengebiet 9, d. h /wischen den benachbarten linden des mit Inner implantierten DraingcbicMcils 8 und dem mit ionci implantierten Zwischengebiet 9, befindet sich cir
im stromführendes Kanalgcbiet 17, das an die Oberfläche I grenzt und eine Lange aufweist, die praktisch gleich de entsprechenden seitlichen Abmessung der daran liegenden Gatcelcktrode 15, d. h.ctwa gleich 3 μηι, ist.
Der seitliche Abstand /wischen den Gatcclektrodci
<>s 14 und 15 in dem in F i g. 2 gezeigten Teil betrügt etwi A μιη, was praktisch der Länge des n-leitcndci Zwischcngcbictcs 9 in dem in F i g. 2 gezeigten Tci nahe/u entspricht. Der Abstand /wischen bcnachbartci
Rändern der Sourceelektrodenmetallschicht 11 und der ersten Gateelektrodenmetallschicht 14 ist etwa 5 μιη. Auf entsprechende Weise ist der Abstand zwischen benachbarten Rändern der Drainelektrodenmetallschicht 12 und der zweiten Gateelektrodenmetallschicht 15 gleichfalls etwa 5 μΐη.
Die Elektrodenmetallschichten 11, 12, 14 und 15 bestehen alle aus Aluminium mit einer Dicke von etwa
1 μιη. Die Oberflächenkonzentration des Phosphors in dem Sourcegebietteil 5 und in dem diffundierten Draingebietteil 7 ist etwa 1020 Atome/cm3. Der Flächenwiderstand des mit Ionen implantierten Sourcegebietteils 6 und des mit Ionen implantierten Draingebietteils
8 beträgt etwa 250Ω.
Einzelne Feldeffekttransistorbausteine mit isolierter Gateelektrode vom Tetrodentyp werden aus der Platte durch eine öffnung in der Siliciumoxydschicht 4 in Form eines Gitters 18 (siehe Fig. 1) gebildet, durch die die Oberfläche 3 der p-leitenden epitaktischen Schicht 2 freigelegt wird. Dann wird die Platte längs der auf der Oberfläche 3 im Gitter 18 angebrachten Kratzbahnen gebrochen, so daß eine Anzahl einzelner Feldeffekttransistorbausteine erhalten werden, die dadurch weiter verarbeitet werden können, daß sie auf einem Träger angebracht werden.
Die Herstellung des Bauelements nach den F i g. 1 und
2 wird nachstehend an Hand der F i g. 3—5 beschrieben. Es wird von einem p +-Substratteil 1 ausgegangen, auf dem eine 10 μιη dicke p-leitende epitaktische Schicht 2 angebracht ist, wobei der Substratteil 1 und die epitaktische Schicht 2 die bereits erwähnten Dotierungen aufweisen. Auf die Oberfläche 3 der epitaktischen Schicht 2 wird thermisch eine Siliciumoxydschicht mit einer Dicke von etwa 0,5 μπι aufgewachsen. In der Schicht 21 werden zwei öffnungen angebracht, und in die freigelegten Oberflächenteile wird Phosphor hineindiffundiert, wodurch der Sourcegebietteil 5 und der Draingebietteil 7 gebildet werden. Während der Diffusion wird eine phosphorhaltige Siliciumoxydschicht 22 auf den freigelegten Teilen gebildet, während die Schicht 21 auch etwas verdickt wird. F i g. 3 zeigt den Halbleiterkörper nach diesem Phosphordiffusionsschritt.
Die Siliciumoxydschicht 21,22 wird dann durch Ätzen entfernt, wonach eine neue Siliciumoxydschicht 4 mit einer Dicke von etwa 0,1 μΐη thermisch auf die Oberfläche 3 aufgewachsen wird. In der eben aufgewachsenen Siliciumoxydschicht 4 werden öffnungen angebracht, so daß Oberflächenteile des Sourcegebietteilcs 5 und des Draingebictteilcs 7 freigelegt werden. v> Die beschriebene Gitteröffnung 18 wird auch in dieser Stufe gebildet, F.ine Aluminiumschicht mit einer Dicke von etwa 1,0 μιη wird anschließend auf der ganzen Oberfläche niedergeschlagen. Durch einen Photomas kicrungs- und Ätzschritt werden Teile der Aluminium- ss schicht entfernt, so daß die Soureeelektrodensehicht 11 mit der Kontaktfliiche .S', die Diainelektrodcnsehicht 12 mit der Kontaktfliiche A), die erste Gateelektrode 14 mil der Kontaklflik'he C1 und die zweite Gateeluktroile 15 mit der Kontaktfliiche (Ij verbleiben. Der Querschnitt (κι nach I'ig. 4 zeigt den Halbleiterkörper nach diesen Bearbeitungen.
linie Schutzschicht 23 aus Aluminium mit einer Dicke von weniger als 0,1 μιη wird dann auf der Oberfläche der Metallelcktrodunschichteii II, 12, 14 und 15, in der (>s (üttci'öffnung 18 und auf den nicht mit den McUiIIeIiMV Irodenschichtcn ilhciv.ogi'iieii Teilen der Siliciunioxydschicht 4 nidrgshl
Der Siliciumkörper wird dann in einen lonenimplan tationsapparat gesetzt. Die Implantation von Phosphor ionen erfolgt durch die dünne Schutzschicht 23 au Aluminium und durch die Teile der Siliciumoxydschich 4 hindurch, die von der Schutzschicht 23, aber nicht voi den Metallelektrodenschichten 11,12,14 und 15 bedeck sind, wobei die Metallelektrodenschichten als Maski dienen und verhindern, daß Ionen in die darunterliegen den Teile des Siliciumkörpers eindringen. Während de Implantation ist der Substratteil 1 des Halbleiterkörper mit einem Erdungspunkt auf dem Ionenbeschleunige verbunden. Dieser Punkt wird vorzugsweise geerdei Die Metallelektrodenschichten 11,12,14 und 15 bleibei während der Ionenimplantation alle auf Erdpotentia weil die Schutzschicht 23 aus Aluminium alle Metall elektrodenschichten miteinander und ferner mit den Substratteil 1 über dasjenige Aluminium in de Gitteröffnung 18 verbindet, das mit der epitaktischei Schicht 2 in Kontakt ist. Auf diese Weise wird ein« Aufladung der Metallelektrodenschichten 11,12,14 un< 15 während der Implantation verhindert, und dii Eigenschaften der Siliciumoxydschicht 4, insbesonden derjenigen Teile, auf denen die Gateelektroden 14 um 15 üegen, gehen während der Implantation nich verloren.
Statt eine Gitteröffnung 18 vorzusehen und darii Aluminium anzubringen, kann der Kontakt zwischei der Schutzschicht 23 und dem Substratteil 1 mittel: einer Metallklemme hergestellt werden.
Die Implantationsenergie der Phosphorionen betrag 100 KeV, die Dosis 1016 Ionen/cm2. Der Siliciumkörpe ist derart orientiert, daß die Oberfläche 3, die in de 111-Richtung orientiert ist, 8° von der Normale zu de Richtung des lonenbündels abweicht. Nach Entfernunj aus dem lonenimplantationsapparat wird der Silicium körper während 30 Minuten in einer Stickstoffatmo Sphäre auf etwa 5000C erhitzt.
Nach der Implantation und der Wärmebehandlung is die in Fig. 5 gezeigte Struktur erhalten. Die Implanta tion ist ein Autotegistrierungsschritt, durch den de Sourcegebietteil 7, der Draingebietteil 8 und de Zwischengebietteil 9 gebildet werden. Die stromführen de Kanalgebiete 16 und 17 werden auf diese Weist definiert und diese Gebiete haben infolge der äußers geringen seitlichen Streuung der Ionen eine Länge, di< praktisch den seitlichen Abmessungen der Gateelektro denschichten 14 bzw. 15 entspricht. Ferner trägt di< Anbringung der dünnen Schutzschicht aus Aluminiun auch zum Erhalten einer Kanallänge bei, die praktisct der seillichen Abmessung der Gateelektrode entspricht,
Dann wird die dünne Schutzschicht aus Aluminiun durch eine leichte Ätzbehandlung entfernt, wöbe nahezu nichts von den Metallelektrodenschichten M 12. 14 und 15 entfernt wird. Dadurch wird die Struktu: nach den F i g. | und 2 erhalten. Anschließend werdei Kralzbahnen in der Gitteröffnung 18 angebracht wonach die Platte längs der erwähnten Krat/.bahnci gebrochen wird und die gesonderten Fcldcffekttransi stoiLMi mit isolierter Steuerelektrode vom Tclrodcn'yt fertiggestellt und in einer geeigneten Umhülluni untergebracht werden.
Bei einem anderen Ausfilhrungsbcispid, bei dein el·;! Halbleiterkörper aus Silicium besteht, besteht di< Sdiul/sehieht aus Titan und wird vor der Anbringuni der MelalleldaiOdenschichten angebracht. Die Metall elektrodenschichten können iti diesem Falle aus einci l'latin/doklstniktur bestehen, d.h. daß sie aus cinci CiSt(Mi l'latinschicht auf der Titanschichl und einet
weiten Goldschicht auf der Platinschichl bestehen. Dieses Verfahren bei dem die Schutzschicht vor dem \nbringen der Metallelektrodenschichten angebracht wird, läßt sich auf verhältnismäßig einfache Weise durchführen. Die Platin/Goldschichten werden vor der Implantation in die Form der Elektroden gebracht. Die Implantation findet durch die freigelegten Teile der Titanschicht hindurch statt. Dann werden die freigelegten Teile der Titanschicht entfernt.
Statt Feldeffekttransistoren mit isolierter Gateelektrode vom Tetrodentyp können auch andere Typen von Feldeffekttransistoren mit isolierter Gateelektrode, insbesondere Transistoren mit komplexer Elektrodengeometrie, hergestellt werden. Ferner können statt Feldeffekttransistoren mit isolierter Gateelektrode auch andere Bauelemente z. B. bipolare Transistoren und integrierte Halbleiterschaltungen, hergestellt werden.
Hierzu 3 Blatt Zeichnungen

Claims (17)

  1. 'atentansprüche:
    I. Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem auf einen TViI einer Oberflache eines Halbleiterkörpers eine Metall- s schicht angebracht wird, die den Halbleiterkörper kontaktiert und die bei einer anschließenden Implantation von Ionen eines Dotierungselementes in den Halbleiterkörper, die der Veränderung seiner elektrischen Eigenschaften dient, auf der Halbleiterkörperoberfläche verbleibt und nach dem loncnbeschuß zur Ausbildung von Elektroden und/oder elektrischen Verbindungen verwendet wird, dadurch gekennzeichnet, daß vor dem lonenbeschuß sowohl auf die Oberfläche von Fensterbereichen des Halbleiterkörpers, durch die hindurch implantiert werden soll, als auch auf oder unter die Metallschicht (11,12, 14, 15) eine zusammenhängende, aus einem elektrisch leitenden Material bestehende Schutzschicht (23) angebracht wird, deren Dicke und Zusammensetzung derart gewählt wird, daß die Ionen durch die Schutzschicht hindurch in den Halbleiterkörper eindringen können, daß während der Ionenimplantation die Schutzschicht (23) und ein Substratteil des Halbleiterkörpers auf einem Potential gehalten werden, das eine Aufladung der Metallschicht (11, 12, 14, 15) verhindert, und daß nach der Ionenimplantation die freiliegenden Teile der Schutzschicht (23) so entfernt werden, daß praktisch kein weiteres Material abgetragen wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht als auf der Halbleiteroberfläche liegende Metallelektrodenschichten (11, 12) und/oder als auf einer Isolierschicht (4) auf der Halbleiteroberfläche liegende Metallelektrodenschichten (14, 15) ausgebildet wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Abmessungen jeder Metallelektrodenschicht (11, 12, 14, 15) vor der Anbringung der Schutzschicht (23) und der anschließenden Ionenimplantation hergestellt werden.
  4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Metallelektrodenschichten (11,12,14,15) in einer derartigen Zusammensetzung und Dicke aufgebracht werden, daß die Ionen praktisch nicht durch diese als Maskierung während der Ionenimplantation wirkenden Schichten hindurchdringen.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Isolierschicht (4) mit einer derartigen Zusammensetzung und Dicke angebracht wird, daß die Ionen, die durch die darauf liegende Schutzschicht (23) dringen, auch durch die Isolierschicht (4) hindurch in den Halbleiterkörper (2) eindringen.
  6. 6. Verfahren nach Anspruch 4 oder 5, bei dem das Halbleiterbauelement ein Feldeffekttransistor mit isolierter Gateelektrode ist, dadurch gekennzeichnet, daß die auf der Halbleiterkörperoberfläche liegenden Metallelektrodenschichten als Source- und Drainelektroden (11, 12) und die auf der Isolierschicht (4) liegenden Metallelektrodenschichten als mindestens eine gegen den Halbleiterkörper isolierte Gateelektrode (14, 15) ausgebildet werden, daß durch die Implantation von Ionen eines Dotierungselements vom anderen Leitungstyp in den Halbleiterkörper vom einen Leitungstyp die Enden der Source- und Draingebiete vom anderen Leitungstyp gebildet werden, wodurch mindestens ein Kanalgebict zwischen diesen Gebieten definiert wird, dessen Länge praktisch der seitlichen Abmessung der darauf liegenden Gateelektrode entspricht.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß eine erste und eine zweite Gateelekirodenmetallschicht (14, 15) auf die Isolierschicht aufgebracht wird, daß durch die Implantation in den Halbleiterkörper vom einen Leitungstyp als Bereiche von anderen Leitungstyp mindestens die benachbarten Enden des Sourcegebietes (6) und eines Zwischengebietes (9) sowie mindestens die benachbarten Enden des Zwischengebietes (9) und der Draingebiete (8) gebildet werden, wodurch ein erstes Kanalgebiet (16) definiert wird, dessen Länge praktisch der seitlichen Abmessung der darauf liegenden ersten isolierten Gateelektrode (14) entspricht, und auch ein zweites Kanalgebiet (17) definiert wird, dessen Länge praktisch der seitlichen Abmessung der darauf liegenden zweiten isolierten Gateelektrode (15) entspricht.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Zwischengebiet (9) völlig durch Implatation gebildet wird.
  9. 9. Verfi ren nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß von dem Kanalgebiet (16,17) entfernte Teile der Source- und Draingebiete (5, 7) durch einen Diffusionsschritt vor der Anbringung der Metallelektrodenschichten (11, 12, 14, 15) gebildet werden, und daß die Ionenimplantation des Dotierungselements vom anderen Leitungstyp derart durchgeführt wird, daß sich diese Source- und Draingebietteile in dem Halbleiterkörper in Richtung aufeinander hin erweitern.
  10. 10. Verfahren nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß ein elektrischer Kontakt zwischen der Schutzschicht und einem Substratteil des Halbieiterkörpers über eine Metallklemme hergestellt wird.
  11. 11. Verfahren nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß die Halbleiteroberfläche wenigstens teilweise mit einer Isolierschicht überzogen wird, daß vor der Anbringung der Schutzschicht in der Isolierschicht eine öffnung gebildet wird, durch die ein Substratteil des Halbleiterkörpers freigelegt wird, und daß die Schutzschicht auch in der öffnung angebracht wird.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die öffnung in der Isolierschicht als Gitter ausgebildet wird, wodurch eine Anzahl von Halbleiteroberflächenteilen erhalten werden, die je ein einzelnes Schaltungselement oder eine Anzahl miteinander verbundener Schaltungselemente enthalten.
  13. 13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß als Schutzsschicht eine Metallschicht angebracht wird.
  14. 14. Verfahren nach einem der Ansprüche 2 bis 13, dadurch gekennzeichnet, daß für die Schutzschicht (23) und die Metallelektrodenschichten (11, 12, 14, 15) das gleiche Metall verwendet wird, wobei für die Schutzschicht eine erheblich geringere Dicke als für die Metallelektrodenschichten gewählt wird und die Schutzschicht (23) nach der Ionenimplantation durch Atzen cfiifcrni wird.
  15. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der Halbleiterkörper aus
    Silicium besteht und daß die Schutzschicht (23) und die Metallelektrodenschichten (II, 12, 14, 15) aus Aluminium hergestellt werden.
  16. 16. Verfahren nach einem der Ansprüche 2 bis Ij, dadurch gekennzeichnet, daß die Schutzschicht aus s Titan und die Mctallelektrodenschichten aus einem anderen Metall hergestellt werdet..
  17. 17. Verfuhren nach Anspruch Ib, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silicium besteht und daß die Metallelektrodenschichten aus einer ersten Schicht aus Molybdän und einer zwdien, darauf liegenden Schicht aus Gold hergestellt werden.
DE1965799A 1968-12-31 1969-12-30 Verfahren zur Herstellung eines Halbleiterbauelementes Expired DE1965799C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB61953/68A GB1244225A (en) 1968-12-31 1968-12-31 Improvements in and relating to methods of manufacturing semiconductor devices

Publications (3)

Publication Number Publication Date
DE1965799A1 DE1965799A1 (de) 1970-07-23
DE1965799B2 true DE1965799B2 (de) 1977-09-29
DE1965799C3 DE1965799C3 (de) 1978-06-01

Family

ID=10487686

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1965799A Expired DE1965799C3 (de) 1968-12-31 1969-12-30 Verfahren zur Herstellung eines Halbleiterbauelementes

Country Status (14)

Country Link
US (1) US3650019A (de)
JP (1) JPS4816034B1 (de)
AT (1) AT311420B (de)
BE (1) BE743829A (de)
BR (1) BR6915650D0 (de)
CH (1) CH514935A (de)
DE (1) DE1965799C3 (de)
DK (1) DK125220B (de)
ES (1) ES374906A1 (de)
FR (1) FR2027452B1 (de)
GB (1) GB1244225A (de)
NL (1) NL6919463A (de)
SE (1) SE347392B (de)
ZA (1) ZA698728B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3942657A1 (de) * 1988-12-28 1990-07-05 Mitsubishi Electric Corp Halbleitereinrichtung mit einem dielektrischen schutzelement gegen durchschlag und verfahren zu deren herstellung

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE759058A (de) * 1969-11-19 1971-05-17 Philips Nv
GB1289740A (de) * 1969-12-24 1972-09-20
FR2129992B1 (de) * 1971-03-25 1974-06-21 Lecrosnier Daniel
US3874937A (en) * 1973-10-31 1975-04-01 Gen Instrument Corp Method for manufacturing metal oxide semiconductor integrated circuit of reduced size
FR2289051A1 (fr) * 1974-10-22 1976-05-21 Ibm Dispositifs a semi-conducteur du genre transistors a effet de champ et a porte isolee et circuits de protection cotre les surtensions
US3912546A (en) * 1974-12-06 1975-10-14 Hughes Aircraft Co Enhancement mode, Schottky-barrier gate gallium arsenide field effect transistor
US3930893A (en) * 1975-03-03 1976-01-06 Honeywell Information Systems, Inc. Conductivity connected charge-coupled device fabrication process
US4061506A (en) * 1975-05-01 1977-12-06 Texas Instruments Incorporated Correcting doping defects
US4011105A (en) * 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
JPS53128281A (en) * 1977-04-15 1978-11-09 Hitachi Ltd Insulated gate field effect type semiconductor device for large power
US4142199A (en) * 1977-06-24 1979-02-27 International Business Machines Corporation Bucket brigade device and process
US4171229A (en) * 1977-06-24 1979-10-16 International Business Machines Corporation Improved process to form bucket brigade device
US4224733A (en) * 1977-10-11 1980-09-30 Fujitsu Limited Ion implantation method
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4280271A (en) * 1979-10-11 1981-07-28 Texas Instruments Incorporated Three level interconnect process for manufacture of integrated circuit devices
AU657930B2 (en) * 1991-01-30 1995-03-30 Canon Kabushiki Kaisha Nozzle structures for bubblejet print devices
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
JP6356516B2 (ja) * 2014-07-22 2018-07-11 東芝メモリ株式会社 プラズマ処理装置およびプラズマ処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328210A (en) * 1964-10-26 1967-06-27 North American Aviation Inc Method of treating semiconductor device by ionic bombardment
NL6604962A (de) * 1966-04-14 1967-10-16
GB1233545A (de) * 1967-08-18 1971-05-26
US3470609A (en) * 1967-08-18 1969-10-07 Conductron Corp Method of producing a control system
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3942657A1 (de) * 1988-12-28 1990-07-05 Mitsubishi Electric Corp Halbleitereinrichtung mit einem dielektrischen schutzelement gegen durchschlag und verfahren zu deren herstellung
DE3942657C2 (de) * 1988-12-28 2000-02-03 Mitsubishi Electric Corp Halbleitereinrichtung mit einem dielektrischen Schutzelement gegen Durchschlag während der Herstellung durch Ionenimplantation und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
ZA698728B (en) 1971-07-28
SE347392B (de) 1972-07-31
FR2027452B1 (de) 1974-02-01
BR6915650D0 (pt) 1973-01-02
ES374906A1 (es) 1972-03-16
BE743829A (de) 1970-06-29
GB1244225A (en) 1971-08-25
CH514935A (de) 1971-10-31
DK125220B (da) 1973-01-15
JPS4816034B1 (de) 1973-05-18
FR2027452A1 (de) 1970-09-25
DE1965799A1 (de) 1970-07-23
DE1965799C3 (de) 1978-06-01
US3650019A (en) 1972-03-21
AT311420B (de) 1973-11-12
NL6919463A (de) 1970-07-02

Similar Documents

Publication Publication Date Title
DE1965799C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE2235533C3 (de) Halbleiterbauelement mit einem Ladungsspeicherelement
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE2745857C2 (de)
DE2853736C2 (de) Feldeffektanordnung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2160427C3 (de)
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE2326751A1 (de) Halbleiter-speichervorrichtung und feldeffekttransistor, der fuer die verwendung in dieser vorrichtung geeignet ist
DE2611338B2 (de) Feldeffekttransistor mit sehr kurzer Kanallänge
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2926334C2 (de)
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE10203820A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1589891B (de) Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee