KR890012395A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR890012395A KR890012395A KR1019880017621A KR880017621A KR890012395A KR 890012395 A KR890012395 A KR 890012395A KR 1019880017621 A KR1019880017621 A KR 1019880017621A KR 880017621 A KR880017621 A KR 880017621A KR 890012395 A KR890012395 A KR 890012395A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- channel
- channel dope
- semiconductor device
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 7
- 238000004519 manufacturing process Methods 0.000 title claims 6
- 239000012535 impurity Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims 4
- 239000002019 doping agent Substances 0.000 claims 3
- 238000002513 implantation Methods 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- 238000009826 distribution Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/082—Ion implantation FETs/COMs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 본 발명의 실시예에 의한 채널도프 이온 주입량과 역치 전압 및 스윙 특성의 관계의 도시도.
제2도는 채널도프 이온 주입략을 변화시킨 경우의 n 벽 깊이와 n 벽 불순물 농도의 관계를 도시하는 선도.
제3도는 본 발명의 방법에 의한 MIS 트랜지스터의 스윙값과 차단전류의 관계를 도시하는 특성도.
Claims (7)
- 제1도의 도전형의 불순물을 갖는 반도체 기판 또는 벽으로 형성이 되는 제1의 영역과, 이 제1의 영역내에 서로 이격하여 형성되고 제1의 도전형과 반대 도전형의 제2의 도전형의 불순물을 갖는 소스/드레인 영역과, 상기 소스/드레인 영역간의 상기 제1의 영역 상방에 형성이 되는 게이트 전극으로 형성이 되며, 상기 소스/드레인 영역간의 상기 제1의 영역에 불순물을 도입하는 채널도프 구조의 반도체 장치의 제조방법에 있어서, 상기 채널도프 구조를 형성하는 채널도프 이온의 주입량을 파라미터로 하는 상기 제1의 영역 깊이에 대한 제1의 영역 불순물 농도의 분포특성을 구하고, 이 분포 특성에 의거하여, 서브스레숄드영에 있어서 드레인 전류를 1자리 변화시키는데에 필요한 게이트 전압변화량(이하 이것을 스윙값이라 함)을 게이트 전압 드레인 전류 특성에서 산출하여, 상기 스윙값을 가급적 적게 하는 상기 채널도프 이온의 주입량을 상기 제1의 영역 불순물 농도에 따라서 채택하여 채널부에 도입하므로서, 상기 채널도프 구조의 MIS 트랜지스터를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 채널도프 이온의 주입량은, 상기 스윙값을 극력 적게하는 값으로 하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기한 채널도프 이온의 주입량은, 상기 스윙값을 최소값을 포함하는 최소값의 약 15% 오우버 이내로 하는 값임을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 채널도프 이온의 주입량은, 상기 스윙값을 90수 mV/decade 이하 또는 100mV/decade 약 이하로 하는 값임을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 게이트 전극은 제2도의 도전형의 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체조방법.
- 제1항에 있어서, 상기 채널도프의 이온이 제2의 도전형의 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 게이트 전극은 제2의 도전형 폴리실리콘에서 형성이 되며, 또한 상기 채널도프 이온이 제2의 도전형임을 특징으로 하는 반도체 장치의 제조방법.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63-305 | 1988-01-06 | ||
JP30588 | 1988-01-06 | ||
JP63-211638 | 1988-08-26 | ||
JP63211638A JP2666403B2 (ja) | 1988-01-06 | 1988-08-26 | Mis型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890012395A true KR890012395A (ko) | 1989-08-26 |
KR930008533B1 KR930008533B1 (ko) | 1993-09-09 |
Family
ID=26333260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880017621A KR930008533B1 (ko) | 1988-01-06 | 1988-12-28 | 반도체장치의 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5270235A (ko) |
JP (1) | JP2666403B2 (ko) |
KR (1) | KR930008533B1 (ko) |
DE (2) | DE3943738C2 (ko) |
NL (1) | NL191868C (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5407849A (en) * | 1992-06-23 | 1995-04-18 | Imp, Inc. | CMOS process and circuit including zero threshold transistors |
US5427964A (en) * | 1994-04-04 | 1995-06-27 | Motorola, Inc. | Insulated gate field effect transistor and method for fabricating |
US5482878A (en) * | 1994-04-04 | 1996-01-09 | Motorola, Inc. | Method for fabricating insulated gate field effect transistor having subthreshold swing |
US5441906A (en) * | 1994-04-04 | 1995-08-15 | Motorola, Inc. | Insulated gate field effect transistor having a partial channel and method for fabricating |
US5457060A (en) * | 1994-06-20 | 1995-10-10 | Winbond Electronics Corporation | Process for manufactuirng MOSFET having relatively shallow junction of doped region |
US5559050A (en) * | 1994-06-30 | 1996-09-24 | International Business Machines Corporation | P-MOSFETS with enhanced anomalous narrow channel effect |
FR2794898B1 (fr) | 1999-06-11 | 2001-09-14 | France Telecom | Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3895966A (en) * | 1969-09-30 | 1975-07-22 | Sprague Electric Co | Method of making insulated gate field effect transistor with controlled threshold voltage |
US4112455A (en) * | 1977-01-27 | 1978-09-05 | The United States Of America As Represented By The Secretary Of The Navy | Field-effect transistor with extended linear logarithmic transconductance |
JPS568879A (en) * | 1979-07-03 | 1981-01-29 | Nec Corp | Insulating gate field effect transistor |
JPS5833870A (ja) * | 1981-08-24 | 1983-02-28 | Hitachi Ltd | 半導体装置 |
US4514893A (en) * | 1983-04-29 | 1985-05-07 | At&T Bell Laboratories | Fabrication of FETs |
JPS62105464A (ja) * | 1985-11-01 | 1987-05-15 | Hitachi Ltd | 半導体装置の製造方法 |
-
1988
- 1988-08-26 JP JP63211638A patent/JP2666403B2/ja not_active Expired - Fee Related
- 1988-12-22 NL NL8803143A patent/NL191868C/xx not_active IP Right Cessation
- 1988-12-28 KR KR1019880017621A patent/KR930008533B1/ko not_active IP Right Cessation
-
1989
- 1989-01-03 US US07/292,757 patent/US5270235A/en not_active Expired - Lifetime
- 1989-01-04 DE DE3943738A patent/DE3943738C2/de not_active Expired - Fee Related
- 1989-01-04 DE DE3900147A patent/DE3900147C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02367A (ja) | 1990-01-05 |
US5270235A (en) | 1993-12-14 |
NL191868B (nl) | 1996-05-01 |
DE3900147A1 (de) | 1989-07-20 |
KR930008533B1 (ko) | 1993-09-09 |
DE3943738C2 (de) | 1995-12-07 |
DE3900147C2 (de) | 1996-02-08 |
NL191868C (nl) | 1996-09-03 |
JP2666403B2 (ja) | 1997-10-22 |
NL8803143A (nl) | 1989-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960036041A (ko) | 고내압 트랜지스터 및 그 제조방법 | |
KR970013402A (ko) | 플래쉬 메모리장치 및 그 제조방법 | |
KR930015099A (ko) | 측면 2중 확산 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법 | |
KR970072485A (ko) | 반도체 장치 및 그 제조 방법 | |
KR860006840A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
KR940004847A (ko) | 낮은 드레쉬 홀드 전압을 갖는 에피택셜 이중 확산형 금속 산화 실리콘(dmos) 트랜지스터 구조체 형성방법 | |
KR940020576A (ko) | 반도체트랜지스터구조(Metal oxide semiconductor transistors having a polysilicon gate electrode with nonuniform doping in source-drain direction) | |
KR860008624A (ko) | 금속 산화물 반도체 전계효과 트랜지스터 | |
KR920022534A (ko) | 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법 | |
KR890012395A (ko) | 반도체 장치의 제조방법 | |
CA1130473A (en) | Mosfet substrate sensitivity control | |
KR970072204A (ko) | 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법 | |
KR920018972A (ko) | 모오스 fet 제조방법 및 구조 | |
KR860009489A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR880006779A (ko) | 반도체 집적회로 장치 및 그 제조 방법 | |
KR870006679A (ko) | 전기효과 트랜지스터 | |
KR900015311A (ko) | 반도체장치 및 그 제조방법 | |
KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
KR950021721A (ko) | 모스 전계 효과 트랜지스터(mosfet)를 구비한 반도체 장치 및 그 제조 방법 | |
KR930005272A (ko) | Ldd형 mos 트랜지스터 및 그의 제조방법 | |
KR940016927A (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 | |
KR920015640A (ko) | 고압용 반도체 장치 | |
KR910003274B1 (ko) | 반도체장치 | |
KR950021543A (ko) | 마스크롬 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060824 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |