JPS62217666A - Ｍｉｓトランジスタ - Google Patents

Ｍｉｓトランジスタ

Info

Publication number
JPS62217666A
JPS62217666A JP61060378A JP6037886A JPS62217666A JP S62217666 A JPS62217666 A JP S62217666A JP 61060378 A JP61060378 A JP 61060378A JP 6037886 A JP6037886 A JP 6037886A JP S62217666 A JPS62217666 A JP S62217666A
Authority
JP
Japan
Prior art keywords
diffusion layer
type diffusion
type
mis
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61060378A
Other languages
English (en)
Inventor
Hiroyuki Yamane
山根　宏幸
Yasushi Higuchi
安史 樋口
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP61060378A priority Critical patent/JPS62217666A/ja
Publication of JPS62217666A publication Critical patent/JPS62217666A/ja
Priority to US07/342,608 priority patent/US4924277A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本考案はＭｉｓトランジスタに関し、特にＣＭＯ８等の
Ｐ型チャネル及びＮ型チャネルのＭＩＳトランジスタを
兼ね備えた相補形回路等において、その微細化を可能と
するＭＩＳトランジスタに関する。
〔従来の技術〕
現在、ＭＩＳトランジスタの微細化が進むにつれて短チ
ヤネル効果やホット・キャリヤ効果に対する考慮が益々
必要となってきている。短チヤネル効果とは、特にＰ型
チャネルＭＩＳトランジスタにおいて、素子の微細化に
つれてソースとドレインが近接してくる為、チャネル部
の電位がドレイン電圧に影響され、しきい値電圧やパン
チスルー電圧の低下をもたらす現象であり、ホット・キ
ャリヤ効果とは、特にＮ型チャネルＭＩＳトランジスタ
において、チャネルを流れる電子が散乱を受けてゲート
の方向に注入される現象と、弱い降伏によって発生した
電子及び正孔が注入される現象であり、ドレイン電圧が
大きい程起こりやすく、サブミクロン素子では長時間印
加可能な最大電圧はこのホット・キャリヤ耐圧で決まる
。
従来、上記の両者のうちホット・キャリヤ効果について
は第６図に示すような低不純物密度ドレイン（以下ｒＬ
ＤＤＪという）構造を採用している。図において、半導
体基板１中に形成されたＰ型ウェル領域２ｂの表面にゲ
ー日色縁膜５を介してゲート電極６を形成し、又、素子
分離領域にはフィールド絶縁膜７を形成する。そうした
上でゲート電極６及びフィールド絶縁膜７をマスクとし
てイオン注入を行い、その不純物濃度が低濃度のＮ−型
拡散層８を形成し、ゲート電極６の両側（側壁）にスペ
ーサ９を設け、ゲート電極６、スペーサ９及びフィール
ド絶縁膜７をマスクとしてイオン注入を行い、その不純
物濃度が高濃度で、しかもその底部がＮ−型拡散層８の
底部より深く拡散するＮ゛型拡散ＮＩＯを形成する。
〔発明が解決しようとする問題点〕
しかしながら、上記のＬＤＤ構造においてＮ型チャネル
ＭＩＳトランジスタにおけるホット・キャリヤ効果の影
響は低減できるものの、Ｎ°型拡散ＪｉｉＩＯを形成す
るためにスペーサ９を設ける必要があり、このスペーサ
９を形成する事はその制御等が技術的に困難であり、又
、製造工程が増加してしまい、さらに、０ＭＯ３等のＰ
型チャネル及びＮ型チャネルのＭＩＳトランジスタを兼
ね備えた補助形回路に採用した場合には、Ｐ型チャネル
ＭＩＳＩ−ランジスタにおける短チヤネル効果の影響を
低減する為に、別の配慮が必要であり、従来ではしかた
なくＰ型チャネルＭＩＳトランジスタは比較的広い面積
にて設計されている。
そこで本発明は上記の点に鑑みて創案されたもので、０
ＭＯ３等のＰ型チャネル及びＮ型チャネルのＭＩＳトラ
ンジスタを兼ね備えた相補形回路において、その製造工
程を一工程増すだけで、何らスペーサ等を形成すること
なく、短チヤネル効果及びホット・キャリヤ効果の影響
を同時に低減できるＭＩＳトランジスタの構造を提供す
ることを目的としている。
〔問題点を解決するための手段〕
上記の目的を達成するための本発明のＭＩＳトランジス
タは、半導体基板中に形成された第１導電形ウェル領域
と、該第１導電形ウェル領域上に絶縁膜を介して形成さ
れたゲート電極と、該ゲート電極及び素子分離領域であ
るフィールド絶縁膜とをマスクとして不純物をイオン注
入法等により注入する事によって該ゲート電極の両側に
それぞれ形成され、その不純物濃度が前記第１導電形ウ
ェル領域の不純物濃度より高濃度であるＮ型拡散層と、
その不純物濃度が該Ｎ型拡散層の不純物濃度より高濃度
でり、前記ゲート電極の一方の側に形成された前記Ｎ型
拡散層内に該Ｎ型拡散層より狭い幅をもって形成されソ
ース電極に電気接続する第１の高濃度第２導電形拡散層
と、前記ゲート電極の他方の側に形成された前記Ｎ型拡
散層内に該Ｎ型拡散層より狭い幅をもって形成されドレ
イン電極に電気接続する第２の高濃度第２導電形拡散層
とから構成される。
（作用〕 上記の構成によると、Ｎ型拡散層がＭＩＳＩ−ランジス
タのチャネル領域に一部形成されている事から、Ｐ型チ
ャネルＭＩＳＩ−ランジスタにおいては、すなわち高濃
度第２導電形拡散層のエツジ部近傍のチャネル領域が高
濃度となり、しきい値電圧の絶対値を高くする方向に作
用する。又、ドレイン部に生じる空乏層の伸びを低減で
き、さらには、Ｎ型拡散層の不純物濃度が第１導電形ウ
ェル領域の不純物濃度より高濃度である事から、Ｎ型拡
散層がない場合と比較して接合深さが実効的に浅くなり
、したがってゲート長が実効的に長くなる。Ｎ型チャネ
ルＭＩＳトランジスタにおいては、高濃度第２導電形拡
散層の不純物濃度よりＮ型拡散層の不純物濃度が低濃度
である事から、不純物分布が緩やかとなりドレイン部で
の電界集中が緩和される。
〔実施例〕
以下、図面に示す実施例により本発明の詳細な説明する
。第１図に本発明の一実施例のＭＩＳトランジスタの断
面図を示す。図にはＰ型チャネルＭＩＳトランジスタ（
ａ）（以下ｒＰ−Ｍ　Ｉ　ＳＪという）とＮ型チャネル
ＭＩＳトランジスタ（ｂ）（以下ｒＮ−Ｍ　Ｉ　ＳＪと
いう）が示されており、例えばＣＭＯ３等の相補形回路
が利用可能なものである。
図において、Ｓｉ等の半導体基板１中にＰ−ＭＩＳには
リン等のＮ型不純物を深（拡散したＮ−型ウェル領域２
ａを形成し、Ｎ−Ｍ　Ｉ　Ｓにはボロン等のＰ型不純物
を深く拡散したＰ−型ウェル領域２ｂを形成する。Ｐ−
ＭＩＳ及びＮ−ＭＩＳの半導体基板１の主表面にはＳｉ
酸化膜、Ｓｉ窒化膜又は両者の組合せ等から成るゲート
絶縁膜５を介して、多結晶Ｓｔ、Ｔｔ、Ｍｏ等の導電性
の層から成るゲート電極６を部分的に形成する。又、半
導体基板１の表面で各ＭＩＳトランジスタを分離する領
域には、Ｓｉ酸化膜等からなる素子分離領域であるフィ
ールド絶縁膜７を形成する。尚、素子分離領域としては
、半導体基板１の表面をエツチングし溝を形成した後Ｓ
ｉ酸化膜、多結晶Ｓｉ等を埋め込んだものを形成しても
よく、本発明でいうフィールド絶縁膜とはこういったも
のを含むものである。
そうした上で、Ｐ−Ｍｉｓ及びＮ−ＭＩＳに同時に、ゲ
ート電極６及びフィールド絶縁膜７をマスクとしてリン
等のＮ型不純物を本実施例ではその濃度Ｃ１ｌがＮ−型
ウェル領域２ａ及びＰ−型ウェル領域２ｂの不純物濃度
Ｃ，−及びＣＰ−の３倍乃至３０倍の範囲でイオン注入
し、必要があればその後適当な熱処理を施してＮ型拡散
層４をそれぞれに形成する。
その後通常のＣＭＯ３製造工程によりＮ型拡散層４と同
様にゲート電極６及びフィールド絶縁膜７をマスクとし
て、Ｐ−ＭＩＳにはポロン等のＰ型不純物をイオン注入
し、ゲート電極６の両側のそれぞれのＮ型拡散Ｎ４内に
ソース電極に電気接続する第１のＰ゛゛拡散１ｉ３　ａ
、及びドレン電極に電気接続する第２のＰ゛型型数散層
３ａｚそれぞれ形成する。又、Ｎ−Ｍ　Ｉ　Ｓにはリン
、ヒ素等のＮ型不純物をイオン注入し、同様にゲート電
極６の両側のそれぞれのＮ型拡散層４内にソース電極に
電気接続する第１のＮ゛型型数散層３ｂ＋びドレイン電
極に電気接続する第２のＮ゛型型数散層３ｂｔそれぞれ
形成する。ここで、Ｐ＋型拡散層３ａ及びＮ゛゛拡散Ｎ
３ｂの不純物濃度はＮ型拡散Ｎ４の不純物濃度より高濃
度であり、又、両者はＮ型拡散Ｎ４より浅く拡散し、従
ってＮ型拡散Ｎ４より狭い幅をもって形成する。さらに
、Ｐ゛型型数散層３ａＮ”型拡散層３ｂ及びＮ型拡散層
４を形成する順序は上記の逆の順でも差し障りない。
次に、上記構成によってＭＩＳトランジスタの特性が改
善される事を説明する。
まず、Ｐ−ＭＩＳにおいては、Ｎ型拡散層４によってＰ
°型拡散Ｎ　３　ａのエツジ部近傍のチャネル領域ａａ
の不純物濃度が高濃度となる事により、ＭＩＳトランジ
スタのしきい値電圧■。の絶対値１■ア　１を高めるよ
うに作用する。この作用はゲ−ド長が短い素子はど絶対
値ＩＶＴ　ｌを高める。
一方、短チヤネル効果によりゲート長が短くなるにつれ
て絶対値ＩＶ−１が低下するが、両者は衡り合い絶対値
ＩＶＴ　ｌがゲート長に影響されずにほぼ一定とする事
ができ、短チヤネル効果の影響を低減する事が出来る。
この様子を第２図に示すゲート長としきい値電圧Ｖ、と
の関係図を用いて説明する。図において実線ＣがＮ型拡
散層４がない場合の特性であり、実線ｄが本実施例の特
性である。本実施例によるとしきい値電圧Ｖ、が約ゲー
ト長０．８μｍ以上でほぼ一定となっており、ゲート長
の短いＭｒＳトランジスタ、すなわち微細化されるＭＩ
ＳＩ−ランジスタにおいて有効に使用可能である事がわ
かる。尚、本発明はＮ型拡散層４の不純物濃度ＣＭがＮ
−型ウェル領域２ａの不純物濃度ＣＮ−より高濃度であ
ればその効果がある程度得られるものであるが、３倍乃
至３０倍の範囲であるとその効果が明確に得られ、さら
に、１５倍乃至２０倍の範囲であると優れた特性が得ら
れるものであり、上述の実線ｄはこの範囲についてのも
のである。又、点線ｅ及び点線ｆはそれぞれ不純物濃度
Ｃ，が不純物濃度ＣＨ−の３倍未満及び３０倍より多い
時の特性を示している。
また、第３図の第１図におけるＡ−Ａ断面図の不純物濃
度分布図に示すように、Ｎ型拡散層４によって接合深さ
ｘｊが、Ｎ型拡散層４がないものの接合深さＸｊ′より
実効的に浅くなっている。
従って、ゲート長を実効的に長くする事ができ、短チヤ
ネル効果の影響を低減できる。又、他の効果として、Ｎ
型拡散Ｊ！！４とＰ゛型型数散層３ａの間に生じる空乏
層は、Ｎ型拡散Ｎ４が比較的高濃度である為にその拡が
りを抑える事ができ、さらに、パンチスルー耐圧を向上
する事が出来る。
次にＮ−Ｍ　Ｉ　Ｓにおいては、第４図の第１図におけ
るＢ−Ｂ断面図の不純物濃度分布図に示すように、Ｎ′
型型数散層３ｂＰ−型ウェル領域２ｂとの間にＮ型拡散
層４を形成する事により、ドレイン部での不純物濃度分
布がＮ型拡散層４がないものと比較して緩やかになる。
この結果、ドレイン部での電界集中が緩和され、ホット
・キャリヤ効果を低減する事ができる。尚、Ｐ−Ｍｉｓ
ではホット・・キャリヤが逆に若干増加するが、Ｐ−Ｍ
ＩｓはもともとＮ−ＭＩＳに比較してホット・キャリヤ
発生量が数桁率さいので全く問題はない。
第５図に本発明の他の実施例の断面図を示す。
図はより高耐圧なＮ−Ｍ　Ｉ　Ｓを示しており、そうで
ないＮ−ＭＩＳ、Ｐ−ＭＩＳについては上記実施例と同
様のものでよく、それらは本実施例のＮ−ＭＩＳと同時
に形成される。図において、Ｎ型拡散層４までは上記実
施例と同様の構成であり、同一構成部分には同じ符号を
付してその説明は省略、する。本実施例ではドレイン領
域、或いはソース・ドレイン両領域（図は後者）上のゲ
ート電極６横をホトレジスト等で覆った後にヒ素等のＮ
型不純物を上記実施例と同じ条件でイオン注入し、第１
のＮ°型拡散Ｎ３ｂ、及び第２のＮ゛型拡散Ｊｉ５３ｂ
、を形成する。本実施例によると、チャネル領域におけ
るＮ型拡散層４の幅が広くなるのでより高耐圧なＮ−Ｍ
ＩＳを提供する事が出来る。
〔発明の効果〕
以上述べた如く本発明のＭＩＳトランジスタによれば、
０ＭＯ３等のＰ型チャネル及びＮ型チャネルのＭＩＳト
ランジスタを兼ね備えた相補形回路等において、Ｎ型拡
散層をＰ−Ｍｉｓ及びＮ−ＭＩＳのソース・ドレイン領
域に同時に形成するという、製造工程がわずか一工程増
す事により、何らスペーサ等を形成する事なく、素子の
微細化において非常に問題となっているＰ−ＭＩＳにお
ける短チヤネル効果及びＮ−Ｍ　Ｉ　Ｓにおけるホ・ノ
ド・キャリヤ効果を同時に低減できるという優れた効果
がある。
【図面の簡単な説明】
第１図は零発く一実施例のＭＩＳトランジスタの断面図
、第２図はゲート長としきい値電圧ＶＴとの関係図、第
３図は第１図におけるＡ−Ａ断面図の不純物濃度分布図
、第４図は第１図におけるＢ−Ｂ断面図の不純物濃度分
布図、第５図は本発明の他の実施例のＭＩＳトランジス
タの断面図、第６図は従来技術であるＬＤＤ構造の断面
図である。 １・・・半導体基板、２ａ・・・Ｎ−型ウェル領域、２
ｂ・・・Ｐ−型ウェル領域、３ａ・・・Ｐ・型拡散層、
３ｂ・・・Ｎ゛型型数散層４・・・Ｎ型拡散層、５・・
・ゲート絶縁膜、６・・・ゲート電極、７・・・フィー
ルド絶縁膜。 （ａ）・・・Ｐ型チャネルＭＩＳＩ−ランジスタ、（ｂ
）・・・Ｎ型チャネルＭＩＳトランジスタ。 代理人弁理士　岡　　部　　　隆 Ｉ奸−−−一一一−＋ 第５図 第６図

Claims (4)

    【特許請求の範囲】
  1. （１）半導体基板中に形成された第１導電形ウェル領域
    と、 該第１導電形ウェル領域上に絶縁膜を介して形成された
    ゲート電極と、 該ゲート電極及び素子分離領域であるフィールド絶縁膜
    とをマスクとして不純物を注入する事によって該ゲート
    電極の両側にそれぞれ形成され、その不純物濃度が前記
    第１導電形ウェル領域の不純物濃度より高濃度であるＮ
    型拡散層と、 その不純物濃度が該Ｎ型拡散層の不純物濃度より高濃度
    であり、前記ゲート電極の一方の側に形成された前記Ｎ
    型拡散層内に該Ｎ型拡散層より狭い幅をもって形成され
    ソース電極に電気接続する第１の高濃度第２導電形拡散
    層と、前記ゲート電極の他方の側に形成された前記Ｎ型
    拡散層内に該Ｎ型拡散層より狭い幅をもって形成されド
    レイン電極に電気接続する第２の高濃度第２導電形拡散
    層とを具備する事を特徴とするＭＩＳトランジスタ。
  2. （２）前記Ｎ型拡散層の不純物濃度が、前記第１導電形
    ウェル領域の不純物濃度の３倍乃至３０倍である特許請
    求の範囲第１項記載のＭＩＳトランジスタ。
  3. （３）前記第１の高濃度第２導電形拡散層及び前記第２
    の高濃度第２導電形拡散層が、前記ゲート電極及びフィ
    ールド絶縁膜をマスクとして不純物を注入する事によっ
    て、前記Ｎ型拡散層内に形成ささている特許請求の範囲
    第１項又は第２項のいずれかに記載のＭＩＳトランジス
    タ。
  4. （４）前記Ｎ型拡散層の不純物濃度が、前記第１導電形
    ウェル領域の不純物濃度の１５倍乃至２０倍である特許
    請求の範囲第１項又は第３項のいずれかに記載のＭＩＳ
    トランジスタ。
JP61060378A 1986-03-18 1986-03-18 Ｍｉｓトランジスタ Pending JPS62217666A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61060378A JPS62217666A (ja) 1986-03-18 1986-03-18 Ｍｉｓトランジスタ
US07/342,608 US4924277A (en) 1986-03-18 1989-04-20 MIS transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61060378A JPS62217666A (ja) 1986-03-18 1986-03-18 Ｍｉｓトランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5350419A Division JP2507981B2 (ja) 1993-12-27 1993-12-27 相補形ｍｉｓトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS62217666A true JPS62217666A (ja) 1987-09-25

Family

ID=13140415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61060378A Pending JPS62217666A (ja) 1986-03-18 1986-03-18 Ｍｉｓトランジスタ

Country Status (2)

Country Link
US (1) US4924277A (ja)
JP (1) JPS62217666A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222862A (ja) * 1988-07-11 1990-01-25 Fujitsu Ltd 半導体装置の製造方法
JPH0321058A (ja) * 1989-06-16 1991-01-29 Nippondenso Co Ltd Ｍｉｓトランジスタ及び相補形ｍｉｓトランジスタの製造方法
US5830788A (en) * 1996-06-21 1998-11-03 Matsushita Electric Industrial Co., Ltd. Method for forming complementary MOS device having asymmetric region in channel region
JPH11214656A (ja) * 1998-01-29 1999-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
JPH0254537A (ja) * 1988-08-18 1990-02-23 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2508818B2 (ja) * 1988-10-03 1996-06-19 三菱電機株式会社 半導体装置の製造方法
US5143857A (en) * 1988-11-07 1992-09-01 Triquint Semiconductor, Inc. Method of fabricating an electronic device with reduced susceptiblity to backgating effects
JPH0734475B2 (ja) * 1989-03-10 1995-04-12 株式会社東芝 半導体装置
US5331192A (en) * 1989-06-15 1994-07-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US5536957A (en) * 1990-01-16 1996-07-16 Mitsubishi Denki Kabushiki Kaisha MOS field effect transistor having source/drain regions surrounded by impurity wells
JP2545762B2 (ja) * 1990-04-13 1996-10-23 日本電装株式会社 高耐圧ｍｉｓトランジスタおよびこのトランジスタを有する相補型トランジスタの製造方法
US5252848A (en) * 1992-02-03 1993-10-12 Motorola, Inc. Low on resistance field effect transistor
JP3474589B2 (ja) * 1992-04-17 2003-12-08 株式会社デンソー 相補型ｍｉｓトランジスタ装置
US5532176A (en) * 1992-04-17 1996-07-02 Nippondenso Co., Ltd. Process for fabricating a complementary MIS transistor
JPH0799315A (ja) * 1993-06-22 1995-04-11 Motorola Inc 半導体デバイスの対向するドープ領域のインターフェースにおけるキャリア濃度を制御する方法
US5409848A (en) * 1994-03-31 1995-04-25 Vlsi Technology, Inc. Angled lateral pocket implants on p-type semiconductor devices
JP3055424B2 (ja) * 1994-04-28 2000-06-26 株式会社デンソー Ｍｉｓ型半導体装置の製造方法
CN1049070C (zh) * 1994-06-08 2000-02-02 现代电子产业株式会社 半导体器件及其制造方法
JPH0964286A (ja) * 1995-08-21 1997-03-07 Yamaha Corp 半導体装置
KR100867286B1 (ko) * 2002-04-24 2008-11-06 이 잉크 코포레이션 전자 표시장치
CN101908543B (zh) * 2009-06-02 2016-06-22 台湾积体电路制造股份有限公司 集成电路结构
TWI621273B (zh) * 2017-04-27 2018-04-11 立錡科技股份有限公司 具有可調整臨界電壓之高壓空乏型mos元件及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5556663A (en) * 1978-10-23 1980-04-25 Nec Corp Insulating-gate type field-effect transistor
JPS5626471A (en) * 1979-08-10 1981-03-14 Matsushita Electric Ind Co Ltd Mos type semiconductor device
JPS58169928A (ja) * 1982-02-01 1983-10-06 テキサス・インスツルメンツ・インコ−ポレイテツド 高電圧ｃｍｏｓの製造方法
JPS5933259A (ja) * 1982-08-19 1984-02-23 San Ei Chem Ind Ltd カロチノイド色素の収得法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222480A (en) * 1975-08-14 1977-02-19 Nippon Telegr & Teleph Corp <Ntt> Insulating gate field effect transistor
JPS53122372A (en) * 1977-04-01 1978-10-25 Hitachi Ltd Mos trasistor
JPS59195869A (ja) * 1983-04-20 1984-11-07 Nec Corp 半導体装置の製造方法
US4597824A (en) * 1983-11-11 1986-07-01 Kabushiki Kaisha Toshiba Method of producing semiconductor device
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5556663A (en) * 1978-10-23 1980-04-25 Nec Corp Insulating-gate type field-effect transistor
JPS5626471A (en) * 1979-08-10 1981-03-14 Matsushita Electric Ind Co Ltd Mos type semiconductor device
JPS58169928A (ja) * 1982-02-01 1983-10-06 テキサス・インスツルメンツ・インコ−ポレイテツド 高電圧ｃｍｏｓの製造方法
JPS5933259A (ja) * 1982-08-19 1984-02-23 San Ei Chem Ind Ltd カロチノイド色素の収得法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222862A (ja) * 1988-07-11 1990-01-25 Fujitsu Ltd 半導体装置の製造方法
JPH0321058A (ja) * 1989-06-16 1991-01-29 Nippondenso Co Ltd Ｍｉｓトランジスタ及び相補形ｍｉｓトランジスタの製造方法
US5830788A (en) * 1996-06-21 1998-11-03 Matsushita Electric Industrial Co., Ltd. Method for forming complementary MOS device having asymmetric region in channel region
US6031268A (en) * 1996-06-21 2000-02-29 Matsushita Electric Industrial Co., Ltd. Complementary semiconductor device and method for producing the same
JPH11214656A (ja) * 1998-01-29 1999-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US4924277A (en) 1990-05-08

Similar Documents

Publication Publication Date Title
JPS62217666A (ja) Ｍｉｓトランジスタ
US5510279A (en) Method of fabricating an asymmetric lightly doped drain transistor device
JP3474589B2 (ja) 相補型ｍｉｓトランジスタ装置
JP2001298184A (ja) 半導体装置とその製造方法
JPH06326306A (ja) Ｍｏｓトランジスタおよびその製造方法
JPH0216020B2 (ja)
JPH0629532A (ja) Ｍｏｓｆｅｔ及びその製造方法
JP3448546B2 (ja) 半導体装置とその製造方法
US5623154A (en) Semiconductor device having triple diffusion
JPH0846196A (ja) Ｍｏｓトランジスタおよびその製造方法
JPH0730107A (ja) 高耐圧トランジスタ及びその製造方法
US6074906A (en) Complementary metal-oxide semiconductor device having source/drain regions formed using multiple spacers
US6153910A (en) Semiconductor device with nitrogen implanted channel region
JP5220970B2 (ja) 高電圧トランジスタの製造方法
JPH04212467A (ja) 半導体装置およびその製造方法
JPH1012870A (ja) 半導体装置及びその製造方法
JPS62262462A (ja) 半導体装置
JP2000068499A (ja) 半導体装置とその製造方法
JPS61119078A (ja) Ｍｏｓ型半導体装置
JP2000174218A (ja) 半導体装置とその製造方法
JP2896960B2 (ja) 半導体素子及びその製造方法
JP2507981B2 (ja) 相補形ｍｉｓトランジスタの製造方法
JPS62198162A (ja) Ｍｏｓトランジスタ及びその製造方法
JP2808620B2 (ja) 半導体装置の製造方法
US20020089021A1 (en) Semiconductor device with an anti-doped region