KR20130014041A - 치환 소스/드레인 ｆｉｎｆｅｔ 제조 - Google Patents

치환 소스/드레인 ｆｉｎｆｅｔ 제조 Download PDF

Info

Publication number
KR20130014041A
KR20130014041A KR1020120082804A KR20120082804A KR20130014041A KR 20130014041 A KR20130014041 A KR 20130014041A KR 1020120082804 A KR1020120082804 A KR 1020120082804A KR 20120082804 A KR20120082804 A KR 20120082804A KR 20130014041 A KR20130014041 A KR 20130014041A
Authority
KR
South Korea
Prior art keywords
region
source
drain
fin
semiconductor
Prior art date
Application number
KR1020120082804A
Other languages
English (en)
Inventor
다니엘 탕
추-시 옌
Original Assignee
어드밴스드 이온 빔 테크놀로지 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/192,378 external-priority patent/US8685825B2/en
Application filed by 어드밴스드 이온 빔 테크놀로지 인크. filed Critical 어드밴스드 이온 빔 테크놀로지 인크.
Publication of KR20130014041A publication Critical patent/KR20130014041A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이의 채널 영역을 구비하는 핀을 갖는 finFET이 형성된다. 핀은 반도체 웨이퍼 상에 에칭된다. 채널 영역과 직접 접촉하는 절연층, 및 절연층과 직접 접촉하는 도전성 게이트 재료를 갖는 게이트 스택이 형성된다. 소스 영역 및 드레인 영역이 에칭되어 핀의 제1 영역을 노출시킨다. 그 후, 제1 부분의 일부가 도펀트를 사용하여 도핑된다.

Description

치환 소스/드레인 ＦＩＮＦＥＴ 제조{REPLACEMENT SOURCE/DRAIN FINFET FABRICATION}
연관 출원에의 참조
본 출원은 본원에 전체가 참조로서 통합된, 2011년 7월 27일 출원된 미국 특허 출원 번호 13/192,378의 연속이다.
본 명세서는 일반적으로 핀 전계 효과 트랜지스터(fin field effect transistor, finFET)를 제조하는 것에 관한 것으로, 보다 상세하게는 치환 소스 및 드레인을 갖는 finFET을 제조하는 것에 관한 것이다.
finFET은 전통적인 금속 산화물 반도체 전계 효과 트랜지스터들(MOSFET)과 동일한 원리들로 동작하는 비-평면 멀티-게이트 트랜지스터이다. 먼저, 실리콘 아일랜드 또는 핀(fin)이 웨이퍼 상에 패터닝된다. 핀을 형성한 후, 패터닝된 게이트 재료가 핀에 수직하게 이어지도록 게이트 스택이 퇴적되고 패터닝된다. 패터닝된 게이트 재료가 핀과 중첩하는 곳에서 finFET을 위한 게이트가 형성된다. finFET은 핀의 양쪽 수직 측벽 모두에 하나의 게이트를 가질 것이다. 핀의 상단 표면의 크기에 따라, finFET은 핀의 상단에 게이트를 가질 수도 있다.
예를 들어, 도 1은 SOI(silicon-on-insulator) 웨이퍼 상에 형성된 finFET(100)을 도시한다. 핀 구조물(102)은 산화물 층(108)으로부터 돌출되고 STI(shallow trench isolation)(106) 위로 솟아 있다. 게이트 스택(104)은 세 개의 면에서 핀 구조물(102)과 접촉하여 다중 게이트를 형성한다. 채널 영역은 핀 구조물(102) 내의 게이트 스택(104) 아래의 영역에 의해 정의된다. 소스 및 드레인 영역은 핀 구조물(102) 내의 양쪽 끝에서 채널 영역에 인접한다.
도 2는 SOI 웨이퍼의 산화물 층(208) 위에 형성된 전통적 MOSFET(200)을 도시한다. finFET(100)(도 1)과 대조적으로, 실리콘 영역(202)이 STI(206)와 평면을 이루는데, 이는 게이트 스택(204)이 실리콘 영역(202)의 오직 한 면에만 접촉하고 오직 하나의 게이트만을 형성하게 한다.
finFET의 다중 게이트는 전통적인 MOSFET들에 비해 많은 개선을 제공할 수 있다. 예를 들어, finFET은 숏 채널 효과(short channel effect)에 더 잘 견딜 수 있으며, 임계전압 이하 스윙(subthreshold swing)을 개선하는 동시에 더 높은 전류 드라이브를 제공할 수 있다.
그러나, finFET의 비-평면 특성은 제조 중에 몇 가지 어려움들을 야기할 수 있다. 예를 들어, 종래의 주입기들은 이온을 표면에 주입하기 위해 가시선(line of sight)을 필요로 한다. finFET의 소스 또는 드레인의 수직 측벽들을 도핑하기 위해, 웨이퍼는 경사각 주입(tilt-angle implant)되어야 한다. 인접한 finFET들로부터의 섀도잉 효과(shadowing effect)를 극복하기 위해, 주입은 복수의 각도들 또는 방향들에서 수행되어야 할 수 있는데, 이는 주입기 도구의 복잡성, 주입 비용 및 처리 시간을 증가시킬 수 있다. 대안적으로, 섀도잉 효과들을 최소화하기 위해 비-평면 구조들에 충분히 간격을 두는 설계 규칙들이 구현될 수 있다. 그러나, 구조 간격을 증가시키는 설계 규칙들의 이용은 밀도가 더 낮은 회로들을 야기할 것이다.
경사각 주입에 대한 한 대안은 플라즈마 도핑이다. 그러나, 플라즈마 도핑은 도핑 농도에 대한 한계 및 도핑 제어 등과 같은 그 특유의 문제점들을 가질 수 있다.
예시적인 실시예에서, 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이의 채널 영역을 구비하는 핀을 갖는 finFET이 형성된다. 핀은 반도체 웨이퍼 상에 에칭된다. 채널 영역과 직접 접촉하는 절연층, 및 절연층과 직접 접촉하는 도전성 게이트 재료를 갖는 게이트 스택이 형성된다. 소스 및 드레인 영역이 에칭되어 핀의 제1 영역을 노출시킨다. 그 후, 제1 영역의 일부가 도펀트를 사용하여 도핑된다.
본 출원은 첨부 도면과 함께 제공되는 이하의 상세한 설명을 참조하여 가장 잘 이해될 수 있으며, 도면에서 유사한 부분들은 유사한 참조번호로 표기될 수 있다.
도 1은 finFET을 도시한다.
도 2는 SOI MOSFET을 도시한다.
도 3은 finFET을 형성하기 위한 예시적인 공정의 흐름도를 도시한다.
도 4의 (a)는 도 3에 도시된 예시적인 공정에 따른 제조의 최초 단계에서의 finFET의 예시적인 실시예의 사시도를 도시한다.
도 4의 (b)는 도 4의 (a)의 점선으로 된 절단면(402)을 따른 예시적인 실시예의 단면도를 도시한다.
도 4의 (c)는 도 4의 (a)의 점선으로 된 절단면(404)을 따른 예시적인 실시예의 다른 단면도를 도시한다.
도 5의 (a) 내지 (c), 도 6의 (a) 내지 (c), 도 7의 (a) 내지 (c), 도 8의 (a) 내지 (c), 도 9의 (a) 내지 (c), 및 도 10의 (a) 내지 (c)는 도 3에 도시된 예시적인 공정에 따른 다양한 제조 스테이지들에서의 예시적인 실시예를 도시한다.
도 11의 (a) 내지 (c)는 SOI 웨이퍼 상의 finFET의 예시적인 실시예를 도시한다.
도 12의 (a) 내지 (c)는 비대칭 소스 및 드레인 영역을 갖는 finFET의 예시적인 실시예를 도시한다.
도 13의 (a) 내지 (c)는 finFET을 제조하기 위한 다른 예시적인 공정의 스테이지를 도시한다.
도 14의 (a) 내지 (c)는 finFET을 제조하기 위한 다른 예시적인 공정의 스테이지를 도시한다.
도 15의 (a) 내지 (c)는 finFET을 제조하기 위한 다른 예시적인 공정의 스테이지를 도시한다.
도 16은 finFET을 형성하기 위한 예시적인 공정의 변형의 흐름도를 도시한다.
도 17의 (a) 내지 (c)는 finFET을 형성하기 위한 예시적인 공정의 변형 동안 도핑을 받아들일 수 있는 finFET의 영역들을 도시한다.
도 18은 finFET을 형성하기 위한 예시적인 공정의 변형 동안 finFET이 경사각 주입을 받아들이는 것을 도시한다.
도면들은 오직 예시를 목적으로 본 발명의 다양한 실시예를 도시한다. 본 기술 분야의 숙련된 자들은 이하의 논의로부터, 본원에 설명된 본 발명의 원리로부터 벗어나지 않으면서 본원에 예시된 구조들 및 방법들의 대안적인 실시예들이 실시될 수 있다는 점을 쉽게 알아차릴 것이다.
이하의 설명은 본 기술 분야의 통상의 지식을 가진 자가 다양한 실시예들을 만들고 사용하는 것을 가능하게 하기 위해 제공된다. 특정 장치들, 기법들 및 응용들의 설명들은 단지 예시로서만 제공된다. 여기에 설명되는 예시들에 대한 다양한 수정들이 본 기술 분야의 통상의 지식을 가진 자들에게 쉽게 분명해질 것이며, 여기에 정의된 일반적 원리들은 다양한 실시예들의 취지 및 범위로부터 벗어나지 않으면서 다른 예시들 및 응용들에 적용될 수 있다. 따라서, 다양한 실시예들은 여기에 설명되고 도시된 예시들에 한정되는 것이 아니라, 청구항들과 일치하는 범위에 부합하도록 의도된다.
도 3은 finFET을 제조하기 위한 예시적인 공정(300)을 도시한다. 이에 대응하는 도 4의 (a) 내지 (c), 도 5의 (a) 내지 (c), 도 6의 (a) 내지 (c) 도 7의 (a) 내지 (c), 도 8의 (a) 내지 (c), 도 9의 (a) 내지 (c), 및 도 10의 (a) 내지 (c)는 예시적인 공정(300)(도 3)에 따른 다양한 제조 스테이지들에서의 finFET을 도시한다.
특히, 도 4의 (a) 내지 (c)는 반도체 웨이퍼의 일부인 기판(400)을 도시한다. 본 예시적인 실시예에서, 기판(400)은 벌크 실리콘 웨이퍼의 일부이다. 그러나, SOI 웨이퍼와 같은 다른 유형의 웨이퍼들 또는 기판들도 이용될 수 있다. 또한, Ge, SiGe, SiC, GeP, GeN, InGaAs, GaAs, InSb, InAs, GaSb 및 InP을 포함하지만 그에 한정되지는 않는 실리콘 이외의 반도체 재료들이 이용될 수 있다.
도 3을 참조하면, 동작(302)에서, 핀 구조물이 기판 상에 에칭된다. 도 5의 (a) 내지 (c)는 웨이퍼의 실리콘에 직접 접속된 핀 구조물(500)의 형성 후의 기판(400)을 도시한다. 이러한 동작은 핀 구조물(500)을 형성하기 위해 표준 반도체 마스킹 및 에칭 기법들을 이용할 수 있다.
필수적인 것은 아니지만, 핀 구조물(500)의 형성 후에 STI 영역 또한 형성될 수 있다. 도 5의 (a) 내지 (c)는 STI(502)의 형성 후의 기판(400)을 도시한다. 핀 구조물(500)을 형성한 후, STI 절연 재료가 기판 위에 퇴적될 수 있다. STI(502)의 최상단(504)이 핀 구조물(500)의 최상단(506)과 거의 평면을 이룰 때까지 STI 절연 재료를 제거하기 위해 화학적 기계적 연마(CMP) 또는 에치백(etch-back)과 같은 평탄화 기법들이 사용될 수 있다. 도 5의 (a) 내지 (c)는 STI(502)가 핀 구조물(500)과 완벽하게 평면을 이루는 것을 도시하지만, 실제로는 그러한 영역들 사이에 작은 단차가 있을 수 있다. 작은 단차에도 불구하고, 영역들은 여전히 거의 평면을 이루는 것으로 간주된다. 다른 예시적인 공정들에서, STI 형성은 공정 내에서 나중에 발생할 수 있다. 예를 들어, 이하에서 도 14의 (a) 내지 (c) 및 도 15의 (a) 내지 (c)에 관하여 논의되는 바와 같이, STI 형성은 소스/드레인 영역이 에칭되고 재충진(refill)된 후에 발생할 수 있다.
STI 영역이 형성된 경우, 핀 구조물의 일부를 노출하기 위해 에치백이 또한 사용될 수 있다. 도 6의 (a) 내지 (c)는 핀 구조물(500)의 상단 부분(600)을 노출시키기 위한 STI(502)의 에치백 후의 기판(400)을 도시한다. 핀 구조물(500)의 하단 부분(602)은 STI(502)에 의해 덮인 채로 남는다. 일례에서, STI 절연 재료는 실리콘 이산화물로 만들어진다. 이러한 예에서, 상당한 양의 핀 구조물(500)을 에칭하지 않고 STI(502)를 에칭하기 위해, 웨이퍼의 실리콘 위의 산화물에 대해 선택적인 에칭이 사용될 수 있다. 대안적으로, 에치백 동안 핀 구조물(500)을 보호하기 위해 포토레지스트 마스크 또는 하드마스크가 사용될 수 있다. STI 영역을 형성하는 다른 예시적인 공정들에서, 예를 들어 이하에서 도 12의 (a) 내지 (c)를 참조하여 논의되는 바와 같이, 에치백은 대안적으로 소스/드레인 영역이 에칭되고 재충진된 후의 공정에서 나중에 수행될 수 있다.
도 3을 다시 참조하면, 동작(304)에서, 게이트 스택을 퇴적하고 패터닝함으로써 finFET의 게이트가 형성된다. 도 7의 (a) 내지 (c)는 게이트 스택이 퇴적되고 패터닝되어 게이트를 형성한 이후의 기판(400)을 도시한다. 게이트 스택의 퇴적은 기판(400) 위에 게이트 유전체(700)를 성장시키거나 퇴적하는 것으로 시작한다. 도 7의 (a) 내지 (c)는 게이트 유전체(700)가 핀 구조물(500) 및 STI(502) 위에 존재하는 것을 도시한다. 따라서, 도 7의 (a) 내지 (c)의 경우, 게이트 유전체(700)는 퇴적된 재료, 또는 실리콘뿐 아니라 STI(502)의 절연 재료 상에 성장될 수 있는 재료이다. 게이트 유전체(700)가 열 산화물(thermal oxide)인 경우, STI(502) 위의 게이트 유전체(700)의 부분은 존재하지 않을 것이다. 게이트 유전체는 상이한 재료들의 복수의 층의 복합재료(composite)일 수도 있다는 것 또한 이해해야 한다.
다음으로, 도전성 게이트 재료(702)가 퇴적된다. 일례에서, 도전성 게이트 재료(702)는 저항을 감소시키고 게이트 일 함수를 설정하기 위해 주입될 수 있는 다결정 또는 비정질 실리콘이다. 금속들과 같은 다른 도전성 게이트 재료도 사용될 수 있다. 게이트 재료는 상이한 재료들의 복수의 층의 복합재료일 수도 있다는 것 또한 이해해야 한다.
다른 예시적인 실시예들에서, 게이트 스택은 또한 하이-k 금속 게이트(high-k metal gate, HKMG) 스택일 수 있다. 예를 들어, 하프늄 이산화물(HfO2), 지르코늄 이산화물(ZrO2) 또는 티타늄 이산화물(TiO2)과 같은 하이-k 게이트 유전체와 함께, 티타늄 질화물과 같은 금속 게이트가 사용될 수 있다. HKMG 스택은 유전체-우선(dielectric-first), 게이트-우선(gate-first), 유전체-최후(dielectric-last), 또는 게이트-최후(gate-last) 공정으로 형성될 수 있다.
예를 들어, 유전체-최후 HKMG 공정에서, 게이트 스택은 라인 공정의 전단(front-end) 동안 희생 스택(sacrificial stack)으로서 사용되는 전통적인 실리콘 이산화물 및 다결정 실리콘 스택으로서 처음에 형성될 수 있다. 그런 다음, 라인 공정의 후단으로 진행하기 전에, 이러한 희생 스택의 일부가 제거되고, 하이-k 유전체 및 금속 게이트를 포함하는 게이트 스택으로 치환될 수 있다. 이것은 또한 게이트-최후 HKMG 공정의 예이기도 하다.
게이트-최후 HKMG 공정의 다른 예시에서, 게이트 유전체는 (전통적 유전체들을 갖거나 갖지 않는) 하이-k 재료, 및 게이트 재료를 위한 다결정 실리콘을 사용하여 형성될 수 있다. 그런 다음, 라인 공정의 후단으로 진행하기 전에, 다결정 실리콘 게이트가 제거되고 금속 게이트로 치환될 것이다. 라인 공정의 전단에서 이전에 퇴적된 게이트 유전체는 남을 것이다. 이것은 또한 유전체-우선 HKMG 공정의 예이기도 하다.
게이트-우선, 유전체-우선 HKMG 공정에서, 하이-k 게이트 유전체 및 금속 게이트 둘다는 라인 공정의 전단 동안 형성된다.
게이트 스택이 퇴적된 후, 하드마스크 층(704)이 퇴적되고 패터닝된다. 도전성 게이트 재료(702), 및 선택적으로는 게이트 유전체(700)를 에칭하기 위해, 패터닝된 하드마스크가 사용될 수 있다. 남은 게이트 스택 재료는 게이트(706)를 형성한다. 채널(708)은 게이트(706)에 의해 거의 덮인 핀 구조물(500) 내의 영역이다. 소스 및 드레인(710)은 채널(708)에 인접한 핀 구조물(500)의 양쪽 끝에 있다. 설명되고 있는 것과 같은 개별 장치에서, 소스 및 드레인은 상호 교환가능하기 때문에 함께 설명된다.
다른 공정들에서, 게이트(706)를 패터닝하기 위해 포토레지스트 마스크가 사용되는 경우, 하드마스크는 생략될 수 있다. 또한, 게이트 유전체가 웨이퍼 전체에 걸쳐 에칭되지 않은 채로 남을 수 있다. 그것은 예를 들어 도 8의 (a) 내지 (c)에 관하여 설명되는 바와 같은 스페이서 에칭 단계에서 제거될 수 있다.
도 3을 참조하면, 동작(306)에서, 핀 구조물의 게이트 아래의 채널 영역을 남기면서 소스/드레인 영역들의 일부 또는 전부가 에칭된다. 이러한 동작의 일례에서, 게이트 하드마스크는 스페이서와 함께 소스/드레인 에칭을 위한 마스크로서 사용될 수 있다. 도 8의 (a) 내지 (c)는 스페이서(800)의 형성, 및 그러한 영역들 내의 핀 구조물(500)을 제거하기 위한 소스 및 드레인(710)(도 7의 (a))의 에칭 후의 기판(400)을 도시한다. 스페이서(800)의 형성은 기판(400) 위에 절연 스페이서 재료를 퇴적하는 것으로 시작될 수 있다. 이후, 블랭킷 스페이서 에칭이 수행될 수 있다. 게이트(706)의 측벽들 상의 스페이서 절연 재료는 에칭으로부터 보호될 것이다. 예를 들어 설정 시간 또는 종료점(end-point)에 의해 에칭이 완료된 후, 스페이서들(800)이 남을 것이다. 추가로, 게이트를 패터닝한 후에 웨이퍼 상에 남겨진 하드마스크 층(704)은 스페이서 절연 재료가 에칭되어 없어진 후에도 남을 수 있다. 그러면, 하드마스크 층(704) 및 스페이서(800)는 소스 및 드레인(710)(도 7의 (a))을 에칭하기 위한 마스크로서 사용될 수 있다. 소스 및 드레인 에칭 후, 소스 및 드레인(710)(도 7의 (a))으로부터 실리콘의 대부분 또는 전부가 제거되어, 핀 구조물(500)의 채널(708)을 남긴다.
동작(306)은 스페이서 관련 동작들을 생략할 수도 있다. 동작(306)의 이 버전은 소스 및 드레인 영역을 에칭하기 위해 하드마스크만을 사용할 수 있다. 동작(306)의 다른 예에서, 포토레지스트 마스크가 하드마스크 대신 사용될 수 있다.
도 3을 참조하면, 동작(308)에서, 동작(306)에서 에칭된 소스 및 드레인의 일부분들이 실리콘으로 재충진된다. 도 10의 (a) 내지 (c)는 에칭된 소스 및 드레인(710)(도 7의 (a))이 실리콘(1000)으로 재충진된 후의 기판(400)을 도시한다. 이것은 예를 들어 다결정 실리콘을 퇴적하는 것 또는 에피택셜 실리콘을 성장시키는 것에 의해 행해질 수 있다. 채널(708)의 측벽들이 소스 및 드레인 에칭 동안 손상된 경우, 예를 들어 측벽들을 열 산화시켜서 손상된 실리콘을 소모시킴으로써 측벽들이 새로운 실리콘을 받아들이도록 선택적으로 준비될 수 있다. 소스 및 드레인(710)(도 7)이 실리콘이었더라도, 영역들을 재충진하기 위해 다른 반도체들이 사용될 수 있다. 이 경우, 채널 영역 및 소스/드레인 영역들은 상이한 재료들로 만들어질 것이다.
도 3을 참조하면, 동작(308)과 동시에 발생하는 동작(310)에서, 소스 및 드레인은 실리콘으로 재충진되는 동안 인-사이추 도핑된다. 도 10의 (a) 내지 (c)를 다시 참조하면, 실리콘(1000)을 퇴적하거나 성장시키는 동안 도핑함으로써 경사각 및 플라즈마 주입을 피할 수 있다. 추가로, 인-사이추 도핑은 실리콘(1000)에 걸쳐 일정한 헤비 도핑(constant heavy doping)을 허용하므로, 주입만 하는 것에 비해 소스 및 드레인 저항이 감소될 수 있다. 임의의 소스 및 드레인 주입을 활성화하는 것과 연관되는 열적 단계들(thermal steps) 또한 피할 수 있다.
블랭킷 실리콘 퇴적 또는 성장이 사용되는 경우, 비-소스 및 비-드레인 영역으로부터 실리콘을 제거하기 위해 추가적 에칭 단계가 필요할 수 있다. 비 도전성이어야 하는 영역들로부터 실리콘을 제거하기 위해(예를 들어, 소스 및 드레인을 단락시킬 수 있는 임의의 실리콘을 제거하기 위해), CMP 또는 (마스킹 단계를 갖거나 갖지 않는) 에치백이 사용될 수 있다. 예를 들어, 도 10의 (a) 내지 (c)에 도시된 바와 같이, 사전에 에칭된 소스 및 드레인(710)(도 7의 (a))을 재충진하기 위해 퇴적된 실리콘(1000)이 에치백되어, 게이트(706)의 상단이 노출되고 소스 및 드레인이 함께 단락되지 않는다.
도 10의 (a) 내지 (c)의 실리콘(1000)이 하나의 특정 음영으로 도시되지만, 실리콘(1000)의 결정 구조는 장치에 걸쳐 변할 수 있다. 예를 들어, 실리콘(1000)이 에피택셜 공정으로 생성되는 경우, 소스 및 드레인 영역 내의 실리콘(1000) 부분은 결정질일 수 있는 한편, STI 위의 실리콘(1000)의 부분은 다결정질일 수 있다. 실리콘(1000)에 대한 단일 음영의 사용은, 실리콘(1000)이 균일한 결정 구조를 가지거나, 반드시 다른 균일한 특성들을 가진다는 것을 나타내도록 의도되는 것은 아니다.
대안적으로, 실리콘을 노출된 실리콘(예를 들어, 동작(306)에서의 소스 및 드레인의 제거 후에 노출된 웨이퍼 및 핀의 실리콘 부분들) 상에서만 성장시키고 다른 재료들(예를 들어, STI 절연체) 상에는 성장시키지 않기 위해 선택적 에피택셜 성장이 사용될 수 있다. 도 9의 (a) 내지 (c)는 에칭된 소스 및 드레인(710)(도 7의 (a))을 재충진하기 위해 실리콘(900)을 선택적으로 성장시킨 후의 기판(400)을 도시한다. 선택적 에피택시를 사용하면, 에치백 단계가 필요하지 않을 수 있다. 도 9의 (a) 내지 (c)는 비-선택적 성장 및 에치백 단계 후의 기판(400)을 도시한 도 10의 (a) 내지 (c)와 대조된다. 도 9의 (a) 내지 (c)의 소스 및 드레인(900)의 형상은 소스 및 드레인 영역을 재성장시키기 위한 선택적 에피택시를 사용하여 생성된 형상의 예시로서만 의도된다. 본 발명의 예시적인 실시예들로부터 벗어나지 않으면서 소스 및 드레인 영역의 다른 형상들도 생성될 수 있다.
열적인 비용(thermal budget)을 제어하기 위해, 먼저, 고온 에피택시 공정이 고품질 실리콘의 초기 두께를 성장시키는 데 사용될 수 있다. 그런 다음, 다결정 실리콘이 더 낮은 온도에서 퇴적되어 소스 및 드레인을 더 많이 재충진할 수 있다. 또한, 웨이퍼를 평탄화하기 위해 CMP, 에치백 또는 둘 다가 사용될 수 있다. 추가로, 위에서 설명된 바와 같이, 비-소스 및 비-드레인 영역으로부터 실리콘을 제거하기 위해 에치백이 필요할 수 있다.
도 9의 (a) 내지 (c) 및 도 10의 (a) 내지 (c)는 에칭된 소스 및 드레인이 실리콘으로 완전히 재충진되는 것을 도시하지만, 다른 경우들에서는 소스 및 드레인의 일부만이 실리콘으로 재충진될 필요가 있다.
저-저항의 소스 및 드레인을 만드는 것 외에, 소스 및 드레인(710)(도 7의 (a))의 치환도 채널(708)(도 10의 (a))에 변형을 더할 수 있다. 예를 들어, (실리콘 기판을 사용하는 경우의) SiGe 또는 SiC는 소스 및 드레인 영역이 에칭되어 없어진 채널(708)(도 10의 (a))의 면들 상에서 선택적 에피택시를 사용하여 성장될 수 있다. Si(또는 채널을 형성하는 다른 반도체 재료)에 비해, SiGe 또는 SiC의 상이한 격자 상수들은 채널(708) 내의 반도체를 변형시킬 수 있으며, 이는 채널(708) 내의 전자들 또는 홀들의 이동도를 증가시킬 수 있다.
제1의 예시적인 공정이 몇 개의 공정 단계들에 관하여 설명되었지만, 본 기술 분야의 숙련된 자들은 작동하는 finFET을 만들기 위해 다른 잘 알려진 공정 단계들이 또한 필요할 것이라는 것을 알 것이다. 예를 들어, n-형 또는 p-형 finFET에 대한 임계 전압을 적절하게 설정하기 위해 임계값 조정 주입들이 필요할 수 있다. 다른 예로서, 실리콘의 퇴적 또는 에피택셜 성장을 통한 소스 및 드레인의 재충진이 두 번 수행되어야 할 수 있는데, 한 번은 p-형 소스들 및 드레인들을 요하는 p-형 finFET을 위한 것이고, 한 번은 n-형 소스들 및 드레인들을 요하는 n-형 finFET을 위한 것이다.
도 11의 (a) 내지 (c)는 기판(1100) 상의 finFET의 다른 예시적인 실시예를 도시한다. 이러한 예시적인 실시예는, 위에서 설명된 바와 같은 벌크 웨이퍼 대신 SOI 웨이퍼가 기판(1100)으로서 사용된다는 점을 제외하고 도 10의 (a) 내지 (c)에 도시된 예시적인 실시예와 유사하다. 또한, 이러한 예시적인 실시예에 대해 사용되는 공정은 STI 영역의 형성을 포함하지 않는다. 도 11의 (a) 내지 (c)의 소스 및 드레인(1102)의 형상은 소스 및 드레인 영역을 재성장시키기 위해 선택적 에피택시를 사용하여 생성되는 형상의 예시로 의도된 것에 지나지 않는다. 본 발명의 실시예들로부터 벗어나지 않으면서 소스 및 드레인 영역의 다른 형상들도 생성될 수 있다.
도 12의 (a) 내지 (c)는 상이한 재료 특성들을 갖는 비대칭 소스(1200) 및 드레인(1202)을 갖는 finFET의 다른 예시적인 실시예를 도시한다. 예를 들어, 소스(1200) 및 드레인(1202)은 상이한 재료들로 만들어질 수 있다. 다른 예로서, 두 영역의 도핑이 상이할 수 있다. 또 다른 예에서, 두 영역의 변형이 상이할 수 있다. 이 예시적인 실시예는 소스(1200) 및 드레인(1202)이 별개로 성장될 것을 요구한다. 도 12의 (a) 내지 (c)의 소스(1200) 및 드레인(1202)의 형상은 소스 및 드레인 영역을 재성장시키기 위해 선택적 애피택시를 사용하여 생성되는 형상의 예시로 의도된 것에 지나지 않는다. 본 발명의 실시예들로부터 벗어나지 않으면서 소스 및 드레인 영역의 다른 형상들도 생성될 수 있다.
도 13의 (a) 내지 (c)는 다른 예시적인 공정의 스테이지를 도시한다. 이러한 예시적인 공정은 위에서 도 5의 (a) 내지 (c)에 관하여 설명된 STI 에치백 단계가 공정 내에서 나중에 수행된다는 점을 제외하고는 예시적인 공정(300)(도 3)과 유사하다. 도 13의 (a) 내지 (c)는 (동작(302)에서 설명된) 핀 구조물(1306)의 형성, (도 5의 (a) 내지 (c)에 관하여 설명된) STI(1304)의 퇴적, 및 (동작들(306, 308 및 310)에서 설명된) 소스 드레인(1302)의 에칭 및 재충진 후의 기판(1300)을 도시한다. 그러나, STI(1304)의 에치백은 아직 발생하지 않았다. (도 5의 (a) 내지 (c)에 관하여 설명된) STI 에치백 단계는 게이트 형성(동작(304)) 전의 소정 시점에서 발생한다. 기판(1300)은 SOI 웨이퍼로 도시되지만, 이러한 공정은 벌크 웨이퍼 상에서도 사용될 수 있다.
도 14의 (a) 내지 (c)는 finFET의 제조를 위한 다른 예시적인 공정의 스테이지를 도시한다. 이러한 예시적인 공정은, (동작들(306, 308 및 310)에서 설명된) 소스 및 드레인 에칭 및 재충진이 (동작(302)에서 설명된) 핀 구조물의 형성 전에 일어난다는 점을 제외하고 예시적인 공정(300)(도 3)과 유사하다. 이 공정에서, 재충진 전에 소스 및 드레인(1402)을 에칭하여 없애기 위해 표준 포토레지스트 마스크가 사용될 수 있다. 추가로, 소스 및 드레인(1402)을 형성할 실리콘만이 에칭되고 재충진된다. 영역(1404)은 에칭되지 않고 남아있으며, 기판(1400)의 원래의 상단 표면이다. 이 예시적인 공정에서의 후속 스테이지는 위에서 동작(302)에 관하여 설명된 바와 같이 핀 구조물을 형성한다. 기판(1400)은 SOI 웨이퍼로서 도시되지만, 이 공정은 벌크 웨이퍼에 대해서도 사용될 수 있다.
도 15의 (a) 내지 (c)는 finFET의 제조를 위한 다른 예시적인 공정의 스테이지를 도시한다. 이러한 예시적인 공정은, 소스 및 드레인(1502)이 에칭되고 재충진되는 것 외에, 소스 및 드레인(1502) 근처의 영역(1504)도 에칭되고 재충진된다는 점을 제외하고는 위에서 도 14의 (a) 내지 (c)에 관하여 설명된 예시적인 공정과 유사하다. 기판(1500)의 원래의 상단 표면의 영역(1506)만이 남는다. 이러한 예시적인 공정에서의 후속 스테이지는 위에서 동작(302)에 관하여 설명된 바와 같이 핀 구조물을 형성한다. 기판(1500)은 SOI 웨이퍼로서 도시되지만, 이러한 공정은 벌크 웨이퍼에 대해서도 사용될 수 있다.
도 15의 (a) 내지 (c)의 소스 및 드레인(1502), 및 소스 및 드레인(1502) 부근의 영역(1504)은 하나의 특정 음영으로 도시되었지만, 이러한 영역들의 결정 구조는 장치 전반에 걸쳐 변할 수 있다. 예를 들어, 이러한 영역들에서 실리콘을 재성장시키기 위해 에피택시가 사용되는 경우, 영역(1506)에 인접한 실리콘은 결정질일 수 있지만, 영역(1506)으로부터 멀리 떨어진 실리콘은 다결정질일 수 있다. 단일한 음영의 사용은 이러한 영역들이 균일한 결정 구조를 가지거나, 반드시 다른 균일한 특성들을 가진다는 것을 의미하도록 의도된 것은 아니다.
공정(300)(도 3)의 다른 변형들도 가능하다. 예를 들어, 도 16은, 도핑 단계가 포함된다는 것을 제외하면 공정(300)과 유사한 공정(1600)에 대한 흐름도를 도시한다. 특히, 핀을 에칭하고(동작(302)), 게이트를 형성하고(동작(304)), 소스 및 드레인 영역들의 일부를 에칭하여(동작(306)) 없앤 후에 (이들 모두는 공정(300)에 관하여 위에서 설명한 것과 동일한 방식으로 수행될 수 있음), 동작(1604)에서 소스 및 드레인 영역들 내부에 실리콘을 성장/퇴적하기 전에 동작(1602)에서 핀 구조물의 영역들이 도핑될 수 있다. 동작(306)을 수행한 후에 동작(1602)을 수행하는 것의 한가지 이점은, 소스 및 드레인 연장부의 부분들이 노출되어, 소스 및 드레인 연장부를 도핑하는 것을 더 용이하게 한다는 것이다.
일 예에서, 동작(1602)은 주입 단계를 사용하여 수행된다. 노출되는 핀 구조물의 영역들에 따라, 주입 단계는 도핑될 핀 구조물(또는 특정 핀 구조물들)의 부분들을 정의하는 포토마스크 층과 함께 또는 포토마스크 층 없이 사용될 수 있다. 일 예에서, 포토마스크는 소스 및 드레인 영역들에 인접한 영역들만이 도핑되도록 사용된다. 다른 예에서, 핀 구조물의 노출된 채널의 면들만이 주입 단계 동안 노출되는데, 이는 포켓 주입과 같은 채널 제어 주입을 위해 유용할 수 있다.
동작(1602)을 수행하기 위해 주입 단계를 사용하는 경우, 상이한 주입 기법들이 사용될 수 있다. 예를 들어, 도 18에 도시된 것과 같은 경사각 주입은 섀도잉 효과들을 방지할 수 있으며, 수직인 또는 거의 수직인 벽들의 도핑을 허용한다. 경사각 주입 동안, 도펀트(1802)의 이온들이 기판 표면에 대해 각도를 갖고 주입된다. 경사각을 사용하여 수행될 수 있는 모멘텀 전달 주입(MTI), 또는 플라즈마 주입과 같은 다른 주입 기법들도 사용될 수 있다.
다른 예에서, 동작(1602)은 분자 단층 도핑(molecular monolayer doping)(MLD)을 사용하여 수행된다. MLD를 사용하는 일 예에서, 도펀트 전구체(precursor)(예컨대, 인 또는 보론(boron)에 대한 전구체)가 노출된 핀 구조물 상에 퇴적된다. 도펀트가 가해진(dopant-soaked) 핀 구조물 위에 캡 층(예컨대, 산화물)이 퇴적될 수 있다. 도펀트를 핀 구조물 내부로 확산시키기 위해 어닐링(예컨대, 고속 열 어닐(rapid thermal anneal) 또는 스파이크 어닐(spike anneal))이 사용된다. 그리고, 핀 구조로부터 캡 층이 제거된다.
도펀트 전구체는 상이한 기법들을 사용하여 핀 구조물 상에 퇴적될 수 있다. 보론 및 실리콘 핀 구조물의 경우, CVD 단계가 보론을 핀 구조물 상에 퇴적할 수 있으며, 이는 노출된 실리콘 상에 보론 실리사이드의 얇은 층이 형성되도록 할 수 있다. 퇴적을 연장시킴으로써, 보론 실리사이드 층 위에 비정질 보론 층이 형성될 수 있다. 이 비정질 보론 층은 어닐링 단계 동안 보론의 탈착(desorption)으로부터 보호할 수 있다. 인의 경우, 핀 구조물은 인을 포함하는 습식 화학물질에 담겨질 수 있다.
일 예에서, 동작(306) 후에, 도 8의 핀 구조물이 존재한다. 도 8의 핀 구조물에 대해 MLD 공정이 동작(1602)을 위해 사용되었다면, 도 17의 (a) 내지 (c)에 도시된 것과 같이, 도핑이 영역들(1702) 주위의 노출된 산화물이 핀 구조의 노출되지 않은 반도체 영역들에 영향을 미치는 것을 방지하는 마스크의 역할을 하는 동안, 영역들(1702)이 도펀트를 받아들일 것이다. 그러나, 동작(1702)은 특정 핀 구조물 (또는 기판의 다른 영역)이 도펀트를 받아들이는 지의 여부를 정의하기 위해 마스킹 단계를 사용할 수도 있다. 예를 들어, 동작(1702)이 주입 단계를 이용한다면, 포토레지스트 마스크가 사용될 수 있다. 대안적으로, MLD가 이용된다면, (예컨대, 산화물 또는 질화물을 사용하는) 하드마스크가 요구될 수 있다.
동작(1602)에서 핀 구조물의 영역들이 도핑되면, 동작(306)에서 소스 및 드레인 영역들이 에칭되어 없어진 곳에, 동작(1604)에서 치환 소스 및 드레인 영역들이 형성될 수 있다. 일부 예들에서, 동작(1604)은 위에서 설명한 동작(308)과 유사한 방식으로 수행될 수 있다. 그러나, 다른 예들에서, 동작(1604)은 성장되거나 퇴적되는 소스 및 드레인 영역들 내에 반도체를 인-사이추 도핑하지 않고 수행될 수 있다. 예를 들어, 도핑되지 않은 반도체가 성장되어 소스 및 드레인 영역들을 재충진할 수 있다. 반도체 성장 후에, 주입 단계가 사용되어 재충진된 소스 및 드레인 영역들을 도핑할 수 있다.
공정(1600)의 변형에서, 동작(1604)은 생략될 수 있다. 이 변형에서, 동작(1602) 후에, 소스 및 드레인 영역들을 재충진하기 위해 반도체가 성장/퇴적되지 않을 수 있다. 대신에, 소스 및 드레인 영역들에 대해 오믹 콘택트(ohmic contact)를 형성하는 것을 돕기 위해, 노출된 반도체 상에 금속이 퇴적될 수 있다. 예를 들어, 니켈, 티타늄, 코발트 등이 퇴적되고, 노출된 실리콘과 반응하여 실리사이드를 형성할 수 있다.
공정(1600)의 다른 변형에서, 동작(1604)은 다시 생략될 수 있다. 그러나, 이 변형에서, 금속 또는 반도체 중 어느 것도 성장되거나 퇴적되지 않는다. 대신에, 유전체 층 또는 층들이 퇴적될 수 있다. 그 후, 유전체 층(들) 내에 콘택트 구멍들이 에칭되어, 핀 구조물의 노출된 반도체 영역들에 금속 콘택트들을 직접 형성할 수 있다. 이 변형은 콘택트 구멍들의 하단에 노출된 실리콘 상에 실리사이드를 형성하는 것을 포함할 수 있다.
본 발명의 특정 실시예들의 상기 설명들은 예시 및 설명의 목적으로 제공되었다. 그것들은 포괄적이거나, 본 발명을 개시된 정확한 형태에 한정하도록 의도된 것이 아니며, 상기 교시를 고려하여 다수의 수정들 및 변형들이 가능함을 이해해야 한다.

Claims (27)

  1. 소스 영역, 드레인 영역, 및 상기 소스 영역과 상기 드레인 영역 사이의 채널 영역을 갖는 핀(fin)을 갖는 핀 전계 효과 트랜지스터(finFET)를 제조하기 위한 방법으로서,
    반도체 기판 상에 상기 핀을 에칭하는 단계;
    상기 채널 영역 상에 게이트 스택을 형성하는 단계 - 상기 게이트 스택은 상기 채널 영역과 직접 접촉하는 절연층, 및 상기 절연층과 직접 접촉하는 게이트 재료를 가짐 - ;
    상기 소스 영역 및 상기 드레인 영역을 에칭하여 상기 핀의 제1 영역을 노출시키는 단계; 및
    도펀트를 사용하여 상기 제1 영역의 일부분을 도핑하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 소스 영역 및 상기 드레인 영역에 인접했던 상기 제1 영역의 면들 상에 반도체를 성장시켜, 소스 에피택시 영역 및 드레인 에피택시 영역을 각각 형성하는 단계를 더 포함하는 방법.
  3. 제2항에 있어서,
    상기 에피택셜 반도체를 성장시키는 동안 상기 반도체를 인-사이추(in-situ) 도핑하는 단계
    를 더 포함하는 방법.
  4. 제1항에 있어서,
    상기 반도체를 성장시키는 단계는 에피택셜하게 행해지는 방법.
  5. 제1항에 있어서,
    상기 핀 주위 및 상기 핀 상에 격리 층을 퇴적하는 단계; 및
    상기 핀의 표면과 거의 동일 평면을 이루는 상단 표면을 가지도록 상기 격리 층을 연마하는 단계
    를 더 포함하는 방법.
  6. 제5항에 있어서,
    격리 층을 퇴적하는 단계 및 상기 격리 층을 연마하는 단계는 상기 게이트 스택을 형성하는 단계 전에 발생하는 방법.
  7. 제6항에 있어서,
    상기 격리 층이 여전히 상기 핀의 하단 부분을 덮는 동안 상기 핀의 상단 부분을 노출시키도록 상기 격리 층을 에치백하는 단계를 더 포함하는 방법.
  8. 제1항에 있어서,
    상기 소스 영역 및 상기 드레인 영역을 에칭하는 단계 및 에피택셜 반도체를 성장시키는 단계는 상기 핀을 에칭하는 단계 전에 발생하는 방법.
  9. 제1항에 있어서,
    상기 채널 영역은 고유 변형(intrinsic strain)을 갖고, 소스 에피택시 영역들은 제1 변형을 갖고, 상기 소스 에피택시 영역의 상기 제1 변형은 상기 채널 영역 중 적어도 일부의 고유 변형을 수정하여, 상기 채널 영역 내의 전자들 또는 홀들의 이동도를 개선하는 방법.
  10. 제1항에 있어서,
    상기 반도체 기판은 벌크 실리콘 웨이퍼인 방법.
  11. 제1항에 있어서,
    드레인 에피택시 영역은 반도체 웨이퍼와 상이한 재료인 방법.
  12. 제1항에 있어서,
    에피택셜 반도체는 상기 반도체 기판의 재료에 대해 선택적으로 성장되는 방법.
  13. 제1항에 있어서,
    상기 게이트 스택의 일부분을 제거하는 단계; 및
    상기 채널 영역 위에 금속 게이트를 형성하는 단계
    를 더 포함하는 방법.
  14. 제13항에 있어서,
    상기 채널 영역 위에 상기 금속 게이트를 형성하는 단계 전에 상기 채널 영역 상에 유전체 층을 퇴적하는 단계를 더 포함하는 방법.
  15. 제1항에 있어서,
    상기 제1 영역의 일부분을 도핑하는 단계는 경사각 주입(tilt angle implantation)을 사용하여 수행되는 방법.
  16. 제1항에 있어서,
    상기 제1 영역의 일부분을 도핑하는 단계는,
    상기 일부분에 도핑 전구체(precursor)를 도포하는 단계;
    상기 일부분 위에 캡 층을 퇴적하는 단계; 및
    상기 핀을 어닐링하는 단계
    를 포함하는 방법.
  17. 제16항에 있어서,
    상기 제1 영역의 일부분을 도핑하는 단계는 상기 캡 층을 제거하는 단계를 더 포함하는 방법.
  18. 제16항에 있어서,
    상기 도핑 전구체를 도포하는 단계는 상기 전구체를 포함하는 습식 화학물질을 상기 일부분에 가하는 단계를 포함하는 방법.
  19. 제16항에 있어서,
    상기 도핑 전구체를 도포하는 단계는 상기 전구체를 상기 일부분 상에 퇴적시키는 단계를 포함하는 방법.
  20. 반도체 기판 상의 핀 전계 효과 트랜지스터(finFET)로서,
    상기 반도체 기판 상에 에칭된 핀 - 상기 핀은,
    상기 반도체 기판으로부터 돌출된 제1 면, 및 상기 제1 면의 반대편에 있는, 상기 반도체 기판으로부터 돌출된 제2 면을 갖는 채널 영역;
    소스 영역; 및
    드레인 영역을 포함하고, 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 있으며, 상기 핀의 제1 영역의 일부분은 도펀트를 포함하고, 상기 제1 영역의 일부분은 상기 제1 영역을 노출시키기 위해 상기 소스 영역 및 상기 드레인 영역이 에칭된 후에 상기 도펀트를 사용하여 도핑됨 -; 및
    상기 채널 영역을 오버레이하는 게이트 스택 - 상기 게이트 스택은 상기 채널 영역의 상기 제1 면 및 상기 제2 면과 직접 접촉하는 절연층을 포함하며, 상기 게이트 스택은 상기 절연층과 직접 접촉하는 도전성 게이트 재료를 포함함 - ;
    을 포함하는 finFET.
  21. 제20항에 있어서,
    상기 채널 영역 상에 에피택셜 성장된 반도체의 소스 에피택시 영역; 및
    상기 소스 에피택시 영역으로부터 떨어져서 상기 채널 영역 상에 에피택셜 성장된 반도체의 드레인 에피택시 영역 - 상기 드레인 에피택시 영역은 인-사이추 도핑되었음 -
    을 포함하는 finFET.
  22. 제21항에 있어서,
    상기 채널 영역은 고유 변형을 갖고, 상기 소스 에피택시 영역은 제1 변형을 갖고, 상기 소스 에피택시 영역의 상기 제1 변형은 상기 채널 영역 중 적어도 일부의 상기 고유 변형을 수정하여, 상기 채널 영역 내의 전자들 또는 홀들의 이동도를 개선하는 finFET.
  23. 제21항에 있어서,
    상기 드레인 에피택시 영역은 반도체 웨이퍼와 상이한 재료인 finFET.
  24. 제21항에 있어서,
    상기 소스 에피택시 영역 및 상기 드레인 에피택시 영역은 상이한 재료 특성들을 갖는 finFET.
  25. 제20항에 있어서,
    상기 게이트 재료는 금속인 finFET.
  26. 제20항에 있어서,
    절연 재료는 하프늄을 포함하는 finFET.
  27. 제20항에 있어서,
    상기 반도체 기판은 벌크 실리콘 웨이퍼인 finFET.
KR1020120082804A 2011-07-27 2012-07-27 치환 소스/드레인 ｆｉｎｆｅｔ 제조 KR20130014041A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/192,378 2011-07-27
US13/192,378 US8685825B2 (en) 2011-07-27 2011-07-27 Replacement source/drain finFET fabrication
US13/559,499 US8871584B2 (en) 2011-07-27 2012-07-26 Replacement source/drain finFET fabrication
US13/559,499 2012-07-26

Publications (1)

Publication Number Publication Date
KR20130014041A true KR20130014041A (ko) 2013-02-06

Family

ID=47894396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120082804A KR20130014041A (ko) 2011-07-27 2012-07-27 치환 소스/드레인 ｆｉｎｆｅｔ 제조

Country Status (4)

Country Link
US (1) US8871584B2 (ko)
JP (1) JP2013058740A (ko)
KR (1) KR20130014041A (ko)
TW (1) TW201318170A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150082027A (ko) * 2014-01-06 2015-07-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20180048225A (ko) * 2016-10-31 2018-05-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 드레인에서 개선된 금속 랜딩으로 esd finfet을 제조하는 시스템 및 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8595661B2 (en) 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US8561003B2 (en) 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
US10163724B2 (en) * 2012-03-01 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method of manufacturing same
KR102175854B1 (ko) * 2013-11-14 2020-11-09 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US9214557B2 (en) * 2014-02-06 2015-12-15 Globalfoundries Singapore Pte. Ltd. Device with isolation buffer
US9196710B2 (en) * 2014-02-11 2015-11-24 GlobalFoundries, Inc. Integrated circuits with relaxed silicon / germanium fins
US9299780B2 (en) 2014-03-26 2016-03-29 International Business Machines Corporation Constrained epitaxial source/drain regions on semiconductor-on-insulator finFET device
CN105097535B (zh) * 2014-05-12 2018-03-13 中国科学院微电子研究所 FinFet器件的制造方法
JP6629312B2 (ja) * 2014-07-03 2020-01-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 選択的堆積のための方法及び装置
US9406522B2 (en) 2014-07-24 2016-08-02 Applied Materials, Inc. Single platform, multiple cycle spacer deposition and etch
US9508858B2 (en) 2014-11-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Contacts for highly scaled transistors
TWI641135B (zh) * 2014-12-12 2018-11-11 聯華電子股份有限公司 具有磊晶結構之鰭狀場效電晶體
US10381465B2 (en) 2015-04-21 2019-08-13 Varian Semiconductor Equipment Associates, Inc. Method for fabricating asymmetrical three dimensional device
US9748364B2 (en) * 2015-04-21 2017-08-29 Varian Semiconductor Equipment Associates, Inc. Method for fabricating three dimensional device
US10164096B2 (en) * 2015-08-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN106558490A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
WO2017052601A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Techniques for controlling transistor sub-fin leakage
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
WO2017072758A1 (en) * 2015-10-25 2017-05-04 Solaround Ltd. Method of bifacial cell fabrication
CN106611780A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
US10340340B2 (en) * 2016-10-20 2019-07-02 International Business Machines Corporation Multiple-threshold nanosheet transistors
US10643906B2 (en) * 2017-12-15 2020-05-05 Micron Technology, Inc. Methods of forming a transistor and methods of forming an array of memory cells
CN109980003B (zh) * 2017-12-27 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20230187507A1 (en) * 2021-12-10 2023-06-15 Intel Corporation Wrap-around contact with reduced resistance

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410548A (ja) * 1990-04-27 1992-01-14 Seiko Instr Inc 半導体装置の製造方法
JPH1131665A (ja) * 1997-07-11 1999-02-02 Hitachi Ltd 半導体集積回路装置の製造方法
US7355233B2 (en) 2004-05-12 2008-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for multiple-gate semiconductor device with angled sidewalls
US6979622B1 (en) * 2004-08-24 2005-12-27 Freescale Semiconductor, Inc. Semiconductor transistor having structural elements of differing materials and method of formation
JP4825526B2 (ja) * 2005-03-28 2011-11-30 株式会社東芝 Ｆｉｎ型チャネルトランジスタおよびその製造方法
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7525160B2 (en) * 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
JP2007250665A (ja) * 2006-03-14 2007-09-27 Toshiba Corp 半導体装置及びその製造方法
US7709312B2 (en) * 2006-09-29 2010-05-04 Intel Corporation Methods for inducing strain in non-planar transistor structures
KR100836761B1 (ko) 2006-12-08 2008-06-10 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
KR100832721B1 (ko) 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
US7667271B2 (en) * 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8450165B2 (en) * 2007-05-14 2013-05-28 Intel Corporation Semiconductor device having tipless epitaxial source/drain regions
WO2009029954A2 (en) * 2007-09-01 2009-03-05 Yann Roussillon Improved solution deposition assembly
US8247312B2 (en) * 2008-04-24 2012-08-21 Innovalight, Inc. Methods for printing an ink on a textured wafer surface
US7615393B1 (en) * 2008-10-29 2009-11-10 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate
US7902009B2 (en) 2008-12-11 2011-03-08 Intel Corporation Graded high germanium compound films for strained semiconductor devices
US8334184B2 (en) * 2009-12-23 2012-12-18 Intel Corporation Polish to remove topography in sacrificial gate layer prior to gate patterning
US8313999B2 (en) * 2009-12-23 2012-11-20 Intel Corporation Multi-gate semiconductor device with self-aligned epitaxial source and drain

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150082027A (ko) * 2014-01-06 2015-07-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20180048225A (ko) * 2016-10-31 2018-05-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 드레인에서 개선된 금속 랜딩으로 esd finfet을 제조하는 시스템 및 방법
US10276559B2 (en) 2016-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of fabricating ESD FinFET with improved metal landing in the drain
US10453837B2 (en) 2016-10-31 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of fabricating ESD finFET with improved metal landing in the drain
US11004842B2 (en) 2016-10-31 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of fabricating ESD FinFET with improved metal landing in the drain

Also Published As

Publication number Publication date
TW201318170A (zh) 2013-05-01
JP2013058740A (ja) 2013-03-28
US8871584B2 (en) 2014-10-28
US20130187207A1 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
US8871584B2 (en) Replacement source/drain finFET fabrication
US9209278B2 (en) Replacement source/drain finFET fabrication
CN110957275B (zh) 集成电路及其制造方法
US10971406B2 (en) Method of forming source/drain regions of transistors
US9570356B1 (en) Multiple gate length vertical field-effect-transistors
US9136178B2 (en) Method for fabricating a finFET in a large scale integrated circuit
US7915693B2 (en) Semiconductor device with fin and silicide structure
JP6189245B2 (ja) トリゲート・デバイス及び製造方法
US8928093B2 (en) FinFET body contact and method of making same
US9831324B1 (en) Self-aligned inner-spacer replacement process using implantation
US20120104509A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20160087062A1 (en) Semiconductor devices and methods for manufacturing the same
JP2010527153A (ja) チップレス・エピタキシャルソース／ドレイン領域を有する半導体デバイス
US9595597B1 (en) Semiconductor device including dual spacer and uniform epitaxial buffer interface of embedded SiGe source/drain
US20060199343A1 (en) Method of forming MOS transistor having fully silicided metal gate electrode
CN106558493B (zh) 鳍式场效应管的形成方法
KR20210002329A (ko) 반도체 디바이스 및 제조 방법
CN106558552B (zh) Cmos制作方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination