JP2010527153A - チップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス - Google Patents
チップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス Download PDFInfo
- Publication number
- JP2010527153A JP2010527153A JP2010507580A JP2010507580A JP2010527153A JP 2010527153 A JP2010527153 A JP 2010527153A JP 2010507580 A JP2010507580 A JP 2010507580A JP 2010507580 A JP2010507580 A JP 2010507580A JP 2010527153 A JP2010527153 A JP 2010527153A
- Authority
- JP
- Japan
- Prior art keywords
- source
- pair
- drain regions
- channel region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 114
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 38
- 239000011229 interlayer Substances 0.000 claims description 26
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 20
- 229910052732 germanium Inorganic materials 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 35
- 239000000463 material Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 125000006850 spacer group Chemical group 0.000 description 16
- 125000004429 atom Chemical group 0.000 description 13
- 238000002955 isolation Methods 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 239000002800 charge carrier Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000000284 resting effect Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910000951 Aluminide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- XWCMFHPRATWWFO-UHFFFAOYSA-N [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] XWCMFHPRATWWFO-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910003445 palladium oxide Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910003446 platinum oxide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
チップエクステンション部のないチップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス、及びその製造方法が提供される。一実施形態において、当該半導体デバイスは基板上にゲートスタックを有する。該ゲートスタックは、ゲート誘電体層上にゲート電極を有し、基板内のチャネル領域上に位置する。当該半導体デバイスはまた、基板内のチャネル領域のそれぞれの側に一対のソース/ドレイン領域を有する。該一対のソース/ドレイン領域はゲート誘電体層に直に接触し、且つ該一対のソース/ドレイン領域の格子定数はチャネル領域の格子定数と異なる。一実施形態において、当該半導体デバイスは、誘電体のゲートスタックプレースホルダーを用いて形成される。
Description
本発明は半導体デバイスの分野に属する。
過去数年の間に、例えばP型金属酸化物半導体電界効果トランジスタ(PMOS−FET)において正孔移動度を高めるために圧縮歪みシリコンチャネル領域を用いるといった、半導体基板のアクティブ部への歪みチャネル領域の組み込みにより、例えば金属酸化物半導体電界効果トランジスタ(MOS−FET)等の半導体デバイスの性能が急激に向上されてきた。このような歪みチャネル領域の存在は、半導体デバイスがオン(ON)状態にあるときに電荷がチャネル内で移動する速度を大いに高め得る。
図1A−Cは、PMOS−FET内に歪み誘起ソース/ドレイン領域を形成する従来技術に従った典型的なプロセスフローを表す断面図である。図1Aを参照するに、先ず、歪みのない無歪みPMOS−FET100が形成される。無歪みPMOS−FET100はチャネル領域102を有する。チャネル領域102の上にはゲート誘電体層104が位置し、ゲート誘電体層104の上にはゲート電極106が位置する。ゲート誘電体層104及びゲート電極106はゲート絶縁スペーサ108によって隔離される。基板114内にドーパント原子を注入することによって、先端(チップ)エクステンション110及びソース/ドレイン領域112が形成される。これらは、1つには、無歪みPMOS−FET100の寄生抵抗を低減するために形成される。このように、ソース/ドレイン領域112は当初、チャネル領域102と同一の材料から形成される。故に、ソース/ドレイン領域112とチャネル領域102との間の格子不整合は無視することができ、実効的に、チャネル領域102に歪みはもたらされない。
図1Bを参照するに、ソース/ドレイン領域112を含む基板114の部分がエッチング処理によって除去され、基板114に凹部(リセス)領域116が形成される。その後、図1Cに示すように、リセス領域116内にエピタキシャル膜を選択的に成長させることによって、歪みを誘起する歪み誘起ソース/ドレイン領域120が形成される。歪み誘起ソース/ドレイン領域120は、例えばPMOS−FETの場合のボロンといった、電荷キャリア原子でドープされることが可能である。このドーピングは、その場(in-situ)で、エピタキシャル膜の成長後に、あるいはこれらの双方で行われ得る。一例において、基板114、故に、チャネル領域102は、結晶シリコンを有し、歪み誘起ソース/ドレイン領域120を形成するように成長された膜は、エピタキシャルシリコン/ゲルマニウムを有する。エピタキシャルシリコン/ゲルマニウム膜の格子定数は結晶シリコンのそれより(70%Si、30%ゲルマニウムの場合で)およそ1%だけ大きいため、歪み誘起ソース/ドレイン領域120は、チャネル領域102の格子定数より大きい格子定数を有する材料からなる。故に、歪みPMOS−FET130のチャネル領域102には、図1Cに矢印で示すような一軸性圧縮歪みが与えられ、それにより該デバイスにおける正孔移動度が増大され得る。
この手法の1つの欠点は、歪み誘起ソース/ドレイン領域120を形成するためのエピタキシャル膜成長中に、例えばポリシリコンゲート電極上へのシリコン/ゲルマニウムの成長といった、ゲート電極106上への不所望の材料成長を阻止するために、ゲート絶縁スペーサ108が必要とされることである。故に、チャネル領域102に対する歪み誘起ソース/ドレイン領域120の位置は、ゲート絶縁スペーサ108の幅によって制約される。従って、歪み誘起ソース/ドレイン領域120の寄生抵抗低減能力及び歪み誘起能力が制限されてしまい得る。歪みPMOS−FET130の抵抗を低減するために、基板114内にチップエクステンション110を形成し得る。しかしながら、チップエクステンション110はチャネル領域102と同一の材料から形成される。故に、チップエクステンション110とチャネル領域102との間の格子不整合は無視できるものであり、実効的に、チップエクステンション110からチャネル領域102に更なる歪みはもたらされない。
チップエクステンション部のないチップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス、及びその製造方法を提供する。
一態様に従って、半導体デバイスが提供される。当該半導体デバイスは基板上にゲートスタックを有し、該ゲートスタックは、ゲート誘電体層上にゲート電極を有し、且つ基板内のチャネル領域上に位置する。当該半導体デバイスはまた、基板内のチャネル領域のそれぞれの側に一対のソース/ドレイン領域を有する。該一対のソース/ドレイン領域はゲート誘電体層に直に接触し、且つ該一対のソース/ドレイン領域の格子定数はチャネル領域の格子定数と異なる。
他の一態様に従って、半導体デバイスの製造方法が提供される。当該方法は、ゲート誘電体層上にゲート電極を有するゲートスタックを基板上に形成する工程、及び基板内にチャネル領域を定めるように、基板内且つゲートスタックのそれぞれの側に、一対のソース/ドレイン領域を形成する工程を有する。該一対のソース/ドレイン領域はゲート誘電体層に直に接触し、且つ該一対のソース/ドレイン領域の格子定数はチャネル領域の格子定数と異なる。
チップエクステンション部のないチップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス、及びその製造方法を説明する。以下の説明においては、本発明の完全な理解をもたらすため、例えば具体的な寸法や化学的形態などの数多くの具体的詳細事項を説明する。当業者に明らかなように、本発明はそれらの具体的詳細事項を用いずして実施されることも可能である。また、本発明をいたずらに不明瞭にしないよう、例えばパターニング工程や湿式化学洗浄などの周知の処理工程は詳細には説明しない。さらに、理解されるように、図面に示す様々な実施形態は、説明のために描かれたものであり、必ずしも縮尺通りに描かれていない。
ここでは、チップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス、及びそのようなデバイスの製造方法を開示する。一実施形態において、半導体デバイスは基板上にゲート積層体(スタック)を有する。ゲートスタックは、ゲート誘電体層とその上のゲート電極とを有し、基板内のチャネル領域上に位置し得る。一実施形態において、半導体デバイスはまた、基板内に、チャネル領域のそれぞれの側に一対のソース/ドレイン領域を有する。一対のソース/ドレイン領域はゲート誘電体層と直接的に接触することができ、一対のソース/ドレイン領域の格子定数はチャネル領域の格子定数と異なり得る。特定の一実施形態において、半導体デバイスは、誘電体のゲートスタックプレースホルダーを用いて形成される。
チップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイスは、そのようなソース/ドレイン領域の歪み誘起能力の増大から得られる改善された性能を示し得る。すなわち、ゲート絶縁スペーサの不存在の下での歪み誘起ソース/ドレイン領域の形成は、ゲートスタックに直に隣接し、ひいては、ゲートスタック直下のチャネル領域に近付けられた、歪み誘起ソース/ドレイン領域の形成を可能にし得る。故に、本発明の一実施形態によれば、歪み誘起ソース/ドレイン領域は、半導体デバイスのチャネル領域に対する歪み誘起ソース/ドレイン領域の近接性を最適化するよう、半導体デバイスのゲート誘電体層に直接的に接触して形成される。一実施形態において、この構造的な配置は、半導体デバイスがON状態にあるときに、チャネル領域における電荷キャリアの移動度を高める。特定の一実施形態において、チャネル領域に近接するように歪み誘起ソース/ドレイン領域を形成することにより寄生抵抗が低減されるので、この構造的な配置はチップエクステンションを不要にする。
ゲートスタックに直に隣接する歪み誘起ソース/ドレイン領域の形成は、置換ゲート法にて誘電体のゲートスタックプレースホルダーを用いて行われ得る。故に、本発明の一実施形態によれば、誘電体ゲートスタックプレースホルダー上での材料成長が阻止され、歪み誘起エピタキシャルソース/ドレイン領域の製造中のゲート絶縁スペーサの必要性が排除される。一実施形態において、誘電体ゲートスタックプレースホルダーは、その後、歪み誘起エピタキシャルソース/ドレイン領域の形成後に、実際のゲートスタックで置換される。
ゲートスタックと直に接触するエピタキシャルソース/ドレイン領域を有する半導体デバイスが形成され得る。図2は、本発明の一実施形態に従った、チップレス・エピタキシャルソース/ドレイン領域を有するプレーナMOS−FETを表す断面図である。
図2を参照するに、半導体デバイス200は、チャネル領域204を含む基板202を有している。チャネル領域204上には、ゲート誘電体層206とゲート電極218とを有するゲートスタックが位置している。基板202内に、歪み誘起エピタキシャルソース/ドレイン領域208が、チャネル領域204のそれぞれの側に、そしてチャネル領域204を切り込む(アンダーカットする)ように形成されている。歪み誘起エピタキシャルソース/ドレイン領域208は、ゲートスタック、具体的にはゲート誘電体層206と直接的に接触している。歪み誘起エピタキシャルソース/ドレイン領域208上には、ゲートスタックの側壁に直に隣接するように、層間誘電体膜210が形成されている。
半導体デバイス200は、ゲート、チャネル領域及び一対のソース/ドレイン領域を組み込んだ如何なる半導体デバイスであってもよい。本発明の一実施形態によれば、半導体デバイス200は、プレーナMOS−FET、メモリトランジスタ及び微小電気機械システム(MEMS)からなる群から選択される。一実施形態において、半導体デバイス200はプレーナMOS−FETであり、単独のデバイス、又は複数の入れ子にされたデバイス内の1つのデバイスである。特定の一実施形態において、半導体デバイス200は、図2に示すような、歪み誘起エピタキシャルソース/ドレイン領域208のそれぞれの側に分離領域214を有する単独のプレーナPMOS−FETである。典型的な集積回路に対して認識されるように、CMOS集積回路を形成するように、単一の基板上にNチャネルトランジスタ及びPチャネルトランジスタの双方が製造されてもよい。
基板202、故に、チャネル領域204は、製造プロセスに耐えることが可能で且つ電荷が移動可能な如何なる半導体材料を有していてもよい。一実施形態において、基板202は、例えば以下に限られないがリン、ヒ素、ボロン又はそれらの組み合わせ等の、電荷キャリアでドープされた、結晶シリコン、シリコン/ゲルマニウム、又はゲルマニウムの層を有する。一実施形態において、基板202内のシリコン原子の濃度は97%より高い。他の一実施形態において、基板202は、別個の結晶基板の上に成長されたエピタキシャル層を有し、例えば、ボロンドープされたバルクシリコン単結晶基板の上に成長されたシリコンエピタキシャル層などである。基板202はまた、例えばシリコン・オン・インシュレータ(SOI)基板を形成するように、バルク結晶基板とエピタキシャル層との間に絶縁層を有していてもよい。一実施形態において、この絶縁層は、二酸化シリコン、シリコンナイトライド、シリコンオキシナイトライド、又は高誘電率(high−k)誘電体の層からなる群から選択された材料を有する。基板202は、代替的に、III−V族材料を有していてもよい。一実施形態において、基板202は、例えば以下に限られないがガリウムナイトライド、ガリウムリン、ガリウム砒素、インジウムリン、インジウムアンチモン、インジウムガリウム砒素、アルミニウムガリウム砒素、インジウムガリウムリン、又はこれらの組み合わせ等の、III−V族材料を有する。チャネル領域204は、電荷キャリアドーパント不純物原子を含むウェル内に形成されてもよい。一実施形態において、基板202は結晶シリコンを有し、電荷キャリアドーパント不純物原子は、ボロン、ヒ素、インジウム及びリンからなる群から選択される。他の一実施形態において、基板202はIII−V族材料を有し、電荷キャリアドーパント不純物原子は、炭素、シリコン、ゲルマニウム、酸素、硫黄、セレン及びテルルからなる群から選択される。
歪み誘起エピタキシャルソース/ドレイン領域208は、基板202の格子定数と異なる格子定数を有する低欠陥密度の単結晶膜を有する。格子定数は、チャネル領域204及び歪み誘起エピタキシャルソース/ドレイン領域208の各々内の原子間隔と単位格子方位とに基づく。故に、結晶基板内に形成され且つ該結晶基板の格子定数と異なる格子定数を有する一対の半導体領域は、該一対の半導体領域の間の結晶基板部分に一軸性歪みを与え得る。例えば、本発明の一実施形態によれば、歪み誘起エピタキシャルソース/ドレイン領域208の格子定数は、チャネル領域204の格子定数より大きく、チャネル領域204の格子に一軸性の圧縮歪みを与える。故に、歪み誘起エピタキシャルソース/ドレイン領域208の格子定数がチャネル領域204の格子定数より大きいとき、歪み誘起エピタキシャルソース/ドレイン領域208の格子形成原子は、それらの通常の静止状態から押し出される。そして、それらは緩和しようとして、チャネル領域204に圧縮歪みを誘起する。特定の一実施形態において、チャネル領域204に引き起こされたこの一軸性圧縮歪みは、チャネル領域204内の正孔移動度を増大させる。本発明の代替的な一実施形態においては、歪み誘起エピタキシャルソース/ドレイン領域208の格子定数は、チャネル領域204の格子定数より小さく、チャネル領域204の格子に一軸性の引っ張り歪みを与える。故に、歪み誘起エピタキシャルソース/ドレイン領域208の格子定数がチャネル領域204の格子定数より小さいとき、歪み誘起エピタキシャルソース/ドレイン領域208の格子形成原子は、それらの通常の静止状態から引き離される。そして、それらは緩和しようとして、チャネル領域204に引っ張り歪みを誘起する。特定の一実施形態において、チャネル領域204に引き起こされたこの一軸性引っ張り歪みは、チャネル領域204内の電子移動度を増大させる。
歪み誘起エピタキシャルソース/ドレイン領域208は、チャネル領域204の格子定数と異なる格子定数を有し且つ寄生抵抗を低減するのに十分な低さの抵抗率を有する如何なる材料を有していてもよい。一実施形態において、チャネル領域204はSixGe1−xを有し、歪み誘起エピタキシャルソース/ドレイン領域208はSiyGe1−yを有する。ただし、0≦x,y≦1、且つx≠yである。特定の一実施形態において、半導体デバイス200はPMOS−FETであり、チャネル領域204はシリコン(すなわち、x=1)を有し、歪み誘起エピタキシャルソース/ドレイン領域208は、原子比率70:30(すなわち、y=0.7)のシリコン/ゲルマニウムを有する。他の一実施形態において、チャネル領域204はシリコンを有し、歪み誘起エピタキシャルソース/ドレイン領域208は炭素ドープされたシリコンを有する。特定の一実施形態において、半導体デバイス200はNMOS−FETであり、チャネル領域204はシリコンを有し、歪み誘起エピタキシャルソース/ドレイン領域208は、置換炭素原子の原子濃度が0.5−1.5%の範囲内である炭素ドープされたシリコンを有する。代替的な一実施形態において、チャネル領域204は、AlxGa1−xAs、InxGa1−xAs、InxGa1−xP及びAlxIn1−xSbからなる群から選択されたIII−V族材料を有し、歪み誘起エピタキシャルソース/ドレイン領域208は、AlyGa1−yAs、InyGa1−yAs、InyGa1−yP又はAlyIn1−ySbを有する。ただし、0≦x,y≦1、且つx≠yである。特定の一実施形態において、ソース/ドレイン領域208は、格子定数がチャネル領域204の格子定数とは少なくとも0.1%だけ異なる材料を有する。
歪み誘起エピタキシャルソース/ドレイン領域208は更に、電荷キャリアドーパント不純物原子を有していてもよい。一実施形態において、歪み誘起エピタキシャルソース/ドレイン領域208はエピタキシャルシリコン/ゲルマニウムを有し、電荷キャリアドーパント不純物原子はボロン原子である。特定の一実施形態において、半導体デバイス200はPMOS−FETであり、チャネル領域204はシリコンを有し、歪み誘起エピタキシャルソース/ドレイン領域208は、ボロンドーパント不純物原子の濃度が5×1019−5×1020原子/cm3である20−35%の範囲内のゲルマニウム原子濃度を有するシリコン/ゲルマニウムを有する。他の一実施形態において、歪み誘起エピタキシャルソース/ドレイン領域208はIII−V族材料を有し、電荷キャリアドーパント不純物原子は、炭素、シリコン、ゲルマニウム、酸素、硫黄、セレン及びテルルからなる群から選択される。図2に示すように、歪み誘起エピタキシャルソース/ドレイン領域208の外縁に隣接して、基板202内に、歪み誘起エピタキシャルソース/ドレイン領域208からの外方拡散の領域212が形成され得る。一実施形態において、歪み誘起エピタキシャルソース/ドレイン領域208は、ボロンでドープされたシリコン/ゲルマニウムを有し、外方拡散領域212はボロン原子を有する。特定の一実施形態において、外方拡散領域212内のボロン原子の濃度は1×1017−5×1020原子/cm3の範囲内である。
チャネル領域204上の、且つ歪み誘起エピタキシャルソース/ドレイン領域208と直に接触する、ゲート誘電体層206とゲート電極218とを有するゲートスタックは、チャネル領域204と当該ゲートスタックとの間に誘電体層を備えた導電性領域を有する如何なる材料の積層体であってもよい。一実施形態において、ゲート誘電体層はゲート電極218とチャネル領域204との間にのみ形成される。他の一実施形態において、ゲート誘電体層206は、図2に示すように、ゲート電極218の側壁に沿って層間誘電体膜210に直に隣接するように延在する。
ゲート誘電体層206は、導電性領域218をチャネル領域204から絶縁するのに好適な如何なる誘電体材料を有していてもよい。例えば、本発明の一実施形態によれば、ゲート誘電体層206はhigh−k誘電体層を有する。一実施形態において、high−k誘電体層は、酸化ハフニウム、酸窒化ハフニウム、ケイ酸ハフニウム、酸化ランタン、酸化ジルコニウム、ケイ酸ジルコニウム、酸化タンタル、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、酸化鉛スカンジウムタンタル、ニオブ酸鉛亜鉛、及びこれらの組み合わせからなる群から選択される。さらに、ゲート誘電体層206の一部は、基板202の頂部数層から形成された自然酸化膜の層を有していてもよい。一実施形態において、ゲート誘電体層206は頂部にhigh−k部を有し、それより下の部分は半導体材料の酸化物を有する。一実施形態において、ゲート誘電体層206は、酸化ハフニウムの頂部と二酸化シリコン又は酸窒化シリコンの底部とを有する。代替的な一実施形態において、ゲート誘電体層206は実質的に、基板202の半導体材料の酸化物層を有する。特定の一実施形態において、基板202は実質的にシリコンを有し、ゲート誘電体層206は実質的に二酸化シリコン又は酸窒化シリコンを有する。
ゲート電極218は、好適な仕事関数を有する如何なる導電性材料を有していてもよい。一実施形態において、ゲート電極218は金属ゲート電極である。一実施形態において、ゲート電極218は、金属窒化物、金属炭化物、金属シリサイド、金属アルミナイド、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、ルテニウム、パラジウム、白金、コバルト、ニッケル、及び例えば酸化ルテニウム等の導電性金属酸化物からなる群から選択された金属層を有する。特定の一実施形態において、ゲート電極218は、金属の仕事関数設定層と、その上に形成された、仕事関数を設定するためのものでない充填材料とを有する。代替的な一実施形態において、ゲート電極218はドープトポリシリコンを有する。
層間誘電体膜210は、歪み誘起エピタキシャルソース/ドレイン領域208を覆い、且つゲートスタックの側壁に直に隣接している。層間誘電体膜210は、半導体デバイス200とそれに隣接する半導体デバイスとの間に十分な電気絶縁を維持しながら、半導体デバイス200上に複数の相互接続を製造することに耐えるのに好適な、如何なる材料を有していてもよい。一実施形態において、層間誘電体膜210は二酸化シリコン又は酸窒化シリコンを有する。他の一実施形態において、層間誘電体膜210は低誘電率(low−k)誘電体材料を有する。特定の一実施形態において、層間誘電体膜210は、2.5−4の範囲内の誘電率を有する炭素ドープされたシリコン酸化物を有する。
チップ部のないチップレス歪み誘起エピタキシャルソース/ドレイン領域は、置換ゲートインテグレーション法にて誘電体のゲートスタックプレースホルダーを用いることによって、半導体デバイス内に組み込まれ得る。図3A−Jは、本発明の一実施形態に従った、チップレス・エピタキシャルソース/ドレイン領域を有するプレーナMOS−FETの製造方法を表す断面図である。
図3Aを参照するに、基板302上に、事前パターニングされる誘電体ゲートスタックプレースホルダー層330が形成される。基板302は、図2の基板202に関連して説明した如何なる基板ともし得る。本発明の一実施形態によれば、図3Aに示すように、基板302内に分離領域314が組み込まれている。特定の一実施形態において、分離領域314は実質的に二酸化シリコンを有し、シャロートレンチアイソレーション(STI)インテグレーション法によって製造される。
事前パターニングされる誘電体ゲートスタックプレースホルダー層330は、基板302及び分離領域314に対して選択的にパターニングされるのに適し且つ後続のエピタキシャル成長プロセス中に半導体材料の成長を阻止するのに適した、如何なる誘電体材料を有していてもよい。一実施形態において、事前パターニングされる誘電体ゲートスタックプレースホルダー層330は、二酸化シリコン、酸窒化シリコン及び窒化シリコンからなる群から選択された材料を有する。特定の一実施形態において、基板302は実質的にシリコンを有し、分離領域314は二酸化シリコンを有し、事前パターニングされる誘電体ゲートスタックプレースホルダー層330は実質的に窒化シリコンを有する。事前パターニングされる誘電体ゲートスタックプレースホルダー層330と基板302との間に、保護層が組み込まれてもよい。一実施形態において、事前パターニングされる誘電体ゲートスタックプレースホルダー層330と基板302との間に、自然二酸化シリコン層が形成される。しかしながら、代替的な一実施形態においては、事前パターニングされる誘電体ゲートスタックプレースホルダー層330は、図3Aに示すように、基板302の頂面上に直に形成される。故に、一実施形態において、置換ゲートインテグレーション法において別個のゲート誘電体プレースホルダーは必要とされない。
事前パターニングされる誘電体ゲートスタックプレースホルダー層330は、基板302の頂面上に信頼性の高い(すなわち、組成及び厚さが均一な)誘電体層を設けるのに適した如何なる技術によって堆積されてもよい。本発明の一実施形態によれば、事前パターニングされる誘電体ゲートスタックプレースホルダー層330は化学気相堆積(CVD)プロセスによって形成される。一実施形態において、事前パターニングされる誘電体ゲートスタックプレースホルダー層330は、化学量論的な窒化シリコン(Si3N4)を有し、500−850℃の範囲内の温度で前駆物質SiH4及びNH3を用いるCVDプロセスによって堆積される。事前パターニングされる誘電体ゲートスタックプレースホルダー層330は、後に形成されるゲートスタックの高さを定めるのに好適な厚さに堆積され得る。本発明の一実施形態によれば、事前パターニングされる誘電体ゲートスタックプレースホルダー層330は、50−200nmの範囲内の厚さに堆積される。
図3Bを参照するに、事前パターニングされる誘電体ゲートスタックプレースホルダー層330は、基板302又は分離領域314に実質的に影響を及ぼすことなく、誘電体ゲートスタックプレースホルダー332を形成するようにパターニングされる。本発明の一実施形態によれば、誘電体ゲートスタックプレースホルダー332を設けるために、リソグラフィ/エッチング処理が用いられる。例えば、一実施形態において、事前パターニングされる誘電体ゲートスタックプレースホルダー層330は、先ず、248nm、193nm及び157nmからなる群から選択された波長の光での露光により、事前パターニングされる誘電体ゲートスタックプレースホルダー層330上でポジフォトレジスト層をパターニングすることによってパターニングされる。他の一実施形態においては、ポジフォトレジスト層をパターニングするために電子ビーム直描プロセスが用いられる。その後、エッチング処理を用いて、事前パターニングされる誘電体ゲートスタックプレースホルダー層330がパターニングされる。一実施形態において、ドライエッチング処理が用いられる。特定の一実施形態において、事前パターニングされる誘電体ゲートスタックプレースホルダー層330は実質的にシリコンを有し、ドライエッチング処理は、HBr及びCl2からなる群から選択されたガスからプラズマを形成する異方性プラズマエッチング処理を有する。一実施形態において、ポジフォトレジスト層と事前パターニングされる誘電体ゲートスタックプレースホルダー層330との間に、ハードマスク層が用いられる。誘電体ゲートスタックプレースホルダー332は、所望のチャネル長を有するチャネル領域を基板302内に設けるのに適した幅にパターニングされ得る。すなわち、誘電体ゲートスタックプレースホルダー332の幅が、基板302上のゲートスタックの幅を実質的に決定し得る。一実施形態において、誘電体ゲートスタックプレースホルダー332の幅は、事前パターニングされる誘電体ゲートスタックプレースホルダー層330をパターニングするために用いられるリソグラフィプロセスの限界寸法の幅にされる。他の一実施形態において、誘電体ゲートスタックプレースホルダー332の幅は5−500nmの範囲内である。特定の一実施形態において、誘電体ゲートスタックプレースホルダー332の幅は10−100nmの範囲内である。
図3C及び3C’を参照するに、誘電体ゲートスタックプレースホルダー332及び分離領域314に対して選択的にエッチング除去された領域340及び340’が基板302内に形成され得る。エッチング除去領域340及び340’は、基板302の一部を選択的に除去し且つ誘電体ゲートスタックプレースホルダー332をアンダーカットするのに好適な如何なる技術によって形成されてもよい。一実施形態において、エッチング除去領域340及び340’は、ドライエッチング処理、ウェットエッチング処理、又はこれらの組み合わせを用いて、基板302の露出部分をエッチングすることによって形成される。一実施形態において、図3Cに示すように、エッチング除去領域340が、NF3又はSF6からなる群から選択されたガスから生成されたプラズマを用いて等方的なエッチング除去領域340を形成するドライプラズマエッチングによって形成される。代替的な一実施形態においては、エッチング除去領域340’が、NH3OH又は水酸化テトラメチルアンモニウムを用いるウェットエッチングによって形成される。このウェットエッチングは、高結晶密度の方向でエッチングレートが有意に低いという点で異方性であり得る。例えば、特定の一実施形態において、このウェットエッチングは、(100)シリコン基板の<111>結晶面によって妨げられ、図3C’に示すように、およそ55°のアンダーカットプロファイルθを有するエッチング除去領域340’をもたらす。誘電体ゲートスタックプレースホルダー332の下のアンダーカット量は、先ず短時間のドライエッチングを行った後に異方性ウェットエッチング処理を行うことによって増大され得る。エッチング除去領域340及び340’は、後にエピタキシャル成長による歪み誘起ソース/ドレイン領域の深さを定めるのに好適な深さにされ得る。一実施形態において、エッチング除去領域340及び340’の深さは50−150nmの範囲内にされる。エッチング除去領域340及び340’は、後に形成される半導体デバイスの性能を最適化するのに適した量だけ、誘電体ゲートスタックプレースホルダー332をアンダーカットし得る。一実施形態において、エッチング除去領域340及び340’は、誘電体ゲートスタックプレースホルダー332のそれぞれの側で、誘電体ゲートスタックプレースホルダー332の断面幅の2−20%の範囲内の量だけ、誘電体ゲートスタックプレースホルダー332をアンダーカットする。
図3D及び3D’を参照するに、エッチング除去領域340及び340’内に、それぞれ、歪み誘起エピタキシャルソース/ドレイン領域308及び308’が形成され、それにより基板302内にチャネル領域304が定められる。歪み誘起エピタキシャルソース/ドレイン領域308及び308’は、図2の歪み誘起エピタキシャルソース/ドレイン領域208に関連して説明した如何なる材料を有していてもよい。また、本発明の一実施形態によれば、歪み誘起エピタキシャルソース/ドレイン領域308及び308’は、チャネル領域304の格子定数と異なる格子定数を有する。故に、一実施形態において、チャネル領域304に一軸性歪みが与えられる。特定の一実施形態において、歪み誘起エピタキシャルソース/ドレイン領域308及び308’の頂面は、図3D及び3D’に示すように、チャネル領域304の頂面より高くされる。
歪み誘起エピタキシャルソース/ドレイン領域308及び308’は、高度に均一で低欠陥のエピタキシャル層を形成することに適した如何なる技術によって形成されてもよい。特に、歪み誘起エピタキシャルソース/ドレイン領域308及び308’は、例えば分離領域314又は誘電体ゲートスタックプレースホルダー332の上などの極性誘電体表面上に堆積された材料を残さないプロセスによって形成され得る。故に、本発明の一実施形態によれば、基板302に歪み誘起エピタキシャルソース/ドレイン領域308及び308’を形成するために、完全に選択的なプロセスが用いられる。一実施形態において、歪み誘起エピタキシャルソース/ドレイン領域308及び308’は、化学気相エピタキシー、分子線エピタキシー及びレーザアブレーションエピタキシーからなる群から選択されたプロセスによって堆積される。一実施形態において、歪み誘起エピタキシャルソース/ドレイン領域308及び308’は、シリコン/ゲルマニウムを有し、前駆物質SiH4及びGeH4を用いて堆積される。歪み誘起エピタキシャルソース/ドレイン領域308及び308’の堆積の直前に、湿式化学洗浄が行われてもよい。一実施形態において、湿式化学洗浄の処理工程は、フッ酸、フッ化アンモニウム、又はこれらの双方の水溶液をシリコン基板302に適用することを有する。本発明の特定の一実施形態において、歪み誘起エピタキシャルソース/ドレイン領域308及び308’の堆積を受け、図3D及び3D’に示すように、歪み誘起エピタキシャルソース/ドレイン領域308及び308’の外縁に隣接して、外方拡散領域312が形成され得る。一実施形態において、外方拡散領域312は、歪み誘起エピタキシャルソース/ドレイン領域308及び308’を形成するために使用される堆積温度の結果である。便宜上、歪み誘起エピタキシャルソース/ドレイン領域308’を有する図3D’の構造を、残りの図3E−Jを通して使用する。
図3Eを参照するに、分離領域314、歪み誘起エピタキシャルソース/ドレイン領域308’、及び誘電体ゲートスタックプレースホルダー332の上に、ブランケット誘電体膜350が堆積される。ブランケット誘電体膜350は、図2の層間誘電体膜210に関連して説明した如何なる材料を有していてもよい。ブランケット誘電体膜350は、分離領域314、歪み誘起エピタキシャルソース/ドレイン領域308’、及び誘電体ゲートスタックプレースホルダー332、を覆う実質的に共形な膜を設けるのに適した如何なる技術によって堆積されてもよい。一実施形態において、ブランケット誘電体膜350は、CVDプロセス及びスピンオンコーティングプロセスからなる群から選択された技術によって堆積される。ブランケット誘電体膜350は、分離領域314、歪み誘起エピタキシャルソース/ドレイン領域308’、及び誘電体ゲートスタックプレースホルダー332、を完全に覆うのに適した厚さに堆積され得る。一実施形態において、ブランケット誘電体膜350は250−400nmの範囲内の厚さに堆積される。
図3Fを参照するに、ブランケット誘電体膜350は、誘電体ゲートスタックプレースホルダー332の頂面を露出させて層間誘電体膜310を形成するように平坦化される。ブランケット誘電体膜は、誘電体ゲートスタックプレースホルダー332の頂面の下方までへこませず(ディッシングを生じさせず)に層間誘電体膜310に実質的に平坦な表面をもたらすのに適した如何なる技術によって平坦化されてもよい。一実施形態において、時間制御の平坦化工程が用いられる。他の一実施形態において、ブランケット誘電体膜350を平坦化するために化学機械研磨工程が用いられ、誘電体ゲートスタックプレースホルダー332の頂面がもっともな研磨停止指標として作用する。
図3Gを参照するに、誘電体ゲートスタックプレースホルダー332が除去され、チャネル領域304上に、そして歪み誘起エピタキシャルソース/ドレイン領域308’に直に隣接するように、層間誘電体膜310内にトレンチ360が設けられる。誘電体ゲートスタックプレースホルダーは、層間誘電体膜310、チャネル領域304及び歪み誘起エピタキシャルソース/ドレイン領域308’の露出面に最小限の影響しか及ぼさないようにするのに適した如何なる技術によって除去されてもよい。本発明の一実施形態によれば、誘電体ゲートスタックプレースホルダー332は、ドライ又はウェットのエッチング処理工程を用いて除去される。一実施形態において、誘電体ゲートスタックプレースホルダー332は実質的に窒化シリコンを有し、層間誘電体膜310は二酸化シリコンを有し、チャネル領域304はシリコンを有し、歪み誘起エピタキシャルソース/ドレイン領域308’はシリコン/ゲルマニウムを有し、そして、誘電体ゲートスタックプレースホルダー332を除去するために、少なくともHBrガスを使用するドライエッチングプロセスが用いられる。他の一実施形態において、誘電体ゲートスタックプレースホルダー332は、130−165℃の範囲内の温度のリン酸水溶液を有するウェットエッチングを用いて除去される。特定の一実施形態において、誘電体ゲートスタックプレースホルダー332とチャネル領域304との間に、エッチングストッパとして作用する二酸化シリコンの薄い層が用いられる。この薄い二酸化シリコン層は、その後、超希釈HF水溶液を用いる短時間のウェットエッチング工程によって除去される。
図3Hを参照するに、チャネル領域304上に、そして歪み誘起エピタキシャルソース/ドレイン領域308’に直に接触するように、トレンチ360内にゲート誘電体層306が堆積される。ゲート誘電体層306は、図2のゲート誘電体層206に関連して説明した如何なる材料又は材料の組み合わせを有していてもよい。ゲート誘電体層306は、チャネル領域304の露出面を実質的に共形に被覆する如何なる技術によって堆積されてもよい。また、ゲート誘電体層306は、図3Hに示すように、層間誘電体膜310の側壁を実質的に共形に被覆する如何なる技術によって堆積されてもよい。本発明の一実施形態によれば、ゲート誘電体層306は、原子層堆積、化学気相堆積、及びチャネル領域304の頂面の熱消費からなる群から選択された技術によって堆積される。ゲート誘電体層は、チャネル領域及び後に形成されるゲート電極とともに高性能キャパシタを形成するのに適した厚さに堆積され得る。一実施形態において、ゲート誘電体層は実質的に、10−60Åの範囲内の厚さのhigh−k誘電体層を有する。特定の一実施形態において、ゲート誘電体層は実質的に、5−40Åの範囲内の厚さの酸化ハフニウムの頂部層と、3−6Åの範囲内の厚さの二酸化シリコンの底部層とを有する。代替的な一実施形態において、ゲート誘電体層は、図3Aの事前パターニングされる誘電体ゲートスタックプレースホルダー層330と基板302との間に形成される。該ゲート誘電体層は、その後にパターニングされ、図3B−Gに関連して説明した全ての処理工程を通して担持される。
図3Iを参照するに、ゲート誘電体層306の頂面上及びトレンチ360内に導電層370が形成される。導電層370は、図2のゲート電極218に関連して説明した如何なる材料を有していてもよい。一実施形態において、導電層370は、バルク状のトレンチ充填部と、その下の薄い仕事関数設定部とを有する。導電層370は、ボイド形成の虞を最小にしながらトレンチ360を実質的に充填することが可能な如何なる技術によって堆積されてもよい。一実施形態において、導電層370は、電気めっき、無電解めっき、原子層堆積、化学気相堆積及び物理気相堆積からなる群から選択された技術によって堆積される。
図3Jを参照するに、層間誘電体膜310より上方のゲート誘電体層306及び導電層370の部分が除去され、ゲート電極318が設けられる。層間誘電体膜310より上方のゲート誘電体層306及び導電層370の部分は、実質的に平坦な層間誘電体膜310の表面をもたらすのに適した如何なる技術によって除去されてもよい。一実施形態において、層間誘電体膜310より上方のゲート誘電体層306及び導電層370の部分は、化学機械研磨工程によって除去される。
このように、置換ゲートインテグレーション法にて誘電体ゲートスタックプレースホルダーを用いることによって、チップレス歪み誘起エピタキシャルソース/ドレイン領域が半導体デバイスに組み込まれ得る。一実施形態において、歪み誘起エピタキシャルソース/ドレイン領域308’は実質的に、ボロンドープされたシリコン/ゲルマニウムを有し、チャネル領域304は実質的にシリコンを有し、図3Jに矢印で示すように、チャネル領域304に一軸性の圧縮歪みが引き起こされる。図3Jに関連して説明した構造は、その後、半導体デバイスの形成を完了させて該デバイスを集積回路に組み込むための典型的な処理工程にかけられ得る。例えば、本発明の一実施形態によれば、その後、層間誘電体膜310内且つ歪み誘起エピタキシャルソース/ドレイン領域308’上に、コンタクトホールが形成される。そして、バックエンド金属層の形成に先立って、コンタクトを介してのシリサイド化工程が行われる。代替的な一実施形態においては、図3Eのブランケット誘電体膜350の堆積に先立って、歪み誘起エピタキシャルソース/ドレイン領域308’上にシリサイド層が形成される。
本発明はプレーナ型半導体デバイスに限定されない。図4A−Gは、本発明の一実施形態に従った、チップレス・エピタキシャルソース/ドレイン領域を有するトリゲートMOS−FETの製造方法を表す断面図である。
図4Aを参照するに、バルク半導体部402Aと分離部402Bとを有する3次元状の基板402の上に、誘電体ゲートスタックプレースホルダー432が形成される。図4Bに示すように、3次元基板402のバルク半導体部402Aの露出部にエッチング除去領域440が形成される。本発明の一実施形態によれば、チャネル領域404は誘電体ゲートスタックプレースホルダー432の下に保持される。図4Cを参照するに、エッチング除去領域440内に、チャネル領域404に直に隣接し且つ誘電体ゲートスタックプレースホルダー432に直に接触する歪み誘起エピタキシャルソース/ドレイン領域408が選択的に形成される。そして、図4Dに示すように、誘電体ゲートスタックプレースホルダー432、歪み誘起エピタキシャルソース/ドレイン領域408、及び3次元基板402の分離部402Bの上に、ブランケット誘電体層450が堆積される。図4Eを参照するに、ブランケット誘電体層450及び誘電体ゲートスタックプレースホルダー432の頂部が平坦化され、層間誘電体膜410と平坦化された誘電体ゲートスタックプレースホルダー434とが形成される。そして、図4Fに示すように、平坦化された誘電体ゲートスタックプレースホルダー434が除去され、それにより、層間誘電体膜410内にトレンチ460が形成されるとともに、チャネル領域404が露出される。図4Gを参照するに、その後、トレンチ460内に、ゲート誘電体層406及びゲート電極418が形成される。故に、置換ゲートインテグレーション法にて誘電体ゲートスタックプレースホルダーを用いることにより、チップレス歪み誘起エピタキシャルソース/ドレイン領域がトリゲートデバイスに組み込まれ得る。トリゲートデバイスは、技術的に知られている従来からの処理工程によって、集積回路に組み込まれ得る。
本発明は、スペーサのない半導体デバイスに限定されるものではない。エピタキシャル成長プロセス中に半導体ゲートスタックプレースホルダー上への堆積を阻止する薄い誘電体スペーサを外側に有する半導体ゲートスタックプレースホルダーが用いられてもよい。図5A−Bは、本発明の一実施形態に従った、チップレス・エピタキシャルソース/ドレイン領域と誘電体スペーサとを有するプレーナMOS−FETの製造方法を表す断面図である。
図5Aを参照するに、誘電体側壁スペーサ590を備えた半導体ゲートスタックプレースホルダー532が設けられる。この構造は、上述の図3Bに対応するが、誘電体側壁スペーサの構造が付加されている。一実施形態において、半導体ゲートスタックプレースホルダー532は実質的にポリシリコンを有し、誘電体側壁スペーサ590は実質的に誘電体材料を有する。図5Bを参照するに、歪み誘起エピタキシャルソース/ドレイン領域508が、誘電体側壁スペーサ590のそれぞれの側に形成され、誘電体側壁スペーサ590及び置換ゲート電極518の双方をアンダーカットする。この構造は、上述の図3Jに対応するが、誘電体側壁スペーサの構造が付加されている。
チップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス、及びその製造方法を開示した。一実施形態において、半導体デバイスは基板上にゲートスタックを有する。ゲートスタックは、ゲート誘電体層とその上のゲート電極とを有し、基板内のチャネル領域の上に位置する。半導体デバイスはまた、基板内で、チャネル領域のそれぞれの側に一対のソース/ドレイン領域を有する。一対のソース/ドレイン領域はゲート誘電体層と直接的に接触し、該一対のソース/ドレイン領域の格子定数はチャネル領域の格子定数と異なるものにされる。一実施形態において、半導体デバイスは誘電体ゲートスタックプレースホルダーを用いて形成される。
Claims (20)
- 基板上のゲートスタックであり、ゲート誘電体層上にゲート電極を有し、且つ前記基板内のチャネル領域上に位置するゲートスタック;及び
前記基板内の、前記チャネル領域のそれぞれの側の一対のソース/ドレイン領域であり、当該一対のソース/ドレイン領域は前記ゲート誘電体層に直に接触し、且つ当該一対のソース/ドレイン領域の格子定数は前記チャネル領域の格子定数と異なる、一対のソース/ドレイン領域;
を有する半導体デバイス。 - 前記ゲート電極は金属ゲート電極であり、且つ前記ゲート誘電体層は高誘電率ゲート誘電体層である、請求項1に記載の半導体デバイス。
- 前記高誘電率ゲート誘電体層は、前記金属ゲート電極と前記チャネル領域との間に位置し、且つ前記金属ゲート電極の側壁に沿って位置する、請求項2に記載の半導体デバイス。
- 前記高誘電率ゲート誘電体層の前記金属ゲート電極の前記側壁に沿った部分に直に隣接する層間誘電体膜、を更に有する請求項3に記載の半導体デバイス。
- 前記チャネル領域は実質的にシリコンを有し、且つ前記一対のソース/ドレイン領域は実質的に、ゲルマニウム原子の原子濃度が20−35%の範囲内であるシリコン/ゲルマニウムを有する、請求項1に記載の半導体デバイス。
- 前記基板内の、前記一対のソース/ドレイン領域の外縁に隣接する、ボロンの外方拡散領域、を更に有する請求項5に記載の半導体デバイス。
- 前記一対のソース/ドレイン領域の前記格子定数は、前記チャネル領域の前記格子定数と、少なくとも0.1%異なる、請求項1に記載の半導体デバイス。
- 前記一対のソース/ドレイン領域はおよそ55°のアンダーカット形状を有する、請求項1に記載の半導体デバイス。
- ゲート誘電体層上にゲート電極を有するゲートスタックを基板上に形成する工程;及び
前記基板内にチャネル領域を定めるように、前記基板内且つ前記ゲートスタックのそれぞれの側に、一対のソース/ドレイン領域を形成する工程であり、該一対のソース/ドレイン領域は前記ゲート誘電体層に直に接触し、且つ該一対のソース/ドレイン領域の格子定数は前記チャネル領域の格子定数と異なる、工程;
を有する、半導体デバイスを製造する方法。 - 前記ゲート電極は金属ゲート電極であり、且つ前記ゲート誘電体層は高誘電率ゲート誘電体層である、請求項9に記載の方法。
- 前記高誘電率ゲート誘電体層は、前記金属ゲート電極と前記チャネル領域との間に形成され、且つ前記金属ゲート電極の側壁に沿って形成される、請求項10に記載の方法。
- 前記高誘電率ゲート誘電体層の前記金属ゲート電極の前記側壁に沿った部分に直に隣接するように層間誘電体膜を形成する工程、を更に有する請求項11に記載の方法。
- 前記チャネル領域は実質的にシリコンを有し、且つ前記一対のソース/ドレイン領域は実質的に、ゲルマニウム原子の原子濃度が20−35%の範囲内であるシリコン/ゲルマニウムを有する、請求項9に記載の方法。
- 前記一対のソース/ドレイン領域の外縁に隣接するボロンの外方拡散領域を前記基板内に形成する工程、を更に有する請求項13に記載の方法。
- 前記一対のソース/ドレイン領域の前記格子定数は、前記チャネル領域の前記格子定数と、少なくとも0.1%異なる、請求項9に記載の方法。
- 前記一対のソース/ドレイン領域は、およそ55°のアンダーカット形状を有するように形成される、請求項9に記載の方法。
- 基板上に誘電体ゲートスタックプレースホルダーを形成する工程;
前記基板内且つ前記誘電体ゲートスタックプレースホルダーのそれぞれの側に、一対のエッチング除去領域を形成する工程;
前記基板内にチャネル領域を定めるように、前記一対のエッチング除去領域に一対のソース/ドレイン領域を形成する工程であり、該一対のソース/ドレイン領域は、前記チャネル領域の格子定数と異なる格子定数を有する材料層をエピタキシャル成長させることによって形成され、且つ該一対のソース/ドレイン領域は前記誘電体ゲートスタックプレースホルダーと直に接触する、工程;
前記誘電体ゲートスタックプレースホルダー及び前記一対のソース/ドレイン領域を覆う層間誘電体膜を形成する工程;
前記誘電体ゲートスタックプレースホルダーの頂面を露出させるが前記一対のソース/ドレイン領域の頂面は露出させないように、前記層間誘電体膜を平坦化する工程;
前記誘電体ゲートスタックプレースホルダーを除去し、前記層間誘電体膜内にトレンチを形成する工程;
前記トレンチの底面に、且つ前記トレンチの側壁に沿って、高誘電率ゲート誘電体層を形成する工程;及び
前記高誘電率ゲート誘電体層の前記トレンチの前記底面に位置する部分と、前記高誘電率ゲート誘電体層の前記トレンチの前記側壁に沿った部分との上に、金属ゲート電極を形成する工程;
を有する、半導体デバイスを製造する方法。 - 前記誘電体ゲートスタックプレースホルダーは前記基板と直に接触する、請求項17に記載の方法。
- 前記一対のエッチング除去領域は、およそ55°のアンダーカット形状を有するように形成される、請求項17に記載の方法。
- 前記一対のソース/ドレイン領域の前記格子定数は、前記チャネル領域の前記格子定数と、少なくとも0.1%異なる、請求項17に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/748,376 US8450165B2 (en) | 2007-05-14 | 2007-05-14 | Semiconductor device having tipless epitaxial source/drain regions |
PCT/US2008/062597 WO2008144206A1 (en) | 2007-05-14 | 2008-05-05 | Semiconductor device having tipless epitaxial source/drain regions |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010527153A true JP2010527153A (ja) | 2010-08-05 |
Family
ID=40026628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010507580A Pending JP2010527153A (ja) | 2007-05-14 | 2008-05-05 | チップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス |
Country Status (9)
Country | Link |
---|---|
US (7) | US8450165B2 (ja) |
EP (3) | EP2149150A4 (ja) |
JP (1) | JP2010527153A (ja) |
KR (2) | KR101389715B1 (ja) |
CN (1) | CN101681842B (ja) |
BR (1) | BRPI0811886A2 (ja) |
SG (1) | SG182181A1 (ja) |
TW (1) | TWI483399B (ja) |
WO (1) | WO2008144206A1 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278043A (ja) * | 2008-05-19 | 2009-11-26 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2010287760A (ja) * | 2009-06-12 | 2010-12-24 | Sony Corp | 半導体装置およびその製造方法 |
JP2012174804A (ja) * | 2011-02-18 | 2012-09-10 | Advantest Corp | 半導体装置、試験装置、および製造方法 |
JP2013030776A (ja) * | 2011-07-27 | 2013-02-07 | Advanced Ion Beam Technology Inc | 代用ソース/ドレインフィンfet加工 |
JP2013058740A (ja) * | 2011-07-27 | 2013-03-28 | Advanced Ion Beam Technology Inc | 代用ソース/ドレインフィンfet加工 |
JP2013515356A (ja) * | 2009-12-23 | 2013-05-02 | インテル・コーポレーション | エピタキシャルソース/ドレインが自己整合したマルチゲート半導体デバイス |
WO2013171892A1 (ja) * | 2012-05-18 | 2013-11-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2015159339A (ja) * | 2009-09-24 | 2015-09-03 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | 金属ゲートとストレッサーを有するゲルマニウムフィンfet |
JP2016514905A (ja) * | 2013-03-29 | 2016-05-23 | インテル・コーポレーション | 延在された凹部スペーサおよび複数のソース/ドレイン領域を有するトランジスタアーキテクチャおよびその製造方法 |
JP2021087012A (ja) * | 2019-11-26 | 2021-06-03 | 國立交通大學 | ワイドギャップIII−V族化合物半導体ドレインを有するSi−MOSFET、及びその製造方法 |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8450165B2 (en) | 2007-05-14 | 2013-05-28 | Intel Corporation | Semiconductor device having tipless epitaxial source/drain regions |
US7964910B2 (en) | 2007-10-17 | 2011-06-21 | International Business Machines Corporation | Planar field effect transistor structure having an angled crystallographic etch-defined source/drain recess and a method of forming the transistor structure |
US8624295B2 (en) * | 2008-03-20 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM devices utilizing strained-channel transistors and methods of manufacture |
US20090302348A1 (en) * | 2008-06-10 | 2009-12-10 | International Business Machines Corporation | Stress enhanced transistor devices and methods of making |
US8623728B2 (en) * | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
US8999798B2 (en) * | 2009-12-17 | 2015-04-07 | Applied Materials, Inc. | Methods for forming NMOS EPI layers |
US8598003B2 (en) * | 2009-12-21 | 2013-12-03 | Intel Corporation | Semiconductor device having doped epitaxial region and its methods of fabrication |
JP5452211B2 (ja) * | 2009-12-21 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 半導体装置、および、半導体装置の製造方法 |
US8436404B2 (en) | 2009-12-30 | 2013-05-07 | Intel Corporation | Self-aligned contacts |
KR101574107B1 (ko) * | 2010-02-11 | 2015-12-04 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 |
KR101668097B1 (ko) * | 2010-03-12 | 2016-10-24 | 삼성전자주식회사 | 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성 방법 |
KR101703096B1 (ko) * | 2010-09-02 | 2017-02-07 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
KR101716113B1 (ko) * | 2010-11-03 | 2017-03-15 | 삼성전자 주식회사 | 반도체 소자 및 이의 제조 방법 |
DE102010063772B4 (de) * | 2010-12-21 | 2016-02-04 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Verfahren zum Einbetten einer sigma-förmigen Halbleiterlegierung in Transistoren durch Anwenden einer gleichmäßigen Oxidschicht vor dem Ätzen der Aussparungen |
US20120276695A1 (en) * | 2011-04-29 | 2012-11-01 | International Business Machines Corporation | Strained thin body CMOS with Si:C and SiGe stressor |
US8999794B2 (en) * | 2011-07-14 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned source and drain structures and method of manufacturing same |
US9076817B2 (en) | 2011-08-04 | 2015-07-07 | International Business Machines Corporation | Epitaxial extension CMOS transistor |
TWI514576B (zh) * | 2011-08-31 | 2015-12-21 | United Microelectronics Corp | 非平面化半導體結構及其製程 |
US9580776B2 (en) | 2011-09-30 | 2017-02-28 | Intel Corporation | Tungsten gates for non-planar transistors |
CN106783971A (zh) * | 2011-09-30 | 2017-05-31 | 英特尔公司 | 用于非平坦晶体管的钨栅极 |
WO2013048516A1 (en) | 2011-09-30 | 2013-04-04 | Intel Corporation | Capping dielectric structure for transistor gates |
US8981435B2 (en) | 2011-10-01 | 2015-03-17 | Intel Corporation | Source/drain contacts for non-planar transistors |
US9087915B2 (en) | 2011-12-06 | 2015-07-21 | Intel Corporation | Interlayer dielectric for non-planar transistors |
US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
KR20140097453A (ko) | 2011-12-19 | 2014-08-06 | 인텔 코오퍼레이션 | 금속성 소스 및 드레인 영역들을 갖는 반도체 장치 |
WO2013095376A1 (en) * | 2011-12-20 | 2013-06-27 | Intel Corporation | Strained channel region transistors employing source and drain stressors and systems including the same |
US8941187B2 (en) * | 2012-01-13 | 2015-01-27 | Globalfoundries Inc. | Strain engineering in three-dimensional transistors based on strained isolation material |
US9263342B2 (en) | 2012-03-02 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a strained region |
CN103378152B (zh) * | 2012-04-24 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
US9142400B1 (en) | 2012-07-17 | 2015-09-22 | Stc.Unm | Method of making a heteroepitaxial layer on a seed area |
US9218975B2 (en) * | 2012-08-17 | 2015-12-22 | Globalfoundries Inc. | Methods of forming a replacement gate structure having a gate electrode comprised of a deposited intermetallic compound material |
KR20140039544A (ko) | 2012-09-24 | 2014-04-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN104078363A (zh) * | 2013-03-29 | 2014-10-01 | 中国科学院微电子研究所 | 半导体器件制造方法 |
CN104124165B (zh) * | 2013-04-28 | 2018-09-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN104217953B (zh) * | 2013-06-05 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其制作方法 |
KR102083494B1 (ko) * | 2013-10-02 | 2020-03-02 | 삼성전자 주식회사 | 나노와이어 트랜지스터를 포함하는 반도체 소자 |
CN104576388B (zh) * | 2013-10-14 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其制作方法 |
CN104701163B (zh) * | 2013-12-04 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US9691898B2 (en) | 2013-12-19 | 2017-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Germanium profile for channel strain |
WO2015099692A1 (en) * | 2013-12-23 | 2015-07-02 | Intel Corporation | Tensile source drain iii-v transistors for mobility improved n-mos |
CN110610866B (zh) | 2013-12-27 | 2023-05-30 | 英特尔公司 | 扩散的尖端延伸晶体管 |
US9287398B2 (en) | 2014-02-14 | 2016-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor strain-inducing scheme |
US9590037B2 (en) | 2014-03-19 | 2017-03-07 | International Business Machines Corporation | p-FET with strained silicon-germanium channel |
US9230992B2 (en) | 2014-04-30 | 2016-01-05 | International Business Machines Corporation | Semiconductor device including gate channel having adjusted threshold voltage |
US9337316B2 (en) * | 2014-05-05 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for FinFET device |
KR102259080B1 (ko) | 2014-09-23 | 2021-06-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
KR102230198B1 (ko) | 2014-09-23 | 2021-03-19 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
KR102280238B1 (ko) * | 2015-01-30 | 2021-07-20 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
US9991343B2 (en) * | 2015-02-26 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company Ltd. | LDD-free semiconductor structure and manufacturing method of the same |
US10504721B2 (en) | 2015-04-30 | 2019-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Staggered-type tunneling field effect transistor |
US11049939B2 (en) | 2015-08-03 | 2021-06-29 | Semiwise Limited | Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation |
US9893058B2 (en) * | 2015-09-17 | 2018-02-13 | Semiconductor Components Industries, Llc | Method of manufacturing a semiconductor device having reduced on-state resistance and structure |
KR102480447B1 (ko) * | 2015-11-20 | 2022-12-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
WO2017099752A1 (en) * | 2015-12-09 | 2017-06-15 | Intel Corporation | Stressors for compressively strained gan p-channel |
EP3391037B1 (en) * | 2015-12-14 | 2022-06-22 | Zedna AB | Crack structures, tunneling junctions using crack structures and methods of making same |
US9799649B2 (en) * | 2015-12-17 | 2017-10-24 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and manufacturing method thereof |
US9570567B1 (en) | 2015-12-30 | 2017-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source and drain process for FinFET |
US10355131B2 (en) * | 2016-05-17 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
US10074725B1 (en) * | 2017-03-08 | 2018-09-11 | United Microelectronics Corp. | Semiconductor structure and manufacturing method thereof |
KR102391512B1 (ko) | 2017-08-17 | 2022-04-27 | 삼성전자주식회사 | 반도체 소자 |
WO2021019082A1 (en) * | 2019-08-01 | 2021-02-04 | Abb Power Grids Switzerland Ag | Silicon carbide transistor device |
US11373696B1 (en) | 2021-02-19 | 2022-06-28 | Nif/T, Llc | FFT-dram |
US11646353B1 (en) | 2021-12-27 | 2023-05-09 | Nanya Technology Corporation | Semiconductor device structure |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057429A (ja) * | 1999-06-29 | 2001-02-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のトランジスタ及びその製造方法 |
JP2004031753A (ja) * | 2002-06-27 | 2004-01-29 | Renesas Technology Corp | 半導体装置の製造方法 |
WO2006104529A2 (en) * | 2005-01-04 | 2006-10-05 | Intel Corporation | Cmos transistor junction regions formed by a cvd etching and deposition sequence |
JP2007036205A (ja) * | 2005-06-22 | 2007-02-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2007103654A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3768150A (en) * | 1970-02-13 | 1973-10-30 | B Sloan | Integrated circuit process utilizing orientation dependent silicon etch |
US3765969A (en) * | 1970-07-13 | 1973-10-16 | Bell Telephone Labor Inc | Precision etching of semiconductors |
US7115461B2 (en) * | 1997-07-24 | 2006-10-03 | Texas Instruments Incorporated | High permittivity silicate gate dielectric |
US7391087B2 (en) * | 1999-12-30 | 2008-06-24 | Intel Corporation | MOS transistor structure and method of fabrication |
US6750119B2 (en) * | 2001-04-20 | 2004-06-15 | International Business Machines Corporation | Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD |
US6632735B2 (en) * | 2001-08-07 | 2003-10-14 | Applied Materials, Inc. | Method of depositing low dielectric constant carbon doped silicon oxide |
US6624043B2 (en) * | 2001-09-24 | 2003-09-23 | Sharp Laboratories Of America, Inc. | Metal gate CMOS and method of manufacturing the same |
US6621131B2 (en) * | 2001-11-01 | 2003-09-16 | Intel Corporation | Semiconductor transistor having a stressed channel |
US6921913B2 (en) * | 2003-03-04 | 2005-07-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel transistor structure with lattice-mismatched zone |
CN100437970C (zh) | 2003-03-07 | 2008-11-26 | 琥珀波系统公司 | 一种结构及用于形成半导体结构的方法 |
US20040262683A1 (en) * | 2003-06-27 | 2004-12-30 | Bohr Mark T. | PMOS transistor strain optimization with raised junction regions |
US7005330B2 (en) * | 2003-06-27 | 2006-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for forming the gate electrode in a multiple-gate transistor |
US7078742B2 (en) * | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
US7112495B2 (en) * | 2003-08-15 | 2006-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit |
CN101359598B (zh) * | 2003-09-04 | 2010-06-09 | 台湾积体电路制造股份有限公司 | 应变沟道半导体结构的制造方法 |
US6949482B2 (en) * | 2003-12-08 | 2005-09-27 | Intel Corporation | Method for improving transistor performance through reducing the salicide interface resistance |
US7662689B2 (en) * | 2003-12-23 | 2010-02-16 | Intel Corporation | Strained transistor integration for CMOS |
US6946350B2 (en) * | 2003-12-31 | 2005-09-20 | Intel Corporation | Controlled faceting of source/drain regions |
US7060571B1 (en) * | 2004-02-13 | 2006-06-13 | Advanced Micro Devices, Inc. | Semiconductor device with metal gate and high-k tantalum oxide or tantalum oxynitride gate dielectric |
US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
US7050291B2 (en) * | 2004-03-31 | 2006-05-23 | Intel Corporation | Integrated ultracapacitor as energy source |
JP4837902B2 (ja) * | 2004-06-24 | 2011-12-14 | 富士通セミコンダクター株式会社 | 半導体装置 |
US7491988B2 (en) * | 2004-06-28 | 2009-02-17 | Intel Corporation | Transistors with increased mobility in the channel zone and method of fabrication |
US7704833B2 (en) * | 2004-08-25 | 2010-04-27 | Intel Corporation | Method of forming abrupt source drain metal gate transistors |
US20060046523A1 (en) * | 2004-08-25 | 2006-03-02 | Jack Kavalieros | Facilitating removal of sacrificial layers to form replacement metal gates |
JP4417808B2 (ja) * | 2004-09-13 | 2010-02-17 | 株式会社東芝 | 半導体装置の製造方法 |
US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
US7772062B2 (en) * | 2005-02-08 | 2010-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | MOSFET having a channel mechanically stressed by an epitaxially grown, high k strain layer |
US7518196B2 (en) * | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
US7470972B2 (en) * | 2005-03-11 | 2008-12-30 | Intel Corporation | Complementary metal oxide semiconductor integrated circuit using uniaxial compressive stress and biaxial compressive stress |
US7279375B2 (en) * | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
US7494858B2 (en) * | 2005-06-30 | 2009-02-24 | Intel Corporation | Transistor with improved tip profile and method of manufacture thereof |
US7732289B2 (en) * | 2005-07-05 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a MOS device with an additional layer |
US20070023795A1 (en) * | 2005-07-15 | 2007-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
US7381649B2 (en) * | 2005-07-29 | 2008-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for a multiple-gate FET device and a method for its fabrication |
US7531404B2 (en) * | 2005-08-30 | 2009-05-12 | Intel Corporation | Semiconductor device having a metal gate electrode formed on an annealed high-k gate dielectric layer |
US7525160B2 (en) * | 2005-12-27 | 2009-04-28 | Intel Corporation | Multigate device with recessed strain regions |
US20070164367A1 (en) * | 2006-01-18 | 2007-07-19 | Micron Technology, Inc. | CMOS gates with solid-solution alloy tunable work functions |
US20070228425A1 (en) * | 2006-04-04 | 2007-10-04 | Miller Gayle W | Method and manufacturing low leakage MOSFETs and FinFETs |
US7566949B2 (en) * | 2006-04-28 | 2009-07-28 | International Business Machines Corporation | High performance 3D FET structures, and methods for forming the same using preferential crystallographic etching |
US7601648B2 (en) * | 2006-07-31 | 2009-10-13 | Applied Materials, Inc. | Method for fabricating an integrated gate dielectric layer for field effect transistors |
US7456087B2 (en) * | 2007-02-09 | 2008-11-25 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
US7732285B2 (en) | 2007-03-28 | 2010-06-08 | Intel Corporation | Semiconductor device having self-aligned epitaxial source and drain extensions |
US20080242032A1 (en) * | 2007-03-29 | 2008-10-02 | Texas Instruments Incorporated | Carbon-Doped Epitaxial SiGe |
US7667271B2 (en) * | 2007-04-27 | 2010-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin field-effect transistors |
US20080272410A1 (en) * | 2007-05-02 | 2008-11-06 | Chung-Te Lin | Self-Aligned Spacer Contact |
US8450165B2 (en) | 2007-05-14 | 2013-05-28 | Intel Corporation | Semiconductor device having tipless epitaxial source/drain regions |
-
2007
- 2007-05-14 US US11/748,376 patent/US8450165B2/en active Active
-
2008
- 2008-05-05 JP JP2010507580A patent/JP2010527153A/ja active Pending
- 2008-05-05 SG SG2012042214A patent/SG182181A1/en unknown
- 2008-05-05 WO PCT/US2008/062597 patent/WO2008144206A1/en active Application Filing
- 2008-05-05 EP EP20080755045 patent/EP2149150A4/en not_active Withdrawn
- 2008-05-05 KR KR1020127003671A patent/KR101389715B1/ko active IP Right Grant
- 2008-05-05 CN CN2008800160592A patent/CN101681842B/zh active Active
- 2008-05-05 EP EP16191951.9A patent/EP3151267A3/en active Pending
- 2008-05-05 BR BRPI0811886 patent/BRPI0811886A2/pt not_active Application Discontinuation
- 2008-05-05 KR KR20097023583A patent/KR20100005123A/ko active Search and Examination
- 2008-05-05 EP EP10197264.4A patent/EP2302668B1/en active Active
- 2008-05-07 TW TW097116826A patent/TWI483399B/zh active
-
2013
- 2013-05-03 US US13/886,939 patent/US9276112B2/en active Active
-
2016
- 2016-01-19 US US15/001,042 patent/US10141442B2/en active Active
-
2017
- 2017-07-26 US US15/660,199 patent/US10490662B2/en active Active
-
2019
- 2019-10-23 US US16/661,478 patent/US10770587B2/en active Active
-
2020
- 2020-07-01 US US16/918,314 patent/US11437514B2/en active Active
-
2022
- 2022-07-22 US US17/871,678 patent/US20220359753A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057429A (ja) * | 1999-06-29 | 2001-02-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のトランジスタ及びその製造方法 |
JP2004031753A (ja) * | 2002-06-27 | 2004-01-29 | Renesas Technology Corp | 半導体装置の製造方法 |
WO2006104529A2 (en) * | 2005-01-04 | 2006-10-05 | Intel Corporation | Cmos transistor junction regions formed by a cvd etching and deposition sequence |
JP2007036205A (ja) * | 2005-06-22 | 2007-02-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2007103654A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278043A (ja) * | 2008-05-19 | 2009-11-26 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
US9337305B2 (en) | 2009-06-12 | 2016-05-10 | Sony Corporation | Semiconductor device having curved gate electrode aligned with curved side-wall insulating film and stress-introducing layer between channel region and source and drain regions |
JP2010287760A (ja) * | 2009-06-12 | 2010-12-24 | Sony Corp | 半導体装置およびその製造方法 |
US10854751B2 (en) | 2009-06-12 | 2020-12-01 | Sony Corporation | Semiconductor device having curved gate electrode aligned with curved side-wall insulating film and stress-introducing layer between channel region and source and drain regions |
US10535769B2 (en) | 2009-06-12 | 2020-01-14 | Sony Corporation | Semiconductor device having curved gate electrode aligned with curved side-wall insulating film and stress-introducing layer between channel region and source and drain regions |
US10269961B2 (en) | 2009-06-12 | 2019-04-23 | Sony Corporation | Semiconductor device having curved gate electrode aligned with curved side-wall insulating film and stress-introducing layer between channel region and source and drain regions |
US9947790B2 (en) | 2009-06-12 | 2018-04-17 | Sony Corporation | Semiconductor device having curved gate electrode aligned with curved side-wall insulating film and stress-introducing layer between channel region and source and drain regions |
US9601622B2 (en) | 2009-06-12 | 2017-03-21 | Sony Corporation | Semiconductor device having curved gate electrode aligned with curved side-wall insulating film and stress-introducing layer between channel region and source and drain regions |
JP2015159339A (ja) * | 2009-09-24 | 2015-09-03 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | 金属ゲートとストレッサーを有するゲルマニウムフィンfet |
US9698060B2 (en) | 2009-09-24 | 2017-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs with metal gates and stressors |
JP2013515356A (ja) * | 2009-12-23 | 2013-05-02 | インテル・コーポレーション | エピタキシャルソース/ドレインが自己整合したマルチゲート半導体デバイス |
JP2012174804A (ja) * | 2011-02-18 | 2012-09-10 | Advantest Corp | 半導体装置、試験装置、および製造方法 |
JP2013058740A (ja) * | 2011-07-27 | 2013-03-28 | Advanced Ion Beam Technology Inc | 代用ソース/ドレインフィンfet加工 |
JP2013030776A (ja) * | 2011-07-27 | 2013-02-07 | Advanced Ion Beam Technology Inc | 代用ソース/ドレインフィンfet加工 |
US9460936B2 (en) | 2012-05-18 | 2016-10-04 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9293347B2 (en) | 2012-05-18 | 2016-03-22 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP5833748B2 (ja) * | 2012-05-18 | 2015-12-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
WO2013171892A1 (ja) * | 2012-05-18 | 2013-11-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2016514905A (ja) * | 2013-03-29 | 2016-05-23 | インテル・コーポレーション | 延在された凹部スペーサおよび複数のソース/ドレイン領域を有するトランジスタアーキテクチャおよびその製造方法 |
US9786783B2 (en) | 2013-03-29 | 2017-10-10 | Intel Corporation | Transistor architecture having extended recessed spacer and source/drain regions and method of making same |
JP2021087012A (ja) * | 2019-11-26 | 2021-06-03 | 國立交通大學 | ワイドギャップIII−V族化合物半導体ドレインを有するSi−MOSFET、及びその製造方法 |
JP7019218B2 (ja) | 2019-11-26 | 2022-02-15 | 國立交通大學 | ワイドギャップIII-V族化合物半導体ドレインを有するSi-MOSFET、及びその製造方法 |
US11271109B2 (en) | 2019-11-26 | 2022-03-08 | National Chiao Tung University | Silicon metal-oxide-semiconductor field effect transistor (Si MOSFET) with a wide-bandgap III-V compound semiconductor group drain and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
CN101681842A (zh) | 2010-03-24 |
BRPI0811886A2 (pt) | 2014-11-18 |
US10770587B2 (en) | 2020-09-08 |
US20130240950A1 (en) | 2013-09-19 |
US20170338347A1 (en) | 2017-11-23 |
EP2149150A1 (en) | 2010-02-03 |
TW200913274A (en) | 2009-03-16 |
US9276112B2 (en) | 2016-03-01 |
US20160133749A1 (en) | 2016-05-12 |
US10490662B2 (en) | 2019-11-26 |
US20220359753A1 (en) | 2022-11-10 |
US10141442B2 (en) | 2018-11-27 |
TWI483399B (zh) | 2015-05-01 |
WO2008144206A1 (en) | 2008-11-27 |
US20200058791A1 (en) | 2020-02-20 |
US11437514B2 (en) | 2022-09-06 |
EP2302668A2 (en) | 2011-03-30 |
KR20120031238A (ko) | 2012-03-30 |
EP2149150A4 (en) | 2012-02-22 |
EP3151267A3 (en) | 2017-05-03 |
EP3151267A2 (en) | 2017-04-05 |
EP2302668B1 (en) | 2019-05-01 |
CN101681842B (zh) | 2011-07-13 |
US20200335626A1 (en) | 2020-10-22 |
US8450165B2 (en) | 2013-05-28 |
KR101389715B1 (ko) | 2014-04-29 |
KR20100005123A (ko) | 2010-01-13 |
SG182181A1 (en) | 2012-07-30 |
EP2302668A3 (en) | 2013-10-16 |
US20080283906A1 (en) | 2008-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10770587B2 (en) | Semiconductor device having tipless epitaxial source/drain regions | |
US9837410B1 (en) | Fabrication of vertical field effect transistors with uniform structural profiles | |
US9349841B2 (en) | FinFETs and methods for forming the same | |
US9230989B2 (en) | Hybrid CMOS nanowire mesh device and FINFET device | |
US8871584B2 (en) | Replacement source/drain finFET fabrication | |
US9053981B2 (en) | Hybrid CMOS nanowire mesh device and PDSOI device | |
US8563376B2 (en) | Hybrid CMOS nanowire mesh device and bulk CMOS device | |
US11854901B2 (en) | Semiconductor method and device | |
US20070152266A1 (en) | Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers | |
US11532750B2 (en) | Semiconductor device and method of manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |