TWI514576B - 非平面化半導體結構及其製程 - Google Patents

Description

非平面化半導體結構及其製程

本發明係關於一種半導體結構及其製程，特別係關於一種於絕緣結構與磊晶層之接觸面上形成一含氮層之半導體結構及其製程。

隨著半導體元件尺寸的縮小，維持小尺寸半導體元件的效能是目前業界的主要目標。為了提高半導體元件的效能，目前已逐漸發展出各種鰭狀場效電晶體元件(Fin-shaped field effect transistor,FinFET)。鰭狀場效電晶體元件包含以下幾項優點。首先，鰭狀場效電晶體元件的製程能與傳統的邏輯元件製程整合，因此具有相當的製程相容性；其次，由於鰭狀結構之立體形狀增加了閘極與基底的接觸面積，因此可增加閘極對於通道區域電荷的控制，從而降低小尺寸元件帶來的汲極引發的能帶降低(Drain Induced Barrier Lowering，DIBL)效應以及短通道效應(short channel effect)；此外，由於同樣長度的閘極具有更大的通道寬度，因此亦可增加源極與汲極間之電流量。

惟習知鰭狀場效電晶體元件仍有發展空間。例如，一般鰭狀場效電晶體元件中的磊晶層係包覆作為源/汲極區的鰭狀結構，以增加源/汲極區的總體積，其中磊晶層在選擇性沉積並包覆鰭狀結構表面的同時，其下表面會與下方之絕緣結構相接觸。然而，由於磊晶層與絕緣結構在材質上的差異，二者會互相排斥而使磊晶層產生一近乎54.8°之結晶面的起飛角度，致使二者無法貼合；換言之，由於磊晶層會相對絕緣結構以一斜角向上成長，因而侷限了磊晶層成長出的總體積。再者，此結構亦會使後續之金屬矽化物不易附著於其上。

因此，本發明即針對習知鰭狀場效電晶體元件進行改善，以進一步提升元件之效能。

本發明提出一種半導體結構及其製程，其在絕緣結構與磊晶層之接觸面上形成一含氮層，因而可增大磊晶層與絕緣結構之接觸面積，進而增加磊晶層的總體積及俾使金屬矽化物易形成於磊晶層上。

本發明提供一種半導體結構，包含有一基底、至少二鰭狀結構、至少一絕緣結構以及複數個磊晶層。鰭狀結構位於基底上。絕緣結構位於鰭狀結構之間，且絕緣結構具有一含氮層。磊晶層分別覆蓋部分鰭狀結構，並位於含氮層上。

本發明提供一種半導體製程，包含有下述步驟。首先，提供一基底。接著，形成至少二鰭狀結構於基底上。而後，形成一氧化層於鰭狀結構之間。之後，形成一含氮層，於氧化層中。然後，進行一磊晶製程，以形成複數個磊晶層覆蓋部分鰭狀結構。

基於上述，本發明提供一種半導體結構及其製程，其在磊晶層及絕緣結構(例如氧化層)之間形成一含氮層，俾使磊晶層及絕緣結構之間不會因互相排斥而產生一磊晶層相對於氧化層的角度。因此，本發明之半導體結構可增加磊晶層及氧化層的接觸面積，因而增大所形成之磊晶層的總體積。如此，可使後續形成於磊晶層上之金屬矽化物較容易附著，並可增加其表面積。

第1圖繪示本發明一實施例之含矽基底之半導體結構的剖面示意圖。第2圖繪示本發明另一實施例之含矽覆絕緣基底之半導體結構的剖面示意圖。請參閱第1-2圖，半導體結構100a及100b皆包含有一基底110、二鰭狀結構120a及120b、一絕緣結構130以及二磊晶層140a及140b。鰭狀結構120a及120b位於基底110上。絕緣結構130位於鰭狀結構120a及120b之間。絕緣結構130具有一含氮層150。磊晶層140a及140b分別覆蓋部分鰭狀結構120a及120b，並位於含氮層150上。第1-2圖僅繪示二鰭狀結構120a及120b，但一般半導體結構100a及100b可包含更多個鰭狀結構，而絕緣結構130則位於各鰭狀結構之間。當然，將有複數個磊晶層分別覆蓋此些鰭狀結構。再者，在第1-2圖之實施例中，半導體結構100a及100b係可指一鰭狀場效電晶體(Fin field-effect transistor)或一三閘極場效電晶體(Tri-gate MOSFET)。如為鰭狀場效電晶體，鰭狀結構120a或120b之兩側壁則作為半導體結構100a或100b之閘極通道，因此半導體結構100a或100b具有雙閘極通道。如為三閘極場效電晶體，鰭狀結構120a或120b之頂面及兩側壁則作為半導體結構100a或100b之閘極通道，因此半導體結構100a或100b具有三閘極通道。

詳細而言，基底110可包含一矽基底或一矽覆絕緣基底等，但本發明不以此為限。如第1圖所示，以基底110為一矽基底為例。二鰭狀結構120a及120b直接從基底110延伸出，其中二鰭狀結構120a及120b一般是在基底110上覆蓋一硬遮罩並利用硬遮罩進行微影蝕刻而得，但本發明不以此為限。絕緣結構130則設於鰭狀結構120a及120b之間。絕緣結構130可例如為一氧化層，其可例如以習知之淺溝隔離技術形成。在本實施例中，絕緣結構130具有一含氮層150，其可例如以直接氮化絕緣結構130表面或者直接沉積一氮化層於絕緣結構130上而得，因此含氮層150可能包含一氮化矽層或一氮氧化矽層，視實際需求及製程方法而定。另外，根據氮化製程的不同，含氮層150a亦可更包含位於鰭狀結構120a及120b及磊晶層140a及140b之間。磊晶層140a及140b則分別覆蓋部分鰭狀結構120a及120b，並位於含氮層150上。

特定而言，含氮層150所設置的位置是接近於磊晶層140a及140b及絕緣結構130的接觸面。如此一來，摻雜入氮原子之後，磊晶層140a及140b及絕緣結構130就不會產生如習知所述之接近角度54.8°的排斥現象，並會貼附此含氮層150的表面成長，進而可增加磊晶層140a及140b及絕緣結構130的接觸面積，俾增加磊晶層140a及140b所成長出的總體積，因而增加覆蓋於磊晶層140a及140b上之金屬矽化物(未繪示)的表面積。再者，由於本發明之磊晶層140a及140b及絕緣結構130可更緊密貼合，因而可促使後續形成之鈦(Ti)、鈷(Co)、鎳(Ni)等金屬層更容易順應地完全覆蓋於磊晶層140a及140b及絕緣結構130表面以進行自對準金屬矽化物(Salicide)製程。

此外，半導體結構100a可又包含一閘極結構160，覆蓋各磊晶層140a及140b之間的鰭狀結構120a及120b。詳細而言，閘極結構160可包含一閘極介電層162、一閘極電極164、一蓋層166及一間隙壁168。閘極介電層162覆蓋鰭狀結構120a及120b。閘極電極164覆蓋閘極介電層162。蓋層166覆蓋閘極電極164。間隙壁168位於閘極介電層162、閘極電極164及蓋層166側邊。如以此結構而言，磊晶層140a及140b則分別與相對於閘極結構160另一邊的磊晶層(未繪示)，作為一源/汲極對。如此，便可形成一鰭狀場效電晶體或三閘極場效電晶體(Tri-gate MOSFET)等之多閘極場效電晶體(Multi-gate MOSFET)。當然，亦可再設置其他元件於此半導體結構100a上。此外，閘極結構160中之閘極電極164可為一金屬閘極電極或一多晶矽閘極電極。如為一多晶矽閘極電極，其可於後續製程中以金屬閘極取代，其中後續製程可例如為一後閘極(Gate last)製程。後閘極製程又可包含一前置高介電常數之後閘極(Gate last for high-k first)製程或一後置高介電常數之後閘極(Gate last for high-k last)製程。詳細製程步驟為本領域所熟知故不再贅述。

另外，如第2圖所示，係以基底110為一矽覆絕緣基底為例。其所能達到之功能類似於第1圖所示之實施例。惟其絕緣結構130是直接形成一層，例如一氧化層，於基底110上。因此，鰭狀結構120a及120b則形成於絕緣結構130上，而非如第1圖所示，由基底110延伸出。然而，由於第2圖之實施例在絕緣結構130及鰭狀結構120a及120b上方之結構仍與第1圖之實施例相似，故亦可達到第1圖實施例之功能，本發明則不再贅述。

以下提供半導體製程，用以形成上述之半導體結構。第3-9圖繪示本發明一實施例之半導體製程的剖面示意圖。第10圖繪示本發明另一實施例之半導體製程的剖面示意圖。

首先，以矽基底為例。如第3圖所示，提供一基底110。形成一遮罩層(未繪示)於基底110上，其中遮罩層包含一墊氧化層(未繪示)以及一氮化層(未繪示)位於墊氧化層上。進行一蝕刻微影製程E1，圖案化遮罩層，以形成一圖案化之墊氧化層122及一圖案化之氮化層124，並暴露出部分之基底110。接著，如第4圖所示，將墊氧化層122及氮化層124之圖案轉移至基底110以形成二鰭狀結構120a及120b。本實施例中，在形成二鰭狀結構120a及120b。而後，如第5圖所示，利用沉積、平坦化與回蝕刻等製程，形成一絕緣結構130，例如一氧化層，於鰭狀結構120a及120b之間，其中絕緣結構130可例如以淺溝隔離結構形成。如此，則可形成二鰭狀結構120a及120b於基底110上以及形成一絕緣結構130於鰭狀結構120a及120b之間。之後，可將墊氧化層122及氮化層124移除，而使於後續製程中形成一三閘極場效電晶體。在其他實施例中，亦可留下墊氧化層122及氮化層124，而於後續製程中形成一鰭狀場效電晶體結構。

或者，請參閱第6A-6B圖，第6A-6B圖為本實施例之另一實施態樣。首先，如第6A圖所示，以矽覆絕緣基底為例，提供一矽覆絕緣基底210，其包含一基底212、一底氧化層214位於基底212上，以及一矽層216位於底氧化層214上。接著，如第6B圖所示，圖案化矽層216以形成鰭狀結構220a及220b，並暴露出部分底氧化層214，於鰭狀結構220a及220b之間。如此一來，亦可形成二鰭狀結構220a及220b於基底212上以及形成一絕緣結構(底氧化層214)於鰭狀結構220a及220b之間。帷，如第1圖所示，以矽基底所形成之絕緣結構130僅位於鰭狀結構120a及120b之間，而如第6B圖所示，以矽覆絕緣基底210所形成之底氧化層214則亦會位於鰭狀結構220正下方。然而，此二者之不同之處，並不影響本發明後續之半導體製程。

接著，如第7圖所示，可形成一閘極結構160於部分絕緣結構130及部分鰭狀結構120a及120b上。形成閘極結構160之製程可包含依序沉積再圖案化，而形成一閘極介電層162於部分絕緣結構130及部分鰭狀結構120a及120b上、一閘極電極164於閘極介電層162上、一蓋層166於閘極電極164上以及一間隙壁168於閘極介電層162、閘極電極164及蓋層166的側邊，而此些材料層之形成方法為本領域所熟知，故不再贅述。

如第8圖所示，形成一含氮層150於絕緣結構130中。在本實施例中，係進行一氮化製程N直接氮化絕緣結構130，以形成含氮層150於絕緣結構130中。但在其他實施例中，亦可沉積形成一含氮層於絕緣結構130上。在一實施例中，氮化製程N可包含一去離子電漿氮化製程、一含氨氣的退火製程、一遠端電漿氮化製程或一熱氮化製程，但本發明不以此為限。在一較佳的實施態樣下，在進行氮化製程N之後，可更包含進行一後氮化退火製程，其中後氮化退火製程可例如包含一含氨氣的退火製程等。依據不同之形成含氮層150的方法，所形成之含氮層150的材質可能包含一氮化矽層或一氮氧化矽層等。另外，氮化製程N可全面地或局部地氮化絕緣結構130及鰭狀結構120a及120b。如氮化製程N全面地氮化絕緣結構130及鰭狀結構120a及120b，則將更包含一含氮層150a位於鰭狀結構120a及120b中。

如第9圖所示，進行一磊晶製程E2，以形成磊晶層140a及140b於閘極結構160的側邊，分別覆蓋部分鰭狀結構120a及120b，並位於含氮層150上。亦即未被閘極結構160覆蓋的鰭狀結構120a及120b表面均會分別形成磊晶層140a及140b，而磊晶層140a及140b則視多閘極場效電晶體(Multi-gate MOSFET)的電性而定，可包含一矽鍺磊晶層或一矽碳磊晶層等。

特定而言，含氮層150所形成的位置是接近於磊晶層140a及140b及絕緣結構130的接觸面。如此一來，摻雜入氮原子之後，磊晶層140a及140b及絕緣結構130就不會產生如習知之所述之接近角度54.8°的排斥現象，而可增加磊晶層140a及140b及絕緣結構130的接觸面積，俾增加磊晶層140a及140b所成長出的總體積，因而增加覆蓋於磊晶層140a及140b上之金屬矽化物(未繪示)的表面積。再者，由於本發明之磊晶層140a及140b及絕緣結構130可緊密貼合，因而可促使後續形成之鈦(Ti)、鈷(Co)、鎳(Ni)等金屬層更容易順應地完全覆蓋於磊晶層140a及140b及絕緣結構130表面以進行自對準金屬矽化物製程。

另外，本實施例係在形成閘極結構160之後，進行氮化製程N以形成一含氮層150。在另一實施例中，亦可如第10圖所示，在形成一絕緣結構130(如第5圖或第6B圖所示)之後，即全面性地進行一氮化製程N，以於絕緣結構130及鰭狀結構120a及120b中形成一含氮層150’。換言之，本發明亦可在形成閘極結構160之前，先於絕緣結構130及鰭狀結構120a及120b中形成含氮層150’。當然，含氮層150可不僅是以氮化製程N形成，其亦可例如以化學氣相沉積製程(Chemical Vapor Deposition Process,CVD)直接沉積一層含氮層於絕緣結構130及鰭狀結構120a及120b中。此外，含氮層150’可全面地形成於絕緣結構130及鰭狀結構120a及120b中，或者形成於部分的絕緣結構130或鰭狀結構120a及120b中。

綜上所述，本發明提供一種半導體結構及其製程，其在磊晶層及絕緣結構(例如氧化層)之間形成一含氮層，俾使磊晶層及絕緣結構不會如習知之排斥現象，導致磊晶層相對於氧化層產生一向上之斜角。因此，本發明之半導體結構可增加磊晶層及絕緣結構的接觸面積，因而增大所形成之磊晶層的總體積。如此，可使後續形成於磊晶層上之金屬矽化物較容易附著，並可增加其表面積。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100a、100b．．．半導體結構

110、212．．．基底

120a、120b、220a、220b．．．鰭狀結構

122．．．墊氧化層

124．．．氮化層

130．．．絕緣結構

140a、140b．．．磊晶層

150、150a、150’．．．含氮層

160．．．閘極結構

162．．．閘極介電層

164．．．閘極電極

166．．．蓋層

168．．．間隙壁

210．．．矽覆絕緣基底

214．．．底氧化層

216．．．矽層

E1．．．蝕刻微影製程

E2．．．磊晶製程

N．．．氮化製程

第1圖繪示本發明一實施例之含矽基底之半導體結構的剖面示意圖。

第2圖繪示本發明另一實施例之含矽覆絕緣基底之半導體結構的剖面示意圖。

第3-9圖繪示本發明一實施例之半導體製程的剖面示意圖。

第10圖繪示本發明另一實施例之半導體製程的剖面示意圖。

100a．．．半導體結構

110．．．基底

120a、120b．．．鰭狀結構

130．．．絕緣結構

140a、140b．．．磊晶層

150、150a．．．含氮層

160．．．閘極結構

162．．．閘極介電層

164．．．閘極電極

166．．．蓋層

168．．．間隙壁

Claims (19)

1. 一種非平面化半導體結構，包含有：一基底；至少二鰭狀結構，位於該基底上；至少一絕緣結構位於該些鰭狀結構之間，且該絕緣結構具有一含氮層；以及複數個磊晶層分別覆蓋部分該些鰭狀結構，並位於該含氮層上。
2. 如申請專利範圍第1項所述之非平面化半導體結構，其中該基底包含一矽基底或一矽覆絕緣基底。
3. 如申請專利範圍第1項所述之非平面化半導體結構，更包含一閘極結構覆蓋該些磊晶層之間的鰭狀結構。
4. 如申請專利範圍第3項所述之非平面化半導體結構，其中該閘極結構，更包含：一閘極介電層覆蓋該些鰭狀結構；一閘極電極覆蓋該閘極介電層；一蓋層覆蓋該閘極電極；以及一間隙壁位於該閘極介電層、該閘極電極及該蓋層側邊。
5. 如申請專利範圍第1項所述之非平面化半導體結構，其中該氮化層包含一氮化矽層或一氮氧化矽層。
6. 如申請專利範圍第1項所述之非平面化半導體結構，其中該含氮層亦位於該些鰭狀結構及該些磊晶層之間。
7. 一種半導體製程，包含有：提供一基底；形成至少二鰭狀結構於該基底上；形成一氧化層於該些鰭狀結構之間；形成一含氮層，於該氧化層中；以及進行一磊晶製程，以形成複數個磊晶層覆蓋部分該些鰭狀結構。
8. 如申請專利範圍第7項所述之半導體製程，其中該基底包含一矽基底或一矽覆絕緣基底。
9. 如申請專利範圍第8項所述之半導體製程，其中形成該些鰭狀結構於該矽基底上的步驟，包含：形成一遮罩層於該矽基底上；圖案化該遮罩層並利用圖案化的該遮罩層蝕刻該基底，以形成該些鰭狀結構。
10. 如申請專利範圍第9項所述之半導體製程，其中該遮罩層包含一墊氧化層以及一氮化層。
11. 如申請專利範圍第8項所述之半導體製程，其中該矽覆絕緣基底，包含：一基底；一底氧化層位於該基底上；以及一矽層位於該底氧化層上。
12. 如申請專利範圍第11項所述之半導體製程，其中形成該些鰭狀結構於該矽覆絕緣基底上以及形成該氧化層於該些鰭狀結構之間的步驟，包含：圖案化該矽層以形成該些鰭狀結構，並暴露出部分該底氧化層，於該些鰭狀結構之間。
13. 如申請專利範圍第7項所述之半導體製程，其中形成該含氮層包含進行一氮化製程，直接氮化該氧化層的表面，以於該氧化層中形成該含氮層。
14. 如申請專利範圍第13項所述之半導體製程，其中該氮化製程包含一去離子電漿氮化製程、一含氨氣的退火製程、一遠端電漿氮化製程或一熱氮化製程。
15. 如申請專利範圍第13項所述之半導體製程，其中在進行該氮化製程之後，更包含進行一後氮化退火製程。
16. 如申請專利範圍第15項所述之半導體製程，其中該後氮化退火製程包含一含氨氣的退火製程。
17. 如申請專利範圍第7項所述之半導體製程，其中該含氮層包含形成於該氧化層及該磊晶層之間以及形成於該磊晶層及該些鰭狀結構之間。
18. 如申請專利範圍第7項所述之半導體製程，在形成該氧化層之後，更包含：形成一閘極結構於部分該氧化層及部分該些鰭狀結構上，且該等磊晶層位於該閘極結構的側邊。
19. 如申請專利範圍第7項所述之半導體製程，在形成該氮化層之後，更包含：形成一閘極結構於部分該氧化層及部分該些鰭狀結構上，且該等磊晶層位於該閘極結構的側邊。