JP2009278043A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2009278043A JP2009278043A JP2008130612A JP2008130612A JP2009278043A JP 2009278043 A JP2009278043 A JP 2009278043A JP 2008130612 A JP2008130612 A JP 2008130612A JP 2008130612 A JP2008130612 A JP 2008130612A JP 2009278043 A JP2009278043 A JP 2009278043A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- gate
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】本発明の一実施形態による半導体装置の製造方法は、Si基板1上にゲート絶縁膜3およびSiN4を積層して仮ゲートパターンを形成し、Si基板1に一部が埋め込まれたソース5およびドレイン5を仮ゲートパターンを挟んで離間して形成し、ソース5、ドレイン5、およびSiN4上にSiO24を形成し、SiO24を平坦化しSiN4を除去して形成されたゲート開口部の側面にSiN8を形成し、ゲート開口部にゲート電極材料9を埋め込むことを特徴とする。
【選択図】図10
Description
Claims (9)
- (a)半導体基板上にゲート絶縁膜および第1の絶縁膜を積層して仮ゲートパターンを形成する工程と、
(b)前記工程(a)の後、前記半導体基板に一部が埋め込まれたソースおよびドレインを前記仮ゲートパターンを挟んで離間して形成する工程と、
(c)前記工程(b)の後、前記ソース、前記ドレイン、および前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、
(d)前記工程(c)の後、前記第2の絶縁膜を平坦化し前記第1の絶縁膜を除去して形成されたゲート開口部の側面に第3の絶縁膜を形成する工程と、
(e)前記工程(d)の後、前記ゲート開口部にゲート電極を埋め込む工程と、
を備える、半導体装置の製造方法。 - 前記工程(b)は、
(b−1)前記仮ゲートパターンの両側の前記半導体基板にリセスを形成する工程と、
(b−2)前記各リセスに前記ソースと前記ドレインとをエピタキシャル成長によって形成する工程と、
を備えることを特徴とする、請求項1に記載の半導体装置の製造方法。 - 前記工程(d)は、
(d−1)前記第1の絶縁膜の除去後、全面に第3の絶縁膜を形成する工程と、
(d−2)前記ゲート絶縁膜および前記第2の絶縁膜上に形成された前記第3の絶縁膜を除去する工程と、
を備えることを特徴とする、請求項1に記載の半導体装置の製造方法。 - 前記ソースおよび前記ドレインは、SiGeからなることを特徴とする、請求項1ないし請求項3のいずれかに記載の半導体装置の製造方法。
- 前記ソースおよび前記ドレインは、SiCからなることを特徴とする、請求項1ないし請求項3のいずれかに記載の半導体装置の製造方法。
- 半導体基板に一部が埋め込まれ、チャネルを挟んで離間して形成されたソースおよびドレインと、
前記ソースおよび前記ドレイン上に形成され前記チャネル上にゲート開口部を有する第2の絶縁膜と、
前記ゲート開口部の底面の前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート開口部の側面に形成された第3の絶縁膜と、
前記ゲート開口部に埋め込まれて形成されたゲート電極と、
を備える、半導体装置。 - 前記ソースおよび前記ドレインは、前記半導体基板に形成されたリセスにエピタキシャル成長によって形成されることを特徴とする、請求項6に記載の半導体装置。
- 前記ソースおよび前記ドレインは、SiGeからなることを特徴とする、請求項6または請求項7に記載の半導体装置。
- 前記ソースおよび前記ドレインは、SiCからなることを特徴とする、請求項6または請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130612A JP2009278043A (ja) | 2008-05-19 | 2008-05-19 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130612A JP2009278043A (ja) | 2008-05-19 | 2008-05-19 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009278043A true JP2009278043A (ja) | 2009-11-26 |
Family
ID=41443169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008130612A Pending JP2009278043A (ja) | 2008-05-19 | 2008-05-19 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009278043A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103715251A (zh) * | 2012-09-28 | 2014-04-09 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321287A (ja) * | 1996-05-28 | 1997-12-12 | Sony Corp | 半導体装置の製造方法 |
JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004031753A (ja) * | 2002-06-27 | 2004-01-29 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007103654A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2007158259A (ja) * | 2005-12-08 | 2007-06-21 | Sony Corp | 半導体装置およびその製造方法 |
JP2008066548A (ja) * | 2006-09-08 | 2008-03-21 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2010527153A (ja) * | 2007-05-14 | 2010-08-05 | インテル コーポレイション | チップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス |
-
2008
- 2008-05-19 JP JP2008130612A patent/JP2009278043A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321287A (ja) * | 1996-05-28 | 1997-12-12 | Sony Corp | 半導体装置の製造方法 |
JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004031753A (ja) * | 2002-06-27 | 2004-01-29 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007103654A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2007158259A (ja) * | 2005-12-08 | 2007-06-21 | Sony Corp | 半導体装置およびその製造方法 |
JP2008066548A (ja) * | 2006-09-08 | 2008-03-21 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2010527153A (ja) * | 2007-05-14 | 2010-08-05 | インテル コーポレイション | チップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103715251A (zh) * | 2012-09-28 | 2014-04-09 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10998425B2 (en) | FinFET structure and method for fabricating the same | |
TWI702657B (zh) | 鰭狀場效電晶體裝置與其形成方法 | |
TWI594419B (zh) | 半導體元件及其製造方法 | |
CN106252386B (zh) | FinFET结构及其形成方法 | |
TWI613811B (zh) | 半導體結構及形成半導體的方法 | |
US9219116B2 (en) | Fin structure of semiconductor device | |
TWI384614B (zh) | 形成鰭狀場效電晶體裝置中之結構的方法 | |
US8138552B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007250665A (ja) | 半導体装置及びその製造方法 | |
TWI668866B (zh) | 半導體元件及其製作方法 | |
JP2005072582A (ja) | 均一なチャネル厚さと分離ゲートを有するひずみチャネルFinFET | |
US20210202718A1 (en) | Fin-type field effect transistor | |
JP6786755B2 (ja) | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 | |
TW201115626A (en) | Semiconductor device and method for fabricating the same | |
JP2014063929A (ja) | 半導体装置およびその製造方法 | |
JP2010192588A (ja) | 半導体装置およびその製造方法 | |
JP2007157788A (ja) | 半導体装置 | |
CN104701377A (zh) | 具有应变层的半导体器件 | |
TW201618193A (zh) | 用於製作包括具有不同應變狀態之電晶體通道之半導體結構之方法及相關半導體結構 | |
TWI775731B (zh) | 鰭式場效應電晶體及其製造方法 | |
JP2009278043A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010141102A (ja) | 半導体装置およびその製造方法 | |
US9356025B2 (en) | Enhancing MOSFET performance with corner stresses of STI | |
CN107706110B (zh) | FinFET器件的制造方法 | |
JP2007005621A (ja) | 高歪みmosトランジスタを含む半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20100524 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A621 | Written request for application examination |
Effective date: 20110221 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A02 | Decision of refusal |
Effective date: 20130409 Free format text: JAPANESE INTERMEDIATE CODE: A02 |