CN107785368A - 应变GeSnMOS器件及其制备方法、集成电路及计算机 - Google Patents
应变GeSnMOS器件及其制备方法、集成电路及计算机 Download PDFInfo
- Publication number
- CN107785368A CN107785368A CN201710074136.0A CN201710074136A CN107785368A CN 107785368 A CN107785368 A CN 107785368A CN 201710074136 A CN201710074136 A CN 201710074136A CN 107785368 A CN107785368 A CN 107785368A
- Authority
- CN
- China
- Prior art keywords
- layer
- layers
- gesn
- materials
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 189
- 229910005898 GeSn Inorganic materials 0.000 claims abstract description 100
- 239000000463 material Substances 0.000 claims description 206
- 239000010410 layer Substances 0.000 claims description 190
- 239000000758 substrate Substances 0.000 claims description 107
- 238000000151 deposition Methods 0.000 claims description 52
- 239000013078 crystal Substances 0.000 claims description 47
- 230000008021 deposition Effects 0.000 claims description 46
- 238000005516 engineering process Methods 0.000 claims description 44
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 34
- 229910052681 coesite Inorganic materials 0.000 claims description 32
- 229910052906 cristobalite Inorganic materials 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052682 stishovite Inorganic materials 0.000 claims description 32
- 229910052905 tridymite Inorganic materials 0.000 claims description 32
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 27
- 239000011800 void material Substances 0.000 claims description 27
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- 238000002425 crystallisation Methods 0.000 claims description 26
- 230000008025 crystallization Effects 0.000 claims description 26
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 16
- 238000005566 electron beam evaporation Methods 0.000 claims description 15
- -1 boron ion Chemical class 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 241000931526 Acer campestre Species 0.000 claims description 12
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 229910017604 nitric acid Inorganic materials 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 12
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000000243 solution Substances 0.000 claims description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 238000005546 reactive sputtering Methods 0.000 claims description 6
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 3
- 239000012159 carrier gas Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 claims description 3
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 claims description 2
- 238000005499 laser crystallization Methods 0.000 abstract description 11
- 239000000203 mixture Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910008310 Si—Ge Inorganic materials 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种应变GeSn MOS器件及其制备方法、集成电路及计算机。该一种计算机包括主板、显卡、CPU和存储器，所述显卡、所述CPU和所述存储器设置于所述主板上，且所述主板包括BIOS芯片、I/O背板接口、键盘和面板控制开关接口、内存插槽、CMOS电池、南北桥芯片、PCI插槽；所述显卡、所述CPU和所述存储器包括本发明提供的NMOS器件、PMOS器件或者CMOS器件组成的集成电路，其中NMOS器件、PMOS器件或者CMOS器件通过本发明的激光晶化工艺制备而成。本发明的NMOS器件或者CMOS器件具有很高的空穴和电子迁移率，可显著提升晶体管的速度与频率特性，从而本发明的计算机较现有的芯片及设备具有更优良的特征。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种应变GeSn MOS器件及其制备方法、集成电路及计算机。
背景技术
计算机（computer）俗称电脑，是一种用于高速计算的电子计算机器，可以进行数值计算，又可以进行逻辑计算，还具有存储记忆功能。是能够按照程序运行，自动、高速处理海量数据的现代化智能电子设备。由硬件系统和软件系统所组成，没有安装任何软件的计算机称为裸机。可分为超级计算机、工业控制计算机、网络计算机、个人计算机、嵌入式计算机五类，较先进的计算机有生物计算机、光子计算机、量子计算机等。
计算机很多组件均由集成电路组成，而集成电路又是由最底层的如MOS器件等半导体器件组成。而随着MOS器件特征尺寸的不断缩小，制造工艺的复杂程度也在不断增加，相应地实现大批量生产的设备投资规模也越来越大。通过改进器件结构、工艺、或采用新材料，提高沟道内载流子的迁移率，按已有的特征尺寸，利用已有的生产设备条件加工MOS器件，不但达到提高器件性能的目的，还可延长已有生产线的使用寿命。因此，开发高迁移率沟道的MOS器件，对提高器件与集成电路的性能，促进微电子学和集成电路技术的长远发展具有十分重要的应用价值和意义。
随着集成电路技术的发展，以硅CMOS为基础的集成电路沿着“摩尔定律”提供的途径，向更小尺寸的方向发展，对于器件性能和工作速度的要求也越来越高。但是，目前的特征尺寸已接近Si材料的极限，通过缩小器件特征尺寸来提高芯片工作速度、增加集成度以及降低成本变得非常困难。纳米加工工艺成本的增加，短沟道效应降低了栅控能力，以及Si材料本身迁移率的限制等因素否定了继续缩小器件尺寸的可能。传统CMOS技术已经难以维持摩尔定律的继续发展，采用新的器件技术已经成为必然趋势。为解决芯片高性能和超低功耗的矛盾，引入新型的高迁移率材料是当前大规模集成电路研究的关键解决方案。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种应变GeSn MOS器件及其制备方法、集成电路及计算机。
具体地，本发明一个实施例提出的一种应变GeSn NMOS器件的制备方法，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150~250nm的第二Ge主体层；
S103、利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层；
S104、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S105、自然冷却所述整个衬底材料；
S106、利用干法刻蚀工艺刻蚀所述SiO2层，形成Ge/Si虚衬底材料；
S107、在350℃温度下，在所述Ge/Si虚衬底材料表面利用减压CVD工艺生长厚度为20nm的应变GeSn材料；
S108、在温度为400~500°C下，在所述应变Ge1-xSnx材料表面注入硼离子，注入时间为200s，形成P型应变GeSn材料；
S109、在370℃温度下，采用原位Si2H6表面钝化技术对所述P型应变GeSn材料进行表面钝化；
S110、在250℃温度下，利用原子层淀积工艺淀积厚度为4 nm的HfO2材料；
S111、在所述HfO2材料表面利用反应性溅射系统淀积工艺淀积TaN材料；
S112、利用氯基等离子体刻蚀工艺蚀刻所述TaN材料及所述HfO2材料形成栅极区。
S113、采用自对准工艺，在整体衬底表面异于所述栅极区的区域注入磷离子形成源漏区；
S114、利用电子束蒸发工艺在整个衬底表面淀积厚度为10 nm的Ni材料；
S115、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料，最终形成所述应变GeSn NMOS器件。
本发明另一个实施例提出的应变GeSn NMOS器件，单晶Si衬底、第一Ge籽晶层、第二Ge主体层及应变GeSn层；其中，所述应变GeSn NMOS器件由上述实施例所述的方法制备形成。
本发明另一个实施例提出的一种应变GeSn CMOS器件的制备方法，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150~250nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层；
S105、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却所述整个衬底材料；
S107、利用干法刻蚀工艺刻蚀所述SiO2层，形成Ge/Si虚衬底材料；
S108、在350℃温度下，在所述Ge/Si虚衬底材料表面利用减压CVD工艺生长20nm的应变GeSn材料；
S109、在温度为400~500°C下，在所述应变GeSn材料表面注入硼离子，注入时间为200s，形成N型应变GeSn材料；
S110、光刻浅槽隔离区，利用干法刻蚀工艺在整个衬底表面刻蚀出深度为100~150nm的浅槽；
S111、在750~850℃温度下，利用CVD工艺在整个衬底表面淀积厚度为30~50nm的SiO2材料将所述浅槽内填满；
S112、利用CVD工艺在所述SiO2材料表面淀积厚度为20~30nm的Si3N4材料；
S113、利用CMP工艺去除部分所述Si3N4材料和所述SiO2材料，去除厚度等于淀积的所述Si3N4材料的厚度；
S114、利用各向异性的干法刻蚀工艺刻蚀掉整体衬底表面的所述SiO2材料，形成浅槽隔离；
S115、采用离子注入工艺在整个衬底表面特定区域注入硼离子形成NMOS阱区；
S116、在250~300℃温度下，采用原子层淀积工艺在整个衬底表面淀积厚度为2~10nm的HfO2材料；
S117、在750~850℃温度下，利用CVD工艺在所述HfO2材料表面淀积厚度为110nm TaN材料;
S118、利用刻蚀工艺刻蚀所述TaN材料和所述HfO2材料形成NMOS栅极和PMOS栅极；
S119、在所述NMOS栅极和所述PMOS栅极表面生长SiO2保护层；
S120、利用离子注入工艺在所述NMOS阱区表面注入As离子形成NMOS源漏区，并在250~300℃氮气环境下利用快速热退火工艺退火30s形成NMOS源漏极；
S121、利用离子注入工艺在PMOS阱区表面进行BF2 +注入形成PMOS源漏区，并在250~300℃氮气环境下利用快速热退火工艺退火30s形成PMOS源漏极；
S122、采用HF溶液去除整个衬底表面的所述SiO2保护层；
S123、利用CVD工艺在整个衬底表面淀积厚度为20~30nm的BPSG；
S124、采用硝酸和氢氟酸刻蚀所述BPSG形成NMOS源漏接触孔和PMOS源漏接触孔；
S125、利用电子束蒸发工艺淀积厚度为10~20nm金属W形成NMOS源漏接触和PMOS源漏接触；
S126、利用刻蚀工艺刻选择性蚀掉指定区域的金属W，并利用CMP工艺进行平坦化处理；
S127、利用CVD工艺在整个衬底表面淀积厚度为20~30nm的SiN材料，以形成所述应变GeSn CMOS器件。
本发明另一个实施例提出的一种应变GeSn CMOS器件，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层及应变GeSn层；其中，所述应变GeSn CMOS器件由上述实施例所述的方法制备形成。
本发明又一个实施例提出的一种应变GeSn CMOS器件的制备方法，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积100nm SiO2层；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层；
S107、采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S108、利用CVD工艺在所述单晶Si衬底内淀积SiO2材料形成场氧化层；
S109、在650℃温度下，以H2为载气，采用三甲基铟、三甲基稼和砷烷为反应源，二乙基锌为P型掺杂剂，在所述NMOS凹槽内利用MOCVD工艺在第二Ge主体层上外延20nm的P型GeSn层；；
S110、在500~600°C温度下，在所述PMOS凹槽内利用减压CVD工艺生长在所述第二Ge主体层表面淀积厚度为20nm的N型Ge层；
S111、利用快速热氧化工艺在所述P型GeSn层表面生长厚度为2nm的GeSnO2界面层；
S112、将所述N型Ge层放在75℃的H2O2溶液中，浸入时间为10分钟，在所述N型Ge层表面形成一GeO2钝化层；
S113、在250℃温度下，在所述P型GeSn层和所述N型Ge层表面采用原子层淀积工艺淀积厚度为3nm HfO2材料；
S114、利用电子束蒸发工艺淀积厚度为10nm的Ni材料；
S115、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成NMOS金属栅极和PMOS金属栅极；
S116、利用自对准工艺，向所述NMOS凹槽表面注入浓度为1017/cm3的N型杂质，在所述P型GeSn层内形成NMOS源漏区；
S117、利用自对准工艺，向所述PMOS凹槽表面注入浓度为1017/cm3的P型杂质，在所述N型Ge层内形成PMOS源漏区；
S118、在250℃氮气环境下利用快速热退火工艺激活所述NMOS源漏区和所述PMOS源漏区中的杂质；
S119、采用硝酸和氢氟酸刻蚀所述NMOS源漏区和所述PMOS源漏区表面上的所述HfO2材料；
S120、在整体衬底上生长厚度为200nm的PSG材料形成隔离材料，并在200℃氮气环境下回流1min，达到平坦化；
S121、采用硝酸和氢氟酸刻蚀所述PSG材料形成源漏接触孔；
S122、利用电子束蒸发工艺淀积厚度为10 nm Ni，形成NMOS源漏接触和PMOS源漏接触；
S123、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni；
S124、利用CVD工艺淀积厚度为20nm的SiN材料以形成NMOS隔离和PMOS隔离，最终形成所述应变GeSn CMOS器件。
本发明又一个实施例提出的一种应变GeSn CMOS器件，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、GeSn层、Ge层、栅氧化层、金属栅极层；其中，所述CMOS器件由上述实施例提供的制备方法形成。
本发明又一个实施例提出的一种应变GeSn PMOS器件的制备方法，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150~250nm的第二Ge主体层；
S103、利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层；
S104、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S105、自然冷却所述整个衬底材料；
S106、利用干法刻蚀工艺刻蚀所述SiO2层，形成Ge/Si虚衬底材料；
S107、在350℃温度下，在所述Ge/Si虚衬底材料表面利用减压CVD工艺生长厚度为20nm的应变GeSn材料；
S108、在温度为400~500°C下，在所述应变GeSn材料表面注入P离子，注入时间为200s，形成N型应变GeSn材料；
S109、在370℃温度下，采用原位Si2H6表面钝化技术对所述N型应变GeSn材料进行表面钝化；
S110、在250℃温度下，利用原子层淀积工艺淀积厚度为4 nm的HfO2材料；
S111、在所述HfO2材料表面利用反应性溅射系统淀积工艺淀积TaN材料；
S112、利用氯基等离子体刻蚀工艺蚀刻所述TaN材料及所述HfO2材料形成栅极区。
S113、采用自对准工艺，在整体衬底表面异于所述栅极区的区域注入BF2 +形成源漏区；
S114、利用电子束蒸发工艺在整个衬底表面淀积厚度为10 nm的Ni材料；
S115、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料，最终形成所述应变GeSn PMOS器件。
本发明又一个实施例提出的一种应变GeSn PMOS器件，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层及应变GeSn层；其中，所述应变GeSn PMOS器件由上述实施例提供的制备方法形成。
本发明又一个实施例提出的一种集成电路，包括NMOS器件、PMOS器件或者CMOS器件，其中，所述NMOS器件、所述PMOS器件及所述CMOS器件由上述实施例提供的制备方法形成。
本发明又一个实施例提出的一种计算机，包括主板、显卡和CPU，所述显卡和所述CPU设置于所述主板上，且所述主板包括BIOS芯片、I/O背板接口、键盘和面板控制开关接口、内存插槽、CMOS电池、南北桥芯片、PCI插槽；其中，所述显卡和所述CPU包括由上述实施例提供的所述集成电路。
上述实施例，本发明采用激光晶化工艺即通过连续激光再晶化薄Ge/Si虚衬底，可有效降低Ge/Si虚衬底的位错密度，进而可提高后续生长的应变Ge1-xSnx合金薄膜质量；连续激光再晶化工艺选择性高，仅作用于Ge外延层，控制精确，避免了Si-Ge互扩的问题；连续激光再晶化工艺时间短、热预算低，可提升Si衬底上应变Ge1-xSnx薄膜整个制程的工艺效率。另外，由GeSn、Ge、InGaAs作为MOS器件的沟道，具有很高的空穴和电子迁移率，可显著提升晶体管的速度与频率特性。进而，由上述实施例提供的NMOS器件或者CMOS器件构成的集成电路以及由集成电路构成的芯片及计算机，较现有的芯片及设备具有更优良的特征。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1a-图1l为本发明实施例提供的一种应变GeSn NMOS器件制备工艺的示意图；
图2为本发明实施例提供的一种激光晶化工艺的示意图；
图3为本发明实施例提供的一种激光晶化装置的结构示意图；
图4a-图4x为本发明实施例提供的一种应变GeSn CMOS器件制备工艺的工艺示意图；
图5a-图5x为本发明实施例提供的一种应变GeSn CMOS器件制备工艺的工艺示意图；
图6a-图6l为本发明实施例提供的一种应变GeSn PMOS器件制备工艺的工艺示意图；
图7为本发明实施例提供的一种计算机的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1a-图1l为本发明实施例提供的一种应变GeSn NMOS器件制备工艺的示意图。该方法包括如下步骤：
S101、如图1a，选取单晶Si衬底201；
S102、如图1b，在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层202；
S103、如图1b，在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层202表面生长150~250nm的第二Ge主体层202(需要说明的是，图中为了方便查看将第一Ge籽晶层和第二Ge主体层合为一层，总体命名编号为202)；
S103、如图1c，利用CVD工艺在所述第二Ge主体层202表面上淀积150nm SiO2层203；
S104、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S105、自然冷却所述整个衬底材料；
S106、如图1d，利用干法刻蚀工艺刻蚀所述SiO2层203，形成Ge/Si虚衬底材料；
S107、如图1e、在350℃温度下，在所述Ge/Si虚衬底材料表面利用减压CVD工艺生长厚度为20nm的应变GeSn材料204；
S108、在温度为400~500°C下，在所述应变GeSn材料204表面注入硼离子，注入时间为200s，形成P型应变GeSn材料；
S109、如图1f，在370℃温度下，采用原位Si2H6表面钝化技术对所述P型应变GeSn材料进行表面钝化，形成钝化层205；
S110、如图1g，在250℃温度下，利用原子层淀积工艺淀积厚度为4 nm的HfO2材料206；
S111、如图1h，在所述HfO2材料206表面利用反应性溅射系统淀积工艺淀积TaN材料207；
S112、如图1i，利用氯基等离子体刻蚀工艺蚀刻所述TaN材料207及所述HfO2材料206形成栅极区。
S113、如图1j，采用自对准工艺，在整体衬底表面异于所述栅极区的区域注入磷离子形成源漏区；
S114、如图1k，利用电子束蒸发工艺在整个衬底表面淀积厚度为10 nm的Ni材料208；
S115、如图1l，采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料，最终形成所述应变GeSn NMOS器件。
本实施例及以下实施例中，该GeSn材料可以为：Ge0.99Sn0.01。
本发明的Ge/Si虚衬底材料的原理及有益效果具体为：
Si衬底上制备弛豫Ge缓冲层相对成熟，也是最常见的方法是两步生长法。该方法先低温外延一薄层Ge，抑制由于大的晶格失配引起的岛状生长。之后再高温生长主体Ge外延层。与传统渐变缓冲层生长方法相比，该方法减小了渐变层厚度，并且使得Ge外延层表面粗糙度显著降低。
但是，两步生长法仍然无法解决Ge外延层中大量螺位错的出现，所以还常需要结合循环退火工艺以减小Ge外延层螺位错密度。然而，循环退火工艺只适用于几个微米厚度的Ge外延层，对于薄Ge外延层来说，会出现Si-Ge互扩问题。另外，循环退火工艺的引入在减小位错密度的同时，还会导致Ge/Si缓冲层表面粗糙度的增加。同时，该方法还存在工艺周期长，热预算高等缺点。
难以获得低位错密度Ge/Si虚衬底的本质是由于Si与Ge之间的失配位错大，界面位错缺陷在外延层逐渐增厚的过程中，会纵向延伸至Ge的表面，进而导致Ge/Si虚衬底晶体质量降低。因此，为了消除纵向外延产生的位错缺陷，可采用Ge/Si快速热融化再结晶的方法，横向释放Ge与Si之间的位错失配，进而高质量的Ge/Si虚衬底为应变Ge1-xSnx外延薄膜的生长提供了有利条件。
为此，请参见图2，图2为本发明实施例提供的一种激光晶化工艺的示意图。先用磁控溅射工艺或者CVD工艺经两步法形成薄的Ge外延层，再用连续激光晶化横向释放Ge与Si之间的位错失配，从而减少外延层中由于晶格失配引起的位错，制备出品质优良的Ge/Si虚衬底。
请参见图3，图3为本发明实施例提供的一种激光晶化装置的结构示意图；本发明的激光晶化过程可以使用808nm半导体激光器，也可以使用LIMO 806nm，140MWm-2激光器，装置如图3所示。激光通过全反射棱镜照向样品台，并通过凸透镜聚焦到样品上，从而防止了在受热过程中薄膜融化后的液体受重力影响而流动对结晶产生的影响。激光晶化时，步进电机带动样品台移动，使样品逐块晶化。
利用激光再晶化LRC技术辅助制备高质量虚Ge衬底，要求激光作用下虚Ge层温度至少达到熔点，且尽量靠近烧熔点，达到理想晶化的近完全熔融状态，保证Ge晶粒的后续完美结晶。同时，外延层下面的Si衬底层不能达到熔点，保证了激光晶化对衬底不产生影响。因此，确定合理的激光晶化相关工艺参数(如激光功率密度、移动速度等)，控制外延层温度分布，将是该工艺成败的关键。
本实施例，通过上述加工工艺，至少具备如下优点：
1）本发明通过连续激光辅助晶化制备Ge/Si虚衬底，可有效降低Ge/Si虚衬底的位错密度，进而可提高后续生长的应变Ge1-xSnx合金薄膜质量；
2）本发明所采用激光再晶化工艺具有晶化时间短、热预算低的优点，可提升Si衬底上应变Ge1-xSnx薄膜整个制程的工艺效率；
3）采用应变GeSn、InGaAs、Ge材料作为NMOS、CMOS器件的沟道，具有很高的空穴和电子迁移率，可显著提升晶体管的速度与频率特性；
4）采用本发明的NMOS、CMOS构成的集成电路及芯片具备更好的开关特性；由这些集成电路及芯片组成的计算机具有更优良的工作特性。
实施例二
请参见图4a-图4x，图4a-图4x为本发明实施例提供的一种应变GeSn CMOS器件制备工艺的工艺示意图，该方法包括：
S101、如图4a，选取单晶Si衬底201；
S102、如图4b，在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层202；
S103、如图4b，在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150~250nm的第二Ge主体层202(需要说明的是，图中为了方便查看将第一Ge籽晶层和第二Ge主体层合为一层，总体命名编号为202)；
S104、如图4c，利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层203；
S105、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却所述整个衬底材料；
S107、如图4d，利用干法刻蚀工艺刻蚀所述SiO2层203，形成Ge/Si虚衬底材料；
S108、如图4e，在350℃温度下，在所述Ge/Si虚衬底材料表面利用减压CVD工艺生长20nm的应变GeSn材料204；
S109、在温度为400~500°C下，在所述应变GeSn材料表面注入硼离子，注入时间为200s，形成N型应变GeSn材料；
S110、如图4f，光刻浅槽隔离区，利用干法刻蚀工艺在整个衬底表面刻蚀出深度为100~150nm的浅槽205；
S111、如图4g，在750~850℃温度下，利用CVD工艺在整个衬底表面淀积厚度为30~50nm的SiO2材料206将所述浅槽内填满；
S112、如图4h，利用CVD工艺在所述SiO2材料206表面淀积厚度为20~30nm的Si3N4材料207；
S113、如图4i，利用CMP工艺去除部分所述Si3N4材料207和所述SiO2材料206，去除厚度等于淀积的所述Si3N4材料的厚度；
S114、如图4j，利用各向异性的干法刻蚀工艺刻蚀掉整体衬底表面的所述SiO2材料，形成浅槽隔离；
S115、如图4k，采用离子注入工艺在整个衬底表面特定区域注入硼离子形成NMOS阱区；光刻胶208成型以阻挡离子注入，再注入高能硼离子，形成局部P型区域，用于制造NMOS管；
S116、如图4l，在250~300℃温度下，采用原子层淀积工艺在整个衬底表面淀积厚度为2~10nm的HfO2材料209；
S117、如图4m，在750~850℃温度下，利用CVD工艺在所述HfO2材料表面淀积厚度为110nm TaN材料210；
S118、如图4n，利用刻蚀工艺刻蚀所述TaN材料和所述HfO2材料形成NMOS栅极和PMOS栅极；光刻胶211成型，并刻蚀掉多余的TaN210和HfO2 209；如图4o，除去光刻胶211；
S119、如图4p，在所述NMOS栅极和所述PMOS栅极表面生长SiO2保护层212；在氮化钽表面生长薄氧化层212，用于缓冲隔离氮化钽，然后在指定区域涂胶；
S120、如图4q，利用离子注入工艺在所述NMOS阱区表面注入As离子形成NMOS源漏区，并在250~300℃氮气环境下利用快速热退火工艺退火30s形成NMOS源漏极213；
S121、如图4r，利用离子注入工艺在PMOS阱区表面进行BF2 +注入形成PMOS源漏区，并在250~300℃氮气环境下利用快速热退火工艺退火30s形成PMOS源漏极214；也即，除去原先区域的光刻胶，在指定区域涂胶；采用离子注入工艺，对PMOS的源漏区进行BF2 +注入，形成源漏区，之后在250~300℃氮气环境下快速热退火（RTA）30s，形成源漏极214；除去光刻胶；
S122、如图4s，采用HF溶液去除整个衬底表面的所述SiO2保护层212；
S123、如图4t，利用CVD工艺在整个衬底表面淀积厚度为20~30nm的BPSG 215；
S124、如图4u，采用硝酸和氢氟酸刻蚀所述BPSG形成NMOS源漏接触孔和PMOS源漏接触孔；
S125、如图4v，利用电子束蒸发工艺淀积厚度为10~20nm金属W 216形成NMOS源漏接触和PMOS源漏接触；
S126、如图4w，利用刻蚀工艺刻选择性蚀掉指定区域的金属W 216，并利用CMP工艺进行平坦化处理；
S127、如图4x，利用CVD工艺在整个衬底表面淀积厚度为20~30nm的SiN材料217，以形成所述应变GeSn CMOS器件。
实施例三
请参见图5a-图5x，图5a-图5x为本发明实施例提供的一种应变GeSn CMOS器件制备工艺的工艺示意图，该方法包括：
S101、如图5a，选取单晶Si衬底101；
S102、如图5b，在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层102；
S103、如图5c，在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层102(需要说明的是，图中为了方便查看将第一Ge籽晶层和第二Ge主体层合为一层，总体命名编号为102)；
S104、如图5d，利用CVD工艺在所述第二Ge主体层102表面上淀积100nm SiO2层103；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、如图5e，利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层104；
S107、如图5f，采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S108、如图5g，利用CVD工艺在所述单晶Si衬底内淀积SiO2材料105形成场氧化层；
S109、如图5h，在650℃温度下，以H2为载气，采用三甲基铟、三甲基稼和砷烷为反应源，二乙基锌为P型掺杂剂，在所述NMOS凹槽内利用MOCVD工艺在第二Ge主体层上外延20nm的P型GeSn层106；
S110、如图5i，在500~600°C温度下，在所述PMOS凹槽内利用减压CVD工艺生长在所述第二Ge主体层表面淀积厚度为20nm的N型Ge层107；
S111、如图5j，利用快速热氧化工艺在所述P型GeSn层表面生长厚度为2nm的GeSnO2界面层108；
S112、如图5k，将所述N型Ge层放在75℃的H2O2溶液中，浸入时间为10分钟，在所述N型Ge层表面形成一GeO2钝化层109；
S113、如图5l，在250℃温度下，在所述P型GeSn层和所述N型Ge层表面采用原子层淀积工艺淀积厚度为3nm HfO2材料110；
S114、如图5m，利用电子束蒸发工艺淀积厚度为10nm的Ni材料111；
S115、如图5n，采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成NMOS金属栅极和PMOS金属栅极；
S116、如图5o，利用自对准工艺，向所述NMOS凹槽表面注入浓度为1017/cm3的N型杂质，在所述P型GeSn层内形成NMOS源漏区112；
S117、如图5p，利用自对准工艺，向所述PMOS凹槽表面注入浓度为1017/cm3的P型杂质，在所述N型Ge层内形成PMOS源漏区113；
S118、如图5q，在250℃氮气环境下利用快速热退火工艺激活所述NMOS源漏区和所述PMOS源漏区中的杂质；
S119、如图5r，采用硝酸和氢氟酸刻蚀所述NMOS源漏区和所述PMOS源漏区表面上的所述HfO2材料114；
S120、如图5s，在整体衬底上生长厚度为200nm的PSG材料114形成隔离材料，并在200℃氮气环境下回流1min，达到平坦化，如图5t；
S121、如图5u，采用硝酸和氢氟酸刻蚀所述PSG材料114形成源漏接触孔；
S122、如图5v，利用电子束蒸发工艺淀积厚度为10 nm Ni 115，形成NMOS源漏接触和PMOS源漏接触；
S123、如图5w，采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni115；
S124、如图5x，利用CVD工艺淀积厚度为20nm的SiN材料116以形成NMOS隔离和PMOS隔离，最终形成所述应变GeSn CMOS器件。
实施例四
请参见图6a-图6l，图6a-图6l为本发明实施例提供的一种应变GeSn PMOS器件制备工艺的工艺示意图；该方法可以包括：
S101、如图6a，选取单晶Si衬底201；
S102、如图6b，在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层202；
S103、如图6b，在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层202表面生长150~250nm的第二Ge主体层202(需要说明的是，图中为了方便查看将第一Ge籽晶层和第二Ge主体层合为一层，总体命名编号为202)；
S103、如图6c，利用CVD工艺在所述第二Ge主体层202表面上淀积150nm SiO2层203；
S104、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S105、自然冷却所述整个衬底材料；
S106、如图6d，利用干法刻蚀工艺刻蚀所述SiO2层203，形成Ge/Si虚衬底材料；
S107、如图6e、在350℃温度下，在所述Ge/Si虚衬底材料表面利用减压CVD工艺生长厚度为20nm的应变GeSn材料204；
S108、在温度为400~500°C下，在所述应变GeSn材料204表面注入P离子，注入时间为200s，形成N型应变GeSn材料；
S109、如图6f，在370℃温度下，采用原位Si2H6表面钝化技术对所述N型应变GeSn材料进行表面钝化，形成钝化层205；
S110、如图6g，在250℃温度下，利用原子层淀积工艺淀积厚度为4 nm的HfO2材料206；
S111、如图6h，在所述HfO2材料206表面利用反应性溅射系统淀积工艺淀积TaN材料207；
S112、如图6i，利用氯基等离子体刻蚀工艺蚀刻所述TaN材料207及所述HfO2材料206形成栅极区。
S113、如图6j，采用自对准工艺，在整体衬底表面异于所述栅极区的区域注入BF2 +形成源漏区；
S114、如图6k，利用电子束蒸发工艺在整个衬底表面淀积厚度为10 nm的Ni材料208；
S115、如图6l，采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料208，最终形成所述应变GeSn PMOS器件。
实施例五
请参见图7，图7为本发明实施例提供的一种计算机的结构示意图。该计算机70可以包括：主板71、显卡73、CPU75和存储器77，所述显卡73、所述CPU75和所述存储器77设置于所述主板71上，且所述主板包括BIOS芯片、I/O背板接口、键盘和面板控制开关接口、内存插槽、CMOS电池、南北桥芯片、PCI插槽(图中未示出)；其中，所述显卡73、所述CPU75和所述存储器77包括由上述实施例提供的所述集成电路构成。而集成电路中的MOS器件，如NMOS、PMOS、CMOS器件，可以由上述制备工艺方法实现。
综上所述，本文中应用了具体实例对本发明基于Si衬底的应变Ge1-xSnx薄膜材料及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种应变GeSn NMOS器件的制备方法，其特征在于，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150~250nm的第二Ge主体层；
S103、利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层；
S104、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S105、自然冷却所述整个衬底材料；
S106、利用干法刻蚀工艺刻蚀所述SiO2层，形成Ge/Si虚衬底材料；
S107、在350℃温度下，在所述Ge/Si虚衬底材料表面利用减压CVD工艺生长厚度为20nm的应变GeSn材料；
S108、在温度为400~500°C下，在所述应变GeSn材料表面注入硼离子，注入时间为200s，形成P型应变GeSn材料；
S109、在370℃温度下，采用原位Si2H6表面钝化技术对所述P型应变GeSn材料进行表面钝化；
S110、在250℃温度下，利用原子层淀积工艺淀积厚度为4 nm的HfO2材料；
S111、在所述HfO2材料表面利用反应性溅射系统淀积工艺淀积TaN材料；
S112、利用氯基等离子体刻蚀工艺蚀刻所述TaN材料及所述HfO2材料形成栅极区；
S113、采用自对准工艺，在整体衬底表面异于所述栅极区的区域注入磷离子形成源漏区；
S114、利用电子束蒸发工艺在整个衬底表面淀积厚度为10 nm的Ni材料；
S115、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料，最终形成所述应变GeSn NMOS器件。
2.一种应变GeSn NMOS器件，其特征在于，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层及应变GeSn层；其中，所述应变GeSn NMOS器件由权利要求1所述的方法制备形成。
3.一种应变GeSn CMOS器件的制备方法，其特征在于，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150~250nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层；
S105、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却所述整个衬底材料；
S107、利用干法刻蚀工艺刻蚀所述SiO2层，形成Ge/Si虚衬底材料；
S108、在350℃温度下，在所述Ge/Si虚衬底材料表面利用减压CVD工艺生长20nm的应变GeSn材料；
S109、在温度为400~500°C下，在所述应变GeSn材料表面注入硼离子，注入时间为200s，形成N型应变GeSn材料；
S110、光刻浅槽隔离区，利用干法刻蚀工艺在整个衬底表面刻蚀出深度为100~150nm的浅槽；
S111、在750~850℃温度下，利用CVD工艺在整个衬底表面淀积厚度为30~50nm的SiO2材料将所述浅槽内填满；
S112、利用CVD工艺在所述SiO2材料表面淀积厚度为20~30nm的Si3N4材料；
S113、利用CMP工艺去除部分所述Si3N4材料和所述SiO2材料，去除厚度等于淀积的所述Si3N4材料的厚度；
S114、利用各向异性的干法刻蚀工艺刻蚀掉整体衬底表面的所述SiO2材料，形成浅槽隔离；
S115、采用离子注入工艺在整个衬底表面特定区域注入硼离子形成NMOS阱区；
S116、在250~300℃温度下，采用原子层淀积工艺在整个衬底表面淀积厚度为2~10nm的HfO2材料；
S117、在750~850℃温度下，利用CVD工艺在所述HfO2材料表面淀积厚度为110nm TaN材料;
S118、利用刻蚀工艺刻蚀所述TaN材料和所述HfO2材料形成NMOS栅极和PMOS栅极；
S119、在所述NMOS栅极和所述PMOS栅极表面生长SiO2保护层；
S120、利用离子注入工艺在所述NMOS阱区表面注入As离子形成NMOS源漏区，并在250~300℃氮气环境下利用快速热退火工艺退火30s形成NMOS源漏极；
S121、利用离子注入工艺在PMOS阱区表面进行BF2 +注入形成PMOS源漏区，并在250~300℃氮气环境下利用快速热退火工艺退火30s形成PMOS源漏极；
S122、采用HF溶液去除整个衬底表面的所述SiO2保护层；
S123、利用CVD工艺在整个衬底表面淀积厚度为20~30nm的BPSG；
S124、采用硝酸和氢氟酸刻蚀所述BPSG形成NMOS源漏接触孔和PMOS源漏接触孔；
S125、利用电子束蒸发工艺淀积厚度为10~20nm金属W形成NMOS源漏接触和PMOS源漏接触；
S126、利用刻蚀工艺刻选择性蚀掉指定区域的金属W，并利用CMP工艺进行平坦化处理；
S127、利用CVD工艺在整个衬底表面淀积厚度为20~30nm的SiN材料，以形成所述应变GeSn CMOS器件。
4.一种应变GeSn CMOS器件，其特征在于，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层及应变GeSn层；其中，所述应变GeSn CMOS器件由权利要求3所述的方法制备形成。
5. 一种应变GeSn CMOS器件的制备方法，其特征在于，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积100nm SiO2层；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层；
S107、采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S108、利用CVD工艺在所述单晶Si衬底内淀积SiO2材料形成场氧化层；
S109、在650℃温度下，以H2为载气，采用三甲基铟、三甲基稼和砷烷为反应源，二乙基锌为P型掺杂剂，在所述NMOS凹槽内利用MOCVD工艺在第二Ge主体层上外延20nm的P型GeSn层；
S110、在500~600°C温度下，在所述PMOS凹槽内利用减压CVD工艺生长在所述第二Ge主体层表面淀积厚度为20nm的N型Ge层；
S111、利用快速热氧化工艺在所述P型GeSn层表面生长厚度为2nm的GeSnO2界面层；
S112、将所述N型Ge层放在75℃的H2O2溶液中，浸入时间为10分钟，在所述N型Ge层表面形成一GeO2钝化层；
S113、在250℃温度下，在所述P型GeSn层和所述N型Ge层表面采用原子层淀积工艺淀积厚度为3nm HfO2材料；
S114、利用电子束蒸发工艺淀积厚度为10nm的Ni材料；
S115、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成NMOS金属栅极和PMOS金属栅极；
S116、利用自对准工艺，向所述NMOS凹槽表面注入浓度为1017/cm3的N型杂质，在所述P型GeSn层内形成NMOS源漏区；
S117、利用自对准工艺，向所述PMOS凹槽表面注入浓度为1017/cm3的P型杂质，在所述N型Ge层内形成PMOS源漏区；
S118、在250℃氮气环境下利用快速热退火工艺激活所述NMOS源漏区和所述PMOS源漏区中的杂质；
S119、采用硝酸和氢氟酸刻蚀所述NMOS源漏区和所述PMOS源漏区表面上的所述HfO2材料；
S120、在整体衬底上生长厚度为200nm的PSG材料形成隔离材料，并在200℃氮气环境下回流1min，达到平坦化；
S121、采用硝酸和氢氟酸刻蚀所述PSG材料形成源漏接触孔；
S122、利用电子束蒸发工艺淀积厚度为10 nm Ni，形成NMOS源漏接触和PMOS源漏接触；
S123、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni；
S124、利用CVD工艺淀积厚度为20nm的SiN材料以形成NMOS隔离和PMOS隔离，最终形成所述应变GeSn CMOS器件。
6.一种应变GeSn CMOS器件，其特征在于，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、GeSn层、Ge层、栅氧化层、金属栅极层；其中，所述CMOS器件由权利要求5所述的方法制备形成。
7.一种应变GeSn PMOS器件的制备方法，其特征在于，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150~250nm的第二Ge主体层；
S103、利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层；
S104、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S105、自然冷却所述整个衬底材料；
S106、利用干法刻蚀工艺刻蚀所述SiO2层，形成Ge/Si虚衬底材料；
S107、在350℃温度下，在所述Ge/Si虚衬底材料表面利用减压CVD工艺生长厚度为20nm的应变GeSn材料；
S108、在温度为400~500°C下，在所述应变GeSn材料表面注入P离子，注入时间为200s，形成N型应变GeSn材料；
S109、在370℃温度下，采用原位Si2H6表面钝化技术对所述N型应变GeSn材料进行表面钝化；
S110、在250℃温度下，利用原子层淀积工艺淀积厚度为4 nm的HfO2材料；
S111、在所述HfO2材料表面利用反应性溅射系统淀积工艺淀积TaN材料；
S112、利用氯基等离子体刻蚀工艺蚀刻所述TaN材料及所述HfO2材料形成栅极区；
S113、采用自对准工艺，在整体衬底表面异于所述栅极区的区域注入BF2 +形成源漏区；
S114、利用电子束蒸发工艺在整个衬底表面淀积厚度为10 nm的Ni材料；
S115、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料，最终形成所述应变GeSn PMOS器件。
8.一种应变GeSn PMOS器件，其特征在于，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层及应变GeSn层；其中，所述应变GeSn PMOS器件由权利要求7所述的方法制备形成。
9.一种集成电路，包括NMOS器件、PMOS器件或者CMOS器件，其特征在于，所述NMOS器件由权利要求1所述的方法制备形成，所述PMOS器件由权利要求7所述的方法制备形成，所述CMOS器件由权利要求3或者权利要求5制备形成。
10.一种计算机，包括主板、显卡、CPU和存储器，所述显卡、所述CPU和所述存储器设置于所述主板上，且所述主板包括BIOS芯片、I/O背板接口、键盘和面板控制开关接口、内存插槽、CMOS电池、南北桥芯片、PCI插槽；其特征在于，所述显卡、所述CPU和所述存储器包括由权利要求9所述集成电路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711112559.3A CN107818978B (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn NMOS器件及其制备方法 |
| CN201711112534.3A CN107818977A (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn PMOS器件及其制备方法 |
| CN201711112562.5A CN107833886A (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn CMOS器件及其制备方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610724533 | 2016-08-25 | ||
| CN2016107245333 | 2016-08-25 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711112562.5A Division CN107833886A (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn CMOS器件及其制备方法 |
| CN201711112559.3A Division CN107818978B (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn NMOS器件及其制备方法 |
| CN201711112534.3A Division CN107818977A (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn PMOS器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107785368A true CN107785368A (zh) | 2018-03-09 |
Family
ID=61438135
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711112562.5A Pending CN107833886A (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn CMOS器件及其制备方法 |
| CN201710074136.0A Pending CN107785368A (zh) | 2016-08-25 | 2017-02-10 | 应变GeSnMOS器件及其制备方法、集成电路及计算机 |
| CN201711112559.3A Active CN107818978B (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn NMOS器件及其制备方法 |
| CN201711112534.3A Pending CN107818977A (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn PMOS器件及其制备方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711112562.5A Pending CN107833886A (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn CMOS器件及其制备方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711112559.3A Active CN107818978B (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn NMOS器件及其制备方法 |
| CN201711112534.3A Pending CN107818977A (zh) | 2016-08-25 | 2017-02-10 | 应变GeSn PMOS器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (4) | CN107833886A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107818977A (zh) * | 2016-08-25 | 2018-03-20 | 西安电子科技大学 | 应变GeSn PMOS器件及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109244829B (zh) * | 2018-09-17 | 2020-02-14 | 西安电子科技大学 | Ge/GeSn异质结激光器及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377980A (zh) * | 2012-04-17 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其形成方法 |
| CN105610047A (zh) * | 2016-01-01 | 2016-05-25 | 西安电子科技大学 | GeSn多量子阱金属腔激光器及其制作方法 |
| CN105789283A (zh) * | 2016-03-28 | 2016-07-20 | 西安电子科技大学 | 基于新型High-K材料的GeSn沟道场效应晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103762242B (zh) * | 2014-02-19 | 2015-04-29 | 重庆大学 | 压应变GeSn p沟道金属氧化物半导体场效应晶体管 |
| CN105762178A (zh) * | 2016-03-04 | 2016-07-13 | 西安电子科技大学 | 基于GeSn材料的铁电场效应晶体管及其制备方法 |
| CN107833886A (zh) * | 2016-08-25 | 2018-03-23 | 西安电子科技大学 | 应变GeSn CMOS器件及其制备方法 |
-
2017
- 2017-02-10 CN CN201711112562.5A patent/CN107833886A/zh active Pending
- 2017-02-10 CN CN201710074136.0A patent/CN107785368A/zh active Pending
- 2017-02-10 CN CN201711112559.3A patent/CN107818978B/zh active Active
- 2017-02-10 CN CN201711112534.3A patent/CN107818977A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377980A (zh) * | 2012-04-17 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其形成方法 |
| CN105610047A (zh) * | 2016-01-01 | 2016-05-25 | 西安电子科技大学 | GeSn多量子阱金属腔激光器及其制作方法 |
| CN105789283A (zh) * | 2016-03-28 | 2016-07-20 | 西安电子科技大学 | 基于新型High-K材料的GeSn沟道场效应晶体管 |
Non-Patent Citations (2)
| Title |
|---|
| 田民波，刘德令编译: "《薄膜科学与技术手册 上》", 31 March 1991 * |
| 黄志伟等: "《激光退火改善Si外延Ge晶体质量》", 《第十一届全国硅基光电子材料及器件研讨会》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107818977A (zh) * | 2016-08-25 | 2018-03-20 | 西安电子科技大学 | 应变GeSn PMOS器件及其制备方法 |
| CN107833886A (zh) * | 2016-08-25 | 2018-03-23 | 西安电子科技大学 | 应变GeSn CMOS器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107818978B (zh) | 2020-07-31 |
| CN107818977A (zh) | 2018-03-20 |
| CN107833886A (zh) | 2018-03-23 |
| CN107818978A (zh) | 2018-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11004955B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN102637728B (zh) | 制造应变源极/漏极结构的方法 | |
| TWI420602B (zh) | 用於形成ｎｍｏｓ與ｐｍｏｓ電晶體中之凹陷之受應變之汲極／源極區之技術 | |
| TWI495101B (zh) | 藉由使用包含具有高共價半徑之原子的嵌入半導體層之用於矽基電晶體中工程應變之技術 | |
| US9006835B2 (en) | Transistor with embedded Si/Ge material having reduced offset and superior uniformity | |
| US8138055B2 (en) | Semiconductor devices having pFET with SiGe gate electrode and embedded SiGe source/drain regions and methods of making the same | |
| US8124467B2 (en) | Reducing silicide resistance in silicon/germanium-containing drain/source regions of transistors | |
| TWI438847B (zh) | 阻止電晶體閘電極之預非晶化 | |
| CN102931222B (zh) | 半导体器件及其制造方法 | |
| CN103594496B (zh) | 半导体器件及其制造方法 | |
| US9490345B2 (en) | Semiconductor device and manufacturing method thereof | |
| TW201236086A (en) | A fin-transistor formed on a patterned STI region by late fin etch | |
| US9018739B2 (en) | Semiconductor device and method of fabricating the same | |
| US20120187490A1 (en) | Fet structures with trench implantation to improve back channel leakage and body resistance | |
| JP2013545315A (ja) | 高Ｋ／金属ゲートＭＯＳＦＥＴを有するＶｔ調整及び短チャネル制御のための構造体及び方法。 | |
| KR20110025077A (ko) | 비대칭 소스 및 드레인 스트레서 영역들 | |
| WO2011044776A1 (zh) | 半导体器件的形成方法 | |
| US9484459B2 (en) | Performance enhancement in transistors by providing an embedded strain-inducing semiconductor material on the basis of a seed layer | |
| CN103855028A (zh) | 半导体器件及其形成方法 | |
| CN103094120A (zh) | 一种半导体结构的制造方法 | |
| CN107785368A (zh) | 应变GeSnMOS器件及其制备方法、集成电路及计算机 | |
| CN105097511A (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20130032877A1 (en) | N-channel transistor comprising a high-k metal gate electrode structure and a reduced series resistance by epitaxially formed semiconductor material in the drain and source areas | |
| TWI531005B (zh) | 根據非晶化製程及熱處理於孔洞中形成有嵌入式應變誘導材料之電晶體 | |
| WO2006083546A2 (en) | In situ formed halo region in a transistor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180309 |
|
| RJ01 | Rejection of invention patent application after publication |