CN103021840A - 防止钝化层过刻蚀的方法 - Google Patents

防止钝化层过刻蚀的方法 Download PDF

Info

Publication number
CN103021840A
CN103021840A CN2011102847964A CN201110284796A CN103021840A CN 103021840 A CN103021840 A CN 103021840A CN 2011102847964 A CN2011102847964 A CN 2011102847964A CN 201110284796 A CN201110284796 A CN 201110284796A CN 103021840 A CN103021840 A CN 103021840A
Authority
CN
China
Prior art keywords
passivation layer
etching
substrate
fine
close
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102847964A
Other languages
English (en)
Other versions
CN103021840B (zh
Inventor
李博
申华军
白云
汤益丹
刘焕明
周静涛
杨成樾
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110284796.4A priority Critical patent/CN103021840B/zh
Publication of CN103021840A publication Critical patent/CN103021840A/zh
Application granted granted Critical
Publication of CN103021840B publication Critical patent/CN103021840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)

Abstract

本发明公开了防止钝化层过刻蚀的方法。该方法包括：步骤A，在衬底上制备两层致密性不同的钝化层，靠近衬底侧的钝化层为致密钝化层，远离衬底侧的钝化层为疏松钝化层；步骤B，在钝化层上旋涂光刻胶，按照预设的元件模板对光刻胶进行曝光和显影；步骤C，以衬底上曝光、显影后剩余的光刻胶为掩膜，对疏松钝化层进行干法刻蚀；步骤D，以衬底上曝光、显影后剩余的光刻胶为掩膜，对致密钝化层进行湿法刻蚀。本发明通过生长两层致密性不同的SiO2层，结合湿法刻蚀和干法刻蚀两者的优点分别对上述两层致密性不同的SiO2层分别进行刻蚀，不仅避免了底层SiC的过刻蚀，并且保证了刻蚀质量。

Description

防止钝化层过刻蚀的方法
技术领域
本发明涉及微电子行业元件制备工艺领域，尤其涉及一种防止钝化层过刻蚀的方法。
背景技术
碳化硅(SiC)作为新一代宽禁带半导体材料，越来越引起人们的重视，它具有大禁带宽度、高临界击穿场强、高电子迁移率、高热导率等特点，在国际上受到广泛关注。目前SiC基肖特基势垒二极管(JBS)器件已经在电力电子领域得到广泛应用。SiC JBS器件中SiO2钝化层可以起到减少注入损伤，保护芯片表面玷污，以及场版中厚钝化介质的作用。
目前钝化层的刻蚀工艺主要有干法刻蚀与湿法刻蚀的方式。对于湿法刻蚀，其具有较强的刻蚀选择性，刻蚀速率较慢，且刻蚀呈各项同性，难以形成陡峭的刻蚀侧壁。对于干法刻蚀，通常使用感应耦合等离子刻蚀(ICP)刻蚀的方法，可以形成陡峭的侧壁，但刻蚀过程容易发生过刻蚀。这是因为刻蚀气体通常采用CHF3或SF6等氟基气体或Cl2等氯基气体，这些气体刻蚀SiO2材料与SiC材料的刻蚀速率接近。这样在刻蚀过程中通过检测刻蚀速率的方法就无法判断是否刻蚀到SiO2与SiC的交界面，容易发生SiC的过刻蚀现象。
由此可见，上述现有的SiC上SiO2钝化层刻蚀上，显然仍存在有不便与缺陷，而亟待加以进一步改进。
发明内容
(一)要解决的技术问题
为解决上述的一个或多个问题，本发明提供了一种防止钝化层过刻蚀的方法，以在保证刻蚀质量的前提下，有效避免了底层材料的过刻蚀。
(二)技术方案
根据本发明的一个方面，提供一种防止钝化层过刻蚀的方法。该方法包括：步骤A，在衬底上制备两层致密性不同的钝化层，靠近衬底侧的钝化层为致密钝化层，远离衬底侧的钝化层为疏松钝化层；步骤B，在钝化层上旋涂光刻胶，按照预设的光刻掩模板对光刻胶进行曝光和显影；步骤C，以衬底上曝光、显影后剩余的光刻胶为掩膜，对疏松钝化层进行干法刻蚀；步骤D，以衬底上曝光、显影后剩余的光刻胶为掩膜，对致密钝化层进行湿法刻蚀。
优选地，本发明防止钝化层过刻蚀的方法中，步骤C包括：步骤C1，使用等离子刻蚀机对疏松钝化层进行干法刻蚀；步骤C2，监控钝化层刻蚀速率，当刻蚀速率下降至前期刻蚀速率的2/3以下时，停止刻蚀。
优选地，本发明防止钝化层过刻蚀的方法中，步骤A包括：步骤A1，在衬底上制备第一钝化层；步骤A2，对第一钝化层进行致密化处理，形成致密钝化层；步骤A3，在经过致密钝化层上制备第二钝化层，即疏松钝化层。
优选地，本发明防止钝化层过刻蚀的方法中，步骤A2包括：致密化处理为退火处理。
优选地，本发明防止钝化层过刻蚀的方法中，致密钝化层的厚度为10nm至80nm。
优选地，本发明防止钝化层过刻蚀的方法中，湿法刻蚀的腐蚀液对钝化层的刻蚀速率与对衬底刻蚀的刻蚀速率之比大于50∶1。
优选地，本发明防止钝化层过刻蚀的方法中，致密钝化层和疏松钝化层均为二氧化硅SiO2钝化层，衬底为碳化硅SiC衬底。
优选地，本发明防止钝化层过刻蚀的方法中，疏松SiO2钝化层的厚度为1微米，致密SiO2钝化层的厚度为50纳米，光刻胶的厚度为2微米。
优选地，本发明防止钝化层过刻蚀的方法中，步骤A包括：步骤A1，在衬底上采用PECVD法制备第一SiO2钝化层；步骤A2，将衬底置入退火炉内；将退火炉匀速升温至900℃；在退化炉内900℃下对衬底进行退火30分钟；将退火炉匀速降温至室温，从而第一SiO2钝化层转化为致密SiO2钝化层，其中，该退火处理是在氮气气氛下进行；步骤A3，在经过致密钝化层上采用PECVD法制备第二SiO2钝化层，即疏松SiO2钝化层。
优选地，本发明防止钝化层过刻蚀的方法中，步骤D包括：步骤D1，配置缓冲氢氟酸腐蚀液；步骤D2，将氢氟酸腐蚀液涂覆于进行了干法刻蚀的衬底上。
(三)有益效果
本发明通过生长两层致密性不同的SiO2层，结合湿法刻蚀和干法刻蚀两者的优点分别对上述两层致密性不同的SiO2层分别进行刻蚀，不仅避免了底层SiC的过刻蚀，并且制备的SiC上SiO2钝化层侧壁线条陡直，保证了刻蚀质量。
附图说明
图1为本发明实施例防止钝化层过刻蚀方法的流程图；
图2为本发明在SiC衬底上制备掩膜层后的剖面示意图；
图3为采用本发明方法干法刻蚀上钝化层后的示意图；
图4为采用本发明方法湿法刻蚀下钝化层后的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。此外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于所述值。
在本发明的一示例性实施例中，公开了一种防止钝化层过刻蚀的方法。该方法包括：
在钝化层制备阶段：
步骤A，在衬底上制备两层致密性不同的钝化层，靠近衬底侧的钝化层为致密钝化层，远离衬底侧的钝化层为疏松钝化层；
其中，上述致密钝化层和疏松钝化层可以是同一种材料，也可以是不同的材料。其中的“致密”和“疏松”只是相对于对方刻蚀的难易程度而言。两者一般情况下，两者是同一种材料，疏松钝化层可以是正常沉积的钝化层薄膜，而致密钝化层则是经过致密化处理的疏松钝化层薄膜。在这种情况下，步骤A可以包括以下子步骤：
步骤A1，在衬底上制备第一钝化层；
步骤A2，对第一钝化层进行致密化处理，形成致密钝化层，该致密化处理可以为退火处理或掺杂处理等；
步骤A3，在经过致密钝化层上制备第二钝化层，即疏松钝化层。
此外，致密钝化层和疏松钝化层也可以是采用不同沉积技术制备的钝化层薄膜，例如致密钝化层可以是由磁控溅射技术制备的钝化层，而疏松钝化层则是由CVD技术制备的钝化层。
一般情况下，疏松钝化层的厚度大于致密钝化层的厚度。设置致密钝化层的目的在于防止钝化层过刻蚀，其厚度不必太厚。如果太厚的话，必然影响到整个钝化层的刻蚀效率。致密钝化层的厚度一般设置为10nm至80nm。
在钝化层刻蚀阶段：
步骤B，在钝化层上旋涂光刻胶，按照预设的光刻掩模板对光刻胶进行曝光和显影；该步骤为微加工领域的常用步骤，此处不再详细说明；
步骤C，以衬底上曝光、显影后剩余的光刻胶为掩膜，对疏松钝化层进行干法刻蚀；
对于干法刻蚀，通常使用ICP刻蚀的方法，其工艺简单，刻蚀速度快，可以形成陡峭的侧壁。因此，在首先刻蚀较厚的疏松钝化层时，采用干法刻蚀技术，既可以简化操作的步骤，缩短制备时间，同时也可以保证刻蚀质量。但是，如果衬底和钝化层的刻蚀速率相差不大的情况下(例如衬底为SiC，钝化层为SiO2)，在刻蚀过程容易发生过刻蚀。所以必须采用本发明分两步刻蚀的方法。
最重要的是，在刻蚀过程中，可以实时监测刻蚀的速率。如果相邻两钝化层在致密性上存在差异的话，就可以从刻蚀速率的变化中，观察出相应的变化。本发明正是利用上述规律，制备致密度存在差异的两层钝化层。疏松钝化层的刻蚀速率较大，而致密钝化层的刻蚀速率较低。在干法刻蚀过程中，监控钝化层刻蚀速率，当刻蚀速率下降至前期刻蚀速率的2/3以下时，停止刻蚀。此时，正是将疏松钝化层刻蚀完毕，致密钝化层刚刚开始的位置。此处“2/3”只是大概的数值，本领域的技术人员可以根据自己的经验，当发现刻蚀速率明显下降时，即可以判断已经刻蚀到了致密钝化层。
步骤D，以衬底上曝光、显影后剩余的光刻胶为掩膜，对致密钝化层进行湿法刻蚀。
众所周知，湿法刻蚀具有较强的刻蚀选择性，刻蚀速率较慢。本发明正是利用湿法刻蚀的刻蚀选择性强的特点，对较薄的致密钝化层进行湿法刻蚀，而避免过刻蚀衬底。一般情况下，湿法刻蚀使用的腐蚀液对钝化层的刻蚀速率应远大于对衬底刻蚀的刻蚀速率，本实施例中，湿法刻蚀的腐蚀液对钝化层的刻蚀速率与对衬底刻蚀的刻蚀速率之比大于50∶1。
在下述实施例中，将以致密钝化层和疏松钝化层均为二氧化硅SiO2钝化层，衬底为碳化硅SiC衬底为例，对本发明进行详细而具体的说明。图1为本发明实施例防止钝化层过刻蚀方法的流程图。如图1所示，本实施例包括以下步骤：
步骤S102：在SiC衬底上使用PECVD法生长约50纳米的薄SiO2层；
步骤S104：对该SiO2层进行致密处理；
将SiC衬底上SiO2层，放入退火炉中进行致密处理。使用氮气(N2)氛围退火，通入N2流量1L/min。温度900摄氏度，时间30min。
步骤S106：继续使用PECVD沉积厚度为1微米的二氧化硅层；
步骤S108：使用正胶9920光刻胶制作掩膜层，厚度2微米，进行了光刻和显影，显影后留下的部分为掩膜层；
图2为本发明在SiC衬底上制备掩膜层后的剖面示意图。如图2所示，1为SiC衬底，包括外延材料；2为致密化处理的SiO2钝化层，厚度为50nm；3为未致密处理的SiO2钝化层，厚度为1微米；4为刻蚀的光刻胶掩膜层。其中，5为2与3的交界面。干法刻蚀到交界面出，会出现明显的刻蚀速率曲线变化，出现刻蚀速率明显变化时即停止刻蚀，有效避免了对底层的SiC层的刻蚀；6为1与2的交界面。湿法刻蚀中，腐蚀液刻蚀SiO2层的刻蚀速率高，而刻蚀SiC层的刻蚀速率非常低，基本不会刻蚀SiC表面。
步骤S110：使用ICP刻蚀机刻蚀1um的二氧化硅层。刻蚀速率曲线监控中呈现明显变化时，停止刻蚀。图3为采用本发明方法干法刻蚀疏松钝化层后的示意图。
步骤S112：使用湿法刻蚀去除致密的SiO2钝化层；
采用缓冲氢氟酸腐蚀液，腐蚀液配比为NH4F∶HF＝6∶1，去除致密后的薄氧化层，腐蚀时间1min，然后进行常规清洗。图4为采用本发明方法湿法刻蚀下钝化层后的示意图。
步骤7：去除刻蚀掩膜，使用丙酮，乙醇，去离子水，超声清洗各3次，N2吹干芯片。
本实施例中，按照以上工艺方法刻蚀制作出来的厚二氧化硅钝化层，有效避免了底层SiC层的过刻蚀，且钝化层侧壁线条陡直，也可以适用于其它半导体材料。
本发明可应用于SiC JBS肖特基二极管的表面厚钝化层制备，以及其他类似SiC器件的钝化工艺。本发明通过生长两层致密性不同的SiO2层，结合湿法刻蚀和干法刻蚀两者的优点分别对上述两层致密性不同的SiO2层分别进行刻蚀，不仅避免了底层SiC的过刻蚀，并且制备的SiC上SiO2钝化层侧壁线条陡直，保证了刻蚀质量。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种防止钝化层过刻蚀的方法，其特征在于，包括：
在钝化层制备阶段：
步骤A，在衬底上制备两层致密性不同的钝化层，靠近衬底侧的钝化层为致密钝化层，远离衬底侧的钝化层为疏松钝化层；
在钝化层刻蚀阶段：
步骤B，在所述钝化层上旋涂光刻胶，按照预设的元件模板对所述光刻胶进行曝光和显影；
步骤C，以所述衬底上曝光、显影后剩余的光刻胶为掩膜，对所述疏松钝化层进行干法刻蚀；
步骤D，以所述衬底上曝光、显影后剩余的光刻胶为掩膜，对所述致密钝化层进行湿法刻蚀。
2.根据权利要求1所述的防止钝化层过刻蚀的方法，其特征在于，所述步骤C包括：
步骤C1，使用等离子刻蚀机对所述疏松钝化层进行干法刻蚀；
步骤C2，监控钝化层刻蚀速率，当所述刻蚀速率下降至前期刻蚀速率的2/3以下时，停止刻蚀。
3.根据权利要求1所述的防止钝化层过刻蚀的方法，其特征在于，所述步骤A包括：
步骤A1，在衬底上制备第一钝化层；
步骤A2，对所述第一钝化层进行致密化处理，形成所述致密钝化层；
步骤A3，在经过致密钝化层上制备第二钝化层，即所述疏松钝化层。
4.根据权利要求3所述的防止钝化层过刻蚀的方法，其特征在于，所述步骤A2包括：所述致密化处理为退火处理。
5.根据权利要求1所述的防止钝化层过刻蚀的方法，其特征在于，所述致密钝化层的厚度为10nm至80nm。
6.根据权利要求1所述的防止钝化层过刻蚀的方法，其特征在于，所述湿法刻蚀的腐蚀液对钝化层的刻蚀速率与对衬底刻蚀的刻蚀速率之比大于50∶1。
7.根据权利要求1至6中任一项所述的防止钝化层过刻蚀的方法，其特征在于，所述致密钝化层和疏松钝化层均为二氧化硅SiO2钝化层，所述衬底为碳化硅SiC衬底。
8.根据权利要求7所述的防止钝化层过刻蚀的方法，其特征在于，所述疏松SiO2钝化层的厚度为1微米，所述致密SiO2钝化层的厚度为50纳米，所述光刻胶的厚度为2微米。
9.根据权利要求7所述的防止钝化层过刻蚀的方法，其特征在于，所述步骤A包括：
步骤A1，在衬底上采用PECVD法制备第一SiO2钝化层；
步骤A2，将所述衬底置入退火炉内；将所述退火炉匀速升温至900℃；在退化炉内900℃下对所述衬底进行退火30分钟；将所述退火炉匀速降温至室温，从而所述第一SiO2钝化层转化为致密SiO2钝化层，其中，该退火处理是在氮气气氛下进行；
步骤A3，在经过致密钝化层上采用PECVD法制备第二SiO2钝化层，即所述疏松SiO2钝化层。
10.根据权利要求7所述的防止二氧化硅SiO2钝化层过刻蚀的方法，其特征在于，所述步骤D包括：
步骤D1，配置缓冲氢氟酸腐蚀液；
步骤D2，将带有致密钝化层的衬底浸泡在氢氟酸腐蚀液中，对所述致密钝化层进行湿法刻蚀。
CN201110284796.4A 2011-09-23 2011-09-23 防止钝化层过刻蚀的方法 Active CN103021840B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110284796.4A CN103021840B (zh) 2011-09-23 2011-09-23 防止钝化层过刻蚀的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110284796.4A CN103021840B (zh) 2011-09-23 2011-09-23 防止钝化层过刻蚀的方法

Publications (2)

Publication Number Publication Date
CN103021840A true CN103021840A (zh) 2013-04-03
CN103021840B CN103021840B (zh) 2015-11-04

Family

ID=47970311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110284796.4A Active CN103021840B (zh) 2011-09-23 2011-09-23 防止钝化层过刻蚀的方法

Country Status (1)

Country Link
CN (1) CN103021840B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400855A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 高压器件栅极及其制造方法
CN104851782A (zh) * 2015-04-09 2015-08-19 电子科技大学 一种4H-SiC UMOSFET栅槽的制作方法
CN106158601A (zh) * 2015-03-26 2016-11-23 比亚迪股份有限公司 SiC基器件的栅介质层结构及栅介质层的形成方法
CN107851574A (zh) * 2015-07-15 2018-03-27 三菱电机株式会社 半导体装置的制造方法
CN107884460A (zh) * 2017-10-19 2018-04-06 中国科学院半导体研究所 基于标准coms工艺的isfet器件敏感膜制作方法
CN113284910A (zh) * 2021-04-29 2021-08-20 合肥鑫晟光电科技有限公司 显示背板、制作方法以及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494149B (zh) * 2017-09-13 2020-10-23 联华电子股份有限公司 半导体结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726624A (zh) * 2002-12-20 2006-01-25 克里公司 形成包括平台结构和多层钝化层的半导体器件和相关器件的方法
CN1953156A (zh) * 2005-10-20 2007-04-25 Bcd半导体制造有限公司 一种集成电路双极电路中接触孔的制造工艺
US20110169116A1 (en) * 2010-01-13 2011-07-14 Fei Company Radiation Detector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726624A (zh) * 2002-12-20 2006-01-25 克里公司 形成包括平台结构和多层钝化层的半导体器件和相关器件的方法
CN1953156A (zh) * 2005-10-20 2007-04-25 Bcd半导体制造有限公司 一种集成电路双极电路中接触孔的制造工艺
US20110169116A1 (en) * 2010-01-13 2011-07-14 Fei Company Radiation Detector

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400855A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 高压器件栅极及其制造方法
CN106158601A (zh) * 2015-03-26 2016-11-23 比亚迪股份有限公司 SiC基器件的栅介质层结构及栅介质层的形成方法
CN104851782A (zh) * 2015-04-09 2015-08-19 电子科技大学 一种4H-SiC UMOSFET栅槽的制作方法
CN104851782B (zh) * 2015-04-09 2018-01-19 电子科技大学 一种4H‑SiC UMOSFET栅槽的制作方法
CN107851574A (zh) * 2015-07-15 2018-03-27 三菱电机株式会社 半导体装置的制造方法
CN107851574B (zh) * 2015-07-15 2021-08-13 三菱电机株式会社 半导体装置的制造方法
CN107884460A (zh) * 2017-10-19 2018-04-06 中国科学院半导体研究所 基于标准coms工艺的isfet器件敏感膜制作方法
CN113284910A (zh) * 2021-04-29 2021-08-20 合肥鑫晟光电科技有限公司 显示背板、制作方法以及显示装置
CN113284910B (zh) * 2021-04-29 2023-09-19 合肥鑫晟光电科技有限公司 显示背板、制作方法以及显示装置

Also Published As

Publication number Publication date
CN103021840B (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
CN103021840A (zh) 防止钝化层过刻蚀的方法
TWI500079B (zh) 具有單石異質積集化合物半導體與元素半導體的方法與結構
CN104332541B (zh) 图形化衬底制备方法及外延片制作方法
CN104282542B (zh) 解决超级结产品保护环场氧侧壁多晶硅残留的方法
CN102478763A (zh) 光刻方法
CN110808533B (zh) 一种高速dfb芯片中含铝材料的高温icp刻蚀方法
WO2015003609A1 (zh) 一种具有隔离层的复合衬底及其制造方法
CN108257860A (zh) 一种栅极氧化层的制作方法
CN102201336B (zh) 半导体器件层上的氧化层刻蚀后残留物的去除方法
CN103035486B (zh) 同时填充及平坦化不同尺寸深沟槽的方法
JP2003197731A (ja) 半導体素子の素子分離膜の形成方法
CN106783565B (zh) 改善有源区点状腐蚀缺陷的方法
WO2014190890A1 (zh) 一种具有隔离层的复合衬底及其制造方法
JPH05102292A (ja) アイソプレーナ分離型活性領域の製造方法
WO2021192938A1 (ja) 接合ウェーハの製造方法及び接合ウェーハ
CN114843177A (zh) 一种沟槽肖特基结构制作方法
CN108091608B (zh) 浅沟槽隔离的制造方法
US10504728B2 (en) Manufacturing method of semiconductor device
CN114121639A (zh) 一种圆滑沟槽的制作方法及圆滑沟槽结构
CN101859725A (zh) 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法
JPS6315439A (ja) 選択酸化分離方法
CN101794729B (zh) 一种通过蚀刻形成半导体结构中的通孔的方法
CN110047750B (zh) 一种防止ono刻蚀造成衬底损伤的方法
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
US20170271171A1 (en) Method of processing surface of polysilicon and method of processing surface of substrate assembly

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant