CN104795355A - 硅通孔结构的制备方法 - Google Patents

硅通孔结构的制备方法 Download PDF

Info

Publication number
CN104795355A
CN104795355A CN201410027745.7A CN201410027745A CN104795355A CN 104795355 A CN104795355 A CN 104795355A CN 201410027745 A CN201410027745 A CN 201410027745A CN 104795355 A CN104795355 A CN 104795355A
Authority
CN
China
Prior art keywords
metal
silicon
hole
preparation
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410027745.7A
Other languages
English (en)
Other versions
CN104795355B (zh
Inventor
高燕
朱赛亚
董天化
马孝田
霍燕丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410027745.7A priority Critical patent/CN104795355B/zh
Publication of CN104795355A publication Critical patent/CN104795355A/zh
Application granted granted Critical
Publication of CN104795355B publication Critical patent/CN104795355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种硅通孔结构的制备方法，包括如下步骤：提供一具有硅通孔的半导体结构，于所述硅通孔中填充金属后，进行第一热处理工艺；继续进行第一研磨工艺后，进行第二热处理工艺，使得位于所述硅通孔中的金属凸起；采用第二研磨工艺对所述金属进行平坦化处理后，继续后续金属层结构的制备工艺；其中，所述第一热处理工艺的温度低于所述第二热处理工艺的温度。采用本发明的技术方案，预先通过高温热处理工艺使得硅通孔中金属的晶格更加稳定，所以在高温下进行金属层沉积及后续的制程时，硅通孔金属的体积不会再发生很大的变化而保持平整的状态，从而防止了硅通孔金属扩散现象的发生，进而提高了半导体器件的可靠性。

Description

硅通孔结构的制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种硅通孔结构的制备方法。
背景技术
在半导体制造中硅通孔（TSV）有三种制作方法，分别为：1）在形成器件（device）之前进行硅通孔制程（via first）；2）在晶体管和W触点层加工之后进行硅通孔制程（via middle）；3）在封装厂进行硅通孔制程（via last）。
目前，在晶体管和W触点层加工之后进行硅通孔制程最为普遍，即是在晶体管和W触点层加工之后、但是在后续工序（BEOL）之前在晶圆上刻蚀出制作硅通孔，然后于硅通孔中电镀填充金属之后进行硅通孔CMP，于硅通孔上方沉积金属层（Metal1）然后继续进行后续的制程（BEOL）。经过金属CMP之后，金属与旁边的层间介质层（ILD）是齐平的，并没有突出。但经过后续的CVD等高温制程后，金属由于高温内部结构发生变化导致体积会变大，因而TSV中的金属会向上凸起（protrusion），即高于旁边的层间介质层，并顶破金属层下部的阻挡层，导致金属扩散，而金属扩散会影响器件的可靠性。
因此，如何防止硅通孔中的金属在后续的高温制程中发生体积膨胀而向上凸起成为本领域技术人员致力研究的方向。
发明内容
针对上述存在的问题，本发明公开一种硅通孔结构的制备方法，以克服现有技术中硅通孔中的金属在后续的高温制程中容易发生体积膨胀而向上凸起的问题。
为了实现上述目的，本发明记载了一种硅通孔结构的制备方法，包括如下步骤：
提供一具有硅通孔的半导体结构，于所述硅通孔中填充金属后，进行第一热处理工艺；
对所述金属进行第一研磨工艺后，继续进行第二热处理工艺，以使得位于所述硅通孔中的金属凸起；
采用第二研磨工艺对凸起的金属进行平坦化处理后，继续后续金属层结构的制备工艺；
其中，所述第二热处理工艺的温度高于所述第一热处理工艺的温度。
上述的硅通孔结构的制备方法，其中，所述金属为Cu。
上述的硅通孔结构的制备方法，其中，在温度低于350℃的条件下进行所述第一热处理工艺，且进行所述第一热处理工艺的时间为30-120min。
上述的硅通孔结构的制备方法，其中，在温度为350-450℃的条件下，于H2氛围中进行所述第二热处理工艺，且进行所述第二热处理工艺的时间大于30分钟。
上述的硅通孔结构的制备方法，其中，所述第二研磨工艺的研磨速率低于所述第一研磨工艺的研磨速率。
上述的硅通孔结构的制备方法，其中，所述第二研磨工艺的研磨速率小于
上述的硅通孔结构的制备方法，其中，形成所述半导体结构的工艺包括：
提供一半导体衬底；
于该半导体衬底的上表面沉积一层间介质层；
回蚀所述层间介质层和所述半导体衬底形成通孔；
制备一氧化物层覆盖所述通孔的底部及其侧壁；
制备研磨阻挡层覆盖所述层间介质层和所述氧化层的上表面；
继续沉积第一金属阻挡层，去除位于所述研磨阻挡层上的该第一金属阻挡层后，形成所述具有硅通孔的半导体结构。
上述的硅通孔结构的制备方法，其中，所述层间介质层的材质为氧化物。
上述的硅通孔结构的制备方法，其中，所述研磨阻挡层的材质为氮化物。
上述的硅通孔结构的制备方法，其中，所述第一金属阻挡层的材质为Ta或者TaN。
上述的硅通孔结构的制备方法，其中，所述金属层结构包括：第二金属阻挡层、金属层和第三金属阻挡层；
所述第二金属阻挡层覆盖进行第二研磨工艺后的半导体结构的上表面，所述金属层覆盖所述第二金属阻挡层的上表面，所述第三金属阻挡层覆盖所述金属层的上表面。
上述的硅通孔结构的制备方法，其中，所述金属层的材质均为Al。
上述的硅通孔结构的制备方法，其中，所述第二金属阻挡层的材质为Ta或TaN，所述第三金属阻挡层的材质为Ta或TaN。
上述发明具有如下优点或者有益效果：
综上所述，由于本发明采用了上述技术方案，通过在进行后续的金属层制备工艺之前，进行高温热处理工艺使得硅通孔中的金属因体积膨胀而向上凸起，然后进行CMP工艺以得到平整的硅通孔，此时由于硅通孔的金属的晶格已经稳定，所以在高温下进行金属层沉积及后续的制程时，硅通孔金属的体积不会再发生很大的变化而保持平整的状态，从而防止了硅通孔金属扩散现象的发生，进而提高了半导体器件的可靠性。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1～14是本发明实施例中硅通孔结构的制备方法的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
图1～14是本发明实施例中制备场效应晶体管的方法的流程结构示意图。如图1～14所示：
本实施例涉及一种硅通孔结构的制备方法，包括如下步骤：
步骤一，提供一半导体衬底1，该半导体衬底1中可以设置有如CMOS晶体管等半导体器件结构。
步骤二，采用化学气相沉积(CVD)的方法于半导体衬底1的上表面沉积一层间介质层2，优选的，该层间介质层2的材质为氧化物，例如二氧化硅等，如图2所示的结构。
步骤三，采用干法刻蚀回蚀层间介质层2和半导体衬底1形成一具有高深宽比的通孔，该通孔贯穿设置于剩余的层间介质层2′以及剩余的半导体衬底1′中，如图3所示的结构。
步骤四，继续沉积一层氧化物覆盖经过步骤3所形成的结构的表面，刻蚀掉该层氧化物多余的部分，形成覆盖上述通孔的底部及其侧壁的氧化物层3，本实施例中，沉积该氧化物层3采用的是化学气相沉积；另外，本实施例也可以制备一层光阻覆盖上述剩余的半导体衬底1′的上表面，然后于上述通孔的底部及其侧壁形成该氧化层3；优选的，该氧化物层3和上述层间介质层2为同种氧化物，进一步优选的，该氧化物层3的材质为SiO2，如图4所示的结构。
步骤五，继续形成一研磨阻挡层4覆盖氧化物层3以及上述剩余的层间介质层2′的上表面，该研磨阻挡层4的形成工艺是采用化学气相沉积于步骤四所形成的结构的表面沉积一层研磨阻挡材质，然后去除多余的研磨阻挡材质，形成研磨阻挡层4，该研磨阻挡层4作为后续进行硅通孔研磨工艺的阻挡层，其材质为氮化物，优选氮化硅，如图5所示的结构。
步骤六，继续沉积一金属阻挡层覆盖经过步骤5形成的结构，然后采用湿法刻蚀工艺去除位于研磨阻挡层4上表面的金属阻挡层，形成覆盖研磨阻挡层4的侧壁以及氧化物层3的底部及其侧壁的金属阻挡层5，优选的，该第一金属阻挡层5的材质为Ta或者TaN；氧化物层3以及第一金属阻挡层5以及位于第一金属阻挡层5围成的凹槽形成一硅通孔（Through silicon via，简称TSV）；上述的剩余的半导体衬底1′，剩余的层间介质层2′、氧化物层3以及后续沉积的研磨阻挡层4、第一金属阻挡层5形成一具有硅通孔的半导体结构，如图6所示的结构。
步骤六，于上述硅通孔中电镀（Electroplate，简称ECP）填充金属6，金属6的材质优选为Cu，在本实施例中，在于上述硅通孔中电镀填充金属6之前，第一金属阻挡层5底部及其侧壁形成一晶籽层（图中未示出），该晶籽层与第一金属阻挡层5结合在一起，可以有效的防止金属向硅通孔的侧壁以及底部扩散，于上述硅通孔中填充金属的工艺也可以采用物理气相沉积等工艺，采用这些工艺于硅通孔中填充金属的方法为本领域的公知常识，在此不予赘述，如图7所示的结构。
步骤八，对上述已填充金属6的半导体结构进行第一热处理工艺（Alloy）；该第一热处理工艺的最高温度低于350℃（例如100℃、200℃或300℃），且进行该第一热处理工艺的时间为30min-120min（例如30min、60min、75min或120min），该第一热处理工艺的作用是释放金属6的应力，因高温（温度高于350℃）不仅容易引起硅通孔中金属表面产生凹坑（pits），还会造成硅通孔中金属6的侧壁和第一金属阻挡层5产生分层，所以该第一次热处理工艺采用低温热处理工艺（最高温度低于350℃），优选的，该第一热处理工艺为退火工艺；进行该第一热处理工艺之后硅通孔中的金属6凸出于硅通孔，形成第一热处理工艺后的金属6′，如图8所示的结构。
步骤九，继续进行第一研磨工艺，将第一热处理工艺后的金属6′抛光至研磨阻挡层4平面，形成第一研磨工艺之后剩余的金属61，优选的，该第一研磨工艺为CMP(化学机械抛光，ChemicalMechanical Polishing)工艺，为节约研磨时间，加快生产流程，且由于后续还要对金属进行研磨，此时该第一研磨工艺进行研磨的研磨速率高于（例如或 ），如图9所示的结构。
步骤十，在温度为350℃-450℃（例如350℃、400℃或450℃等）的条件下，通入H2，于H2氛围中进行第二热处理工艺（Alloy），优选的，进行该第二热处理工艺的时间大于30分钟，第二热处理工艺的温度明显高于第一热处理工艺的温度，经过第二热处理工艺，第一研磨工艺之后剩余的金属61的体积会因受热而增大，从而向上凸起（protrusion），即高于旁边的研磨阻挡层4，形成第二热处理工艺后的金属61′，在本实施例中，第二热处理工艺后的金属61′凸出于硅通孔的高度小于（例如或等）；进行第二热处理工艺的目的是使硅通孔中的金属经过充分的高温，从而使金属的晶格更加稳定，在后续的高温制程中金属的体积不会再发生很大的变化，本实施例中，也可以采用其他的高温热处理工艺对硅通孔中的金属进行充分的高温热处理，如图10所示的结构。
步骤十一：采用第二研磨工艺对第二热处理工艺后的金属凸起进行平坦化处理，将第二热处理工艺后的金属61′抛光至研磨阻挡层4平面，研磨凸出的金属高度小于（例如或等），得到平整的硅通孔，优选的，第二研磨工艺为研磨速率较低的CMP（Buffer CMP）细磨，进一步优选的，第二研磨工艺的研磨速率低于（或 ），由此可见，第二研磨工艺中的研磨速率低于上述第一研磨工艺中的研磨速率，这是由于第二研磨工艺作为对硅通孔中金属进行研磨的最后一道研磨工序，其研磨的精度要求比较高，从而可以得到更为平整的硅通孔，如图11所示的结构。
步骤十二：继续沉积第二金属阻挡层71覆盖经过步骤11的半导体结构的上表面，即第二金属阻挡层71覆盖研磨阻挡层4以及硅通孔的上表面，优选的，该第二金属阻挡层71的材质为Ta或者TaN，如图12所示的结构。
步骤十三：沉积一层金属层72覆盖第二金属阻挡层71的上表面，优选的，该金属层72的材质为Al，虽然金属层72的沉积是在高温下进行的，但是由于进行了第二热处理工艺，硅通孔中的金属层的体积不会再发生大的变化，仍能保持步骤九之后的平整状态，此时金属层72底部的第二金属阻挡层71（barrier layer）能够很好的包住硅通孔中的金属，防止金属扩散，如图13所示的结构。
步骤十四：继续沉积第三金属阻挡层73覆盖上述金属层72的上表面，该第三金属阻挡层73的材质优选为Ta或者TaN，第二金属阻挡层71、金属层72以及第三金属阻挡层73构成金属层结构7，如图14所示的结构。
由上述实施例可知，通过在形成硅通孔结构的工艺中预先对硅通孔中的金属进行高温热处理工艺，使硅通孔中的金属经过充分的高温，金属的晶格更加稳定，从而在后续的高温制程中金属的体积不会再发生很大的变化，有效防止了后续高温制程后硅通孔中的金属发生扩散的现象。
综上所述，本发明通过在进行后续的金属层制备工艺之前，进行高温热处理工艺使得硅通孔的金属因体积膨胀而向上凸起，然后进行CMP工艺以得到平整的硅通孔，此时由于硅通孔的金属的晶格已经稳定，所以在高温下进行金属层沉积及后续的制程时，硅通孔金属的体积不会再发生很大的变化而保持平整的状态，从而防止了硅通孔金属扩散现象的发生，进而提高了半导体器件的可靠性，且本发明设计科学合理，与传统的工艺设备兼容性强，工艺简单易行，可操作性强。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (13)

1.一种硅通孔结构的制备方法，其特征在于，包括如下步骤：
提供一具有硅通孔的半导体结构，于所述硅通孔中填充金属后，进行第一热处理工艺；
对所述金属进行第一研磨工艺后，继续进行第二热处理工艺，以使得位于所述硅通孔中的金属凸起；
采用第二研磨工艺对凸起的金属进行平坦化处理后，继续后续金属层结构的制备工艺；
其中，所述第二热处理工艺的温度高于所述第一热处理工艺的温度。
2.如权利要求1所述的硅通孔结构的制备方法，其特征在于，所述金属为Cu。
3.如权利要求1所述的硅通孔结构的制备方法，其特征在于，在温度低于350℃的条件下进行所述第一热处理工艺，且进行所述第一热处理工艺的时间为30-120min。
4.如权利要求1所述的硅通孔结构的制备方法，其特征在于，在温度为350-450℃的条件下，于H2氛围中进行所述第二热处理工艺，且进行所述第二热处理工艺的时间大于30分钟。
5.如权利要求1所述的硅通孔结构的制备方法，其特征在于，所述第二研磨工艺的研磨速率低于所述第一研磨工艺的研磨速率。
6.如权利要求1所述的硅通孔结构的制备方法，其特征在于，所述第二研磨工艺的研磨速率小于
7.如权利要求1所述的硅通孔结构的制备方法，其特征在于，形成所述半导体结构的工艺包括：
提供一半导体衬底；
于该半导体衬底的上表面沉积一层间介质层；
回蚀所述层间介质层和所述半导体衬底形成通孔；
制备一氧化物层覆盖所述通孔的底部及其侧壁；
制备研磨阻挡层覆盖所述层间介质层和所述氧化层的上表面；
继续沉积第一金属阻挡层，去除位于所述研磨阻挡层上的该第一金属阻挡层后，形成所述具有硅通孔的半导体结构。
8.如权利要求7所述的硅通孔结构的制备方法，其特征在于，所述层间介质层的材质为氧化物。
9.如权利要求7的硅通孔结构的制备方法，其特征在于，所述研磨阻挡层的材质为氮化物。
10.如权利要求7的硅通孔结构的制备方法，其特征在于，所述第一金属阻挡层的材质为Ta或者TaN。
11.如权利要求1的硅通孔结构的制备方法，其特征在于，所述金属层结构包括：第二金属阻挡层、金属层和第三金属阻挡层；
所述第二金属阻挡层覆盖进行第二研磨工艺后的半导体结构的上表面，所述金属层覆盖所述第二金属阻挡层的上表面，所述第三金属阻挡层覆盖所述金属层的上表面。
12.如权利要求11硅通孔金属扩散的方法，其特征在于，所述金属层的材质为Al。
13.如权利要求11硅通孔金属扩散的方法，其特征在于，所述第二金属阻挡层的材质为Ta或TaN，所述第三金属阻挡层的材质为Ta或TaN。
CN201410027745.7A 2014-01-21 2014-01-21 硅通孔结构的制备方法 Active CN104795355B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410027745.7A CN104795355B (zh) 2014-01-21 2014-01-21 硅通孔结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410027745.7A CN104795355B (zh) 2014-01-21 2014-01-21 硅通孔结构的制备方法

Publications (2)

Publication Number Publication Date
CN104795355A true CN104795355A (zh) 2015-07-22
CN104795355B CN104795355B (zh) 2018-09-07

Family

ID=53560068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410027745.7A Active CN104795355B (zh) 2014-01-21 2014-01-21 硅通孔结构的制备方法

Country Status (1)

Country Link
CN (1) CN104795355B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630595A (zh) * 2017-03-16 2018-10-09 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN112201616A (zh) * 2020-09-21 2021-01-08 上海华力集成电路制造有限公司 改善铜互连工艺中铜丘的方法
CN113471142A (zh) * 2021-07-05 2021-10-01 长鑫存储技术有限公司 平坦化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414623A (zh) * 2002-09-27 2003-04-30 上海华虹（集团）有限公司 基于a1材料的掺铜金属布线工艺
CN1474439A (zh) * 2002-08-08 2004-02-11 联华电子股份有限公司 减少铜导线龟裂与变形的方法
CN1945826A (zh) * 2005-07-20 2007-04-11 三星电子株式会社 具有双层或多层盖层的互连及其制造方法
CN1983550A (zh) * 2005-12-14 2007-06-20 中芯国际集成电路制造(上海)有限公司 提高可靠性和成品率的消除铜位错的方法
CN102339786A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 处理沟槽内铜电镀层的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474439A (zh) * 2002-08-08 2004-02-11 联华电子股份有限公司 减少铜导线龟裂与变形的方法
CN1414623A (zh) * 2002-09-27 2003-04-30 上海华虹（集团）有限公司 基于a1材料的掺铜金属布线工艺
CN1945826A (zh) * 2005-07-20 2007-04-11 三星电子株式会社 具有双层或多层盖层的互连及其制造方法
CN1983550A (zh) * 2005-12-14 2007-06-20 中芯国际集成电路制造(上海)有限公司 提高可靠性和成品率的消除铜位错的方法
CN102339786A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 处理沟槽内铜电镀层的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630595A (zh) * 2017-03-16 2018-10-09 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN112201616A (zh) * 2020-09-21 2021-01-08 上海华力集成电路制造有限公司 改善铜互连工艺中铜丘的方法
CN113471142A (zh) * 2021-07-05 2021-10-01 长鑫存储技术有限公司 平坦化方法
CN113471142B (zh) * 2021-07-05 2023-12-12 长鑫存储技术有限公司 平坦化方法

Also Published As

Publication number Publication date
CN104795355B (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
US20160284593A1 (en) Air-gap forming techniques for interconnect structures
US8697518B2 (en) Trench MOSFET with trench contact holes and method for fabricating the same
US11728376B2 (en) Structure and formation method of semiconductor device structure with gate stack
CN106356331B (zh) 钴互连件技术
US8828875B1 (en) Method and apparatus for improving CMP planarity
CN107919328A (zh) 通过形成顶部宽且底部窄的伪栅电极来减少金属栅极悬置
CN103390556B (zh) 半导体器件制造方法
US20210234041A1 (en) Semiconductor Device and Method For Manufacturing Same
TWI766374B (zh) 半導體結構及其形成方法
CN104795355A (zh) 硅通孔结构的制备方法
CN103474394B (zh) 免金属cmp的tsv工艺方法
CN111799161B (zh) 低压屏蔽栅场效应晶体管制作方法
CN106356295B (zh) 一种层间介电层的化学机械抛光方法及其器件和电子装置
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN105244261A (zh) 半导体器件的制备方法
US20150017798A1 (en) Method of manufacturing through-silicon-via
KR100984860B1 (ko) 웨이퍼 가공방법
US9646840B2 (en) Method for CMP of high-K metal gate structures
US9330989B2 (en) System and method for chemical-mechanical planarization of a metal layer
US9911825B2 (en) Integrated circuits with spacer chamfering and methods of spacer chamfering
CN104167388B (zh) 一种后道互连工艺中空气隙的形成方法
CN105742229B (zh) 半导体结构的形成方法
CN104900580B (zh) 半导体器件的形成方法
CN103779228B (zh) 一种改善超级结深沟槽外延层平坦化的方法
CN110957215B (zh) 平坦化工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant