CN102339786A - 处理沟槽内铜电镀层的方法 - Google Patents

处理沟槽内铜电镀层的方法 Download PDF

Info

Publication number
CN102339786A
CN102339786A CN2010102332427A CN201010233242A CN102339786A CN 102339786 A CN102339786 A CN 102339786A CN 2010102332427 A CN2010102332427 A CN 2010102332427A CN 201010233242 A CN201010233242 A CN 201010233242A CN 102339786 A CN102339786 A CN 102339786A
Authority
CN
China
Prior art keywords
copper
electrodeposited coating
copper electrodeposited
planarization
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102332427A
Other languages
English (en)
Inventor
叶菁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010102332427A priority Critical patent/CN102339786A/zh
Publication of CN102339786A publication Critical patent/CN102339786A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种处理沟槽内铜电镀层的方法,该方法包括:提供一半导体衬底,所述半导体衬底上形成有绝缘层,所述绝缘层中形成有沟槽;在所述沟槽内填充铜电镀层,所述铜电镀层的高度高于所述绝缘层的高度;对所述铜电镀层进行第一次平坦化;对所述铜电镀层进行热处理;对第一次平坦化后的铜电镀层进行第二次平坦化,并露出所述绝缘层;对第二次平坦化后的铜电镀层进行预处理,去除铜表面的氧化铜。采用本发明的方法能够避免预处理铜电镀层时铜表面出现凸起。

Description

处理沟槽内铜电镀层的方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种处理沟槽内铜电镀层的方法。
背景技术
目前,在半导体器件的后段(back-end-of-line,BEOL)工艺中,可根据不同需要在半导体衬底上生长多层金属互连层,每层金属互连层包括金属互连线和绝缘层,这就需要在上述绝缘层内制造沟槽(trench)和连接孔,然后在上述沟槽和连接孔内沉积金属,沉积的金属即为金属互连线,一般选用铜作为金属互连线材料。
结合图1a至图1c,对现有技术处理沟槽内铜电镀层的方法进行说明,其包括以下步骤:
步骤11、请参阅图1a,通过电化学电镀(ECP)的方法在沟槽100内铜种子层的表面(图中未示)形成铜电镀层101,所填充的铜电镀层101的高度高于沟槽外绝缘层102的高度;
步骤12、请参阅图1b,对铜电镀层101进行平坦化(CMP),至显露出绝缘层102,绝缘层一般为氧化硅;
一般地,也可以在形成铜电镀层之后,未对其进行研磨之前,在大约200摄氏度温度下进行退火处理,用于加速铜晶格的自退火过程;
步骤13、对CMP后的铜电镀层101表面进行预处理,去除铜表面由于暴露在空气中而可能生成的氧化铜。预处理的具体操作为:在400摄氏度左右(350~450摄氏度)的温度下的氨气环境中,等离子体轰击铜电镀层表面,至将氧化铜清除,该处理一般在下一层绝缘层例如氮化硅阻挡层淀积开始前,在淀积工艺腔体内完成。
请参阅图1c,在400摄氏度的高温下,金属铜会再次结晶,由于高温时金属铜的热膨胀系数远远高于氧化硅中硅的热膨胀系数,所以在限定的沟槽内,金属铜会因膨胀而外溢,在铜表面出现凸起(hillock)103。另一方面,沟槽内填充的铜电镀层由一个个晶粒构成,每个晶粒包含多个铜原子,在高温下,晶粒交界处104的能量较高,该处的铜原子比晶粒内部的铜原子更容易在应力作用下发生迁移,最终在铜表面形成凸起103。那么当温度恢复到室温时在原来的晶粒交界处,就会出现空洞(void)。因此半导体器件的可靠性就比较差,出现应力迁移(SM)、电致迁移(EM)等问题,甚至导致器件失效。在应力作用下,铜电镀层中间的微缺陷以此小空洞为中心,聚集成更大的空洞,互连线的有效导电面积变得更小,电阻变大,SM和EM又会在有效导电面积变小处变得更为严重,最终甚至发生断路,就会导致器件失效。在电压作用下,由于晶粒具有一个个表面,根据电流的特性,晶粒交界处的电流密度比较高,该处的void在电流作用下也会越来越大,一定程度下,同样会导致器件失效。
进一步地,在步骤13之后,为防止沟槽内的铜扩散,以及作为制作连接孔时的刻蚀终止层,会在铜电镀层表面沉积阻挡层,例如氮化硅层等。如果连接孔恰好位于凸起的位置,则在刻蚀连接孔时,由于该位置处的氮化硅层高于其他位置上的氮化硅层,刻蚀不会在氮化硅层停止,而是继续刻蚀至显露出沟槽内的金属铜,因此刻蚀气体及后续的清洗过程会损伤沟槽内的金属铜,从而进一步降低了器件的性能。
发明内容
有鉴于此,本发明解决的技术问题是:避免预处理铜电镀层时,在铜表面处出现凸起,从而导致半导体器件失效。
为解决上述技术问题,本发明的技术方案具体是这样实现的:
本发明公开了一种处理沟槽内铜电镀层的方法,该方法包括:
提供一半导体衬底,所述半导体衬底上形成有绝缘层,所述绝缘层中形成有沟槽;
在所述沟槽内填充铜电镀层,所述铜电镀层的高度高于所述绝缘层的高度;
对所述铜电镀层进行第一次平坦化;
对所述铜电镀层进行热处理;
对第一次平坦化后的铜电镀层进行第二次平坦化,并露出所述绝缘层;
对第二次平坦化后的铜电镀层进行预处理,去除铜表面的氧化铜。
所述对所述铜电镀层进行热处理的设备为炉管、快速热退火设备或化学气相沉积设备。
所述对所述铜电镀层进行热处理的温度为350~450摄氏度。
对所述铜电镀层进行第一次平坦化后,所述绝缘层上的铜电镀层被去除一半以上。
对第二次平坦化后的铜电镀层进行预处理的温度为350~450摄氏度。
由上述的技术方案可见,本发明为避免预处理铜电镀层时出现凸起,在平坦化铜电镀层的过程中就对铜电镀层进行高温处理,虽然高温处理时会出现凸起缺陷,但该缺陷会在平坦化过程中被研磨掉。而后续预处理铜电镀层时的温度还达不到再结晶出现凸起缺陷的温度,因此简单有效地避免了预处理铜电镀层时铜表面处还出现凸起的可能,大大提高了半导体器件的可靠性。
附图说明
图1a至图1c为现有技术处理沟槽内铜电镀层的方法的剖面示意图;
图2为本发明处理沟槽内铜电镀层的方法流程示意图;
图2a至图2d为本发明处理沟槽内铜电镀层的方法的剖面示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明的核心思想是,将铜电镀层分为两步研磨,即进行两次平坦化,更为重要的是,在铜电镀层的两步研磨之间加入热处理步骤,在热处理过程中,铜再次结晶,出现如现有技术所述的凸起,因此在第二次研磨铜电镀层时将所述凸起研磨去除。由于铜在热处理过程中铜结晶达到在热处理温度附近的平衡状态,如果再次发生结晶,即打破原来的平衡状态达到新的平衡,则需要很高的温度,而后续预处理去除铜表面的氧化铜时的温度不足以达到铜的再结晶温度,所以在后续预处理去除铜表面的氧化铜时,就不会发生再结晶现象,也就不会出现现有技术所述的凸起缺陷。
本发明处理沟槽内铜电镀层的方法的流程示意图如图2所示,包括以下步骤:
步骤21、请参阅图2a,提供一半导体衬底(图中未示),所述半导体衬底上形成有绝缘层,所述绝缘层中形成有沟槽;在所述沟槽内填充铜电镀层,所述铜电镀层的高度高于所述绝缘层的高度。
具体地,通过电化学电镀(ECP)的方法在沟槽200内铜种子层的表面(图中未示)形成铜电镀层201,所填充的铜电镀层201的高度高于沟槽外绝缘层202的高度;
步骤22、请参阅图2b,对铜电镀层201进行第一次平坦化(CMP)。优选的,对所述铜电镀层进行第一次平坦化后,所述绝缘层上的铜电镀层被去除一半以上。该步骤的铜电镀层去除厚度不作具体限定,由于铜电镀层201与半导体衬底的硬度存在较大差异,在进行第一次平坦化时产生的应力就存在很大差异,则容易在后续的平坦化过程中产生半导体破片,所以,该步骤主要目的是减少在后续平坦化过程中铜电镀层201与半导体衬底之间的应力差异。一种实施例如图2b所示,所述绝缘层上的铜电镀层被去除1/2;一种实施例为所述绝缘层上的铜电镀层被全部去除,露出绝缘层。
一般地,也可以在形成铜电镀层之后,未对其进行研磨之前,在大约200摄氏度温度下进行退火处理,用于修复电镀的铜晶格;
步骤23、对所述铜电镀层进行热处理。具体操作为:在270~500摄氏度的高温下,对铜电镀层进行加热,使得金属铜再次结晶,高温下形成的凸起203如图2c所示。由于高温时金属铜的热膨胀系数远远高于氧化硅中硅的热膨胀系数,所以在限定的沟槽内,金属铜会在再结晶过程中膨胀外溢,在铜表面出现凸起203。另一方面,沟槽内填充的铜电镀层由一个个晶粒构成,每个晶粒包含多个铜原子,在高温下,晶粒交界处204的能量较高,该处的铜原子比晶粒内部的铜原子更容易在应力作用下发生迁移,形成凸起203。热处理设备可以有多种,可以在炉管、快速热退火设备或化学气相沉积设备等;
该步骤中主要目的是给铜电镀层加热,所以操作起来简单易实现。加热步骤使得金属铜再结晶出现凸起,后续就不会再出现了。
步骤24、请参阅图2d,对第一次平坦化后的铜电镀层201进行第二次CMP,并露出绝缘层202。绝缘层一般为氧化硅。
根据步骤22的说明,如果第一次平坦化后绝缘层上仍然有铜电镀层剩余,则第二次平坦化不但去除绝缘层上剩余的铜电镀层,而且恰好将步骤23中产生的凸起203研磨掉;如果第一次平坦化后就显露出绝缘层,则第二次平坦化只需将将步骤23中产生的凸起研磨掉即可。
步骤25、对第二次平坦化后的铜电镀层201表面进行预处理,去除铜表面由于暴露在空气中而可能生成的氧化铜。预处理的具体操作为:在400摄氏度左右(350~450摄氏度)的温度下的氨气环境中,等离子体轰击铜电镀层表面,至将氧化铜清除。
铜电镀层在热处理过程中已经再次结晶,因此在清除氧化铜的预处理过程中,虽然温度在400摄氏度,但还不足以使铜电镀层再次结晶,所以不会再次出现凸起,经过预处理后仍然如图2d所示,也就不会出现现有技术所述的SM或者EM缺陷。进一步地,后续沉积在铜电镀层表面的氮化硅层就比较平坦,不会像现有技术那样,在刻蚀形成连接孔时,将凸起位置上的氮化硅层打开,损伤到金属铜,而是刻蚀刚好在氮化硅层停止。
综上所述,本发明避免预处理铜电镀层时出现凸起的方法,简单易实现,提高了器件的可靠性。需要说明的是,本发明的热处理是对晶片(wafer)进行的,晶片上形成有具有互连层的半导体器件,所以对晶片进行加热,主要为了对其上的铜电镀层加热。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。

Claims (5)

1.一种处理沟槽内铜电镀层的方法,该方法包括:
提供一半导体衬底,所述半导体衬底上形成有绝缘层,所述绝缘层中形成有沟槽;
在所述沟槽内填充铜电镀层,所述铜电镀层的高度高于所述绝缘层的高度;
对所述铜电镀层进行第一次平坦化;
对所述铜电镀层进行热处理;
对第一次平坦化后的铜电镀层进行第二次平坦化,并露出所述绝缘层;
对第二次平坦化后的铜电镀层进行预处理,去除铜表面的氧化铜。
2.如权利要求1所述的方法,其特征在于,所述对所述铜电镀层进行热处理的设备为炉管、快速热退火设备或化学气相沉积设备。
3.如权利要求2所述的方法,其特征在于,所述对所述铜电镀层进行热处理的温度为350~450摄氏度。
4.如权利要求1所述的方法,其特征在于,对所述铜电镀层进行第一次平坦化后,所述绝缘层上的铜电镀层被去除一半以上。
5.如权利要求1所述的方法,其特征在于,对第二次平坦化后的铜电镀层进行预处理的温度为350~450摄氏度。
CN2010102332427A 2010-07-16 2010-07-16 处理沟槽内铜电镀层的方法 Pending CN102339786A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102332427A CN102339786A (zh) 2010-07-16 2010-07-16 处理沟槽内铜电镀层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102332427A CN102339786A (zh) 2010-07-16 2010-07-16 处理沟槽内铜电镀层的方法

Publications (1)

Publication Number Publication Date
CN102339786A true CN102339786A (zh) 2012-02-01

Family

ID=45515432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102332427A Pending CN102339786A (zh) 2010-07-16 2010-07-16 处理沟槽内铜电镀层的方法

Country Status (1)

Country Link
CN (1) CN102339786A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795355A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 硅通孔结构的制备方法
CN112201616A (zh) * 2020-09-21 2021-01-08 上海华力集成电路制造有限公司 改善铜互连工艺中铜丘的方法
CN113471142A (zh) * 2021-07-05 2021-10-01 长鑫存储技术有限公司 平坦化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245676B1 (en) * 1998-02-20 2001-06-12 Nec Corporation Method of electroplating copper interconnects
CN1467820A (zh) * 2002-06-13 2004-01-14 ���µ�����ҵ��ʽ���� 布线结构的形成方法
CN1490852A (zh) * 2002-10-14 2004-04-21 台湾积体电路制造股份有限公司 低介电常数材料的表面处理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245676B1 (en) * 1998-02-20 2001-06-12 Nec Corporation Method of electroplating copper interconnects
CN1467820A (zh) * 2002-06-13 2004-01-14 ���µ�����ҵ��ʽ���� 布线结构的形成方法
CN1490852A (zh) * 2002-10-14 2004-04-21 台湾积体电路制造股份有限公司 低介电常数材料的表面处理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795355A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 硅通孔结构的制备方法
CN104795355B (zh) * 2014-01-21 2018-09-07 中芯国际集成电路制造(上海)有限公司 硅通孔结构的制备方法
CN112201616A (zh) * 2020-09-21 2021-01-08 上海华力集成电路制造有限公司 改善铜互连工艺中铜丘的方法
CN113471142A (zh) * 2021-07-05 2021-10-01 长鑫存储技术有限公司 平坦化方法
CN113471142B (zh) * 2021-07-05 2023-12-12 长鑫存储技术有限公司 平坦化方法

Similar Documents

Publication Publication Date Title
US10109586B2 (en) Semiconductor device interconnect structures formed by metal reflow process
CN100481380C (zh) 半导体元件中内连线结构的制造方法
KR0184373B1 (ko) 반도체장치 및 그 제조방법
US11967527B2 (en) Fully aligned subtractive processes and electronic devices therefrom
TW201709293A (zh) 用於內連線的釕金屬特徵部填補
JP2020534702A (ja) 基板のフィーチャをコバルトで充填する方法および装置
JP4169950B2 (ja) 半導体装置の製造方法
CN102339786A (zh) 处理沟槽内铜电镀层的方法
US7192495B1 (en) Intermediate anneal for metal deposition
KR101604677B1 (ko) 합금 엘리먼트들을 분리시키고 구리 합금 층들의 잔여 저항률을 감소시키기 위한 방법
CN101359597A (zh) 铜层及铜镶嵌结构的形成方法
US10529621B2 (en) Modulating the microstructure of metallic interconnect structures
JP2005044910A (ja) 配線形成方法及び配線形成装置
JP2005197637A (ja) 半導体素子の金属配線形成方法
CN102881646A (zh) 铜金属覆盖层的制备方法
JP2006245240A (ja) 半導体装置及びその製造方法
US20050023688A1 (en) Two step semiconductor manufacturing process for copper interconnects
CN102938393B (zh) 铜金属覆盖层的制备方法
KR20110045167A (ko) 상변화 메모리 소자의 제조 방법
US9337088B2 (en) MOL resistor with metal grid heat shield
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
JP6298312B2 (ja) 半導体装置の製造方法
JP2004031497A (ja) 半導体装置およびその製造方法
TW202105546A (zh) 用於形成雙重金屬內連線的方法及設備
KR20030059456A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120201