CN113471215B - 一种多层绝缘体上锗衬底结构及其制备方法和用途 - Google Patents
一种多层绝缘体上锗衬底结构及其制备方法和用途 Download PDFInfo
- Publication number
- CN113471215B CN113471215B CN202110540923.6A CN202110540923A CN113471215B CN 113471215 B CN113471215 B CN 113471215B CN 202110540923 A CN202110540923 A CN 202110540923A CN 113471215 B CN113471215 B CN 113471215B
- Authority
- CN
- China
- Prior art keywords
- layer
- germanium
- insulating layer
- substrate structure
- insulator substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 239000012212 insulator Substances 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 73
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 5
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 26
- 238000009499 grossing Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 133
- 238000005498 polishing Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种多层绝缘体上锗衬底结构，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一锗层以及交替垂直堆叠在所述第一锗层上的n层第二绝缘层和n层第二锗层，并且靠近所述第一锗层的是所述第二绝缘层；其中，n为1以上的正整数；所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且所述凹槽中充满与所述第二锗层相同的材料。本发明还涉及一种多层绝缘体上锗衬底结构的制备方法。本发明的衬底结构可用于垂直堆叠全耗尽晶体管，有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
Description
技术领域
本发明属于半导体制造领域，具体涉及一种多层绝缘体上锗衬底结构及其制备方法和用途。
背景技术
随着半导体技术的不断发展，半导体器件特征尺寸不断缩小，现在的工艺技术研发节点已到达3nm及以下。小尺寸下，器件的短沟道效应等严重影响器件的性能，在此情况下新材料、新器件结构、新的集成技术以及封装技术不断提出。
现有的绝缘层上衬底主要是单层的，在实际应用中，静电特性有所改善，但是性能提升有限。
因此，迫切需要开发一种能够克服现有技术缺陷的绝缘体上衬底结构。
发明内容
本发明的目的在于提供一种多层绝缘体上锗衬底结构。所述衬底结构可用于垂直堆叠全耗尽晶体管，有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
本发明的另一目的在于提供一种多层绝缘体上锗衬底结构的制备方法。
本发明的目的可通过如下技术方案实现。
一种多层绝缘体上锗衬底结构，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一锗层以及交替垂直堆叠在所述第一锗层上的n层第二绝缘层和n层第二锗层，并且靠近所述第一锗层的是所述第二绝缘层；
其中，n为1以上的正整数；
所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且
所述凹槽中充满与所述第二锗层相同的材料。
一种多层绝缘体上锗衬底结构的制备方法，其包括：
步骤a：提供绝缘体上锗衬底(GOI)，所述绝缘体上锗衬底包括由下至上依次堆叠的背衬硅层、第一绝缘层和第一锗层；
步骤b：在所述第一锗层上形成第二绝缘层；
步骤c：在所述第二绝缘层上刻蚀出贯穿所述第二绝缘层的凹槽；
步骤d：填充凹槽并形成第二锗层，之后任选进行表面平滑处理；
步骤e：重复所述步骤b至步骤d的过程n-1次，所述n为1以上的正整数。
所述多层绝缘体上锗衬底结构或通过上述方法制备的多层绝缘体上锗衬底结构用于垂直堆叠全耗尽晶体管。
与现有技术相比，本发明达到了以下技术效果：
本发明的多层绝缘体上锗衬底结构具有依次堆叠至少一个第二绝缘层和至少一个第二锗层，这种衬底结构用于垂直堆叠全耗尽晶体管时，具有多层沟道结构，有利于减小器件的短沟道效应，同时多层沟道结构有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明的多层绝缘体上锗衬底结构的形成方法的流程图。
图2-图6为本发明实施例提供的衬底制备方法中每步得到的结构示意图，其中1为背衬硅层，2为第一绝缘层，3为第一锗层，4为第二绝缘层，5为第二锗层，6为凹槽。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
由于现有的衬底制作成全耗尽型的晶体管对短沟道效应优化有限，并且开态电流不足以满足更小尺寸下的应用，为此，本发明提供了一种改进型的衬底，结构如下。
一种多层绝缘体上锗衬底结构，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一锗层以及交替垂直堆叠在所述第一锗层上的n层第二绝缘层和n层第二锗层，并且靠近所述第一锗层的是所述第二绝缘层；
其中，n为1以上的正整数；
所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且
所述凹槽中充满与所述第二锗层相同的材料。
该衬底结构的特点是：具有堆叠结构，并且由绝缘层、锗层交替堆叠而成，其中各锗层之间通过凹槽实现了电连接或接触。
这样的衬底结构用于垂直堆叠全耗尽晶体管时有显著优势：能形成多层沟道结构，有利于减小器件的短沟道效应，同时多层沟道结构有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
本发明对于第一绝缘层和第二绝缘层并无特别限制。第一绝缘层和第二绝缘层可以是氧化硅，氧化硅和氧化铝的叠层，或者其他常用的电介质材料；并且两者可相同或不同。
为了提高衬底结构的电特性，第一绝缘层、第一锗层、第二绝缘层和第二锗层的厚度适宜保持在100nm以下。
本发明对于凹槽的外壁轮廓没有特殊限制。凹槽的外壁轮廓可以是圆形或矩形。
本发明衬底结构包含的第二绝缘层、第二锗层的数量n是任意的，例如1-6或3-6等。
本发明上述衬底结构可采用如图1所示的流程制备而成，具体如下。
第一步：提供绝缘体上锗衬底(GOI)，所述绝缘体上锗衬底包括由下至上依次堆叠的背衬硅层、第一绝缘层和第一锗层。
第一绝缘层即为传统的埋氧层，一些优选的实施方式中要求第一绝缘层的厚度在100nm以下；第一锗层即为GOI中的顶层锗，一些优选的实施方式中要求第一锗层的厚度在100nm以下，若过厚，可预先减薄，减薄不限制手段，可采用湿法刻蚀、干法刻蚀或其结合等。这一步所用的GOI可以从市场上直接购买或自行制备。
第二步：在第一锗层上形成第二绝缘层。
一些优选的实施方式中要求第二绝缘层的厚度为100nm以下；可直接形成要求厚度的第二绝缘层，或者先过量沉积然后减薄。本发明对第二绝缘层的形成方法没有特别限制。可采用化学气相沉积法(CVD)在第一锗层上形成第二绝缘层。本发明对于减薄方法没有特别限制。可通过湿法刻蚀、干法刻蚀或其结合、或化学机械抛光(CMP)等进行减薄。
第三步：在第二绝缘层上刻蚀出贯穿第二绝缘层的凹槽。
该凹槽的主要目的是实现各锗层之间的接触，其刻蚀手段不限，例如湿法刻蚀、干法刻蚀、干法刻蚀+湿法刻蚀等。凹槽的具体结构及排布是任意的，凹槽的外壁轮廓可以是圆形或矩形。
第四步：填充凹槽并形成第二锗层，之后任选进行表面平滑处理。
一些优选的实施方式中要求第二锗层的厚度为100nm以下；可直接形成要求厚度的第二锗层，或者先过量沉积然后减薄。本发明对填充凹槽和形成第二锗层的方法无特别限制。填充凹槽和形成第二锗层的步骤可以是同时进行的。优选通过选择性外延工艺来填充凹槽和形成第二锗层。本发明对于减薄方法没有特别限制。可通过湿法刻蚀、干法刻蚀或其结合、或化学机械抛光(CMP)等进行减薄。
本发明对表面平滑处理的方法没有特别限制。可采用离子束抛光、等离子体辅助化学抛光、液体喷射抛光、磁流变抛光、化学机械抛光(CMP)或弹性发射加工等工艺进行表面平滑处理。
第五步：重复所述第二步至第四步的过程n-1次，所述n为1以上的正整数。
重复时工艺条件的要求同上。
下面将结合具体实施例对本发明作进一步说明。
实施例1
提供如图2所示的GOI衬底，该衬底包括由下至上依次堆叠的背衬硅层1、第一绝缘层2和第一锗层3。第一绝缘层2的厚度在100nm以下。
对第一锗层3进行减薄，厚度控制在100nm以下。
然后在第一锗层3上形成第二绝缘层4，之后对所得第二绝缘层4进行减薄，厚度控制在100nm以下，得到如图3所示的结构。
接下来在第二绝缘层4上刻蚀凹槽6，其贯穿第二绝缘层4，得到如图4所示的结构。
然后通过选择性外延工艺来填充凹槽6并形成第二锗层5，之后对所得第二锗层5进行减薄，厚度控制在100nm以下，得到如图5所示的结构。之后任选地进行表面平滑处理。
实施例2
提供如图2所示的GOI衬底，该衬底包括由下至上依次堆叠的背衬硅层1、第一绝缘层2和第一锗层3。第一绝缘层2和第一锗层3的厚度均在100nm以下。
然后在第一锗层3上形成第二绝缘层4，所得第二绝缘层4的厚度在100nm以下，得到如图3所示的结构。
接下来在第二绝缘层4上刻蚀凹槽6，其贯穿第二绝缘层4，得到如图4所示的结构。
然后通过选择性外延工艺来填充凹槽6并形成第二锗层5，所得第二锗层5的厚度在100nm以下，得到如图5所示的结构。之后任选地进行表面平滑处理。
实施例3
提供如图2所示的GOI衬底，该衬底包括由下至上依次堆叠的背衬硅层1、第一绝缘层2和第一锗层3。第一绝缘层2和第一锗层3的厚度均在100nm以下。
然后在第一锗层3上形成第二绝缘层4，所得第二绝缘层4的厚度在100nm以下，得到如图3所示的结构。
接下来在第二绝缘层4上刻蚀凹槽6，其贯穿第二绝缘层4，得到如图4所示的结构。
然后通过选择性外延工艺来填充凹槽6并形成第二锗层5，所得第二锗层5的厚度在100nm以下，得到如图5所示的结构。
重复上述第二绝缘层4、凹槽6和第二锗层5的形成过程1次，得到如图6所示的结构。之后任选地进行表面平滑处理。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种多层绝缘体上锗衬底结构，其特征在于，由以下层结构组成：由下至上依次堆叠的背衬硅层、第一绝缘层、第一锗层以及交替垂直堆叠在所述第一锗层上的n层第二绝缘层和n层第二锗层，并且靠近所述第一锗层的是所述第二绝缘层；
其中，n为1以上的正整数；
所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且
所述凹槽中充满与所述第二锗层相同的材料。
2.根据权利要求1所述的多层绝缘体上锗衬底结构，其特征在于，所述第一绝缘层和所述第一锗层的厚度均为100nm以下。
3.根据权利要求1所述的多层绝缘体上锗衬底结构，其特征在于，所述第二绝缘层和所述第二锗层的厚度均为100nm以下。
4.根据权利要求1所述的多层绝缘体上锗衬底结构，其特征在于，所述第一绝缘层和所述第二绝缘层均为氧化硅。
5.权利要求1-4任一项所述的多层绝缘体上锗衬底结构的制备方法，其特征在于，包括：
步骤a：提供绝缘体上锗衬底，所述绝缘体上锗衬底包括由下至上依次堆叠的背衬硅层、第一绝缘层和第一锗层；
步骤b：在所述第一锗层上形成第二绝缘层；
步骤c：在所述第二绝缘层上刻蚀出贯穿所述第二绝缘层的凹槽；
步骤d：填充凹槽并形成第二锗层，之后任选进行表面平滑处理；
步骤e：重复所述步骤b至步骤d的过程n-1次，所述n为1以上的正整数。
6.根据权利要求5所述的制备方法，其特征在于，在步骤b之前将第一锗层的厚度减薄至100nm以下。
7.根据权利要求5或6所述的制备方法，其特征在于，通过选择性外延工艺来填充凹槽和形成第二锗层。
8.根据权利要求5或6所述的制备方法，其特征在于，步骤d还包括：将所形成的第二锗层的厚度减薄至100nm以下，之后任选进行表面平滑处理。
9.一种垂直堆叠全耗尽晶体管，其特征在于，包括：权利要求1-4任一项所述的多层绝缘体上锗衬底结构或通过权利要求5-8中任一项所述的方法制备的多层绝缘体上锗衬底结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110540923.6A CN113471215B (zh) | 2021-05-18 | 2021-05-18 | 一种多层绝缘体上锗衬底结构及其制备方法和用途 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110540923.6A CN113471215B (zh) | 2021-05-18 | 2021-05-18 | 一种多层绝缘体上锗衬底结构及其制备方法和用途 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113471215A CN113471215A (zh) | 2021-10-01 |
| CN113471215B true CN113471215B (zh) | 2023-03-17 |
Family
ID=77870898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110540923.6A Active CN113471215B (zh) | 2021-05-18 | 2021-05-18 | 一种多层绝缘体上锗衬底结构及其制备方法和用途 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113471215B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112713215A (zh) * | 2020-12-03 | 2021-04-27 | 广东省大湾区集成电路与系统应用研究院 | 一种探测器的集成结构及集成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100481868B1 (ko) * | 2002-11-26 | 2005-04-11 | 삼성전자주식회사 | 누설전류를 방지하는 소자 분리 구조를 갖는 변형된 에스오아이 기판 및 그 제조 방법 |
| KR20210000815A (ko) * | 2019-06-26 | 2021-01-06 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
-
2021
- 2021-05-18 CN CN202110540923.6A patent/CN113471215B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112713215A (zh) * | 2020-12-03 | 2021-04-27 | 广东省大湾区集成电路与系统应用研究院 | 一种探测器的集成结构及集成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113471215A (zh) | 2021-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8519481B2 (en) | Voids in STI regions for forming bulk FinFETs | |
| CN105355602B (zh) | 三维半导体器件及其制造方法 | |
| CN108649033B (zh) | 半导体器件及其制造方法 | |
| US8575680B2 (en) | Semiconductor device having air gap and method of fabricating the same | |
| US20130181326A1 (en) | Multilayer mim capacitor | |
| WO2015196515A1 (zh) | 三维半导体器件及其制造方法 | |
| CN103839816A (zh) | 半导体器件及其制造方法 | |
| US10229983B1 (en) | Methods and structures for forming field-effect transistors (FETs) with low-k spacers | |
| CN107210225A (zh) | pFET区域中的应变释放 | |
| CN103390644A (zh) | 半导体器件及其制造方法 | |
| WO2018164655A1 (en) | Isolation in integrated circuit devices | |
| US11239374B2 (en) | Method of fabricating a field effect transistor | |
| CN113130489A (zh) | 一种半导体器件的制造方法 | |
| CN113471214B (zh) | 一种多层绝缘体上硅锗衬底结构及其制备方法和用途 | |
| CN113471215B (zh) | 一种多层绝缘体上锗衬底结构及其制备方法和用途 | |
| CN103839818A (zh) | 半导体器件制造方法 | |
| CN113192970B (zh) | 一种多层绝缘体上硅衬底及其制备方法、应用 | |
| CN113192969B (zh) | 一种多层绝缘体上硅锗衬底及其制备方法、应用 | |
| CN113497129B (zh) | 半导体结构及其制作方法 | |
| CN114420751A (zh) | 一种垂直mosfet器件及其制造方法、应用 | |
| CN106024887B (zh) | 半导体器件及其形成方法 | |
| CN105529328A (zh) | Dram器件及其形成方法 | |
| TW201606943A (zh) | 記憶元件及其製造方法 | |
| CN113130630B (zh) | 一种半导体器件的制造方法 | |
| US11296092B2 (en) | Semiconductor device with porous decoupling feature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |