CN114420751A - 一种垂直mosfet器件及其制造方法、应用 - Google Patents
一种垂直mosfet器件及其制造方法、应用 Download PDFInfo
- Publication number
- CN114420751A CN114420751A CN202111479807.4A CN202111479807A CN114420751A CN 114420751 A CN114420751 A CN 114420751A CN 202111479807 A CN202111479807 A CN 202111479807A CN 114420751 A CN114420751 A CN 114420751A
- Authority
- CN
- China
- Prior art keywords
- germanium
- layer
- silicon layer
- silicon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 83
- 238000005530 etching Methods 0.000 claims abstract description 79
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 56
- 239000010703 silicon Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 49
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 26
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002070 nanowire Substances 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 197
- 239000000463 material Substances 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000003475 lamination Methods 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000000227 grinding Methods 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 239000002135 nanosheet Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- MSVOWLCCSIJLAG-UHFFFAOYSA-N [Si]=O.[Si]=O Chemical compound [Si]=O.[Si]=O MSVOWLCCSIJLAG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- -1 silicon nitride Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种垂直MOSFET器件及其制造方法、应用。方法包括：衬底上形成由下至上垂直堆叠的第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层；其中，第一锗硅层和第三锗硅层中锗的摩尔含量都大于第二锗硅层中锗的含量；刻蚀形成纳米堆叠结构；选择性刻蚀第一锗硅层和第三锗硅层，从而形成第一凹槽、第三凹槽；在第一凹槽、第三凹槽内形成扩展区内侧墙；选择性刻蚀第二锗硅层，形成栅极凹槽；在栅极凹槽内形成假栅；形成源漏极；形成具有浅沟槽隔离层的有源区；去除假栅，形成栅介质层、栅极。本发明能够很好的控制沟道尺寸、扩展区内侧墙尺寸、栅极尺寸等，并且在纳米片或纳米线结构中都适用。
Description
技术领域
本发明涉及晶体管领域，特别涉及一种垂直MOSFET器件及其制造方法、应用。
背景技术
对于MOSFET，由于它的集成度会是决定产品价格的重要因素，因此会特别期望提高集成度。对于二维或平面半导体器件，由于它们的集成度主要由单位存储单元在硅片表面占据的投影的面积，因此集成度受精细图案形成技术的水平的影响很大。然而，用于提高图案精细度的极其昂贵的工艺设备会对提高二维或平面半导体器件的集成度设定实际的限制。为了克服这种限制，已经提出了包括三维布置的存储单元的三维半导体存储装置。3D集成是对逻辑器件、DRAM等存储器件缩放的突破。然而由于光刻和反应离子刻蚀等工艺在刻蚀过程工艺的波动性以及工艺集成的复杂性，因此导致垂直纳米片或纳米线MOSFET中存在内侧墙的厚度等尺寸难以控制等问题。
目前垂直晶体管器件的性能相较于成熟的平面晶体管以及FinFET仍然有较大差距。这由于垂直晶体管在关键工艺模块和工艺集成上存在许多挑战。在垂直晶体管的关键工艺模块中包括刻蚀和选择性刻蚀，形成纳米线和纳米片沟道、内侧墙。为此，提出本发明。
发明内容
本发明的主要目的在于提供一种垂直MOSFET器件的制造方法，该方法能够很好的控制沟道尺寸、扩展区内侧墙尺寸、栅极尺寸等，并且在纳米片或纳米线结构中都适用。
本发明的另一目的在于提供一种垂直MOSFET器件，该器件增加了尺寸可控的扩展区内侧墙，相比现有的垂直晶体管器件具有更好的电学性能，例如低漏电、寄生电容小等。
为了实现以上目的，本发明提供了以下技术方案。
本发明的第一方面提供了一种垂直MOSFET器件的制造方法，包括下列步骤：
提供衬底；
在所述衬底上形成由下至上垂直堆叠的第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层；其中，所述第一锗硅层和第三锗硅层中锗的摩尔含量都大于所述第二锗硅层中锗的含量；
刻蚀所述第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层，形成纳米堆叠结构；
选择性刻蚀纳米堆叠结构中的第一锗硅层和第三锗硅层，从而在第一锗硅层和第三锗硅层的侧壁处分别形成第一凹槽、第三凹槽；
在所述第一凹槽、第三凹槽内形成扩展区内侧墙；
选择性刻蚀第二锗硅层，使第二锗硅层的侧壁处形成栅极凹槽；
在所述栅极凹槽内形成假栅；
对所述第一硅层和第二硅层分别进行掺杂，形成源/漏极；
形成源/漏极之后，刻蚀衬底、沉积介质材料，以形成具有浅沟槽隔离层的有源区；
去除有源区内的假栅，然后在所述栅极凹槽内依次形成栅介质层、栅极；
进行后续工艺。
本发明的第二方面提供了一种垂直MOSFET器件，其包括衬底，以及在所述衬底上由下至上堆叠的源/漏极、第一扩展区、沟道、第二扩展区和源/漏极；所述沟道的两侧为栅极，并且栅极与所述沟道之间通过栅介质隔离；所述第一扩展区的两侧为第一内侧墙，所述第二扩展区的两侧为第二内侧墙，所述栅极位于所述第一内侧墙和所述第二内侧墙之间；
其中，所述第一扩展区、沟道和第二扩展区都为锗硅材料，并且所述第一扩展区和第二扩展区中锗的摩尔含量都大于所述沟道中锗的含量；所述源/漏极为掺杂硅。
本发明的第三方面提供了上述垂直MOSFET器件，或者利用上述制造方法制备的垂直MOSFET器件在电子器件中的应用。
与现有技术相比，本发明达到了以下技术效果：在栅极与源漏极之间增加内侧墙，并且通过设计特定的工艺顺序(例如，设计具有不同锗组分和不同刻蚀选择性的锗硅外延叠层、替代掩膜、内侧墙保护层结构，实现了垂直晶体管内侧墙工艺的集成开发)实现该内侧墙的尺寸可控化，还同步实现了栅极尺寸和沟道尺寸的可控化，从而减少了器件的漏电问题、降低寄生电容、减少器件加工中的不良现象；利用本发明方法制作的垂直MOSFET器件可用于SRAM、DRAM、Flash等各类存储器器件中。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1至25为本发明提供的垂直MOSFET器件的制造方法各步得到结构图；
图26为本发明提供的垂直MOSFET器件的剖视结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
正如背景技术所介绍的，现有技术中垂直堆叠纳米线/片晶体管由于扩展区内侧墙尺寸、栅极尺寸等结构尺寸不可控，导致晶体管中各结构尺寸存在差异，进而限制了垂直堆叠纳米线/片晶体管的实际应用。本发明针对以上问题进行研究，提出了一种垂直MOSFET器件的制造方法，该方法在栅极与源漏极之间增加内侧墙，并且通过设计特定的工艺顺序实现该内侧墙的尺寸可控化，还同步实现了栅极尺寸和沟道尺寸的可控化，从而减少了器件的漏电问题、降低寄生电容、减少器件加工中的不良现象。本发明提供的制作方法包括下列步骤。
首先步骤S1，在衬底1上形成由下至上垂直堆叠的第一硅层2、第一锗硅层3、第二锗硅层4、第三锗硅层5、第二硅层6，得到如图1所示的结构。
其中，所述第一锗硅层3和第三锗硅层5中锗的摩尔含量都大于所述第二锗硅层4中锗的含量，通过锗含量的差异化可以实现三个锗硅层的选择性刻蚀。另外，由于所述第一锗硅层3和第三锗硅层5在后续工艺中要实现同步刻蚀，因此优选所述第一锗硅层3和第三锗硅层5采用锗含量相同的材料。例如，所述第一锗硅层3和第三锗硅层5中锗的摩尔含量优选为15％以上(15％、20％、25％、30％、35％、40％、45％、50％、55％等，其中更优选15％～30％)，与之相匹配的，第二锗硅层4中锗的摩尔含量优选为15％以下(例如1％、3％、5％、7％、10％、13％、15％等，其中，更优选5％～15％)。
上述的衬底1可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulk silicon)、碳化硅、锗、锗硅、砷化镓或者绝缘体上锗等，相应的顶层半导体材料为硅、锗、锗硅或砷化镓等。同时该基底上的半导体层根据器件类型确定掺杂类型，以形成P阱(用于nMOSFET)或者n阱(用于pMOSFET)，如图1中用虚线框示出了掺杂区域(图1至25的剖视图的衬底中都标识了掺杂区1a和非掺杂区的分界线)。
第一硅层2和第二硅层6可通过经过后续刻蚀、掺杂将作为晶体管的源/漏极，也可以通过外延生长第一硅层2和第二硅层6时进行原位掺杂，以形成高浓度掺杂的n型或者p型导电层(掺杂浓度为1×1019～1×1021cm-3)。因此其厚度、掺杂浓度和掺杂种类等参数根据产品设计而定。
第一锗硅层3和第二锗硅层5通过外延生长形成，第一锗硅层3和第二锗硅层5可以是不掺杂的，也可以通过外延生长时原位掺杂，掺杂浓度为1×1018～1×1020cm-3，第一锗硅层3和第二锗硅层5的掺杂浓度应低于第一硅层2和第二硅层6的掺杂浓度，以抑制热载流子注入效应。
第二锗硅层4经过后续刻蚀后将作为沟道，因此其厚度优选大于所述第一锗硅层3和第三锗硅层5中的厚度。例如，在一些典型电子器件中，第一锗硅层3和第三锗硅层5的厚度各自独立地为5～15nm，所述第二锗硅层4的厚度为15～100nm。
根据以上三个锗硅层和两个硅层的材料类型，选择适当的形成工艺，通常包括但不限于减压化学气相沉积(RPCVD)、金属有机化合物化学气相沉积(MOCVD)等外延生长方法等。
继续步骤S2，刻蚀所述第一硅层2、第一锗硅层3、第二锗硅层4、第三锗硅层5、第二硅层6，形成纳米堆叠结构。
由于第二硅层6要作为晶体管的源/漏极，因此刻蚀时需要对其进行充分保护，同时要保证图形的规则化，因此需要借助掩膜进行刻蚀，即预先在第二硅层6上沉积掩膜，然后刻蚀。例如采用如下的方式。
步骤S201，在第二硅层6上沉积掩膜叠层7，该掩膜叠层7优选采用硬掩模(HM)，例如TiN、SiN、SiO2、无定形硅、多晶硅等，优选多层堆叠，这样可以适应不同工序中刻蚀的不同选择性，同时包含蚀刻停止层等，起到更好的保护作用，例如常见的氮化硅-硅-氮化硅或者氧化硅-硅-氧化硅叠层的，本发明优选氧化硅层701、无定形硅层702(或者替换为其他的假掩膜层，下文以无定形硅为例介绍)、氧化硅层703自下而上堆叠而成的掩膜(如图2示例)。
步骤S202，图案化掩膜叠层7：先结合光刻和刻蚀工艺刻蚀掩膜叠层中的顶部氧化硅层703和无定形硅层702，形成图案心轴，得到如图3所示的结构；然后去除光刻胶8。
步骤S203，刻蚀氧化硅层701。
步骤S204，刻蚀第二硅层6、第三锗硅层5、第二锗硅层4、第一锗硅层3、第一硅层2，形成如图4所示的纳米堆叠结构，根据纳米线或纳米片确定纳米堆叠结构的形状，例如如图5和6分别表示纳米线和纳米片的俯视结构(图5和6的箭头表示图4的剖视方向)，下文所有步骤都以纳米线为例介绍(但这并不能限制本发明的应用范围)。
上述步骤S2中的刻蚀可以选择干法(反应离子刻蚀RIE、等离子刻蚀、高压等离子刻蚀、高密度等离子体刻蚀)、湿法(选择适当的溶剂或溶液)等方式，也可以在刻蚀之前结合抛光(CMP)步骤，通常根据材料类型选择其优选的刻蚀手段，本发明对此不作特别限制。
接下来进行步骤S3，选择性刻蚀纳米堆叠结构中的第一锗硅层3和第三锗硅层5，从而在第一锗硅层3和第三锗硅层5的侧壁处分别形成第一凹槽3a、第三凹槽5a，得到如图7所示的结构。
步骤S3刻蚀第一锗硅层3和第三锗硅层5的方法包括但不限于干法连续性刻蚀、干法原子层刻蚀(ALE)、湿法连续性刻蚀、湿法ALE等。可以通过调控多种刻蚀参数控制刻蚀量，包括三个锗硅层中锗的差异大小、刻蚀剂量、刻蚀功率、刻蚀气体流量、刻蚀腔体气压及时长等手段，刻蚀手段优选ALE。同时除了考虑对第二锗硅层的选择性外，还要考虑刻蚀手段及条件对第一硅层、第二硅层的选择性。由于本发明所选择的锗硅层与硅层具有差异大的刻蚀选择性，因此能更好地控制第一凹槽、第三凹槽的尺寸，进而控制后续填充的内侧墙的尺寸。对于典型的MOSFET器件，这一步的刻蚀量优选控制在5nm-25nm，即第一凹槽、第三凹槽的深度达到5nm-25nm。
继续步骤S4，在所述第一凹槽、第三凹槽内形成扩展区内侧墙。扩展区内侧墙优选选用介电性能好、沉积工艺简单的材料，例如典型的氧化硅。
由于在步骤S3之后得到的结构形貌具有不规则形，因此，在步骤S4形成栅扩展区内侧墙时要经过过沉积、回刻的过程，具体可以采用如下步骤。
步骤S401，沉积扩展区内侧墙材料9(下文以氧化硅为例)直至覆盖所有外表面，沉积手段包括但不限于PECVD、LPCVD、ALD等方法，得到如图8所示的结构。
步骤S402，然后通过对氧化硅进行化学机械研磨或选择性刻蚀至掩膜叠层中的假掩膜无定形硅层702裸露。这一步中，若扩展区内侧墙材料不是氧化硅，则需要分步进行。
步骤S403，再各向异性刻蚀至扩展区内侧墙材料仅充满所述第一凹槽和第三凹槽。
其中，为了避免步骤S403的刻蚀不对第二硅层造成损伤，优选将掩膜中硅层替换为与扩展区内侧墙材料刻蚀选择性差异大的材料，此次的“差异大”是相比扩展区内侧墙材料与硅的刻蚀选择性。以氧化硅作为扩展区内侧墙材料为例，优选将掩膜中的硅替换为氮化硅。为实现以上目的，可以在步骤S402和步骤S403之间增设以下步骤(为方便描述，此处以氧化硅扩展区内侧墙为例)：
步骤S402a，在图8基础上大面积填充氧化硅等扩展区内侧墙材料。
步骤S402b，去除掩膜中的硅层，形成掩膜凹槽704。这一步可以先对氧化硅等扩展区内侧墙材料CMP至掩膜中的假掩膜无定形硅层裸露，得到图9所示的结构；然后利用TMAH等湿法刻蚀手段刻蚀去除假掩膜无定形硅层，形成掩膜凹槽704，得到如图10所示的结构。
步骤S402c，在所述掩膜凹槽704内填充与扩展区内侧墙材料刻蚀选择性差异大的材料，例如氮化硅，得到如图11所示的结构。同样地，这一步在沉积氮化硅时，也需要大面积沉积后，然后通过CMP去除掩膜凹槽外的氮化硅，使得仅掩膜凹槽内充满氮化硅，即为替代掩模705。
然后进行步骤S403，通过各向异性刻蚀形成如图12所示的形貌，得到扩展区内侧墙9a。另外，也可以在步骤S403完成后去除替代掩模705，得到如图13所示的结构，还剩余顶层的氧化硅蚀刻停止层701。在实际工艺中，替代掩模705可以在后续工艺中去除，本发明对此并不做特别限制。
继续步骤S5，选择性刻蚀第二锗硅层4，使第二锗硅层4的侧壁处形成栅极凹槽4a，如图14所示的结构。
这一步刻蚀优选采用原子层刻蚀(ALE)。由于本发明这一层采用锗硅材料，其与硅具有差异大的刻蚀选择性，因此，也能更好地控制沟道尺寸以及后续两侧栅极的尺寸等，提高器件良率。这一步刻蚀量根据沟道尺寸而定。
继续步骤S6，在所述栅极凹槽内形成假栅。预先形成假栅的目的一方面是为了掺杂形成源漏极，另一方面是为了形成浅沟槽隔离。由于要考虑到对扩展区内侧墙的保护和保形，因此在选择假材料时应当考虑全面，本发明优选采用氮化物，例如常见的氮化硅。同样这一步由于对假栅有形状限制，因此需要分步完成，例如下述的方法。
步骤S601，沉积假栅材料10直至覆盖所有外表面，优选采用各向同性沉积法，如图15所示的结构。
步骤S602，然后刻蚀至仅所述栅极凹槽内填充假栅材料10，形成假栅10a，优选采用各向异性法刻蚀，得到如图16所示的结构。
步骤S603，去除掩膜，若替代掩模已在之前去除，则这一步只需要取出氧化硅层701(蚀刻停止层)，得到如图17所示的结构。
继续步骤S7，对所述第一硅层2和第二硅层6分别进行掺杂，形成源/漏极2a、6a。例如注入硼、磷或砷等元素，类型根据器件类型而定。其中，在掺杂第一硅层2时会对衬底浅表层进行掺杂，并且有可能第一硅层只有两侧边缘区域1b被掺杂，如图18所示。在实际应用时根据器件需求控制掺杂方式以及注入角度等。
继续步骤S8，形成假栅之后，刻蚀衬底、沉积介质材料，以形成具有浅沟槽隔离层的有源区。
形成有源区时需要对扩展区内侧墙保形，因此同时保证隔离材料与纳米堆叠结构中各层的刻蚀选择性，因此，需要在纳米堆叠结构的侧壁形成保护层，之后再进行，具体可采用如下的步骤。
步骤S801，在所述纳米堆叠结构的侧壁形成侧墙保护层11，得到如图19所示的结构。该保护层可采用氮化硅等介质材料，一方面保护堆叠结构(尤其是内侧墙)，另一方面其底端可以留用，作为源漏极的隔离层，以减少漏电流和寄生电容。保护层11的厚度可以选择5～10nm。利用常见的沉积工艺，保护层也是分两步形成：先大面积沉积，然后各向异性刻蚀。
步骤S802，然后刻蚀衬底，形成有源区。
步骤S803，再沉积氧化硅等介质材料直至覆盖所有外表面。
步骤S804，再回刻至介质材料的表面高度与第一锗硅层的上表面高度齐平，形成浅沟槽隔离层12，如图20所示的结构。
继续步骤S9，去除有源区内的假栅10a，得到如图21所示的结构。
如果存在步骤S801的保护层，则需要先去除保护层。为了简化工艺，保护层优选采用与假栅相同的材料，例如氮化硅，这样可以利用热H3PO4溶液或者RIE等手段各向同性刻蚀同步去除保护层和假栅10a。在去除的过程中，需要控制刻蚀量及刻蚀条件等，以保证浅沟槽隔离层(STI)与第一硅层(已通过先前工艺形成源/漏极)之间残留部分侧墙保护层材料11a(如图21所示的结构)，残留的这一部分可以间隔开STI与源/漏极，以减少漏电问题，同时减小寄生电容。
继续步骤S10，形成替代栅堆叠层，包括栅介质层13、栅极14，得到如图22所示的结构。
在这一步，栅介质层可采用高k介质材料，包括但不限于HfO2、HfSiOx、HfAlOx、HfZrOx等。在沉积栅介质之前还可以沉积较薄的氧化层(0.3～1.5nm)作为阻挡层。栅极层之外再沉积栅极材料，栅极材料包括但不限于钛、钨、氮化钛等，可以是单层或多层的堆叠。在沉积栅介质和栅极时，都为大面积沉积，因此需要回刻和/或抛光预设的厚度、高度。其中，栅极的高度优选低于上部源/漏极的高度，更优选低于上部内侧墙的高度，以减小寄生电容。
继续步骤S11，借助光刻胶对栅极14图形化，形成图形化的栅极14a和栅介质13a，留出用于引出接触孔的着陆垫14b，移除光刻胶，得到如图23所示的结构。
最后再大面积沉积氧化硅，分别引入源/漏极接触孔和栅极接触孔(包括源/漏极接触孔16、17，以及栅极接触孔15)，实现金属互连等，得到如图24所示的结构，图25为图24的俯视形貌。
利用本发明上述的方法制造出的垂直MOSFET器件具有大致如下的结构：
如图26所示，包括衬底21，以及在所述衬底21上由下至上堆叠的源/漏极22、第一扩展区23、沟道28、第二扩展区25和源/漏极26；所述沟道28的两侧为栅极，并且栅极与所述沟道28之间通过栅介质隔离；所述第一扩展区23的两侧为第一内侧墙20，所述第二扩展区25的两侧为第二内侧墙27，所述栅极29位于所述第一内侧墙10和所述第二内侧墙27之间。
其中，所述第一扩展区23、沟道和第二扩展区25都为锗硅材料，并且所述第一扩展区23和第二扩展区25中锗的摩尔含量都大于所述沟道中锗的含量；所述源/漏极22、26为掺杂硅。
第一扩展区23和第二扩展区25即为上文方法刻蚀第一锗硅层和第三锗硅层之后剩余的部分，被内侧墙夹心，这两个扩展区可以作为沟道的延伸。
由上述工艺制备出的MOSFET器件中，所述源/漏极的侧壁、所述第一内侧墙20的侧壁和所述第二内侧墙27的侧壁相连形成凹槽轮廓，所述栅极29位于所述凹槽内。所述第一扩展区23的第一内侧墙的平行于纳米线沟道方向的宽度优选为5～15nm，所述凹槽的垂直于纳米线沟道方向的深度为优选5～25nm。
同时该MOSFET器件中各层的材料如上文工艺所述，可以选择与之适应的多种类型。
虽然本发明提供了一种具有上述结构的MOSFET器件，但这并不代表本发明提供的垂直MOSFET器件仅能通过上述工艺制成，其还可以通过其他可行的方法获得。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (27)
1.一种垂直MOSFET器件的制造方法，其特征在于，包括下列步骤：
提供衬底；
在所述衬底上形成由下至上垂直堆叠的第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层；其中，所述第一锗硅层和第三锗硅层中锗的摩尔含量都大于所述第二锗硅层中锗的含量；
刻蚀所述第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层，形成纳米堆叠结构；
选择性刻蚀纳米堆叠结构中的第一锗硅层和第三锗硅层，从而在第一锗硅层和第三锗硅层的侧壁处分别形成第一凹槽、第三凹槽；
在所述第一凹槽、第三凹槽内形成扩展区内侧墙；
选择性刻蚀第二锗硅层，使第二锗硅层的侧壁处形成栅极凹槽；
在所述栅极凹槽内形成假栅；
对所述第一硅层和第二硅层分别进行掺杂，形成源/漏极；
刻蚀衬底、沉积介质材料，以形成具有浅沟槽隔离层的有源区；
去除有源区内的假栅，然后在所述栅极凹槽内形成栅堆叠层的替代栅，其中，所述替代栅按照堆叠顺序包括栅介质层、栅极；
进行后续工艺。
2.根据权利要求1所述的制造方法，其特征在于，所述第一锗硅层和第三锗硅层中锗的摩尔含量相同，为15％以上。
3.根据权利要求1所述的制造方法，其特征在于，所述第一锗硅层和第三锗硅层中锗的摩尔含量为15％～30％，和/或，所述第二锗硅层中锗的摩尔含量为5％～15％。
4.根据权利要求1所述的制造方法，其特征在于，所述第一锗硅层和第三锗硅层的厚度小于所述第二锗硅层的厚度。
5.根据权利要求4所述的制造方法，其特征在于，所述第一锗硅层和第三锗硅层的厚度各自独立地为5～15nm，所述第二锗硅层的厚度为15～100nm。
6.根据权利要求1所述的制造方法，其特征在于，所述形成纳米堆叠结构的方法为：
在所述第二硅层的表面形成掩膜叠层；
图案化掩膜叠层；
在掩膜叠层的保护下刻蚀所述第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层，形成纳米堆叠结构。
7.根据权利要求6所述的制造方法，其特征在于，所述掩膜叠层包括从下至上依次堆叠的蚀刻停止层、假掩膜层、氧化硅层。
8.根据权利要求6所述的制造方法，其特征在于，所述蚀刻停止层为氧化硅；
和/或，
所述假掩膜层与氧化硅有高刻蚀选择比。
9.根据权利要求1所述的制造方法，其特征在于，所述第一凹槽和所述第三凹槽的深度为5nm～25nm。
10.根据权利要求7所述的制造方法，其特征在于，在所述第一凹槽、第三凹槽内形成扩展区内侧墙的方法包括：
沉积扩展区内侧墙材料直至覆盖所有外表面；
然后对扩展区内侧墙材料和掩膜叠层中的氧化硅层进行化学机械研磨或选择性刻蚀，直至所述掩膜叠层中的假掩膜层裸露；
再各向异性刻蚀至扩展区内侧墙材料仅充满所述第一凹槽和第三凹槽，从而形成扩展区内侧墙。
11.根据权利要求10所述的制造方法，其特征在于，所述扩展区内侧墙材料为氧化硅。
12.根据权利要求10所述的制造方法，其特征在于，在所述掩膜叠层中的硅层裸露之后和所述各向异性刻蚀之前还包括：
大面积填充扩展区内侧墙材料；
通过选择性刻蚀去除掩膜叠层中的假掩膜层，形成掩膜凹槽；
在所述掩膜凹槽内填充与氧化硅有较大刻蚀选择比的材料，形成替代掩膜。
13.根据权利要求12所述的制造方法，其特征在于，在所述掩膜凹槽内填充的材料与所述假栅相同。
14.根据权利要求7-、10或12任一项所述的制造方法，其特征在于，在所述栅极凹槽内形成假栅的方法包括：
沉积假栅材料直至覆盖所有外表面；
然后各向异性刻蚀至仅所述栅极凹槽内填充假栅材料，形成假栅；
进行掺杂形成源/漏极注之前，去除掩膜叠层。
15.根据权利要求1所述的制造方法，其特征在于，形成具有浅沟槽隔离层的有源区的方法包括：
在所述纳米堆叠结构的侧壁形成扩展区内侧墙的侧墙保护层；
然后刻蚀衬底，形成有源区；
再沉积介质材料直至覆盖所有外表面；
再回刻至介质材料的表面高度与第一锗硅层的上表面高度齐平，形成浅沟槽隔离层。
16.根据权利要求1所述的制造方法，其特征在于，所述介质材料包括氧化硅、PSG、BSG、BPSG中的至少一种。
17.根据权利要求15所述的制造方法，其特征在于，去除假栅的方法包括：
刻蚀侧墙保护层至所述浅沟槽隔离层与所述第一硅层之间残留部分侧墙保护层材料，其余侧墙保护层及假栅通过选择性刻蚀被去除。
18.根据权利要求1所述的制造方法，其特征在于，形成栅极之后还对栅极进行图案化、形成接触孔。
19.根据权利要求15所述的制造方法，其特征在于，所述侧墙保护层和所述假栅为相同的材料。
20.根据权利要求19所述的制造方法，其特征在于，所述侧墙保护层和所述假栅为氮化硅或氮氧化硅。
21.一种垂直MOSFET器件，其特征在于，包括衬底，以及在所述衬底上由下至上堆叠的源/漏极、第一扩展区、沟道、第二扩展区和源/漏极；所述沟道的两侧为栅极，并且栅极与所述沟道之间通过栅介质隔离；所述第一扩展区的两侧为第一内侧墙，所述第二扩展区的两侧为第二内侧墙，所述栅极位于所述第一内侧墙和所述第二内侧墙之间；
其中，所述第一扩展区、沟道和第二扩展区都为锗硅材料，并且所述第一扩展区和第二扩展区中锗的摩尔含量都大于所述沟道中锗的含量；所述源/漏极为掺杂硅。
22.根据权利要求21所述的垂直MOSFET器件，其特征在于，所述第一内侧墙和所述第二内侧墙为氧化硅。
23.根据权利要求21所述的垂直MOSFET器件，其特征在于，所述第一扩展区和第二扩展区中锗的摩尔含量相同，为15％以上。
24.根据权利要求21所述的垂直MOSFET器件，其特征在于，所述第一扩展区和第二扩展区中锗的摩尔含量为15％～30％，和/或，所述沟道中锗的摩尔含量为5％～15％。
25.根据权利要求21所述的垂直MOSFET器件，其特征在于，所述源/漏极的侧壁、所述第一内侧墙的侧壁和所述第二内侧墙的侧壁相连形成凹槽轮廓，所述栅极位于所述凹槽内。
26.根据权利要求25所述的垂直MOSFET器件，其特征在于，所述第一扩展区的第一内侧墙的平行于纳米线沟道方向的宽度为5～15nm，和/或，所述凹槽的垂直于纳米线沟道方向的深度为5～25nm。
27.权利要求21-26任一项所述的垂直MOSFET器件或者根据权利要求1-20任一项所述的制造方法制造出的垂直MOSFET器件在电子器件中的应用。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111479807.4A CN114420751A (zh) | 2021-12-06 | 2021-12-06 | 一种垂直mosfet器件及其制造方法、应用 |
| US17/770,871 US20240145591A1 (en) | 2021-12-06 | 2021-12-13 | Vertical mosfet device, manufacturing method and application thereof |
| PCT/CN2021/137385 WO2023102951A1 (zh) | 2021-12-06 | 2021-12-13 | 一种垂直mosfet器件及其制造方法、应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111479807.4A CN114420751A (zh) | 2021-12-06 | 2021-12-06 | 一种垂直mosfet器件及其制造方法、应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114420751A true CN114420751A (zh) | 2022-04-29 |
Family
ID=81266518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111479807.4A Pending CN114420751A (zh) | 2021-12-06 | 2021-12-06 | 一种垂直mosfet器件及其制造方法、应用 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240145591A1 (zh) |
| CN (1) | CN114420751A (zh) |
| WO (1) | WO2023102951A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI827462B (zh) * | 2022-08-26 | 2023-12-21 | 中國科學院微電子研究所 | 記憶體件及其製造方法及包括記憶體件的電子設備 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8866214B2 (en) * | 2011-10-12 | 2014-10-21 | International Business Machines Corporation | Vertical transistor having an asymmetric gate |
| CN103632977B (zh) * | 2012-08-29 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及形成方法 |
| CN103854982B (zh) * | 2012-11-30 | 2016-09-28 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
| CN105990119B (zh) * | 2015-02-16 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
| CN106298934B (zh) * | 2016-08-11 | 2019-07-19 | 北京大学 | 一种鞘层沟道结构的垂直纳米线器件及其制备方法 |
| CN106711227B (zh) * | 2016-12-07 | 2019-11-08 | 中国科学院微电子研究所 | 一种垂直纳米线mosfet及其制造方法 |
-
2021
- 2021-12-06 CN CN202111479807.4A patent/CN114420751A/zh active Pending
- 2021-12-13 WO PCT/CN2021/137385 patent/WO2023102951A1/zh active Application Filing
- 2021-12-13 US US17/770,871 patent/US20240145591A1/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI827462B (zh) * | 2022-08-26 | 2023-12-21 | 中國科學院微電子研究所 | 記憶體件及其製造方法及包括記憶體件的電子設備 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240145591A1 (en) | 2024-05-02 |
| WO2023102951A1 (zh) | 2023-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210384311A1 (en) | Gate-all-around (gaa) method and devices | |
| US20240147686A1 (en) | Semiconductor memory cell structure, semiconductor memory, preparation method and application thereof | |
| KR101435712B1 (ko) | 커패시터가 집적된 ＦｉｎＦＥＴ를 위한 구조 및 방법 | |
| CN111584486B (zh) | 具有交错结构的半导体装置及其制造方法及电子设备 | |
| KR101412906B1 (ko) | 전계 효과 트랜지스터를 위한 구조 및 방법 | |
| US20170154895A1 (en) | Three-Dimensional Semiconductor Device and Manufacturing Method Therefor | |
| KR20140112374A (ko) | 핀펫 내의 반도체 구조체 형성 방법 | |
| CN103855009B (zh) | 鳍结构制造方法 | |
| CN111106176B (zh) | 半导体器件及其制造方法及包括该半导体器件的电子设备 | |
| CN112018184B (zh) | 带铁电或负电容材料的器件及其制造方法及电子设备 | |
| WO2017133169A1 (zh) | 连接有负电容的多栅FinFET及其制造方法及电子设备 | |
| CN111048588A (zh) | 半导体器件及其制造方法及包括该半导体器件的电子设备 | |
| CN105390497B (zh) | 包括带电荷体侧墙的cmos器件及其制造方法 | |
| WO2014169506A1 (zh) | 存储器件及其制造方法和存取方法 | |
| WO2023087364A1 (zh) | 存储器件及其制造方法及包括存储器件的电子设备 | |
| CN104167393A (zh) | 半导体器件制造方法 | |
| CN114420751A (zh) | 一种垂直mosfet器件及其制造方法、应用 | |
| CN103811543A (zh) | 半导体器件及其制造方法 | |
| CN104167357A (zh) | 半导体器件及其制造方法 | |
| CN104103506B (zh) | 半导体器件制造方法 | |
| CN114220813A (zh) | 存储器件及其制备方法 | |
| CN108155241B (zh) | 一种抗辐照多栅器件及其制备方法 | |
| CN111477684A (zh) | 具有u形结构的半导体器件及其制造方法及电子设备 | |
| KR102639002B1 (ko) | 강유전체 메모리를 포함하는 반도체 디바이스들 및 그 형성 방법들 | |
| CN116013963B (zh) | 一种半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |