JP2007221144A - 単結晶基板及びその製造方法 - Google Patents

単結晶基板及びその製造方法 Download PDF

Info

Publication number
JP2007221144A
JP2007221144A JP2007035441A JP2007035441A JP2007221144A JP 2007221144 A JP2007221144 A JP 2007221144A JP 2007035441 A JP2007035441 A JP 2007035441A JP 2007035441 A JP2007035441 A JP 2007035441A JP 2007221144 A JP2007221144 A JP 2007221144A
Authority
JP
Japan
Prior art keywords
layer
substrate
single crystal
silicon
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007035441A
Other languages
English (en)
Inventor
Takashi Noguchi
野口　隆
Seei Cho
世泳 趙
Wenxu Xianyu
文旭 鮮干
Huaxiang Yin
華湘 殷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007221144A publication Critical patent/JP2007221144A/ja
Pending legal-status Critical Current

Links

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01C—PLANTING; SOWING; FERTILISING
    • A01C15/00—Fertiliser distributors
    • A01C15/12—Fertiliser distributors with movable parts of the receptacle
    • A01C15/122—Fertiliser distributors with movable parts of the receptacle with moving floor parts
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01B—SOIL WORKING IN AGRICULTURE OR FORESTRY; PARTS, DETAILS, OR ACCESSORIES OF AGRICULTURAL MACHINES OR IMPLEMENTS, IN GENERAL
    • A01B49/00—Combined machines
    • A01B49/04—Combinations of soil-working tools with non-soil-working tools, e.g. planting tools
    • A01B49/06—Combinations of soil-working tools with non-soil-working tools, e.g. planting tools for sowing or fertilising
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01C—PLANTING; SOWING; FERTILISING
    • A01C15/00—Fertiliser distributors
    • A01C15/005—Undercarriages, tanks, hoppers, stirrers specially adapted for seeders or fertiliser distributors
    • A01C15/006—Hoppers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Soil Sciences (AREA)
  • Environmental Sciences (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】良質の単結晶基板及びその製造方法を提供する。
【解決手段】基板上に形成され、前記基板の一部が露出されるウィンドウを有する絶縁層と、前記ウィンドウに露出された前記基板の部分に形成される選択的結晶成長層と、前記絶縁層上で前記結晶成長層上に形成され、前記結晶成長層を結晶化シード層として用いて結晶化された単結晶層とを備える単結晶ウェーハである。これにより、ストッパによって結晶層の研磨深さを制御でき、従って良質の単結晶基板を製造できる。
【選択図】図１Ａ

Description

本発明は、単結晶基板及びこの製造方法に係り、より詳しくは、単結晶シリコン基板と単結晶ゲルマニウム基板とに関する。
半導体産業の主流になったウェーハ形態の単結晶シリコンは、トランジスタの小型化の趨勢に応じて次第にその性能の限界に至っている。これを克服するため、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）が開発されたが、これは、単結晶シリコンを絶縁体上に成膜したものであり、素子の寸法の縮小なしに素子の性能を向上させることのできる材料である。
ＳＯＩは、高移動度の単結晶シリコン基板であり、寄生容量及びショートチャネル効果が低下し、特に、素子間のクロストークを低減できる低消費電力の材料であり、このような優秀な性能のＳＯＩ膜を三次元に、すなわち、何層にも積層し、同じ基板面積に何倍もの多量の素子を配置できるようにすることが、半導体チップ性能と素子密度との向上に大きい効果を示すことができると予測され、単結晶シリコン膜が互いに絶縁膜で隔離され、何層にも積層された三次元積層構造が非常に理想的な構造として注目を集めている。しかしながら、単層のＳＯＩ基板の場合だけでも、既存の方法によるコストが既存シリコン基板に比べてはるかに高く、これを何層にも積層する場合、コストが倍増するだけではなく、上部（後で積層される単結晶）層の製造時に、下部層に製作された素子に破壊的な影響を与えうるという点が致命的な欠点である。
１つの既存のＳＯＩ製造方法の例を見れば、いわゆるスマートカット（登録商標）と呼ばれるＳＯＩウェーハ製造方法は、最高１０００℃に達する高温の熱処理過程を含む。この方法は、一定厚の初期ベアウェーハを熱処理して酸化膜を塗りつける過程、水素イオン（Ｈ＋）をウェーハ表面下に注入して水素不純物による境界層を形成する過程、ウェーハを別途の基板にボンディングした後、境界層を分離して前記基板上に所定厚さのシリコンを残す過程、そして高温アニーリング過程などを行う。
このような過程で、熱酸化時は９００℃以上、アニーリング時は最高１１００℃にまで達し、このような高温の工程は、ややもすると基板に大きい無理を与える可能性がある。従って、従来のＳＯＩウェーハ製造方法の高温工程は、使用できる基板の材料を制限し、高温工程で耐えることのできる材料からなる基板であっても熱的な衝撃を与える。
このように熱的に衝撃を受ける基板から得られた半導体素子は、自然欠陥を有する確率が高く、従って収率が低い。何よりも、ＳＯＩは、生産工程が難しく、コストが高い。さらにこのような高いコストで得ることができるＳＯＩ膜の品質が制限され、良質の素子を求めることが非常に困難である。
一方、基板に非晶質シリコンを形成した後、これをレーザ溶融及び固化の過程を介し、初期形成された結晶核（シード）から基板に平面に平行した横方向に結晶を成長させる横方向結晶化（または横方向成長）法がある。この方法は、局地的に目標とする位置に単結晶を成長できるだけではなく、このような方法の溶融によって多層構造の単結晶を形成できるので、３Ｄ構造の半導体素子を実現できる。しかしながら、横方向成長または横方向結晶化で得られた単結晶の表面が平滑ではないので、単結晶表面の平坦化のために、必ず該過程を経なければならない。平坦化過程は、周知の化学機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）によって行われる。ＣＭＰは、長時間が所要であるだけではなく、研磨深さの制御が難しくて結晶層を目的とする厚さに制御しにくいという欠点を有する。
本発明の技術的課題は、厚さ調節の容易な横方向結晶化基板及びこの製造方法を提供するところにある。
前記技術的課題を達成するための本発明による単結晶基板は、結晶性基板と、前記基板に平行であって横方向に結晶成長された結晶層と、前記結晶層に埋め込まれ、前記結晶層の研磨深さを制限する研磨ストッパとを備えることを特徴とする。
本発明の好適な一実施形態によれば、前記基板と前記結晶層との間に設けられて、前記結晶層の横方向成長を誘導する横方向結晶化誘導層をさらに備える。
本発明の他の実施形態によれば、前記ストッパは、前記横方向結晶化誘導層上に形成される。
本発明のさらに他の実施形態によれば、前記誘導層には、前記基板の表面が露出されるウィンドウが形成され、好ましくは、ウィンドウ内に前記選択的結晶成長によるシード層が設けられる。
本発明の好適な更なる他の実施形態によれば、前記基板は、サファイア基板とシリコン基板のうち何れか一つであり、この場合、前記単結晶は、シリコンである。
本発明の更なる他の実施形態によれば、前記基板は、ゲルマニウム基板であり、前記単結晶は、ゲルマニウム単結晶である。
また、前記横方向結晶化誘導層は、ＳｉＯ２層を備え、さらに好ましくは、前記シリコン酸化物層上のシリコン窒化物層をさらに備える。
本発明のさらに他の実施形態によれば、前記ウィンドウと前記単結晶層とは複数であり、単結晶層の間に境界が存在する。
前記本発明の単結晶基板製造法は、結晶性基板上に所定高さのストッパを形成する段階と、前記基板上に前記ストッパを埋没する非晶質層を形成する段階と、前記非晶質層の溶融及び固化によって前記基板に平行方向に結晶成長された結晶層を形成する段階と、前記結晶層に埋没されたストッパの上端まで前記結晶層を研磨する段階とを含む。
本発明の単結晶基板製造方法の具体的な実施形態によれば、前記基板にストッパを形成する段階前に、前記基板の露出されるウィンドウを有する横方向結晶化誘導層としての絶縁層を前記基板に形成する段階をさらに含む。さらに好ましくは、前記ウィンドウによって露出された前記基板の表面に、エピタキシャル成長シード層を形成する段階がさらに含まれる。
本発明の単結晶基板製造方法のさらに他の実施形態によれば、前記基板は、サファイア基板とシリコン基板のうち何れか一つであり、この場合、前記単結晶は、シリコンである。本発明の単結晶基板製造方法のさらに他の実施形態によれば、前記基板は、ゲルマニウム基板であり、前記単結晶はゲルマニウム単結晶である。また、前記横方向結晶化誘導層はＳｉＯ２層を備え、さらに好ましくは、前記シリコン酸化物層上のシリコン窒化物層をさらに備える。
本発明によれば、表面が滑らかな単結晶シリコン及び単結晶ゲルマニウム基板を容易に低廉に目的とする厚さに容易に製造できる。このような製造方法は、結果的に素子のコストを安くする利点を有する。
以下、添付した図面に基づき、本発明による単結晶基板及びその製造方法の実施形態を詳細に説明する。本発明による単結晶基板は、単結晶シリコンまたは単結晶ゲルマニウム基板である。
図１Ａ及び図１Ｂは、局部的冷却の差別化により、シリコンの結晶化の誘導された本発明による単結晶シリコンウェーハの実施形態を示す。
まず、図１Ａを参照すれば、サファイアなどの基板１に、基板１の表面一部を露出させるウィンドウを有する絶縁層２が設けられ、この上に、単結晶シリコン（ｘ−Ｓｉ）３が形成されている。
単結晶シリコン（ｘ−Ｓｉ）には、本発明を特徴づける単結晶シリコンのポリッシング過程で研磨深さ限定のため使用されたストッパ４が埋没されている。ここで絶縁層２は、熱的に基板１に比べて低い熱伝導度を有し、従って非晶質シリコンを用いた単結晶シリコン（ｘ−Ｓｉ）の形成時、シリコン層に横方向の熱的勾配が発生する。このような熱的勾配により、熱放出が最も大きいウィンドウ２’内で結晶核が発生し、ここから結晶が絶縁層２の上側に成長する（矢印）。
図１Ｂは、図１Ａの単結晶シリコン基板とは異なり、絶縁層２のウィンドウ２’に基板１の突出部１’が延長されている構造を有する。熱的勾配を同じように発生させ、本実施形態の場合、突出部による潜熱及び熱伝達量の増加により、さらに大きい横方向の熱的勾配が得られる。
以下の実施形態では、熱的勾配による結晶核生成ではない直接的に形成された結晶核によって製造される本発明の実施形態による単結晶ウェーハを説明する。
図２Ａを参照すれば、シリコンまたはサファイア基板上に、ＳｉＯ２バッファ層が形成されており、この絶縁層に、ウィンドウまたは貫通孔が形成され、ここに選択的結晶成長によるＳｉ（ｅｐｉ−Ｓｉ）層が形成されている。
前記のようなＳｉＯ２絶縁層と結晶成長シリコン層（ｅｐｉ−Ｓｉ）との上に、単結晶シリコン（ｘ−Ｓｉ）層が形成されている。前記単結晶シリコン層は、非晶質シリコンの結晶化過程によって得られ、結晶化のシードは、前記結晶成長シリコン層（ｅｐｉ−Ｓｉ）である。
単結晶シリコン層の結晶化は、複数のシードから始まるため、単結晶シリコン層間で、前記絶縁層上の中間に位置する境界が存在する。前記単結晶シリコン層は、絶縁層上で前記境界の両側に非常に均質な結晶構造を有し、この部分から非常に良質の素子を得ることができる。このような本発明のウェーハには、本発明を特徴づけるストッパ４が備えられ、このストッパは、絶縁層２上に設けられる。前述したように説明され、また後述されるストッパ４の位置は、素子が形成されない領域、例えば、トランジスタの形成されない領域に設けられなければならないのである。
図２Ｂを参照すれば、単結晶シリコン基板は、前記絶縁層２がＳｉＯ２による単一層ではない複層構造を有する。すなわち、シリコンまたはサファイア基板上に、ＳｉＯ２層とＳｉＮｘ層とが積層された島形の絶縁層が形成されている。このような複層構造の絶縁層の間に、選択的結晶成長のためのウィンドウまたは開口部Ｗが形成されており、ここに、Ｓｉ（ｅｐｉ−Ｓｉ）層が形成されている。前記のようなＳｉＯ２絶縁層と結晶成長シリコン（ｅｐｉ−Ｓｉ）層との上に、結晶境界を有する単結晶シリコン（ｘ−Ｓｉ）層が多数（本実施形態では二層）形成されている。そして、絶縁層２の一側には、単結晶シリコン（ｘ−Ｓｉ）に埋没されたストッパ４が形成されている。
本実施形態の特徴は、ＳｉＮｘ層が、好ましくはＳｉ３Ｎ４であり、この物質層の機能は、シリコン物質の結晶化過程で表面張力による結晶Ｓｉの集塊を抑制し、さらに良質の単結晶シリコン（ｘ−Ｓｉ）を得るためである。従って、前記ＳｉＯ２物質層上の物質は、ＳｉＮｘのようにＳｉＯ２に対して表面境界エネルギーを有する如何なる周知の物質でも使用可能である。現実的に、Ｓｉ３Ｎ４が一番好適な物質である。
図３Ａを参照すれば、ゲルマニウム基板上に、ＳｉＯ２絶縁層が形成されており、この絶縁層に、ウィンドウまたは貫通孔が形成され、ここに選択的結晶成長によるＧｅ（ｅｐｉ−Ｇｅ）層が形成されている。また、本発明の特徴により、前記絶縁層の一側にストッパ４が形成されている。
前記のようなＳｉＯ２絶縁層と結晶成長ゲルマニウム層（ｅｐｉ−Ｇｅ）との上に、単結晶ゲルマニウム（ｘ−Ｇｅ）層が形成されている。前記単結晶ゲルマニウム層は、やはり前記の単結晶シリコン層と同様に、非晶質ゲルマニウムの結晶化過程によって得られ、結晶化のシードは、前記結晶成長ゲルマニウム層（ｅｐｉ−Ｇｅ）である。
単結晶ゲルマニウム層の結晶化は、複数のシードから始まるため、単結晶ゲルマニウム層間に境界が存在し、やはり絶縁層上で、前記境界の両側に非常に均質な結晶構造の単結晶ゲルマニウム層が形成される。
図３Ｂを参照すれば、本実施形態の単結晶ゲルマニウム基板は、前記絶縁層がＳｉＯ２単一層ではない複層構造を有する。すなわち、ゲルマニウム基板上に、ＳｉＯ２層とＳｉＮｘ層とが積層された島形の絶縁層が形成されている。このような複層構造の絶縁層間に、選択的結晶成長のためのウィンドウまたは開口部Ｗが形成されており、ここに、Ｇｅ（ｅｐｉ−Ｇｅ）層が形成されている。前記のようなＳｉＯ２絶縁層と結晶成長ゲルマニウム層（ｅｐｉ−Ｇｅ）との上に、結晶境界を有する単結晶ゲルマニウム（ｘ−Ｇｅ）層が多数（本実施形態では二層）形成されている。
前記のような構造の単結晶シリコン基板の製造方法は、次に説明され、単結晶ゲルマニウム基板は、単結晶シリコン基板の製造方法から容易に導出されうる。単結晶シリコンを製作するときの基板は、シリコンウェーハまたはサファイア基板が使用され、単結晶ゲルマニウムを製作するときには、ゲルマニウムウェーハが用いられる。シード物質及び結晶化対象物質は、シリコンまたはゲルマニウムである。
前記のような構造を有する本発明の単結晶基板は、横方向に結晶化された結晶層を有し、このような横方向結晶化は、ウィンドウを有する絶縁層の助けにより形成される。従って、本発明で限定される横方向結晶化誘導層は、基板の表面が露出される絶縁層に該当する。その付随的な要素としては、ウィンドウによって露出される基板の表面、または別途に形成される結晶成長による物質、例えば、結晶成長シリコン、結晶成長ゲルマニウムなどを含む。
本発明による単結晶基板の製造方法は、基本的に基板に所定高さのストッパを形成する段階と、前記基板上に前記ストッパを埋没する非晶質層を形成する段階と、前記非晶質層の溶融及び固化によって基板に平行した横方向に結晶成長された結晶層を形成する段階と、前記結晶層に埋没されたストッパの上端まで結晶層を研磨する段階とを含む。
しかしながら、本発明の製造方法は、以下で説明される具体的な横方向結晶成長方法を含み、他の如何なる公知の横方向結晶化法によっても制限されるものではない。このような単結晶基板を製造する本発明の方法は、以下の実施形態の説明によって理解されるのである。
以下、本発明による単結晶シリコン基板の製造方法による実施形態を説明する。
図４Ａに示すように、基板１を準備する。このときに使用可能な基板は、シリコンウェーハまたはサファイア基板である。
図４Ｂに示すように前記基板１上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはスパッタリング法によって複層構造の絶縁層２、すなわち順次積層されたＳｉＯ２層／Ｓｉ３Ｎ４層を形成する。
図４Ｃに示すように、前記絶縁層２を島形にパターニングし、絶縁層２の間にウィンドウＷを形成する。前記ウィンドウＷは、基板の表面を一部露出させ、後続される結晶成長時に結晶成長シード面として用いる。
図４Ｄに示すように前記ウィンドウＷによって絶縁層２の間に露出された基板１の表面に、選択的結晶成長法によって結晶成長シリコン層３（ｅｐｉ−Ｓｉ）を形成する。このときの結晶成長シリコン３の高さは、絶縁層の表面の高さと一致するか、またはそれより高く設定する。
図４Ｅに示すように前記絶縁層２の一側に前述したように、ポリッシング制限用ストッパ４を形成する。ストッパの物質としては、酸化シリコン、シリコンナイトライドが用いられる。ここで、前記絶縁層２とこの上のストッパ４との製造は、適切な工程設計によって同時に製造され、または絶縁層２の形成後、結晶成長シリコン３の形成前にまず形成可能である。このような絶縁層２、結晶成長シリコン３及びストッパ４の具体的製造過程が本発明の技術的範囲を制限するものではない。
図４Ｆに示すように、前記基板１の上面全体、すなわち、前記絶縁層２及び結晶成長シリコン層３の上に、前記ストッパ４を埋め込む非晶質層５を全面的に十分な厚さに形成する。このときの非晶質層は、非晶質シリコン（ａ−Ｓｉ）や、シリコンの蒸着方法の差によって示される多結晶シリコン（ｐ−Ｓｉ）、または非晶質及び結晶質シリコンが混在するシリコン（ｍｉｘｅｄ−Ｓｉ）でありうる。
図４Ｇに示すように、一般的な炉で熱処理し、ＳＰＣ（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）を誘導する。このような熱処理過程で非晶質層を稠密化し、そして残留ガスが除去される。一方、このような熱処理により、前記結晶成長シリコン層３上で一部結晶化された領域５ａが示される。
図４Ｈに示すように、前記非晶質層５を溶融温度に加熱した後、冷却することにより、シリコン物質の結晶化を誘導する。このときに使用可能な熱源としては、エキシマーレーザである。すなわち、非晶質層５をＥＬＡ（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）によって溶融させた後で冷却させ、シリコンを結晶化または再結晶する。結晶成長は、前記シード層として作用する結晶成長シリコン層３の上から始まり、その方向は、基板に平行な横方向（矢印）に進む。
図４Ｉは、結晶成長が完了した状態を示す。前記のような溶融及び冷却により、基板の表面に境界４ｂを挟んだ複数の単結晶シリコン（ｘ−Ｓｉ）層５が得られる。これまでの工程によって得られた単結晶シリコン層５は、横方向に結晶化が行われるので、その表面が粗く、従ってＣＭＰなどによるポリッシングを要求する。
図４Ｊに示すように前記単結晶シリコン（ｘ−Ｓｉ）層５をＣＭＰによってポリッシングし、ストッパ４によって制限された深さほど単結晶シリコン層５の厚さを調節する。前記ストッパ４は、単結晶シリコン層５をポリッシングする過程で過度なポリッシングを抑制し、そしてポリッシング時にポリッシングの程度を測る尺度として用いられる。
前述したように、前記のような単結晶シリコンの製造方法から単結晶ゲルマニウムの製造方法を容易に導出できる。工程条件は、概して類似しており、ただしシリコン基板やサファイア基板の代わりに、ゲルマニウム基板を用い、シード層及び結晶対象物質は、全てゲルマニウム物質で形成する。
図５Ａは、実際に製作された単結晶シリコン基板のＳＥＭ画像であり、図５Ｂは、図５Ａの四角形部分の拡大イメージである。本サンプル１は、ＳｉＯ２絶縁層が広く、単結晶シリコンが完全に形成されていないサンプルである。単結晶シリコンの完全な結晶化は、結晶成長シリコン間の間隔または酸化シリコン絶縁層の幅と関係があると把握され、これを狭めることにより、成功的な単結晶シリコンの結晶化が可能である。これは、レーザ溶融と冷却とによる横方向成長の長さに限界があることによるものであり、絶縁層の幅がこれより二倍以上広い場合、横方向結晶化が及ぶことのできない絶縁体上の中間領域で、液化シリコンの多発的核形成によって多結晶シリコンが形成される。
図６Ａは、絶縁体上部分で、成功的な単結晶シリコンの結晶化が行われたサンプル２のＳＥＭ画像であり、図６Ｂは、さらに拡大して示した該サンプルの拡大ＳＥＭ画像である。
図６Ａ及び図６Ｂに示すように、結晶成長シリコンから成長された単結晶シリコンが絶縁層上で、境界（図６Ｂで明るい垂直部分）が約２．６μｍの幅に形成されたことが分かる。
このような本願発明の理解を助けるためにいくつかの模範的な実施形態が説明されて添付した図面に示されたが、このような実施形態は、単に広い発明を例示し、これを制限しないという点が理解されなければならならず、そして本発明は、示されて説明された構造と配列とに局限されないという点が理解されなければならず、これは、多様な異なる修正が当業者に可能であるためである。
本発明の単結晶基板及びその製造方法は、ＳＯＩ構造の単結晶シリコン基板または単結晶ゲルマニウム基板の要求される多様な分野の応用に適用でき、例えば、ＴＦＴだけではなく、シリコンを用いる太陽電池、Ｇｅを用いる電子部品などにも適用可能である。
横方向の熱的勾配によって結晶化された結晶層を有する本発明による単結晶シリコン基板を概略的に示す図面である。 横方向の熱的勾配によって結晶化された結晶層を有する本発明による単結晶シリコン基板を概略的に示す図面である。 シード層によって結晶化された横方向結晶層を有する本発明による単結晶シリコン基板を概略的に示す図面である。 シード層によって結晶化された横方向結晶層を有する本発明による単結晶シリコン基板を概略的に示す図面である。 シード層によって結晶化された横方向結晶層を有する本発明による単結晶ゲルマニウム基板を概略的に示す図面である。 シード層によって結晶化された横方向結晶層を有する本発明による単結晶ゲルマニウム基板を概略的に示す図面である。 本発明による単結晶シリコン基板製造方法の工程図である。 本発明による単結晶シリコン基板製造方法の工程図である。 本発明による単結晶シリコン基板製造方法の工程図である。 本発明による単結晶シリコン基板製造方法の工程図である。 本発明による単結晶シリコン基板製造方法の工程図である。 本発明による単結晶シリコン基板製造方法の工程図である。 本発明による単結晶シリコン基板製造方法の工程図である。 本発明による単結晶シリコン基板製造方法の工程図である。 本発明による単結晶シリコン基板製造方法の工程図である。 本発明による単結晶シリコン基板製造方法の工程図である。 本発明によって実際に製作された単結晶シリコン基板の１つのサンプルのＳＥＭ画像である 図５Ａの四角形部分の拡大画像である。 本発明によるところの成功的な単結晶シリコンの結晶化が形成されたサンプル２のＳＥＭ画像である。 さらに拡大して示したサンプル２の拡大ＳＥＭ画像である。
符号の説明
１ 基板
２ 絶縁層
２’ ウィンドウ
３ 単結晶シリコン
４ ストッパ

Claims (19)

  1. 結晶性基板と、
    前記基板に平行であって横方向に結晶成長された結晶層と、
    前記結晶層に埋め込まれ、前記結晶層の研磨深さを制限する研磨ストッパと、を備えることを特徴とする単結晶基板。
  2. 前記基板と前記結晶層との間に設けられ、前記結晶層の横方向の成長を誘導する絶縁層をさらに備えることを特徴とする請求項１に記載の単結晶基板。
  3. 前記絶縁層には、前記基板の露出されるウィンドウが形成されていることを特徴とする請求項２に記載の単結晶基板。
  4. 前記ウィンドウ内に選択的結晶成長によるシード層が設けられていることを特徴とする請求項２に記載の単結晶基板。
  5. 前記基板は、サファイア、シリコン、ゲルマニウム基板のうち何れか一つであることを特徴とする請求項１ないし請求項４のうち何れか１項に記載の単結晶基板。
  6. 前記絶縁層は、ＳｉＯ２絶縁層であることを特徴とする請求項２に記載の単結晶基板。
  7. 前記絶縁層は、ＳｉＯ２絶縁層と該ＳｉＯ２絶縁層上に積層されたＳｉＮｘ層とを備えることを特徴とする請求項２に記載の単結晶基板。
  8. 結晶性基板上に、所定高さのストッパを形成する段階と、
    前記基板上に前記ストッパを埋没する非晶質層を形成する段階と、
    前記非晶質層の溶融及び固化によって前記基板に平行方向に結晶成長された結晶層を形成する段階と、
    前記結晶層に埋没されたストッパの上端まで前記結晶層を研磨する段階と、を含むことを特徴とする単結晶基板の製造方法。
  9. 前記基板にストッパを形成する段階前に、
    前記基板の露出されるウィンドウを有する絶縁層を前記基板に形成する段階をさらに含むことを特徴とする請求項８に記載の単結晶基板の製造方法。
  10. 前記ウィンドウによって露出された前記基板の表面に、エピタキシャル成長シード層を形成する段階をさらに含むことを特徴とする請求項９に記載の単結晶基板の製造方法。
  11. 前記基板は、シリコン、サファイア、ゲルマニウム基板のうち何れか一つであることを特徴とする請求項８に記載の単結晶基板の製造方法。
  12. 前記絶縁層は、シリコン酸化物（ＳｉＯ２）層、シリコン窒化物（ＳｉＮｘ）層のうち何れか一つであることを特徴とする請求項９に記載の単結晶基板の製造方法。
  13. 前記絶縁層は、シリコン酸化物層及び該シリコン酸化物層上のシリコン窒化物層を備えることを特徴とする請求項９に記載の単結晶基板の製造方法。
  14. 前記非晶質層は、非晶質シリコン層または非晶質ゲルマニウム層であることを特徴とする請求項８に記載の単結晶基板の製造方法。
  15. 前記非晶質層は、多晶質シリコン層または多晶質ゲルマニウム層であることを特徴とする請求項８に記載の単結晶基板の製造方法。
  16. 前記非晶質層に多結晶が混在されていることを特徴とする請求項８に記載の単結晶基板の製造方法。
  17. 前記非晶質層の溶融は、ＥＬＡによって行われることを特徴とする請求項８ないし請求項１６のうち何れか１項に記載の単結晶基板の製造方法。
  18. 前記絶縁層は、ＣＶＤまたはスパッタリング法によって形成されることを特徴とする請求項９、請求項１０、請求項１２及び請求項１３のうち何れか１項に記載の単結晶基板の製造方法。
  19. 前記非晶質層を蒸着する段階と前記非晶質層の再結晶化段階との間に、結晶化対象物質層をアニーリングすることを特徴とする請求項８ないし請求項１６のうち何れか１項に記載の単結晶基板の製造方法。
JP2007035441A 2006-02-16 2007-02-15 単結晶基板及びその製造方法 Pending JP2007221144A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015151A KR100790869B1 (ko) 2006-02-16 2006-02-16 단결정 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2007221144A true JP2007221144A (ja) 2007-08-30

Family

ID=38367453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007035441A Pending JP2007221144A (ja) 2006-02-16 2007-02-15 単結晶基板及びその製造方法

Country Status (3)

Country Link
US (1) US20070187668A1 (ja)
JP (1) JP2007221144A (ja)
KR (1) KR100790869B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008039915A1 (de) 2007-08-28 2009-04-23 Denso Corporation, Kariya Steuervorrichtung für den automatischen Fahrbetrieb eines Fahrzeugs

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2010538495A (ja) * 2007-09-07 2010-12-09 アンバーウェーブ・システムズ・コーポレーション 多接合太陽電池
TW200949908A (en) * 2008-03-01 2009-12-01 Sumitomo Chemical Co Semiconductor substrate, method for manufacturing the same and electronic device
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
KR101642834B1 (ko) * 2010-04-09 2016-08-11 삼성전자주식회사 Ｌｅｇ 공정을 이용하여 벌크 실리콘 웨이퍼의 필요한 영역내에 ｓｏⅰ층을 형성하는 반도체 소자의 제조방법
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8753953B1 (en) * 2013-03-15 2014-06-17 International Business Machines Corporation Self aligned capacitor fabrication
US20170018427A1 (en) * 2015-07-15 2017-01-19 Applied Materials, Inc. Method of selective epitaxy
KR20200137259A (ko) 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자
CN113192969B (zh) * 2021-03-17 2023-07-25 广东省大湾区集成电路与系统应用研究院 一种多层绝缘体上硅锗衬底及其制备方法、应用
CN113471214B (zh) * 2021-05-18 2023-09-19 中国科学院微电子研究所 一种多层绝缘体上硅锗衬底结构及其制备方法和用途

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105517A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体装置の製造方法
JPH03292723A (ja) * 1990-04-10 1991-12-24 Canon Inc シリコン単結晶薄膜の作製方法
JPH07147233A (ja) * 1993-11-24 1995-06-06 Agency Of Ind Science & Technol 半導体薄膜の製造方法
JPH09102610A (ja) * 1995-02-13 1997-04-15 Agency Of Ind Science & Technol 平板型光弁駆動用半導体装置
JPH10200120A (ja) * 1997-01-10 1998-07-31 Sharp Corp 半導体装置の製造方法
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2005136100A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd ウエハの製造方法およびウエハ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2831745B2 (ja) * 1989-10-31 1998-12-02 富士通株式会社 半導体装置及びその製造方法
JPH0480922A (ja) * 1990-07-24 1992-03-13 Canon Inc 結晶物品の形成方法
US5238865A (en) * 1990-09-21 1993-08-24 Nippon Steel Corporation Process for producing laminated semiconductor substrate
JPH04137723A (ja) * 1990-09-28 1992-05-12 Nippon Steel Corp 半導体積層基板の製造方法
CA2055400C (en) * 1990-11-15 1998-08-04 Kenji Yamagata Method of forming crystal
JPH04365377A (ja) * 1991-06-13 1992-12-17 Agency Of Ind Science & Technol 半導体装置
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
JPH07245306A (ja) * 1994-01-17 1995-09-19 Sony Corp 半導体装置における膜平坦化方法
US5449638A (en) * 1994-06-06 1995-09-12 United Microelectronics Corporation Process on thickness control for silicon-on-insulator technology
US5807771A (en) * 1996-06-04 1998-09-15 Raytheon Company Radiation-hard, low power, sub-micron CMOS on a SOI substrate
US5915181A (en) * 1996-07-22 1999-06-22 Vanguard International Semiconductor Corporation Method for forming a deep submicron MOSFET device using a silicidation process
TW358989B (en) * 1997-04-08 1999-05-21 United Microelectronics Corp Method of forming gold-oxygen semiconductor cells
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6497476B1 (en) * 1998-10-12 2002-12-24 Matsushita Electric Industrial Co., Ltd. Liquid injection device, manufacturing method therefor, liquid injection method and manufacturing method for piezo-electric actuator
US6365465B1 (en) * 1999-03-19 2002-04-02 International Business Machines Corporation Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6228691B1 (en) * 1999-06-30 2001-05-08 Intel Corp. Silicon-on-insulator devices and method for producing the same
JP2003188383A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体集積回路装置及びその製造方法
US6919238B2 (en) * 2002-07-29 2005-07-19 Intel Corporation Silicon on insulator (SOI) transistor and methods of fabrication
JP4256670B2 (ja) * 2002-12-10 2009-04-22 富士通株式会社 容量素子、半導体装置およびその製造方法
KR100682893B1 (ko) * 2004-10-13 2007-02-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100689818B1 (ko) * 2004-11-05 2007-03-08 삼성전자주식회사 절연층상 단결정 반도체 박막 형성방법 및 그에 의해제조된 반도체소자
US7416924B2 (en) * 2004-11-11 2008-08-26 Samsung Electronics Co., Ltd. Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
US20060113596A1 (en) * 2004-12-01 2006-06-01 Samsung Electronics Co., Ltd. Single crystal substrate and method of fabricating the same
KR100634528B1 (ko) * 2004-12-03 2006-10-16 삼성전자주식회사 단결정 실리콘 필름의 제조방법
KR100612885B1 (ko) * 2004-12-30 2006-08-14 삼성전자주식회사 국부적으로 단결정 실리콘층이 집적된 기판의 제조방법
KR101186291B1 (ko) * 2005-05-24 2012-09-27 삼성전자주식회사 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자
KR101155176B1 (ko) * 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
KR101131135B1 (ko) * 2005-11-14 2012-04-03 삼성전자주식회사 박막 트랜지스터 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105517A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体装置の製造方法
JPH03292723A (ja) * 1990-04-10 1991-12-24 Canon Inc シリコン単結晶薄膜の作製方法
JPH07147233A (ja) * 1993-11-24 1995-06-06 Agency Of Ind Science & Technol 半導体薄膜の製造方法
JPH09102610A (ja) * 1995-02-13 1997-04-15 Agency Of Ind Science & Technol 平板型光弁駆動用半導体装置
JPH10200120A (ja) * 1997-01-10 1998-07-31 Sharp Corp 半導体装置の製造方法
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2005136100A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd ウエハの製造方法およびウエハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008039915A1 (de) 2007-08-28 2009-04-23 Denso Corporation, Kariya Steuervorrichtung für den automatischen Fahrbetrieb eines Fahrzeugs
DE102008039915B4 (de) 2007-08-28 2023-01-19 Denso Corporation Steuervorrichtung für den automatischen Fahrbetrieb eines Fahrzeugs und Fahrzeugsteuerungssystem

Also Published As

Publication number Publication date
KR20070082381A (ko) 2007-08-21
US20070187668A1 (en) 2007-08-16
KR100790869B1 (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
JP2007221144A (ja) 単結晶基板及びその製造方法
US7364955B2 (en) Methods of manufacturing semiconductor devices having single crystalline silicon layers
TW480730B (en) Thin film semiconductor device, polycrystalline semiconductor thin film production process and production apparatus
US7192818B1 (en) Polysilicon thin film fabrication method
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
JP2008047910A (ja) フィン構造体及びこれを利用したフィントランジスタの製造方法
CN105684132A (zh) 缓和应力的无定形SiO2中间层
US20070278494A1 (en) Single-crystal layer on a dielectric layer
US8445332B2 (en) Single crystal silicon rod fabrication methods and a single crystal silicon rod structure
US20070163489A1 (en) Method of forming a layer having a single crystalline structure
US20090078940A1 (en) Location-controlled crystal seeding
US20110014781A1 (en) Method of fabricating semiconductor device
WO2007116917A1 (ja) ３次元半導体デバイスの製造方法
KR100695144B1 (ko) 단결정 실리콘 기판 및 그 제조방법
JP2006140503A (ja) 半導体基板及びその製造方法
JPH0249276B2 (ja)
JP2000150835A (ja) 非単結晶シリコン薄膜の製造方法
JP5222867B2 (ja) 半導体装置の製造方法
KR101329352B1 (ko) 반도체 장치의 제조방법
US7566602B2 (en) Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
JP2010129963A (ja) 半導体装置の製造方法及び半導体装置
JPWO2007086442A1 (ja) Ｓｏｉウェーハの製造方法
JP2000183357A (ja) 薄膜トランジスタ及びその製造方法
KR100612892B1 (ko) 반도체 기판 및 그 제조방법
JPH03292723A (ja) シリコン単結晶薄膜の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507