JP3515974B2 - 窒化物半導体、その製造方法及び窒化物半導体素子 - Google Patents
窒化物半導体、その製造方法及び窒化物半導体素子Info
- Publication number
- JP3515974B2 JP3515974B2 JP2002170110A JP2002170110A JP3515974B2 JP 3515974 B2 JP3515974 B2 JP 3515974B2 JP 2002170110 A JP2002170110 A JP 2002170110A JP 2002170110 A JP2002170110 A JP 2002170110A JP 3515974 B2 JP3515974 B2 JP 3515974B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- nitride semiconductor
- facet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、窒化物半導体及び
その製造方法に関し、特に該製造方法を用いてなり、光
情報処理分野等への応用が期待される窒化物半導体素子
に関する。
その製造方法に関し、特に該製造方法を用いてなり、光
情報処理分野等への応用が期待される窒化物半導体素子
に関する。
【０００２】
【従来の技術】Ｖ族元素に窒素（Ｎ）を含む窒化物半導
体は、そのバンドギャップが比較的に大きいことから、
短波長発光素子の材料として有望視されている。なかで
も、一般式Ａｌx Ｇａy Ｉｎz Ｎ（但し、０≦ｘ，ｙ，
ｚ≦１，ｘ＋ｙ＋ｚ＝１である）で表わされる窒化ガリ
ウム系化合物半導体は、その研究が盛んに行なわれてお
り、青色発光ダイオード（ＬＥＤ）素子、緑色発光ダイ
オード素子が既に実用化されている。
体は、そのバンドギャップが比較的に大きいことから、
短波長発光素子の材料として有望視されている。なかで
も、一般式Ａｌx Ｇａy Ｉｎz Ｎ（但し、０≦ｘ，ｙ，
ｚ≦１，ｘ＋ｙ＋ｚ＝１である）で表わされる窒化ガリ
ウム系化合物半導体は、その研究が盛んに行なわれてお
り、青色発光ダイオード（ＬＥＤ）素子、緑色発光ダイ
オード素子が既に実用化されている。
【０００３】また、光ディスク装置の大容量化を図るた
めに、発振波長が４００ｎｍ程度の短波長半導体レーザ
素子が熱望されており、窒化ガリウム系化合物半導体を
用いる窒化物半導体レーザ素子が注目され、現在では実
用レベルに達しつつある。
めに、発振波長が４００ｎｍ程度の短波長半導体レーザ
素子が熱望されており、窒化ガリウム系化合物半導体を
用いる窒化物半導体レーザ素子が注目され、現在では実
用レベルに達しつつある。
【０００４】窒化物半導体レーザ素子は、窒化ガリウム
（ＧａＮ）からなる基板上に結晶成長により形成される
が、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）のよ
うな基板（ウエハ）を作製することが困難である。この
ため、例えば、IEICE TRANS.ELECTRON, VOL.E83-C, No.
4, PP.529-535(2000)に報告されているように、サファ
イアからなる基板の上に、ハイドライド気相成長（ＨＶ
ＰＥ）法又は有機金属気相成長（ＭＯＶＰＥ）法を用い
た選択的横方向成長技術により、窒化ガリウム（Ｇａ
Ｎ）からなる半導体層を１００μｍ以上の厚さにまで成
長し、その後、サファイア基板を取り除くことによっ
て、窒化ガリウムからなる基板を作製している。
（ＧａＮ）からなる基板上に結晶成長により形成される
が、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）のよ
うな基板（ウエハ）を作製することが困難である。この
ため、例えば、IEICE TRANS.ELECTRON, VOL.E83-C, No.
4, PP.529-535(2000)に報告されているように、サファ
イアからなる基板の上に、ハイドライド気相成長（ＨＶ
ＰＥ）法又は有機金属気相成長（ＭＯＶＰＥ）法を用い
た選択的横方向成長技術により、窒化ガリウム（Ｇａ
Ｎ）からなる半導体層を１００μｍ以上の厚さにまで成
長し、その後、サファイア基板を取り除くことによっ
て、窒化ガリウムからなる基板を作製している。
【０００５】図１２はレーザ発振が達成されている従来
の窒化ガリウム系半導体レーザ素子の断面構成を示して
いる。
の窒化ガリウム系半導体レーザ素子の断面構成を示して
いる。
【０００６】図１２に示すように、ＧａＮからなる基板
１０１の上には、該基板１０１と格子整合したｎ型Ａｌ
0.015Ｇａ0.985Ｎからなるｎ型コンタクト層１０２と、
厚さが約０．１μｍのｎ型Ｇａ0.95Ｉｎ0.05Ｎからなる
クラック抑制層１０３と、ｎ型Ａｌ0.15Ｇａ0.85Ｎ／Ｇ
ａＮからなるｎ型超格子クラッド層１０４と、ｎ型Ｇａ
Ｎからなるｎ型光ガイド層１０５と、ＧａＩｎＮからな
る多重量子井戸（ＭＱＷ）活性層１０６と、ｐ型Ａｌ
0.2Ｇａ0.8Ｎからなる電流ブロック層１０７と、ｐ型Ｇ
ａＮからなるｐ型光ガイド層１０８と、ｐ型Ａｌ0.15Ｇ
ａ0.85Ｎ／ＧａＮからなるｐ型超格子クラッド層１０９
と、ｐ型ＧａＮからなるｐ型コンタクト層１１０とが順
次成長により形成されている。
１０１の上には、該基板１０１と格子整合したｎ型Ａｌ
0.015Ｇａ0.985Ｎからなるｎ型コンタクト層１０２と、
厚さが約０．１μｍのｎ型Ｇａ0.95Ｉｎ0.05Ｎからなる
クラック抑制層１０３と、ｎ型Ａｌ0.15Ｇａ0.85Ｎ／Ｇ
ａＮからなるｎ型超格子クラッド層１０４と、ｎ型Ｇａ
Ｎからなるｎ型光ガイド層１０５と、ＧａＩｎＮからな
る多重量子井戸（ＭＱＷ）活性層１０６と、ｐ型Ａｌ
0.2Ｇａ0.8Ｎからなる電流ブロック層１０７と、ｐ型Ｇ
ａＮからなるｐ型光ガイド層１０８と、ｐ型Ａｌ0.15Ｇ
ａ0.85Ｎ／ＧａＮからなるｐ型超格子クラッド層１０９
と、ｐ型ＧａＮからなるｐ型コンタクト層１１０とが順
次成長により形成されている。
【０００７】従来例に係る半導体レーザ素子は、ｎ型コ
ンタクト層１０２とｎ型超格子クラッド層１０４との間
に、ＧａＩｎＮからなるクラック抑制層１０３を有して
いることを特徴とする。
ンタクト層１０２とｎ型超格子クラッド層１０４との間
に、ＧａＩｎＮからなるクラック抑制層１０３を有して
いることを特徴とする。
【０００８】このクラック抑制層１０３により、活性層
１０６を含むレーザ構造を構成する複数の窒化ガリウム
系半導体層のうち格子定数が最も小さく且つ膜厚が最も
大きいためにクラックが発生し易いｎ型超格子クラッド
層１０４と、基板１０１と格子整合したｎ型コンタクト
層１０２との間に生じる格子歪みが低減され、レーザ構
造を形成する際に生じる格子歪みに起因するクラックの
発生を抑制しようとしてる。
１０６を含むレーザ構造を構成する複数の窒化ガリウム
系半導体層のうち格子定数が最も小さく且つ膜厚が最も
大きいためにクラックが発生し易いｎ型超格子クラッド
層１０４と、基板１０１と格子整合したｎ型コンタクト
層１０２との間に生じる格子歪みが低減され、レーザ構
造を形成する際に生じる格子歪みに起因するクラックの
発生を抑制しようとしてる。
【０００９】
【発明が解決しようとする課題】しかしながら、前記従
来の窒化ガリウム系半導体レーザ素子は、ｎ型コンタク
ト層１０２とｎ型クラッド層１０４との間に、両者の格
子歪みを緩和するクラック抑制層１０３を設けてはいる
ものの、両者の格子定数の精密な関係は考慮されていな
い。このため、ｎ型超格子クラッド層１０４に生じるク
ラックを抑制するには、クラック抑制層１０３における
Ｉｎの組成やその膜厚を調整したり、成長条件を最適化
したりする以外に方法はない。
来の窒化ガリウム系半導体レーザ素子は、ｎ型コンタク
ト層１０２とｎ型クラッド層１０４との間に、両者の格
子歪みを緩和するクラック抑制層１０３を設けてはいる
ものの、両者の格子定数の精密な関係は考慮されていな
い。このため、ｎ型超格子クラッド層１０４に生じるク
ラックを抑制するには、クラック抑制層１０３における
Ｉｎの組成やその膜厚を調整したり、成長条件を最適化
したりする以外に方法はない。
【００１０】例えば、クラック抑制層１０３は、一般に
はｎ型クラッド層１０４等の半導体層の成長温度と比べ
て１５０度〜３００度程度低い温度で成長しているこ
と、さらに、クラック抑制層１０３の上にｎ型クラッド
層１０４及びｎ型光ガイド層１０５を成長する際には昇
温され、熱的に不安定なクラック抑制層１０３がその成
長温度よりも高い温度にさらされること等によって、該
クラック抑制層１０３には結晶欠陥や転位が発生し易
い。従って、クラック抑制層１０３の結晶性は良好では
なく、また成長時の再現性が乏しいため、該クラック抑
制層１０３自体を形成することは困難である。その結
果、クラック抑制層１０３の上に成長するｎ型超格子ク
ラッド層１０４にも、該クラック抑制層１０３に生じた
欠陥等が引き継がれるため、高品質な半導体結晶層を有
するレーザ構造を形成することは決して容易ではない。
はｎ型クラッド層１０４等の半導体層の成長温度と比べ
て１５０度〜３００度程度低い温度で成長しているこ
と、さらに、クラック抑制層１０３の上にｎ型クラッド
層１０４及びｎ型光ガイド層１０５を成長する際には昇
温され、熱的に不安定なクラック抑制層１０３がその成
長温度よりも高い温度にさらされること等によって、該
クラック抑制層１０３には結晶欠陥や転位が発生し易
い。従って、クラック抑制層１０３の結晶性は良好では
なく、また成長時の再現性が乏しいため、該クラック抑
制層１０３自体を形成することは困難である。その結
果、クラック抑制層１０３の上に成長するｎ型超格子ク
ラッド層１０４にも、該クラック抑制層１０３に生じた
欠陥等が引き継がれるため、高品質な半導体結晶層を有
するレーザ構造を形成することは決して容易ではない。
【００１１】また、ｎ型コンタクト層１０２とｎ型超格
子クラッド層１０４との間にクラック抑制層１０３を設
けると、結晶性が良好でないクラック抑制層１０３が電
流経路となるため、逆耐圧が低くなる等の高出力動作時
の素子信頼性が低下するという問題もある。
子クラッド層１０４との間にクラック抑制層１０３を設
けると、結晶性が良好でないクラック抑制層１０３が電
流経路となるため、逆耐圧が低くなる等の高出力動作時
の素子信頼性が低下するという問題もある。
【００１２】その上、従来のクラック抑制層１０３に
は、窒化ガリウムからなる基板１０１に格子整合したｎ
型コンタクト層１０２に発生するクラックについての抑
制効果は期待できない。
は、窒化ガリウムからなる基板１０１に格子整合したｎ
型コンタクト層１０２に発生するクラックについての抑
制効果は期待できない。
【００１３】また、半導体レーザ素子、特に光ディスク
用の読み出し及び書き込み可能なレーザ素子に応用する
場合には、読み出し時の低出力動作中に活性層１０６か
ら漏れる自然放出光が雑音源となるという問題がある
が、この自然放出光の抑制に関しても、前記従来の窒化
ガリウム系半導体レーザ素子においては、何らの考慮も
されていない。
用の読み出し及び書き込み可能なレーザ素子に応用する
場合には、読み出し時の低出力動作中に活性層１０６か
ら漏れる自然放出光が雑音源となるという問題がある
が、この自然放出光の抑制に関しても、前記従来の窒化
ガリウム系半導体レーザ素子においては、何らの考慮も
されていない。
【００１４】本発明は、前記従来の問題に鑑み、窒化物
半導体からなる基板上に窒化物半導体を結晶成長により
形成する際に、成長する窒化物半導体に生じるクラック
を抑制できるようにすることを目的とする。
半導体からなる基板上に窒化物半導体を結晶成長により
形成する際に、成長する窒化物半導体に生じるクラック
を抑制できるようにすることを目的とする。
【００１５】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る窒化物半導体は、第１の窒化物半導体
からなる第１半導体層と、第１半導体層の主面上に成長
により形成された第２の窒化物半導体からなる第２半導
体層とを備え、第１半導体層と第２半導体層とは、主面
に平行な面内における格子定数が互いに異なる構成を有
している。
め、本発明に係る窒化物半導体は、第１の窒化物半導体
からなる第１半導体層と、第１半導体層の主面上に成長
により形成された第２の窒化物半導体からなる第２半導
体層とを備え、第１半導体層と第２半導体層とは、主面
に平行な面内における格子定数が互いに異なる構成を有
している。
【００１６】本発明の窒化物半導体によると、第２半導
体層は第１半導体層の上に成長により形成されているに
も拘わらず、それぞれの主面に平行な面内における格子
定数が互いに異なっている。ここで、良く知られている
ように、例えば半導体発光素子は、活性層と該活性層を
挟むように形成され、活性層よりも禁制帯幅が大きく且
つ屈折率が小さい組成を持つクラッド層とからなるダブ
ルヘテロ接合構造を採ることが多い。すなわち、窒化物
半導体発光素子の場合には、一般に、活性層にはインジ
ウムを添加し、クラッド層にはアルミニウムを添加す
る。アルミニウム（Ａｌ）は、原子半径がガリウム（Ｇ
ａ）よりも小さいため、窒化アルミニウムガリウム（Ａ
ｌＧａＮ）は格子定数が窒化ガリウム（ＧａＮ）よりも
小さい。そこで、例えば、第１半導体層がＧａＮからな
り、第２半導体層が第１半導体層の上にエピタキシャル
成長したＡｌＧａＮからなるとすると、第２半導体層
は、その格子定数が下地層である第１半導体層の格子定
数と完全に一致していなくても、格子歪みが生じて第１
半導体層の格子定数と一致するように成長する。その結
果、レーザ構造のなかで比較的に大きい膜厚を要求され
るクラッド層においては、格子歪みが限界膜厚を超える
と、クラッド層にクラックが発生してしまう。
体層は第１半導体層の上に成長により形成されているに
も拘わらず、それぞれの主面に平行な面内における格子
定数が互いに異なっている。ここで、良く知られている
ように、例えば半導体発光素子は、活性層と該活性層を
挟むように形成され、活性層よりも禁制帯幅が大きく且
つ屈折率が小さい組成を持つクラッド層とからなるダブ
ルヘテロ接合構造を採ることが多い。すなわち、窒化物
半導体発光素子の場合には、一般に、活性層にはインジ
ウムを添加し、クラッド層にはアルミニウムを添加す
る。アルミニウム（Ａｌ）は、原子半径がガリウム（Ｇ
ａ）よりも小さいため、窒化アルミニウムガリウム（Ａ
ｌＧａＮ）は格子定数が窒化ガリウム（ＧａＮ）よりも
小さい。そこで、例えば、第１半導体層がＧａＮからな
り、第２半導体層が第１半導体層の上にエピタキシャル
成長したＡｌＧａＮからなるとすると、第２半導体層
は、その格子定数が下地層である第１半導体層の格子定
数と完全に一致していなくても、格子歪みが生じて第１
半導体層の格子定数と一致するように成長する。その結
果、レーザ構造のなかで比較的に大きい膜厚を要求され
るクラッド層においては、格子歪みが限界膜厚を超える
と、クラッド層にクラックが発生してしまう。
【００１７】しかしながら、本発明に係る窒化物半導体
からなる第１半導体層と第２半導体層とは、主面に平行
な面内における格子定数が互いに異なるため、第２半導
体層をクラッド層又はその下地層とすると、第１半導体
層の組成が第２半導体層と異なる窒化物半導体であって
も、第２半導体層にクラックが生じることがない。
からなる第１半導体層と第２半導体層とは、主面に平行
な面内における格子定数が互いに異なるため、第２半導
体層をクラッド層又はその下地層とすると、第１半導体
層の組成が第２半導体層と異なる窒化物半導体であって
も、第２半導体層にクラックが生じることがない。
【００１８】本発明の窒化物半導体は、第１半導体層と
第２半導体層との間に形成され、アルミニウムを含み且
つその表面に互いに異なる複数のファセット面を持つ第
３の窒化物半導体からなるファセット形成層をさらに備
え、第２半導体層がファセット形成層を下地層として成
長していることが好ましい。
第２半導体層との間に形成され、アルミニウムを含み且
つその表面に互いに異なる複数のファセット面を持つ第
３の窒化物半導体からなるファセット形成層をさらに備
え、第２半導体層がファセット形成層を下地層として成
長していることが好ましい。
【００１９】このように、第２半導体層は、表面に形成
され互いに異なる複数のファセット面を持つファセット
形成層を下地層として成長しているため、第１半導体層
の主面と異なる面方位を持つファセット面からも成長す
る。その結果、第２半導体層は第１半導体層の主面に対
して平行な方向の成分を持って成長する、いわゆる横方
向成長となる。このため、第２半導体層における第１半
導体層の主面に平行な面内の格子定数が成長時の応力に
より圧縮されて第１半導体層の格子定数と異なる値とな
る。
され互いに異なる複数のファセット面を持つファセット
形成層を下地層として成長しているため、第１半導体層
の主面と異なる面方位を持つファセット面からも成長す
る。その結果、第２半導体層は第１半導体層の主面に対
して平行な方向の成分を持って成長する、いわゆる横方
向成長となる。このため、第２半導体層における第１半
導体層の主面に平行な面内の格子定数が成長時の応力に
より圧縮されて第１半導体層の格子定数と異なる値とな
る。
【００２０】この場合に、複数のファセット面のうち一
の面は第１半導体層の主面に対して平行な面であり、他
の面は主面に対して傾いた面であることが好ましい。
の面は第１半導体層の主面に対して平行な面であり、他
の面は主面に対して傾いた面であることが好ましい。
【００２１】さらに、この場合に、第１のファセット面
の面方位が（０００１）面であり、第２のファセット面
の面方位が｛１−１０１｝面又は｛１−１０２｝面であ
ることが好ましい。なお、本願明細書においては、面方
位のミラー指数に付した負符号”−”は該負符号に続く
一のミラー指数の反転を便宜的に表わしている。
の面方位が（０００１）面であり、第２のファセット面
の面方位が｛１−１０１｝面又は｛１−１０２｝面であ
ることが好ましい。なお、本願明細書においては、面方
位のミラー指数に付した負符号”−”は該負符号に続く
一のミラー指数の反転を便宜的に表わしている。
【００２２】本発明の窒化物半導体において、第１半導
体層は、窒化アルミニウムガリウムインジウム（Ａｌx
Ｇａy Ｉｎz Ｎ（但し、０≦ｘ，ｙ，ｚ≦１，ｘ＋ｙ＋
ｚ＝１である））、窒素を含む化合物結晶体、サファイ
ア、炭化珪素、又はガリウム砒素からなる基板の上に成
長により形成されていることが好ましい。
体層は、窒化アルミニウムガリウムインジウム（Ａｌx
Ｇａy Ｉｎz Ｎ（但し、０≦ｘ，ｙ，ｚ≦１，ｘ＋ｙ＋
ｚ＝１である））、窒素を含む化合物結晶体、サファイ
ア、炭化珪素、又はガリウム砒素からなる基板の上に成
長により形成されていることが好ましい。
【００２３】本発明に係る窒化物半導体の製造方法は、
第１の窒化物半導体からなる第１半導体層の上に、第１
の温度で、アルミニウムを含む第２の窒化物半導体から
なるファセット形成層を成長する第１の工程と、ファセ
ット形成層に対して、第１の温度よりも高い第２の温度
で熱処理を行なうことにより、ファセット形成層の表面
に互いに面方位が異なる複数のファセット面を形成する
第２の工程と、熱処理されたファセット形成層の上に、
第１の温度よりも高い第３の温度で、第３の窒化物半導
体からなる第２半導体層を成長する第３の工程とを備
え、第１半導体層と第２半導体層とは、第１半導体層の
主面に平行な面内における格子定数が互いに異なる。
第１の窒化物半導体からなる第１半導体層の上に、第１
の温度で、アルミニウムを含む第２の窒化物半導体から
なるファセット形成層を成長する第１の工程と、ファセ
ット形成層に対して、第１の温度よりも高い第２の温度
で熱処理を行なうことにより、ファセット形成層の表面
に互いに面方位が異なる複数のファセット面を形成する
第２の工程と、熱処理されたファセット形成層の上に、
第１の温度よりも高い第３の温度で、第３の窒化物半導
体からなる第２半導体層を成長する第３の工程とを備
え、第１半導体層と第２半導体層とは、第１半導体層の
主面に平行な面内における格子定数が互いに異なる。
【００２４】本発明の窒化物半導体の製造方法による
と、第１半導体層の上に、第１の温度で、アルミニウム
を含むファセット形成層を成長し、その後、ファセット
形成層に対して、第１の温度よりも高い第２の温度で熱
処理を行なうことにより、ファセット形成層の表面に互
いに面方位が異なる複数のファセット面を形成する。さ
らに、この熱処理によりファセット形成層における結晶
格子の再配列が生じて欠陥を低減することができる。こ
のため、ファセット形成層の上に成長する第２半導体層
における基板面に平行な面内の格子定数は、第１半導体
層と異なるように成長するので、本発明の窒化物半導体
を得ることができる。
と、第１半導体層の上に、第１の温度で、アルミニウム
を含むファセット形成層を成長し、その後、ファセット
形成層に対して、第１の温度よりも高い第２の温度で熱
処理を行なうことにより、ファセット形成層の表面に互
いに面方位が異なる複数のファセット面を形成する。さ
らに、この熱処理によりファセット形成層における結晶
格子の再配列が生じて欠陥を低減することができる。こ
のため、ファセット形成層の上に成長する第２半導体層
における基板面に平行な面内の格子定数は、第１半導体
層と異なるように成長するので、本発明の窒化物半導体
を得ることができる。
【００２５】本発明の窒化物半導体の製造方法におい
て、第２の工程がアンモニアと水素とを含む雰囲気で行
なうことが好ましい。
て、第２の工程がアンモニアと水素とを含む雰囲気で行
なうことが好ましい。
【００２６】この場合の雰囲気に含まれる水素の分圧
は、該水素を除く不活性ガスからなるキャリアガスの分
圧よりも高いか又は等しい値に設定することが好まし
い。
は、該水素を除く不活性ガスからなるキャリアガスの分
圧よりも高いか又は等しい値に設定することが好まし
い。
【００２７】本発明の窒化物半導体の製造方法におい
て、複数のファセット面のうち一の面方位が（０００
１）面であり、他の面方位が｛１−１０１｝面又は｛１
−１０２｝面であることが好ましい。
て、複数のファセット面のうち一の面方位が（０００
１）面であり、他の面方位が｛１−１０１｝面又は｛１
−１０２｝面であることが好ましい。
【００２８】本発明の窒化物半導体の製造方法は、第１
の工程よりも前に、第１半導体層を、窒化アルミニウム
ガリウムインジウム（Ａｌx Ｇａy Ｉｎz Ｎ（但し、０
≦ｘ，ｙ，ｚ≦１，ｘ＋ｙ＋ｚ＝１である））、窒素を
含む化合物結晶体、サファイア、炭化珪素、又はガリウ
ム砒素からなる基板の上に成長する第４の工程をさらに
備えていることが好ましい。
の工程よりも前に、第１半導体層を、窒化アルミニウム
ガリウムインジウム（Ａｌx Ｇａy Ｉｎz Ｎ（但し、０
≦ｘ，ｙ，ｚ≦１，ｘ＋ｙ＋ｚ＝１である））、窒素を
含む化合物結晶体、サファイア、炭化珪素、又はガリウ
ム砒素からなる基板の上に成長する第４の工程をさらに
備えていることが好ましい。
【００２９】本発明に係る窒化物半導体素子は、第１の
窒化物半導体からなる第１半導体層と、第１半導体層の
主面上に形成され、アルミニウムを含み且つその上面に
互いに異なる複数のファセット面を有する第２の窒化物
半導体からなるファセット形成層と、ファセット形成層
の上に成長により形成された第３の窒化物半導体からな
る第２半導体層と、第２半導体層の上に成長により形成
され、アルミニウムの組成が相対的に大きい第４の窒化
物半導体からなる第３半導体層とを備え、第１半導体層
と第２半導体層とは、主面に平行な面内における格子定
数が互いに異なっており、第２半導体層の格子定数は、
第３半導体層におけるバルク状態の格子定数と実質的に
一致している。
窒化物半導体からなる第１半導体層と、第１半導体層の
主面上に形成され、アルミニウムを含み且つその上面に
互いに異なる複数のファセット面を有する第２の窒化物
半導体からなるファセット形成層と、ファセット形成層
の上に成長により形成された第３の窒化物半導体からな
る第２半導体層と、第２半導体層の上に成長により形成
され、アルミニウムの組成が相対的に大きい第４の窒化
物半導体からなる第３半導体層とを備え、第１半導体層
と第２半導体層とは、主面に平行な面内における格子定
数が互いに異なっており、第２半導体層の格子定数は、
第３半導体層におけるバルク状態の格子定数と実質的に
一致している。
【００３０】本発明の窒化物半導体素子によると、本発
明のファセット形成層の上に成長により形成された第２
半導体層と、該第２半導体層の上に成長により形成さ
れ、アルミニウムの組成が相対的に大きい第３半導体層
とを備えており、第２半導体層の格子定数が第３半導体
層におけるバルク状態の格子定数と実質的に一致してい
るため、第３半導体層の厚さを比較的に大きくしても、
第３半導体層にクラックが生じることがない。
明のファセット形成層の上に成長により形成された第２
半導体層と、該第２半導体層の上に成長により形成さ
れ、アルミニウムの組成が相対的に大きい第３半導体層
とを備えており、第２半導体層の格子定数が第３半導体
層におけるバルク状態の格子定数と実質的に一致してい
るため、第３半導体層の厚さを比較的に大きくしても、
第３半導体層にクラックが生じることがない。
【００３１】本発明の窒化物半導体素子は、第２半導体
層の上に、第５の窒化物半導体からなる活性層をさらに
備え、ファセット形成層におけるエネルギーギャップの
大きさは、活性層から発振される発光波長と対応するエ
ネルギーよりも小さいことが好ましい。
層の上に、第５の窒化物半導体からなる活性層をさらに
備え、ファセット形成層におけるエネルギーギャップの
大きさは、活性層から発振される発光波長と対応するエ
ネルギーよりも小さいことが好ましい。
【００３２】本発明の窒化物半導体素子において、ファ
セット形成層には動作電流が流れないことが好ましい。
セット形成層には動作電流が流れないことが好ましい。
【００３３】本発明の窒化物半導体素子において、複数
のファセット面のうち一の面方位が（０００１）面であ
り、他の面方位が｛１−１０１｝面又は｛１−１０２｝
面であることが好ましい。
のファセット面のうち一の面方位が（０００１）面であ
り、他の面方位が｛１−１０１｝面又は｛１−１０２｝
面であることが好ましい。
【００３４】本発明の窒化物半導体素子において、第１
半導体層が、窒化アルミニウムガリウムインジウム（Ａ
ｌx Ｇａy Ｉｎz Ｎ（但し、０≦ｘ，ｙ，ｚ≦１，ｘ＋
ｙ＋ｚ＝１である））、窒素を含む化合物結晶体、サフ
ァイア、炭化珪素、又はガリウム砒素からなる基板の上
に成長により形成されていることが好ましい。
半導体層が、窒化アルミニウムガリウムインジウム（Ａ
ｌx Ｇａy Ｉｎz Ｎ（但し、０≦ｘ，ｙ，ｚ≦１，ｘ＋
ｙ＋ｚ＝１である））、窒素を含む化合物結晶体、サフ
ァイア、炭化珪素、又はガリウム砒素からなる基板の上
に成長により形成されていることが好ましい。
【００３５】
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。
の実施形態について図面を参照しながら説明する。
【００３６】図１（ａ）は本発明の第１の実施形態に係
る窒化物半導体レーザ素子の断面構成を示している。
る窒化物半導体レーザ素子の断面構成を示している。
【００３７】図１（ａ）に示すように、例えば窒化ガリ
ウム（ＧａＮ）からなる基板１１の上には、窒化アルミ
ニウムガリウムインジウム（Ａｌx Ｇａy Ｉｎz Ｎ（但
し、０＜ｘ≦１，０≦ｙ，ｚ≦１，ｘ＋ｙ＋ｚ＝１であ
る））からなるファセット形成層１２が形成されてい
る。該ファセット形成層１２の上には、アンドープのＧ
ａＮからなる選択成長層１３と、例えばシリコン（Ｓ
ｉ）をドーパントとするｎ型ＧａＮからなるｎ型コンタ
クト層１４と、ｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型ク
ラッド層１５と、ｎ型ＧａＮからなるｎ型光ガイド層１
６と、多重量子井戸（ＭＱＷ）活性層１７と、例えばマ
グネシウム（Ｍｇ）をｐ型ドーパントとするｐ型Ａｌ
0.14Ｇａ0.86Ｎからなる電流ブロック層１８と、ｐ型Ｇ
ａＮからなるｐ型光ガイド層１９と、ｐ型超格子クラッ
ド層２０と、ｐ型ＧａＮからなるｐ型第２コンタクト層
２１と、該ｐ型第２コンタクト層２１よりも高濃度にド
ープされたｐ型ＧａＮからなるｐ型第１コンタクト層２
２とが順次成長により形成されている。
ウム（ＧａＮ）からなる基板１１の上には、窒化アルミ
ニウムガリウムインジウム（Ａｌx Ｇａy Ｉｎz Ｎ（但
し、０＜ｘ≦１，０≦ｙ，ｚ≦１，ｘ＋ｙ＋ｚ＝１であ
る））からなるファセット形成層１２が形成されてい
る。該ファセット形成層１２の上には、アンドープのＧ
ａＮからなる選択成長層１３と、例えばシリコン（Ｓ
ｉ）をドーパントとするｎ型ＧａＮからなるｎ型コンタ
クト層１４と、ｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型ク
ラッド層１５と、ｎ型ＧａＮからなるｎ型光ガイド層１
６と、多重量子井戸（ＭＱＷ）活性層１７と、例えばマ
グネシウム（Ｍｇ）をｐ型ドーパントとするｐ型Ａｌ
0.14Ｇａ0.86Ｎからなる電流ブロック層１８と、ｐ型Ｇ
ａＮからなるｐ型光ガイド層１９と、ｐ型超格子クラッ
ド層２０と、ｐ型ＧａＮからなるｐ型第２コンタクト層
２１と、該ｐ型第２コンタクト層２１よりも高濃度にド
ープされたｐ型ＧａＮからなるｐ型第１コンタクト層２
２とが順次成長により形成されている。
【００３８】ＭＱＷ活性層１７は、図１（ｂ）に示すよ
うに、それぞれの厚さが約３ｎｍの窒化ガリウムインジ
ウム（Ｇａ0.9 Ｉｎ0.1 Ｎ）からなる３層の井戸層１７
ａと、それぞれの厚さが約６ｎｍで各井戸層１７ａの間
に形成された４層のＧａＮからなるバリア層１７ｂとに
より構成されている。
うに、それぞれの厚さが約３ｎｍの窒化ガリウムインジ
ウム（Ｇａ0.9 Ｉｎ0.1 Ｎ）からなる３層の井戸層１７
ａと、それぞれの厚さが約６ｎｍで各井戸層１７ａの間
に形成された４層のＧａＮからなるバリア層１７ｂとに
より構成されている。
【００３９】ｐ型超格子クラッド層２０は、図１（ｃ）
に示すように、それぞれの厚さが約２．５ｎｍで、ｐ型
窒化アルミニウムガリウム（Ａｌ0.14Ｇａ0.86Ｎ）から
なる第１層２０ａと、ＧａＮからなる第２層２０ｂとを
１周期として１４０周期分が積層されてなり、その併せ
た厚さは約７００ｎｍである。ここでは、第１層２０ａ
及び第２層２０ｂのうち第１層２０ａをｐ型の半導体と
したが、これに限られず、少なくとも一方をｐ型とすれ
ば良い。また、ｐ型ドーパントにはマグネシウムを用い
ている。
に示すように、それぞれの厚さが約２．５ｎｍで、ｐ型
窒化アルミニウムガリウム（Ａｌ0.14Ｇａ0.86Ｎ）から
なる第１層２０ａと、ＧａＮからなる第２層２０ｂとを
１周期として１４０周期分が積層されてなり、その併せ
た厚さは約７００ｎｍである。ここでは、第１層２０ａ
及び第２層２０ｂのうち第１層２０ａをｐ型の半導体と
したが、これに限られず、少なくとも一方をｐ型とすれ
ば良い。また、ｐ型ドーパントにはマグネシウムを用い
ている。
【００４０】ｎ型コンタクト層１４は、ｐ型第１コンタ
クト層２２からｎ型コンタクト層１４の上部がエッチン
グされてその一部が露出しており、その露出面上には、
例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層
体からなるｎ側電極２３が形成されている。
クト層２２からｎ型コンタクト層１４の上部がエッチン
グされてその一部が露出しており、その露出面上には、
例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層
体からなるｎ側電極２３が形成されている。
【００４１】また、ＭＱＷ活性層１７にストライプ状の
共振器構造が形成されるように、ｐ型第１コンタクト層
２２、ｐ型第２コンタクト層２１及びｐ型超格子クラッ
ド層２０の上部までがエッチングされてリッジ部１０が
形成されている。
共振器構造が形成されるように、ｐ型第１コンタクト層
２２、ｐ型第２コンタクト層２１及びｐ型超格子クラッ
ド層２０の上部までがエッチングされてリッジ部１０が
形成されている。
【００４２】リッジ部１０の上面は３μｍ〜５μｍ程度
の幅で残すと共に、該リッジ部１０及びｎ型コンタクト
層１４にまで至るメサ状の半導体層の両側面は、例えば
酸化シリコン（ＳｉＯ2 ）からなる保護絶縁膜２４によ
り覆われている。
の幅で残すと共に、該リッジ部１０及びｎ型コンタクト
層１４にまで至るメサ状の半導体層の両側面は、例えば
酸化シリコン（ＳｉＯ2 ）からなる保護絶縁膜２４によ
り覆われている。
【００４３】ｐ型第１コンタクト層２２の上面における
保護絶縁膜２４からの露出領域は、レーザ素子の電流注
入領域であり、リッジ部１０の上面及び両側面には、該
電流注入領域と接するように、例えばニッケル（Ｎｉ）
と金（Ａｕ）との積層体からなるｐ側電極２５が形成さ
れている。
保護絶縁膜２４からの露出領域は、レーザ素子の電流注
入領域であり、リッジ部１０の上面及び両側面には、該
電流注入領域と接するように、例えばニッケル（Ｎｉ）
と金（Ａｕ）との積層体からなるｐ側電極２５が形成さ
れている。
【００４４】また、電流ブロック層１８はＡｌの組成が
０．１４であり、ｐ型超格子クラッド層２０におけるＡ
ｌの平均組成０．０７よりも大きいことから、電流ブロ
ック層１８のバンドギャップはクラッド層２０のバンド
ギャップよりも大きい。このため、電流ブロック層１８
は、ｎ型コンタクト層１４から注入される電子が活性層
１７に注入されずにｐ型光ガイド層１９にリークしてし
まうことを防止するバリア層として機能する。
０．１４であり、ｐ型超格子クラッド層２０におけるＡ
ｌの平均組成０．０７よりも大きいことから、電流ブロ
ック層１８のバンドギャップはクラッド層２０のバンド
ギャップよりも大きい。このため、電流ブロック層１８
は、ｎ型コンタクト層１４から注入される電子が活性層
１７に注入されずにｐ型光ガイド層１９にリークしてし
まうことを防止するバリア層として機能する。
【００４５】以下、前記のように構成された窒化物半導
体レーザ素子の製造方法について図１（ａ）及び図２
（ａ）〜図２（ｄ）を用いて説明する。
体レーザ素子の製造方法について図１（ａ）及び図２
（ａ）〜図２（ｄ）を用いて説明する。
【００４６】ここでは、結晶成長方法の一例としてＭＯ
ＶＰＥ法を用いる。窒化物半導体の成長圧力は、大気圧
（１ａｔｍ）よりも低い減圧状態、大気圧と同等の常圧
状態、又は大気圧よりも高い加圧状態のいずれでも良
く、さらには各半導体層ごとに適当な圧力に変更しても
よい。また、ガリウム等を含むIII 族の原料ガスを基板
１１上に導入するキャリアガスには、少なくとも窒素
（Ｎ2 ）又は水素（Ｈ2 ）からなる不活性ガスを用い
る。
ＶＰＥ法を用いる。窒化物半導体の成長圧力は、大気圧
（１ａｔｍ）よりも低い減圧状態、大気圧と同等の常圧
状態、又は大気圧よりも高い加圧状態のいずれでも良
く、さらには各半導体層ごとに適当な圧力に変更しても
よい。また、ガリウム等を含むIII 族の原料ガスを基板
１１上に導入するキャリアガスには、少なくとも窒素
（Ｎ2 ）又は水素（Ｈ2 ）からなる不活性ガスを用い
る。
【００４７】まず、図２（ａ）に示すように、主面の面
方位に（０００１）面（＝Ｃ面）を持つ窒化ガリウム
（ＧａＮ）からなる基板１１をＭＯＶＰＥ装置の反応室
に投入する。その後、成長温度を約５５０℃とし、基板
１１上に、ガリウム源であるトリメチルガリウム（ＴＭ
Ｇ）、アルミニウム源であるトリメチルアルミニウム
（ＴＭＡ）及びインジウム源であるトリメチルインジウ
ム（ＴＭＩ）、並びに窒素源であるアンモニア（ＮＨ
3 ）を導入して、基板１１の主面上に、ＡｌＧａＩｎＮ
からなるプレファセット形成層１２Ａを成長する。ここ
では、通常の窒化物半導体を成長する１０００℃程度の
成長温度よりも低い５５０℃程度でプレファセット形成
層１２Ａを成長するため、該プレファセット形成層１２
Ａの結晶性は不十分であり、その表面モフォロジーも凹
凸形状が著しい。但し、プレファセット形成層１２Ａ
は、ＧａＮからなる基板１１上に成長するため、多結晶
状とはならない。
方位に（０００１）面（＝Ｃ面）を持つ窒化ガリウム
（ＧａＮ）からなる基板１１をＭＯＶＰＥ装置の反応室
に投入する。その後、成長温度を約５５０℃とし、基板
１１上に、ガリウム源であるトリメチルガリウム（ＴＭ
Ｇ）、アルミニウム源であるトリメチルアルミニウム
（ＴＭＡ）及びインジウム源であるトリメチルインジウ
ム（ＴＭＩ）、並びに窒素源であるアンモニア（ＮＨ
3 ）を導入して、基板１１の主面上に、ＡｌＧａＩｎＮ
からなるプレファセット形成層１２Ａを成長する。ここ
では、通常の窒化物半導体を成長する１０００℃程度の
成長温度よりも低い５５０℃程度でプレファセット形成
層１２Ａを成長するため、該プレファセット形成層１２
Ａの結晶性は不十分であり、その表面モフォロジーも凹
凸形状が著しい。但し、プレファセット形成層１２Ａ
は、ＧａＮからなる基板１１上に成長するため、多結晶
状とはならない。
【００４８】次に、図２（ｂ）に示すように、成長温度
を約１１２０℃にまで昇温し、且つ、窒素源であるアン
モニア（ＮＨ3 ）とキャリアガスである水素（Ｈ2 ）及
び窒素（Ｎ2 ）との比を１対１対１とするか、又は２対
２対１とする条件下で、プレファセット形成層１２Ａに
対して熱処理を行なうことにより、プレファセット形成
層１２Ａに結晶格子の再配列が生じる。この再配列によ
り、プレファセット形成層１２Ａの表面は、基板面と平
行な一のファセット面（（０００１）面）と、該基板面
に対して傾いた他のファセット面（｛１−１０１｝面又
は｛１−１０２｝面）とを有するファセット形成層１２
に変化する。このような面方位により、ファセット形成
層１２の表面は、多数の六角錘体又は六角錘台状の凹凸
形状となる。なお、ファセット形成層１２の厚さは、六
角錘体又は六角錘台が形成できる程度の厚さであれば良
く、第１の実施形態においては、５０ｎｍ程度としてい
る。また、ファセット形成層１２の組成の一例として、
Ａｌ0.1 Ｇａ0.9 Ｎとすると、この膜厚及び組成の場合
の加熱処理時間は数分間程度が好ましい。なお、ファセ
ット形成層１２のＡｌ組成ｘは０＜ｘ＜０．２の範囲が
好ましく、ｘ＝０とすると、前述したファセット面が生
じにくく、また、Ｘ≧０．２とすると、ファセット形成
層１２の導電性が劣化する。
を約１１２０℃にまで昇温し、且つ、窒素源であるアン
モニア（ＮＨ3 ）とキャリアガスである水素（Ｈ2 ）及
び窒素（Ｎ2 ）との比を１対１対１とするか、又は２対
２対１とする条件下で、プレファセット形成層１２Ａに
対して熱処理を行なうことにより、プレファセット形成
層１２Ａに結晶格子の再配列が生じる。この再配列によ
り、プレファセット形成層１２Ａの表面は、基板面と平
行な一のファセット面（（０００１）面）と、該基板面
に対して傾いた他のファセット面（｛１−１０１｝面又
は｛１−１０２｝面）とを有するファセット形成層１２
に変化する。このような面方位により、ファセット形成
層１２の表面は、多数の六角錘体又は六角錘台状の凹凸
形状となる。なお、ファセット形成層１２の厚さは、六
角錘体又は六角錘台が形成できる程度の厚さであれば良
く、第１の実施形態においては、５０ｎｍ程度としてい
る。また、ファセット形成層１２の組成の一例として、
Ａｌ0.1 Ｇａ0.9 Ｎとすると、この膜厚及び組成の場合
の加熱処理時間は数分間程度が好ましい。なお、ファセ
ット形成層１２のＡｌ組成ｘは０＜ｘ＜０．２の範囲が
好ましく、ｘ＝０とすると、前述したファセット面が生
じにくく、また、Ｘ≧０．２とすると、ファセット形成
層１２の導電性が劣化する。
【００４９】次に、図２（ｃ）に示すように、成長温度
を約１１００℃として、ガリウム源であるＴＭＧ及び窒
素源であるアンモニアを基板１１上に導入することによ
り、ファセット形成層１２の上に窒化ガリウムからなる
選択成長層１３を成長する。このとき、選択成長層１３
は、ファセット形成層１２の表面に形成された、基板面
に対して傾いた｛１−１０１｝面又は｛１−１０２｝面
から横方向成長する。さらに、選択成長層１３の表面が
平坦化するまで成長して、図２（ｄ）に示す状態を得
る。このときの選択成長層１３の成長温度は１１００℃
には限られず、成長雰囲気の圧力にも依るが９００℃〜
１３００℃程度であれば良い。
を約１１００℃として、ガリウム源であるＴＭＧ及び窒
素源であるアンモニアを基板１１上に導入することによ
り、ファセット形成層１２の上に窒化ガリウムからなる
選択成長層１３を成長する。このとき、選択成長層１３
は、ファセット形成層１２の表面に形成された、基板面
に対して傾いた｛１−１０１｝面又は｛１−１０２｝面
から横方向成長する。さらに、選択成長層１３の表面が
平坦化するまで成長して、図２（ｄ）に示す状態を得
る。このときの選択成長層１３の成長温度は１１００℃
には限られず、成長雰囲気の圧力にも依るが９００℃〜
１３００℃程度であれば良い。
【００５０】次に、図１（ａ）に示すように、選択成長
層１３の上に、ｎ型コンタクト層１４、ｎ型クラッド層
１５、ｎ型光ガイド層１６、ＭＱＷ活性層１７、ｐ型キ
ャップ層１８、ｐ型光ガイド層１９、ｐ型超格子クラッ
ド層２０、ｐ型第２コンタクト層２１、及びｐ型第１コ
ンタクト層２２を順次成長する。このとき、選択成長層
１３からｐ型第１コンタクト層２２までの各半導体層
は、Ｃ面内においてａ軸格子定数がそれぞれ格子整合す
るように結晶成長する。
層１３の上に、ｎ型コンタクト層１４、ｎ型クラッド層
１５、ｎ型光ガイド層１６、ＭＱＷ活性層１７、ｐ型キ
ャップ層１８、ｐ型光ガイド層１９、ｐ型超格子クラッ
ド層２０、ｐ型第２コンタクト層２１、及びｐ型第１コ
ンタクト層２２を順次成長する。このとき、選択成長層
１３からｐ型第１コンタクト層２２までの各半導体層
は、Ｃ面内においてａ軸格子定数がそれぞれ格子整合す
るように結晶成長する。
【００５１】ここで、ＭＱＷ活性層１７の成長温度は、
インジウム原子（Ｉｎ）が結晶中に容易に取り込まれる
ように７８０℃程度としている。
インジウム原子（Ｉｎ）が結晶中に容易に取り込まれる
ように７８０℃程度としている。
【００５２】なお、本願明細書において、ｐ型超格子ク
ラッド層２０のように半導体層に超格子構造を用いてい
る場合の格子定数は、超格子構造を構成する各層の格子
定数の平均値としている。また、本願明細書において、
実質的な格子整合とは、異なるバルク格子定数を持つ半
導体層同士を積層した場合に、応力による格子変形によ
って新たに定義される格子定数同士の差が±０．５％以
内の状態をいう。ここで、バルク格子定数とは、基板等
から熱歪みを受けていないバルク本来の格子定数をい
う。
ラッド層２０のように半導体層に超格子構造を用いてい
る場合の格子定数は、超格子構造を構成する各層の格子
定数の平均値としている。また、本願明細書において、
実質的な格子整合とは、異なるバルク格子定数を持つ半
導体層同士を積層した場合に、応力による格子変形によ
って新たに定義される格子定数同士の差が±０．５％以
内の状態をいう。ここで、バルク格子定数とは、基板等
から熱歪みを受けていないバルク本来の格子定数をい
う。
【００５３】次に、例えば塩素（Ｃｌ2 ）ガスをエッチ
ングガスに用いたドライエッチングにより、ｐ型第１コ
ンタクト層２２、ｐ型第２コンタクト層２１、及びｐ型
超格子クラッド層２１の上部に、リッジ部１０を形成す
る。続いて、ｐ型超格子クラッド層２１の下部からｎ型
コンタクト層１４の上部にまで、リッジ部１０を含むよ
うにドライエッチングを行なってｎ型コンタクト層１４
を露出する。
ングガスに用いたドライエッチングにより、ｐ型第１コ
ンタクト層２２、ｐ型第２コンタクト層２１、及びｐ型
超格子クラッド層２１の上部に、リッジ部１０を形成す
る。続いて、ｐ型超格子クラッド層２１の下部からｎ型
コンタクト層１４の上部にまで、リッジ部１０を含むよ
うにドライエッチングを行なってｎ型コンタクト層１４
を露出する。
【００５４】次に、ＣＶＤ法等により、リッジ部１０の
側面及びその下方の積層体の側面に、ｐ型第１コンタク
ト層２２の上面には幅が３μｍ〜５μｍ程度のストライ
プ状の開口部を持つと共に、ｎ型コンタクト層１４の露
出面上には適当な開口部を持つように保護絶縁膜２４を
堆積する。
側面及びその下方の積層体の側面に、ｐ型第１コンタク
ト層２２の上面には幅が３μｍ〜５μｍ程度のストライ
プ状の開口部を持つと共に、ｎ型コンタクト層１４の露
出面上には適当な開口部を持つように保護絶縁膜２４を
堆積する。
【００５５】次に、蒸着法等により、保護絶縁膜２４に
おけるリッジ部１０の開口部を含むようにｐ側電極２５
を形成し、続いて、ｎ型コンタクト層１４における保護
絶縁膜２４からの露出部分にｎ側電極２３を形成する。
なお、ｐ側電極２５及びｎ側電極２３の形成順序は問わ
れない。
おけるリッジ部１０の開口部を含むようにｐ側電極２５
を形成し、続いて、ｎ型コンタクト層１４における保護
絶縁膜２４からの露出部分にｎ側電極２３を形成する。
なお、ｐ側電極２５及びｎ側電極２３の形成順序は問わ
れない。
【００５６】その後、基板１１を共振器端面が露出する
ように劈開して、図１（ａ）に示す半導体レーザ素子を
得る。
ように劈開して、図１（ａ）に示す半導体レーザ素子を
得る。
【００５７】得られた半導体レーザ素子のｐ側電極２５
とｎ側電極２３との間に電圧を印加すると、ＭＱＷ活性
層１７に向かって、ｐ側電極２５からは正孔が注入さ
れ、ｎ側電極２３からは電子が注入される。注入された
正孔及び電子はＭＱＷ活性層１７において利得を生じ、
４０５ｎｍの波長でレーザ発振を起こすことを確認して
いる。
とｎ側電極２３との間に電圧を印加すると、ＭＱＷ活性
層１７に向かって、ｐ側電極２５からは正孔が注入さ
れ、ｎ側電極２３からは電子が注入される。注入された
正孔及び電子はＭＱＷ活性層１７において利得を生じ、
４０５ｎｍの波長でレーザ発振を起こすことを確認して
いる。
【００５８】以下、ファセット形成層１２を設ける技術
的背景とのその機能と説明する。
的背景とのその機能と説明する。
【００５９】［ファセット形成層の技術的背景］図３は
窒化ガリウム（ＧａＮ）又はサファイアからなる基板上
に成長した窒化ガリウムにおけるａ軸格子定数と、その
格子定数に格子整合する窒化アルミニウムガリウム（Ａ
ｌＧａＮ）からなる半導体層におけるＡｌ組成との関係
を示している。
窒化ガリウム（ＧａＮ）又はサファイアからなる基板上
に成長した窒化ガリウムにおけるａ軸格子定数と、その
格子定数に格子整合する窒化アルミニウムガリウム（Ａ
ｌＧａＮ）からなる半導体層におけるＡｌ組成との関係
を示している。
【００６０】図３に示すように、ＧａＮからなる基板
は、フリースタンディング（自立）状態のバルク結晶で
あり、そのａ軸格子定数は３．１８９Åである。従っ
て、ＧａＮ基板を下地層として成長するＡｌＧａＮ層
は、ＧａＮ基板に対して格子歪みが生じない状態で格子
整合することはあり得ない。
は、フリースタンディング（自立）状態のバルク結晶で
あり、そのａ軸格子定数は３．１８９Åである。従っ
て、ＧａＮ基板を下地層として成長するＡｌＧａＮ層
は、ＧａＮ基板に対して格子歪みが生じない状態で格子
整合することはあり得ない。
【００６１】これに対し、サファイア基板を下地層とし
て成長するＧａＮ層の格子定数は、サファイアの熱膨張
係数がＧａＮの熱膨張係数よりも大きいため、Ｃ面内で
圧縮歪みを受けることにより、ａ軸格子定数が縮むこと
が知られている。ちなみに、窒化ガリウムの熱膨張係数
は５．５９×１０-6／Ｋであり、サファイアの熱膨張係
数は７．５×１０-6／Ｋである。
て成長するＧａＮ層の格子定数は、サファイアの熱膨張
係数がＧａＮの熱膨張係数よりも大きいため、Ｃ面内で
圧縮歪みを受けることにより、ａ軸格子定数が縮むこと
が知られている。ちなみに、窒化ガリウムの熱膨張係数
は５．５９×１０-6／Ｋであり、サファイアの熱膨張係
数は７．５×１０-6／Ｋである。
【００６２】本願発明者らは、窒化物半導体の成長用基
板として、成長させる半導体と異なる材料からなる異種
基板（例えばサファイア）を用いる場合と、同種の材料
からなる同種基板（例えば窒化ガリウム）を用いる場合
とで、種々の検討を重ねた結果、以下の知見を得てい
る。
板として、成長させる半導体と異なる材料からなる異種
基板（例えばサファイア）を用いる場合と、同種の材料
からなる同種基板（例えば窒化ガリウム）を用いる場合
とで、種々の検討を重ねた結果、以下の知見を得てい
る。
【００６３】まず、異種基板である、サファイア基板上
に成長し圧縮されたＧａＮの格子定数は、窒化ガリウム
（ＧａＮ）系半導体を成長するＭＯＶＰＥ装置における
成長条件、例えば基板温度、キャリアガスのガス種、成
長圧力、ガスの流速及びガス温度、並びに成長したＧａ
Ｎの結晶性に敏感に依存するという第１の知見を得てい
る。
に成長し圧縮されたＧａＮの格子定数は、窒化ガリウム
（ＧａＮ）系半導体を成長するＭＯＶＰＥ装置における
成長条件、例えば基板温度、キャリアガスのガス種、成
長圧力、ガスの流速及びガス温度、並びに成長したＧａ
Ｎの結晶性に敏感に依存するという第１の知見を得てい
る。
【００６４】例えば、基板温度を１１００℃程度にまで
十分に上げ、原料ガスの温度を１０２０℃程度にして、
サファイア基板を十分に熱膨張させると、ＧａＮ層のａ
軸はより大きく圧縮される。また、窒化ガリウム（Ｇａ
Ｎ）と窒化アルミニウム（ＡｌＮ）のａ軸格子定数はそ
れぞれ３．１８９Å、３．１１２Åであり、良く知られ
るように、窒化ガリウムにアルミニウムを加えることに
より、加えたＡｌの組成に対応して格子定数が小さくな
る。
十分に上げ、原料ガスの温度を１０２０℃程度にして、
サファイア基板を十分に熱膨張させると、ＧａＮ層のａ
軸はより大きく圧縮される。また、窒化ガリウム（Ｇａ
Ｎ）と窒化アルミニウム（ＡｌＮ）のａ軸格子定数はそ
れぞれ３．１８９Å、３．１１２Åであり、良く知られ
るように、窒化ガリウムにアルミニウムを加えることに
より、加えたＡｌの組成に対応して格子定数が小さくな
る。
【００６５】そこで、これらの成長条件を最適化するこ
とにより、サファイア基板により圧縮されたＧａＮ層の
ａ軸格子定数は、窒化アルミニウムガリウムのＡｌ組成
に換算して０％〜１０％程度のバルク格子定数に相当す
る範囲で調整可能であるという知見である。
とにより、サファイア基板により圧縮されたＧａＮ層の
ａ軸格子定数は、窒化アルミニウムガリウムのＡｌ組成
に換算して０％〜１０％程度のバルク格子定数に相当す
る範囲で調整可能であるという知見である。
【００６６】従って、サファイア基板上に窒化ガリウム
系半導体からなるレーザ構造を形成する場合に、ＧａＮ
層の成長条件を調整することにより、該ＧａＮ層のａ軸
格子定数を縮めてＡｌＧａＮからなる半導体層のバルク
状態のａ軸格子定数に実質的に無歪みで格子整合させる
ことが可能となる。
系半導体からなるレーザ構造を形成する場合に、ＧａＮ
層の成長条件を調整することにより、該ＧａＮ層のａ軸
格子定数を縮めてＡｌＧａＮからなる半導体層のバルク
状態のａ軸格子定数に実質的に無歪みで格子整合させる
ことが可能となる。
【００６７】当然ながら、ＧａＮ層に代えてＡｌＧａＩ
ｎＮ層をサファイア基板上に成長した場合にも、ＧａＮ
層と同様にＡｌＧａＩｎＮ層はサファイア基板により圧
縮歪みを受けてそのａ軸格子定数が縮む。その結果、Ｇ
ａＮ層と同様に成長条件、並びにＡｌ及びＩｎの各組成
を調整することにより、ＡｌＧａＩｎＮ層を、ＡｌＧａ
Ｎからなる半導体層のａ軸格子定数に実質的に格子整合
させることができる。
ｎＮ層をサファイア基板上に成長した場合にも、ＧａＮ
層と同様にＡｌＧａＩｎＮ層はサファイア基板により圧
縮歪みを受けてそのａ軸格子定数が縮む。その結果、Ｇ
ａＮ層と同様に成長条件、並びにＡｌ及びＩｎの各組成
を調整することにより、ＡｌＧａＩｎＮ層を、ＡｌＧａ
Ｎからなる半導体層のａ軸格子定数に実質的に格子整合
させることができる。
【００６８】また、サファイアに代えて、炭化珪素（Ｓ
ｉＣ）又はシリコン（Ｓｉ）からなる基板上に窒化ガリ
ウム系半導体からなるレーザ構造を形成する場合には、
炭化珪素やシリコンの熱膨張係数がＧａＮの熱膨張係数
よりも小さいことから、サファイアの場合とは逆に、Ｃ
面内で伸張歪みを受けてａ軸格子定数が伸びることが知
られている。ちなみに、炭化珪素の熱膨張係数は４．２
×１０-6／Ｋであり、シリコンの熱膨張係数は３．５９
×１０-6／Ｋである。
ｉＣ）又はシリコン（Ｓｉ）からなる基板上に窒化ガリ
ウム系半導体からなるレーザ構造を形成する場合には、
炭化珪素やシリコンの熱膨張係数がＧａＮの熱膨張係数
よりも小さいことから、サファイアの場合とは逆に、Ｃ
面内で伸張歪みを受けてａ軸格子定数が伸びることが知
られている。ちなみに、炭化珪素の熱膨張係数は４．２
×１０-6／Ｋであり、シリコンの熱膨張係数は３．５９
×１０-6／Ｋである。
【００６９】このように、ＧａＮ層が伸張歪みを受ける
場合においても、ＧａＮ層の成長条件を調整することに
より、ＧａＮ層のａ軸格子定数の伸びを小さくし、Ａｌ
ＧａＮからなる半導体層のバルク状態のａ軸格子定数に
実質的に無歪みで格子整合させることができるようにな
る。当然に、ＡｌＧａＩｎＮ層を炭化珪素又はシリコン
からなる基板上に成長した場合においても、同様の効果
を得られる。
場合においても、ＧａＮ層の成長条件を調整することに
より、ＧａＮ層のａ軸格子定数の伸びを小さくし、Ａｌ
ＧａＮからなる半導体層のバルク状態のａ軸格子定数に
実質的に無歪みで格子整合させることができるようにな
る。当然に、ＡｌＧａＩｎＮ層を炭化珪素又はシリコン
からなる基板上に成長した場合においても、同様の効果
を得られる。
【００７０】なお、ＡｌＧａＮ層との実質的な格子整合
とは格子定数ができるだけ近い程良いことはいうまでも
ない。また、ＡｌＧａＮ層は、例えばレーザ構造におい
ては、活性層よりも禁制帯幅が大きく且つ屈折率が小さ
く、さらに相対的に大きい膜厚を必要とするクラッド層
が対象となる。
とは格子定数ができるだけ近い程良いことはいうまでも
ない。また、ＡｌＧａＮ層は、例えばレーザ構造におい
ては、活性層よりも禁制帯幅が大きく且つ屈折率が小さ
く、さらに相対的に大きい膜厚を必要とするクラッド層
が対象となる。
【００７１】これに対し、同種基板である、窒化ガリウ
ム（ＧａＮ）からなる基板上に成長したＧａＮ層の上
に、バルク格子定数がＧａＮよりも小さいＡｌＧａＮか
らなる半導体層を成長した場合には、良く知られるよう
に、Ａｌ組成が大きくなる程格子歪みが大きくなり、ク
ラック及び欠陥が増加してしまい、クラックを生じない
レーザ構造を得ることは困難である。
ム（ＧａＮ）からなる基板上に成長したＧａＮ層の上
に、バルク格子定数がＧａＮよりも小さいＡｌＧａＮか
らなる半導体層を成長した場合には、良く知られるよう
に、Ａｌ組成が大きくなる程格子歪みが大きくなり、ク
ラック及び欠陥が増加してしまい、クラックを生じない
レーザ構造を得ることは困難である。
【００７２】［ファセット形成層の機能］第１の実施形
態においては、前述したように、ＧａＮからなる基板１
１の上に、例えばＡｌ0.1 Ｇａ0.9 Ｎからなるプレファ
セット形成層１２Ａを５５０℃程度の成長温度で成長
し、その後、１１２０℃程度の温度で且つアンモニアと
水素とを含む雰囲気で熱処理を行なう。また、このとき
の雰囲気中の水素の分圧を、例えば窒素からなるキャリ
アガスの分圧よりも高いか又は等しい値に設定する。
態においては、前述したように、ＧａＮからなる基板１
１の上に、例えばＡｌ0.1 Ｇａ0.9 Ｎからなるプレファ
セット形成層１２Ａを５５０℃程度の成長温度で成長
し、その後、１１２０℃程度の温度で且つアンモニアと
水素とを含む雰囲気で熱処理を行なう。また、このとき
の雰囲気中の水素の分圧を、例えば窒素からなるキャリ
アガスの分圧よりも高いか又は等しい値に設定する。
【００７３】この熱処理により、プレファセット形成層
１２Ａには結晶格子の再配列が起こり、その表面に、例
えば（０００１）面と｛１−１０１｝面又は｛１−１０
２｝面との異なる面方位を持つファセット形成層１２が
形成される。このファセット形成層１２は、ＡｌＧａＮ
からなる例えばｎ型クラッド層１４と同等のａ軸格子定
数を持つ、ＧａＮからなる選択成長層１３を得るための
下地層となる。
１２Ａには結晶格子の再配列が起こり、その表面に、例
えば（０００１）面と｛１−１０１｝面又は｛１−１０
２｝面との異なる面方位を持つファセット形成層１２が
形成される。このファセット形成層１２は、ＡｌＧａＮ
からなる例えばｎ型クラッド層１４と同等のａ軸格子定
数を持つ、ＧａＮからなる選択成長層１３を得るための
下地層となる。
【００７４】本願発明者らは、選択成長層１３が、ファ
セット形成層１２におけるＣ面から傾いたファセット面
から横方向成長が選択的に開始されるため、選択成長層
１３におけるＣ面に平行な面内の格子定数が成長時の応
力により圧縮されて、ａ軸格子定数が縮むという第２の
知見を得ている。具体的には、前述したサファイア基板
上に成長した後に圧縮されるＧａＮ層と同等のａ軸格子
定数、すなわち、ＡｌＧａＮ層のＡｌ組成に換算して０
％〜１０％程度のバルク格子定数に相当するａ軸格子定
数を持つＧａＮ層（選択成長層１３）の成長が可能であ
るという知見である。
セット形成層１２におけるＣ面から傾いたファセット面
から横方向成長が選択的に開始されるため、選択成長層
１３におけるＣ面に平行な面内の格子定数が成長時の応
力により圧縮されて、ａ軸格子定数が縮むという第２の
知見を得ている。具体的には、前述したサファイア基板
上に成長した後に圧縮されるＧａＮ層と同等のａ軸格子
定数、すなわち、ＡｌＧａＮ層のＡｌ組成に換算して０
％〜１０％程度のバルク格子定数に相当するａ軸格子定
数を持つＧａＮ層（選択成長層１３）の成長が可能であ
るという知見である。
【００７５】言い換えると、ＧａＮからなる基板１１の
格子定数と、該基板１１上に成長したＧａＮ層（選択成
長層１３）の基板面に平行な面内の格子定数（ａ軸格子
定数）が、ファセット形成層１２を介在させることによ
り、異なる値を持つようになることである。
格子定数と、該基板１１上に成長したＧａＮ層（選択成
長層１３）の基板面に平行な面内の格子定数（ａ軸格子
定数）が、ファセット形成層１２を介在させることによ
り、異なる値を持つようになることである。
【００７６】これにより、ＧａＮ層（選択成長層１３）
と、その上に成長するＡｌＧａＮ層（ｎ型クラッド層１
４及びｐ型超格子クラッド層２０）とを実質的に格子整
合させることができ、クラックの発生がないレーザ構造
を結晶成長により得ることができる。
と、その上に成長するＡｌＧａＮ層（ｎ型クラッド層１
４及びｐ型超格子クラッド層２０）とを実質的に格子整
合させることができ、クラックの発生がないレーザ構造
を結晶成長により得ることができる。
【００７７】また、プレファセット形成層１２Ａに対し
てその成長温度以上の温度で行なう熱処理によって、プ
レファセット形成層１２Ａ自体の結晶欠陥をも低減され
るため、その結果、ファセット形成層１２の結晶性が向
上し、その上に成長する選択成長層１３及び各半導体層
の結晶性をも向上することができる。
てその成長温度以上の温度で行なう熱処理によって、プ
レファセット形成層１２Ａ自体の結晶欠陥をも低減され
るため、その結果、ファセット形成層１２の結晶性が向
上し、その上に成長する選択成長層１３及び各半導体層
の結晶性をも向上することができる。
【００７８】第１の実施形態においては、第２の知見に
よって、ＧａＮからなる基板１１の上に、ＡｌＧａＩｎ
Ｎからなり、面方位が基板面と異なるファセット面を有
するファセット形成層１２を形成し、形成したファセッ
ト形成層１２を下地層としてその上にＧａＮからなる選
択成長層１３を成長することにより、該選択成長層１３
のａ軸格子定数をｎ型クラッド層１４及びｐ型超格子ク
ラッド層２０の各ａ軸格子定数に実質的に格子整合させ
ている。
よって、ＧａＮからなる基板１１の上に、ＡｌＧａＩｎ
Ｎからなり、面方位が基板面と異なるファセット面を有
するファセット形成層１２を形成し、形成したファセッ
ト形成層１２を下地層としてその上にＧａＮからなる選
択成長層１３を成長することにより、該選択成長層１３
のａ軸格子定数をｎ型クラッド層１４及びｐ型超格子ク
ラッド層２０の各ａ軸格子定数に実質的に格子整合させ
ている。
【００７９】この構成により、第１の実施形態に係る半
導体レーザ素子には、基板１１上のエピタキシャル成長
層の全体にわたってクラックの発生がなく且つ平坦な成
長表面を得ることができる。その結果、レーザ発振時の
閾値電流密度が従来例に係る半導体レーザ素子と比べて
低減すると共に、製造時の歩留まりも格段に向上する。
導体レーザ素子には、基板１１上のエピタキシャル成長
層の全体にわたってクラックの発生がなく且つ平坦な成
長表面を得ることができる。その結果、レーザ発振時の
閾値電流密度が従来例に係る半導体レーザ素子と比べて
低減すると共に、製造時の歩留まりも格段に向上する。
【００８０】その上、第１の実施形態に係るファセット
形成層１２は、従来例に係るクラック抑制層１０３がｎ
型コンタクト層１０２とｎ型超格子クラッド層１０４と
の間に設けられている構成とは異なり、基板１１と選択
成長層１３との間に設けられている。このため、従来例
に係るクラック抑制層１０３は電流経路中に位置する
が、第１の実施形態に係るファセット形成層１２は電流
経路から外れた位置に設けられるので、仮にファセット
形成層１２に欠陥が発生したとしてもその欠陥が電流に
より増大することがない。また、ファセット形成層１２
は、ＭＱＷ活性層１７、ｎ型光ガイド層１６及びｐ型光
ガイド層１９から離れた位置に設けられているため、各
半導体層１６、１７、１９の光学特性に悪影響を与える
ことがなくなる。その結果、逆耐圧特性の向上、高出力
動作時における長寿命化、及び歩留まりの向上を実現す
ることができる。
形成層１２は、従来例に係るクラック抑制層１０３がｎ
型コンタクト層１０２とｎ型超格子クラッド層１０４と
の間に設けられている構成とは異なり、基板１１と選択
成長層１３との間に設けられている。このため、従来例
に係るクラック抑制層１０３は電流経路中に位置する
が、第１の実施形態に係るファセット形成層１２は電流
経路から外れた位置に設けられるので、仮にファセット
形成層１２に欠陥が発生したとしてもその欠陥が電流に
より増大することがない。また、ファセット形成層１２
は、ＭＱＷ活性層１７、ｎ型光ガイド層１６及びｐ型光
ガイド層１９から離れた位置に設けられているため、各
半導体層１６、１７、１９の光学特性に悪影響を与える
ことがなくなる。その結果、逆耐圧特性の向上、高出力
動作時における長寿命化、及び歩留まりの向上を実現す
ることができる。
【００８１】（第１の実施形態の一変形例）以下、本発
明の第１の実施形態の一変形例について図面を参照しな
がら説明する。
明の第１の実施形態の一変形例について図面を参照しな
がら説明する。
【００８２】図４は本発明の第１の実施形態の一変形例
に係る窒化物半導体レーザ素子の断面構成を示してい
る。図４において、図１（ａ）に示す構成部材と同一の
構成部材には同一の符号を付すことにより説明を省略す
る。
に係る窒化物半導体レーザ素子の断面構成を示してい
る。図４において、図１（ａ）に示す構成部材と同一の
構成部材には同一の符号を付すことにより説明を省略す
る。
【００８３】図４に示すように、本変形例においては、
アンドープの窒化ガリウム（ＧａＮ）からなる基板１１
に変えて、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇ
ｅ）又は酸素（Ｏ）等のｎ型ドーパントを添加されたｎ
型の窒化ガリウムからなる導電性を有するｎ型基板３１
を用いる。
アンドープの窒化ガリウム（ＧａＮ）からなる基板１１
に変えて、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇ
ｅ）又は酸素（Ｏ）等のｎ型ドーパントを添加されたｎ
型の窒化ガリウムからなる導電性を有するｎ型基板３１
を用いる。
【００８４】本変形例に係る半導体レーザ素子の製造方
法は、ｎ型基板３１上に、Ｓｉ等が添加されたｎ型Ａｌ
ＧａＩｎＮからなるｎ型ファセット形成層３２を形成
し、形成したｎ型ファセット形成層３２の上にｎ型Ｇａ
Ｎからなる選択成長層１３を成長する。続いて、選択成
長層１３の上に、ｎ型クラッド層１５からｐ型第１コン
タクト層２２までの各半導体層を順次成長する。
法は、ｎ型基板３１上に、Ｓｉ等が添加されたｎ型Ａｌ
ＧａＩｎＮからなるｎ型ファセット形成層３２を形成
し、形成したｎ型ファセット形成層３２の上にｎ型Ｇａ
Ｎからなる選択成長層１３を成長する。続いて、選択成
長層１３の上に、ｎ型クラッド層１５からｐ型第１コン
タクト層２２までの各半導体層を順次成長する。
【００８５】本変形例は、導電性を有するｎ型基板３１
を用いているため、ｎ型コンタクト層１４を成長する必
要はなく、また、ｎ型コンタクト層１４を露出するエッ
チング工程も不要となる。
を用いているため、ｎ型コンタクト層１４を成長する必
要はなく、また、ｎ型コンタクト層１４を露出するエッ
チング工程も不要となる。
【００８６】代わりに、ｎ側電極２３はｎ型基板３１に
おけるファセット形成層３２の反対側の面上に形成す
る。これにより、ｐ側電極２５とｎ側電極２３とは互い
に対向して設けられることになり、レーザ素子に注入さ
れる電流は該レーザ素子をほぼ直線的に流れてレーザ発
振が起こる。
おけるファセット形成層３２の反対側の面上に形成す
る。これにより、ｐ側電極２５とｎ側電極２３とは互い
に対向して設けられることになり、レーザ素子に注入さ
れる電流は該レーザ素子をほぼ直線的に流れてレーザ発
振が起こる。
【００８７】ｎ型ファセット形成層３２を形成する際に
行なう成長温度以上の熱処理によって、ｎ型ファセット
形成層３２の結晶性が向上しているため、ｎ型ファセッ
ト形成層３２によるリーク電流は十分に抑制されてお
り、また、製造時の歩留まりも向上することを確認して
いる。
行なう成長温度以上の熱処理によって、ｎ型ファセット
形成層３２の結晶性が向上しているため、ｎ型ファセッ
ト形成層３２によるリーク電流は十分に抑制されてお
り、また、製造時の歩留まりも向上することを確認して
いる。
【００８８】さらに、第１の実施形態に係るファセット
形成層１２及び本変形例に係るｎ型ファセット形成層３
２におけるバンドギャップを、そのＡｌ組成、Ｇａ組成
及びＩｎ組成を調整して、ＭＱＷ活性層１７のバンドギ
ャップよりも小さくすることにより、ファセット形成層
１２及びｎ型ファセット形成層３２は、ＭＱＷ活性層１
７から放出される自然放出光を吸収することができるよ
うになる。その結果、基板１１又はｎ型基板３１の裏面
から放出される自然放出光が抑制されるため、半導体レ
ーザ素子の周囲に配置される電子素子又は電子装置に発
生する、該自然放出光に起因する雑音を低減することが
できる。
形成層１２及び本変形例に係るｎ型ファセット形成層３
２におけるバンドギャップを、そのＡｌ組成、Ｇａ組成
及びＩｎ組成を調整して、ＭＱＷ活性層１７のバンドギ
ャップよりも小さくすることにより、ファセット形成層
１２及びｎ型ファセット形成層３２は、ＭＱＷ活性層１
７から放出される自然放出光を吸収することができるよ
うになる。その結果、基板１１又はｎ型基板３１の裏面
から放出される自然放出光が抑制されるため、半導体レ
ーザ素子の周囲に配置される電子素子又は電子装置に発
生する、該自然放出光に起因する雑音を低減することが
できる。
【００８９】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００９０】図５は本発明の第２の実施形態に係る窒化
物半導体レーザ素子の断面構成を示している。図５にお
いて、図１（ａ）に示す構成部材と同一の構成部材には
同一の符号を付すことにより説明を省略する。
物半導体レーザ素子の断面構成を示している。図５にお
いて、図１（ａ）に示す構成部材と同一の構成部材には
同一の符号を付すことにより説明を省略する。
【００９１】図５に示すように、第２の実施形態に係る
半導体レーザ素子は、ＡｌＧａＩｎＮからなるファセッ
ト形成層１２の上に、ストライプ状に延びる複数のリセ
ス部４１ａを有するＡｌＧａＩｎＮからなる選択成長層
４１が成長により形成されている。選択成長層４１にお
けるリセス部４１ａの底面及び壁面上には、例えば窒化
シリコン（ＳｉＮx ）からなるマスク膜４２が形成され
ている。
半導体レーザ素子は、ＡｌＧａＩｎＮからなるファセッ
ト形成層１２の上に、ストライプ状に延びる複数のリセ
ス部４１ａを有するＡｌＧａＩｎＮからなる選択成長層
４１が成長により形成されている。選択成長層４１にお
けるリセス部４１ａの底面及び壁面上には、例えば窒化
シリコン（ＳｉＮx ）からなるマスク膜４２が形成され
ている。
【００９２】選択成長層４１におけるマスク膜４２から
の露出面上には、ＧａＮからなる横方向成長層４３が成
長により形成されており、該横方向成長層４３の上に
は、第１の実施形態と同様に、ｎ型コンタクト層１４か
らｐ型第１コンタクト層２２が成長により順次形成され
ている。
の露出面上には、ＧａＮからなる横方向成長層４３が成
長により形成されており、該横方向成長層４３の上に
は、第１の実施形態と同様に、ｎ型コンタクト層１４か
らｐ型第１コンタクト層２２が成長により順次形成され
ている。
【００９３】第２の実施形態においては、ファセット形
成層１２の上に、公知の選択的横方向成長（epitaxial
lateral overgrowth：ＥＬＯＧ）を可能とするリセス部
４１ａを有する選択成長層４１を形成し、形成した選択
成長層４１を下地層として横方向長層４３を形成してい
る。これにより、第１の実施形態に係る半導体レーザ素
子と比べて、エピタキシャル半導体層の結晶欠陥を大幅
に低減することにより、半導体レーザ素子の高信頼性を
実現している。
成層１２の上に、公知の選択的横方向成長（epitaxial
lateral overgrowth：ＥＬＯＧ）を可能とするリセス部
４１ａを有する選択成長層４１を形成し、形成した選択
成長層４１を下地層として横方向長層４３を形成してい
る。これにより、第１の実施形態に係る半導体レーザ素
子と比べて、エピタキシャル半導体層の結晶欠陥を大幅
に低減することにより、半導体レーザ素子の高信頼性を
実現している。
【００９４】以下、前記のように構成された窒化物半導
体レーザ素子の製造方法のうち選択成長層までの製造方
法について図６（ａ）〜図６（ｃ）を参照しながら説明
する。
体レーザ素子の製造方法のうち選択成長層までの製造方
法について図６（ａ）〜図６（ｃ）を参照しながら説明
する。
【００９５】まず、図６（ａ）に示すように、ＭＯＶＰ
Ｅ法により、ＧａＮからなる基板１１上に、成長温度を
約５５０℃とし、III 族源であるＴＭＧ、ＴＭＡ及びＴ
ＭＩ、並びにＶ族源であるＮＨ3 を導入して、基板１１
の主面上に、ＡｌＧａＩｎＮからなるプレファセット形
成層を成長する。続いて、基板温度を約１１２０℃にま
で昇温し、且つ、窒素源であるアンモニアとキャリアガ
スである水素及び窒素との比を１対１対１とするか、又
は２対２対１とする条件下で、プレファセット形成層に
対して数分間程度の熱処理を行なうことにより、上面に
基板面と平行なファセット面と該基板面に対して傾いた
ファセット面とを有するファセット形成層１２を形成す
る。
Ｅ法により、ＧａＮからなる基板１１上に、成長温度を
約５５０℃とし、III 族源であるＴＭＧ、ＴＭＡ及びＴ
ＭＩ、並びにＶ族源であるＮＨ3 を導入して、基板１１
の主面上に、ＡｌＧａＩｎＮからなるプレファセット形
成層を成長する。続いて、基板温度を約１１２０℃にま
で昇温し、且つ、窒素源であるアンモニアとキャリアガ
スである水素及び窒素との比を１対１対１とするか、又
は２対２対１とする条件下で、プレファセット形成層に
対して数分間程度の熱処理を行なうことにより、上面に
基板面と平行なファセット面と該基板面に対して傾いた
ファセット面とを有するファセット形成層１２を形成す
る。
【００９６】続いて、成長温度を約１１００℃として、
ファセット形成層１２を下地層とするＡｌＧａＩｎＮか
らなる選択成長層４１を成長する。このとき、選択成長
層４１は、ファセット形成層１２における基板面（Ｃ
面）と異なるファセット面から成長するため、そのａ軸
格子定数は基板１１のａ軸格子定数よりも小さくなって
いる。
ファセット形成層１２を下地層とするＡｌＧａＩｎＮか
らなる選択成長層４１を成長する。このとき、選択成長
層４１は、ファセット形成層１２における基板面（Ｃ
面）と異なるファセット面から成長するため、そのａ軸
格子定数は基板１１のａ軸格子定数よりも小さくなって
いる。
【００９７】次に、リソグラフィ法を用いて、選択成長
層４１の上に、それぞれ幅が約３μｍで且つ隣接間で互
いに約１２μｍの間隔をおいて並行に延びるストライプ
状パターンを有するレジストパターン（図示せず）を形
成する。ここで、ストライプが延びる方向は、例えば晶
帯軸の＜１−１００＞方向とする。続いて、形成したレ
ジストパターンをマスクとして選択成長層４１に対して
ドライエッチングを行なうことにより、選択成長層４１
の上部に、複数のリセス部４１ａと該リセス部４１ａ同
士に挟まれた領域からなる複数のストライプ状の凸部を
形成する。続いて、例えばＥＣＲスパッタ法により、リ
セス部４１ａが形成された選択成長層４１の上にレジス
トパターン及び凸部を含む全面にわたって、窒化シリコ
ンからなるマスク膜４２を堆積する。その後、レジスト
パターンをリフトオフして選択成長層４１の凸部上のマ
スク膜４２を除去することにより、該凸部の上面を露出
して、図６（ｂ）に示す状態を得る。
層４１の上に、それぞれ幅が約３μｍで且つ隣接間で互
いに約１２μｍの間隔をおいて並行に延びるストライプ
状パターンを有するレジストパターン（図示せず）を形
成する。ここで、ストライプが延びる方向は、例えば晶
帯軸の＜１−１００＞方向とする。続いて、形成したレ
ジストパターンをマスクとして選択成長層４１に対して
ドライエッチングを行なうことにより、選択成長層４１
の上部に、複数のリセス部４１ａと該リセス部４１ａ同
士に挟まれた領域からなる複数のストライプ状の凸部を
形成する。続いて、例えばＥＣＲスパッタ法により、リ
セス部４１ａが形成された選択成長層４１の上にレジス
トパターン及び凸部を含む全面にわたって、窒化シリコ
ンからなるマスク膜４２を堆積する。その後、レジスト
パターンをリフトオフして選択成長層４１の凸部上のマ
スク膜４２を除去することにより、該凸部の上面を露出
して、図６（ｂ）に示す状態を得る。
【００９８】次に、図６（ｃ）に示すように、再度、Ｍ
ＯＶＰＥ法により、成長温度を１０００℃程度とし、Ｔ
ＭＧとＮＨ3 とを選択成長層４１の上に導入する選択的
横方向成長により、該選択成長層４１における凸部の露
出面を種結晶として、その上に厚さが約３μｍのＧａＮ
からなる横方向成長層４３を成長する。
ＯＶＰＥ法により、成長温度を１０００℃程度とし、Ｔ
ＭＧとＮＨ3 とを選択成長層４１の上に導入する選択的
横方向成長により、該選択成長層４１における凸部の露
出面を種結晶として、その上に厚さが約３μｍのＧａＮ
からなる横方向成長層４３を成長する。
【００９９】その後は、図５に示すように、第１の実施
形態と同様にして、横方向成長層４３の上に、ｎ型コン
タクト層１４からｐ型第１コンタクト層２２までを成長
する。続いて、リッジ部１０を形成するドライエッチン
グ及びｎ型コンタクト層１４を露出するドライエッチン
グを行ない、保護絶縁膜２４を形成した後、ｐ側電極２
５及びｎ側電極２３を順次形成する。
形態と同様にして、横方向成長層４３の上に、ｎ型コン
タクト層１４からｐ型第１コンタクト層２２までを成長
する。続いて、リッジ部１０を形成するドライエッチン
グ及びｎ型コンタクト層１４を露出するドライエッチン
グを行ない、保護絶縁膜２４を形成した後、ｐ側電極２
５及びｎ側電極２３を順次形成する。
【０１００】なお、横方向成長層４３にＧａＮを用いた
が、ＡｌＧａＩｎＮを用いてもよい。但し、ＡｌＧａＩ
ｎＮを用いる場合には、Ａｌ及びＩｎの各組成を、横方
向成長層４３のａ軸格子定数とｎ型クラッド層１５のａ
軸格子定数とが実質的に一致するように調整する必要が
ある。
が、ＡｌＧａＩｎＮを用いてもよい。但し、ＡｌＧａＩ
ｎＮを用いる場合には、Ａｌ及びＩｎの各組成を、横方
向成長層４３のａ軸格子定数とｎ型クラッド層１５のａ
軸格子定数とが実質的に一致するように調整する必要が
ある。
【０１０１】（第２の実施形態の第１変形例）以下、本
発明の第２の実施形態の第１変形例について図面を参照
しながら説明する。
発明の第２の実施形態の第１変形例について図面を参照
しながら説明する。
【０１０２】図７は本発明の第２の実施形態の第１変形
例に係る窒化物半導体レーザ素子の断面構成を示してい
る。図７において、図５に示す構成部材と同一の構成部
材には同一の符号を付すことにより説明を省略する。
例に係る窒化物半導体レーザ素子の断面構成を示してい
る。図７において、図５に示す構成部材と同一の構成部
材には同一の符号を付すことにより説明を省略する。
【０１０３】図７に示すように、第１変形例において
は、アンドープのＧａＮからなる基板１１に変えて、例
えばＳｉ、Ｇｅ又はＯ等のｎ型ドーパントを添加された
ｎ型の窒化ガリウムからなる導電性を有するｎ型基板３
１を用いる。
は、アンドープのＧａＮからなる基板１１に変えて、例
えばＳｉ、Ｇｅ又はＯ等のｎ型ドーパントを添加された
ｎ型の窒化ガリウムからなる導電性を有するｎ型基板３
１を用いる。
【０１０４】第１変形例に係る半導体レーザ素子の製造
方法は、ｎ型基板３１上に、Ｓｉ等が添加されたｎ型Ａ
ｌＧａＩｎＮからなるｎ型ファセット形成層３２を形成
し、形成したｎ型ファセット形成層３２の上にｎ型Ａｌ
ＧａＩｎＮからなる選択成長層４１を成長する。続い
て、選択成長層４１の上に、ストライプ状のリセス部４
１ａを選択的に形成し、さらに、リセス部４１ａにマス
ク膜４２を形成した後、選択成長層４１からｎ型ＧａＮ
からなる横方向成長層４３を選択的に成長する。その
後、ｎ型コンタクト層１４からｐ型第１コンタクト層２
２までの各半導体層を順次成長する。
方法は、ｎ型基板３１上に、Ｓｉ等が添加されたｎ型Ａ
ｌＧａＩｎＮからなるｎ型ファセット形成層３２を形成
し、形成したｎ型ファセット形成層３２の上にｎ型Ａｌ
ＧａＩｎＮからなる選択成長層４１を成長する。続い
て、選択成長層４１の上に、ストライプ状のリセス部４
１ａを選択的に形成し、さらに、リセス部４１ａにマス
ク膜４２を形成した後、選択成長層４１からｎ型ＧａＮ
からなる横方向成長層４３を選択的に成長する。その
後、ｎ型コンタクト層１４からｐ型第１コンタクト層２
２までの各半導体層を順次成長する。
【０１０５】第１変形例は、導電性を有するｎ型基板３
１を用いているため、ｎ型コンタクト層１４を露出する
エッチング工程が不要となる。
１を用いているため、ｎ型コンタクト層１４を露出する
エッチング工程が不要となる。
【０１０６】代わりに、ｎ側電極２３はｎ型基板３１に
おけるファセット形成層３２の反対側の面上に形成す
る。これにより、ｐ側電極２５とｎ側電極２３とは互い
に対向して設けられることになり、レーザ素子に注入さ
れる電流は該レーザ素子を直線的に流れてレーザ発振が
起こる。
おけるファセット形成層３２の反対側の面上に形成す
る。これにより、ｐ側電極２５とｎ側電極２３とは互い
に対向して設けられることになり、レーザ素子に注入さ
れる電流は該レーザ素子を直線的に流れてレーザ発振が
起こる。
【０１０７】ｎ型ファセット形成層３２を形成する際に
行なう成長温度以上の熱処理によって、ｎ型ファセット
形成層３２の結晶性が向上しているため、ｎ型ファセッ
ト形成層３２によるリーク電流は十分に抑制されてお
り、また、製造時の歩留まりも向上することを確認して
いる。
行なう成長温度以上の熱処理によって、ｎ型ファセット
形成層３２の結晶性が向上しているため、ｎ型ファセッ
ト形成層３２によるリーク電流は十分に抑制されてお
り、また、製造時の歩留まりも向上することを確認して
いる。
【０１０８】また、第２の実施形態に係るファセット形
成層１２及び第１変形例に係るｎ型ファセット形成層３
２におけるバンドギャップを、そのＡｌ組成、Ｇａ組成
及びＩｎ組成を調整して、ＭＱＷ活性層１７のバンドギ
ャップよりも小さくすることにより、ファセット形成層
１２及びｎ型ファセット形成層３２は、ＭＱＷ活性層１
７から放出される自然放出光を吸収することができるよ
うになる。その結果、基板１１又はｎ型基板３１の裏面
から放出される自然放出光が抑制されるため、半導体レ
ーザ素子の周囲に配置される電子素子又は電子装置に発
生する、該自然放出光に起因する雑音を低減することが
できる。
成層１２及び第１変形例に係るｎ型ファセット形成層３
２におけるバンドギャップを、そのＡｌ組成、Ｇａ組成
及びＩｎ組成を調整して、ＭＱＷ活性層１７のバンドギ
ャップよりも小さくすることにより、ファセット形成層
１２及びｎ型ファセット形成層３２は、ＭＱＷ活性層１
７から放出される自然放出光を吸収することができるよ
うになる。その結果、基板１１又はｎ型基板３１の裏面
から放出される自然放出光が抑制されるため、半導体レ
ーザ素子の周囲に配置される電子素子又は電子装置に発
生する、該自然放出光に起因する雑音を低減することが
できる。
【０１０９】なお、選択成長層４１上に設けるマスク膜
４２に窒化シリコンを用いたが、これに限られず、窒化
物半導体がその上に実質的に結晶成長しない材料であれ
ば良く、例えば、酸化シリコン（ＳｉＯ2 ）又はシリコ
ン（Ｓｉ）であってもよい。
４２に窒化シリコンを用いたが、これに限られず、窒化
物半導体がその上に実質的に結晶成長しない材料であれ
ば良く、例えば、酸化シリコン（ＳｉＯ2 ）又はシリコ
ン（Ｓｉ）であってもよい。
【０１１０】（第２の実施形態の第２変形例）以下、本
発明の第２の実施形態の第２変形例について図面を参照
しながら説明する。
発明の第２の実施形態の第２変形例について図面を参照
しながら説明する。
【０１１１】本発明の第２の実施形態の第２変形例に係
る窒化物半導体レーザ素子の製造方法のうち横方向成長
層までの製造方法について図８（ａ）〜図８（ｃ）を参
照しながら説明する。
る窒化物半導体レーザ素子の製造方法のうち横方向成長
層までの製造方法について図８（ａ）〜図８（ｃ）を参
照しながら説明する。
【０１１２】まず、図８（ａ）に示すように、基板１１
の主面上にファセット形成層１２を形成した後、形成し
たファセット形成層１２の上に、選択成長層４１を成長
する。
の主面上にファセット形成層１２を形成した後、形成し
たファセット形成層１２の上に、選択成長層４１を成長
する。
【０１１３】次に、図８（ｂ）に示すように、リソグラ
フィ法によりストライプ状のレジストパターン（図示せ
ず）を形成し、形成したレジストパターンをマスクとし
て選択成長層４１の上部にドライエッチングを行なっ
て、選択成長層４１の上部に、基板面に対してほぼ垂直
な壁面を持つ複数のリセス部４１ｂを形成する。その
後、レジストパターンを除去し、続いて、窒化シリコン
からなるマスク膜４２を選択成長層４１の上面及びリセ
ス部４１ｂの底面上に堆積する。このとき、リセス部４
１ｂの壁面は露出したままである。
フィ法によりストライプ状のレジストパターン（図示せ
ず）を形成し、形成したレジストパターンをマスクとし
て選択成長層４１の上部にドライエッチングを行なっ
て、選択成長層４１の上部に、基板面に対してほぼ垂直
な壁面を持つ複数のリセス部４１ｂを形成する。その
後、レジストパターンを除去し、続いて、窒化シリコン
からなるマスク膜４２を選択成長層４１の上面及びリセ
ス部４１ｂの底面上に堆積する。このとき、リセス部４
１ｂの壁面は露出したままである。
【０１１４】次に図８（ｃ）に示すように、選択成長層
４１におけるリセス部４１ｂの壁面から横方向成長層４
３を選択的に成長して、その結晶欠陥を低減する。
４１におけるリセス部４１ｂの壁面から横方向成長層４
３を選択的に成長して、その結晶欠陥を低減する。
【０１１５】また、第３変形例として、第２の実施形態
及びその各変形例において、リセス部４１ａ、４１ｂに
マスク膜４２を設けない構成としてもよい。
及びその各変形例において、リセス部４１ａ、４１ｂに
マスク膜４２を設けない構成としてもよい。
【０１１６】さらに、第４変形例として、選択成長層４
１の上面に、該選択成長層成長４１にリセス部４１ａ、
４１ｂを設けずに、ストライプ状の開口部を有するマス
ク膜４２を形成し、続いて、選択成長層４１におけるマ
スク膜４２からの露出面から横方向成長層４３を選択的
に成長して、該横方向成長層４３の結晶欠陥を低減して
もよい。
１の上面に、該選択成長層成長４１にリセス部４１ａ、
４１ｂを設けずに、ストライプ状の開口部を有するマス
ク膜４２を形成し、続いて、選択成長層４１におけるマ
スク膜４２からの露出面から横方向成長層４３を選択的
に成長して、該横方向成長層４３の結晶欠陥を低減して
もよい。
【０１１７】（第３の実施形態）以下、本発明の第３の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【０１１８】図９は本発明の第３の実施形態に係る窒化
物半導体レーザ素子の断面構成を示している。図９にお
いて、図５に示す構成部材と同一の構成部材には同一の
符号を付すことにより説明を省略する。
物半導体レーザ素子の断面構成を示している。図９にお
いて、図５に示す構成部材と同一の構成部材には同一の
符号を付すことにより説明を省略する。
【０１１９】第２の実施形態においては、基板１１上に
ファセット形成層１２を形成した後、ＥＬＯＧ法を用い
て横方向成長層４３を形成したが、第３の実施形態にお
いては、ＧａＮからなる基板１１上にＥＬＯＧ法による
横方向成長層４３を形成した後、該横方向成長層４３の
上にファセット形成層１２を形成する。
ファセット形成層１２を形成した後、ＥＬＯＧ法を用い
て横方向成長層４３を形成したが、第３の実施形態にお
いては、ＧａＮからなる基板１１上にＥＬＯＧ法による
横方向成長層４３を形成した後、該横方向成長層４３の
上にファセット形成層１２を形成する。
【０１２０】図９に示すように、基板１１の上部にスト
ライプ状のリセス部１１ａが形成され、リセス部１１ａ
の底面及び壁面上にはマスク膜４２が形成されている。
ここでも、ストライプが延びる方向は、例えば晶帯軸の
＜１−１００＞とする。
ライプ状のリセス部１１ａが形成され、リセス部１１ａ
の底面及び壁面上にはマスク膜４２が形成されている。
ここでも、ストライプが延びる方向は、例えば晶帯軸の
＜１−１００＞とする。
【０１２１】第３の実施形態に係る横方向成長層４３
は、基板１１におけるマスク膜４２の間の凸部の頂面か
ら選択的に成長している。従って、横方向成長層４３の
上に成長するファセット形成層１２は、結晶欠陥がさら
に低減する。
は、基板１１におけるマスク膜４２の間の凸部の頂面か
ら選択的に成長している。従って、横方向成長層４３の
上に成長するファセット形成層１２は、結晶欠陥がさら
に低減する。
【０１２２】以下、前記のように構成された窒化物半導
体レーザ素子の製造方法のうち第２の選択成長層までの
製造方法について図１０（ａ）〜図１０（ｃ）を参照し
ながら説明する。
体レーザ素子の製造方法のうち第２の選択成長層までの
製造方法について図１０（ａ）〜図１０（ｃ）を参照し
ながら説明する。
【０１２３】まず、図１０（ａ）に示すように、リソグ
ラフィ法を用いて、窒化ガリウム（ＧａＮ）からなる基
板１１の上に、それぞれ幅が約３μｍで且つ隣接間で互
いに約１２μｍの間隔をおいて並行に延びるレジストパ
ターン（図示せず）を形成する。続いて、形成したレジ
ストパターンをマスクとして、基板１１に対してドライ
エッチングを行なうことにより、基板１１の上部に、複
数のリセス部１１ａと該リセス部１１ａ同士に挟まれた
領域からなる複数のストライプ状の凸部を形成する。続
いて、例えばＥＣＲスパッタ法により、リセス部１１ａ
が形成された基板１１の上にレジストパターン及び凸部
を含む全面にわたって、窒化シリコンからなるマスク膜
４２を堆積する。その後、レジストパターンをリフトオ
フして基板１１の凸部上のマスク膜４２を除去すること
により、該凸部の上面を露出する。
ラフィ法を用いて、窒化ガリウム（ＧａＮ）からなる基
板１１の上に、それぞれ幅が約３μｍで且つ隣接間で互
いに約１２μｍの間隔をおいて並行に延びるレジストパ
ターン（図示せず）を形成する。続いて、形成したレジ
ストパターンをマスクとして、基板１１に対してドライ
エッチングを行なうことにより、基板１１の上部に、複
数のリセス部１１ａと該リセス部１１ａ同士に挟まれた
領域からなる複数のストライプ状の凸部を形成する。続
いて、例えばＥＣＲスパッタ法により、リセス部１１ａ
が形成された基板１１の上にレジストパターン及び凸部
を含む全面にわたって、窒化シリコンからなるマスク膜
４２を堆積する。その後、レジストパターンをリフトオ
フして基板１１の凸部上のマスク膜４２を除去すること
により、該凸部の上面を露出する。
【０１２４】次に、図１０（ｂ）に示すように、ＭＯＶ
ＰＥ法により、成長温度を１０００℃程度とし、III 族
源であるＴＭＧとＶ族源であるＮＨ3 とを基板１１の上
に導入する選択的横方向成長により、該基板１１におけ
る凸部の露出面を種結晶として、その上に厚さが約３μ
ｍのＧａＮからなる横方向成長層４３を成長する。
ＰＥ法により、成長温度を１０００℃程度とし、III 族
源であるＴＭＧとＶ族源であるＮＨ3 とを基板１１の上
に導入する選択的横方向成長により、該基板１１におけ
る凸部の露出面を種結晶として、その上に厚さが約３μ
ｍのＧａＮからなる横方向成長層４３を成長する。
【０１２５】次に、図１０（ｃ）に示すように、成長温
度を約５５０℃とし、III 族源であるＴＭＧ、ＴＭＡ及
びＴＭＩ、並びにＶ族源であるＮＨ3 を導入して、横方
向成長層４３の上に、ＡｌＧａＩｎＮからなるプレファ
セット形成層を成長する。続いて、基板温度を約１１２
０℃にまで昇温し、且つ、窒素源であるアンモニアとキ
ャリアガスである水素及び窒素との比を１対１対１とす
るか、又は２対２対１とする条件下で、プレファセット
形成層に対して数分間程度の熱処理を行なうことによ
り、上面に基板面と平行なファセット面と該基板面に対
して傾いたファセット面とを有するファセット形成層１
２を形成する。
度を約５５０℃とし、III 族源であるＴＭＧ、ＴＭＡ及
びＴＭＩ、並びにＶ族源であるＮＨ3 を導入して、横方
向成長層４３の上に、ＡｌＧａＩｎＮからなるプレファ
セット形成層を成長する。続いて、基板温度を約１１２
０℃にまで昇温し、且つ、窒素源であるアンモニアとキ
ャリアガスである水素及び窒素との比を１対１対１とす
るか、又は２対２対１とする条件下で、プレファセット
形成層に対して数分間程度の熱処理を行なうことによ
り、上面に基板面と平行なファセット面と該基板面に対
して傾いたファセット面とを有するファセット形成層１
２を形成する。
【０１２６】続いて、成長温度を約１１００℃として、
ファセット形成層１２を下地層とするＡｌＧａＩｎＮか
らなる選択成長層１３を成長する。このとき、選択成長
層１３は、ファセット形成層１２における基板面（Ｃ
面）と異なるファセット面から成長するため、そのａ軸
格子定数は横方向成長層４３のａ軸格子定数よりも小さ
くなっている。
ファセット形成層１２を下地層とするＡｌＧａＩｎＮか
らなる選択成長層１３を成長する。このとき、選択成長
層１３は、ファセット形成層１２における基板面（Ｃ
面）と異なるファセット面から成長するため、そのａ軸
格子定数は横方向成長層４３のａ軸格子定数よりも小さ
くなっている。
【０１２７】その後は、図９に示すように、第１の実施
形態と同様に、選択成長層１３の上に、ｎ型コンタクト
層１４からｐ型第１コンタクト層２２までを成長する。
続いて、リッジ部１０を形成するドライエッチング及び
ｎ型コンタクト層１４を露出するドライエッチングを行
ない、保護絶縁膜２４を形成した後、ｐ側電極２５及び
ｎ側電極２３を順次形成する。
形態と同様に、選択成長層１３の上に、ｎ型コンタクト
層１４からｐ型第１コンタクト層２２までを成長する。
続いて、リッジ部１０を形成するドライエッチング及び
ｎ型コンタクト層１４を露出するドライエッチングを行
ない、保護絶縁膜２４を形成した後、ｐ側電極２５及び
ｎ側電極２３を順次形成する。
【０１２８】なお、選択成長層１３にＧａＮを用いた
が、ＡｌＧａＩｎＮを用いてもよい。但し、ＡｌＧａＩ
ｎＮを用いる場合には、Ａｌ及びＩｎの各組成を、選択
成長層１３のａ軸格子定数とｎ型クラッド層１５のａ軸
格子定数とが実質的に一致するように調整する必要があ
る。
が、ＡｌＧａＩｎＮを用いてもよい。但し、ＡｌＧａＩ
ｎＮを用いる場合には、Ａｌ及びＩｎの各組成を、選択
成長層１３のａ軸格子定数とｎ型クラッド層１５のａ軸
格子定数とが実質的に一致するように調整する必要があ
る。
【０１２９】また、横方向成長層４３は、第２の実施形
態の第２、第３及び第４変形例と同様の方法で成長して
もよい。
態の第２、第３及び第４変形例と同様の方法で成長して
もよい。
【０１３０】（第３の実施形態の一変形例）以下、本発
明の第３の実施形態の一変形例について図面を参照しな
がら説明する。
明の第３の実施形態の一変形例について図面を参照しな
がら説明する。
【０１３１】図１１は本発明の第３の実施形態の一変形
例に係る窒化物半導体レーザ素子の断面構成を示してい
る。図１１において、図９に示す構成部材と同一の構成
部材には同一の符号を付すことにより説明を省略する。
例に係る窒化物半導体レーザ素子の断面構成を示してい
る。図１１において、図９に示す構成部材と同一の構成
部材には同一の符号を付すことにより説明を省略する。
【０１３２】図１１に示すように、本変形例において
は、アンドープのＧａＮからなる基板１１に変えて、例
えばＳｉ、Ｇｅ又はＯ等のｎ型ドーパントを添加された
ｎ型の窒化ガリウムからなる導電性を有するｎ型基板３
１を用いる。
は、アンドープのＧａＮからなる基板１１に変えて、例
えばＳｉ、Ｇｅ又はＯ等のｎ型ドーパントを添加された
ｎ型の窒化ガリウムからなる導電性を有するｎ型基板３
１を用いる。
【０１３３】本変形例に係る半導体レーザ素子の製造方
法は、ｎ型基板３１の上部にリセス部３１ａを選択的に
形成し、リセス部３１ａが形成されたｎ型基板３１の上
に横方向成長層４３を選択成長により形成する。その
後、横方向成長層４３の上に、Ｓｉ等が添加されたｎ型
ＡｌＧａＩｎＮからなるｎ型ファセット形成層３２を形
成し、形成したｎ型ファセット形成層３２の上にｎ型Ｇ
ａＮからなる選択成長層１３を成長する。続いて、選択
成長層１３の上に、ｎ型クラッド層１５からｐ型第１コ
ンタクト層２２までの各半導体層を順次成長する。
法は、ｎ型基板３１の上部にリセス部３１ａを選択的に
形成し、リセス部３１ａが形成されたｎ型基板３１の上
に横方向成長層４３を選択成長により形成する。その
後、横方向成長層４３の上に、Ｓｉ等が添加されたｎ型
ＡｌＧａＩｎＮからなるｎ型ファセット形成層３２を形
成し、形成したｎ型ファセット形成層３２の上にｎ型Ｇ
ａＮからなる選択成長層１３を成長する。続いて、選択
成長層１３の上に、ｎ型クラッド層１５からｐ型第１コ
ンタクト層２２までの各半導体層を順次成長する。
【０１３４】本変形例は、導電性を有するｎ型基板３１
を用いているため、ｎ型コンタクト層１４を成長する必
要はなく、また、ｎ型コンタクト層１４を露出するエッ
チング工程も不要となる。
を用いているため、ｎ型コンタクト層１４を成長する必
要はなく、また、ｎ型コンタクト層１４を露出するエッ
チング工程も不要となる。
【０１３５】代わりに、ｎ側電極２３はｎ型基板３１に
おける横方向成長層４３の反対側の面上に形成する。こ
れにより、ｐ側電極２５とｎ側電極２３とは互いに対向
して設けられることになり、レーザ素子に注入される電
流は該レーザ素子を直線的に流れてレーザ発振が起こ
る。
おける横方向成長層４３の反対側の面上に形成する。こ
れにより、ｐ側電極２５とｎ側電極２３とは互いに対向
して設けられることになり、レーザ素子に注入される電
流は該レーザ素子を直線的に流れてレーザ発振が起こ
る。
【０１３６】ｎ型ファセット形成層３２を形成する際に
行なう成長温度以上の熱処理によって、ｎ型ファセット
形成層３２の結晶性が向上しているため、ｎ型ファセッ
ト形成層３２によるリーク電流は十分に抑制されてお
り、また、製造時の歩留まりも向上することを確認して
いる。
行なう成長温度以上の熱処理によって、ｎ型ファセット
形成層３２の結晶性が向上しているため、ｎ型ファセッ
ト形成層３２によるリーク電流は十分に抑制されてお
り、また、製造時の歩留まりも向上することを確認して
いる。
【０１３７】また、第３の実施形態に係るファセット形
成層１２及び本変形例に係るｎ型ファセット形成層３２
におけるバンドギャップを、そのＡｌ組成、Ｇａ組成及
びＩｎ組成を調整して、ＭＱＷ活性層１７のバンドギャ
ップよりも小さくすることにより、ファセット形成層１
２及びｎ型ファセット形成層３２は、ＭＱＷ活性層１７
から放出される自然放出光を吸収することができるよう
になる。その結果、基板１１又はｎ型基板３１の裏面か
ら放出される自然放出光が抑制されるため、半導体レー
ザ素子の周囲に配置される電子素子又は電子装置に発生
する、該自然放出光に起因する雑音を低減することがで
きる。
成層１２及び本変形例に係るｎ型ファセット形成層３２
におけるバンドギャップを、そのＡｌ組成、Ｇａ組成及
びＩｎ組成を調整して、ＭＱＷ活性層１７のバンドギャ
ップよりも小さくすることにより、ファセット形成層１
２及びｎ型ファセット形成層３２は、ＭＱＷ活性層１７
から放出される自然放出光を吸収することができるよう
になる。その結果、基板１１又はｎ型基板３１の裏面か
ら放出される自然放出光が抑制されるため、半導体レー
ザ素子の周囲に配置される電子素子又は電子装置に発生
する、該自然放出光に起因する雑音を低減することがで
きる。
【０１３８】なお、選択成長層４１上に設けるマスク膜
４２に窒化シリコンを用いたが、これに限られず、例え
ば、酸化シリコン又はシリコンを用いてもよい。
４２に窒化シリコンを用いたが、これに限られず、例え
ば、酸化シリコン又はシリコンを用いてもよい。
【０１３９】また、第１〜第３の実施形態及びその変形
例において、窒化物半導体の成長方法にＭＯＶＰＥ法を
用いたが、これに限定されず、本発明は、ハイドライド
気相成長（ＨＶＰＥ）法又は分子線エピタキシ（ＭＢ
Ｅ）法等の窒化物半導体層を成長させることができる結
晶成長方法に適用できる。
例において、窒化物半導体の成長方法にＭＯＶＰＥ法を
用いたが、これに限定されず、本発明は、ハイドライド
気相成長（ＨＶＰＥ）法又は分子線エピタキシ（ＭＢ
Ｅ）法等の窒化物半導体層を成長させることができる結
晶成長方法に適用できる。
【０１４０】また、窒化物半導体からなるレーザ構造を
窒化ガリウム（ＧａＮ）からなる基板１１上に形成した
が、基板１１は窒化ガリウムに限られない。例えば、窒
化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウ
ムガリウム（ＩｎＧａＮ）又は、窒化アルミニウムガリ
ウムインジウム（ＡｌＧａＩｎＮ）等の窒化物半導体か
らなるバルク基板でもよい。さらには、サファイア（単
結晶Ａｌ2Ｏ3）、炭化珪素（ＳｉＣ）、シリコン（Ｓ
ｉ）、又はガリウム砒素（ＧａＡｓ）からなる基板上に
成長した窒化物半導体を新たな基板として用いてもよ
い。すなわち、ファセット形成層を基板と能動層（レー
ザ構造体）との間に設けることにより、基板面と平行な
面内で異なる格子定数を持つ第１の窒化物半導体結晶層
を形成することができ、且つ、該第１の窒化物半導体結
晶層と、その上に成長により形成される第２の窒化物半
導体結晶層からなるクラッド層とが実質的に格子整合す
れば良い。
窒化ガリウム（ＧａＮ）からなる基板１１上に形成した
が、基板１１は窒化ガリウムに限られない。例えば、窒
化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウ
ムガリウム（ＩｎＧａＮ）又は、窒化アルミニウムガリ
ウムインジウム（ＡｌＧａＩｎＮ）等の窒化物半導体か
らなるバルク基板でもよい。さらには、サファイア（単
結晶Ａｌ2Ｏ3）、炭化珪素（ＳｉＣ）、シリコン（Ｓ
ｉ）、又はガリウム砒素（ＧａＡｓ）からなる基板上に
成長した窒化物半導体を新たな基板として用いてもよ
い。すなわち、ファセット形成層を基板と能動層（レー
ザ構造体）との間に設けることにより、基板面と平行な
面内で異なる格子定数を持つ第１の窒化物半導体結晶層
を形成することができ、且つ、該第１の窒化物半導体結
晶層と、その上に成長により形成される第２の窒化物半
導体結晶層からなるクラッド層とが実質的に格子整合す
れば良い。
【０１４１】また、各実施形態及びその変形例において
は、基板１１の主面に（０００１）面（Ｃ面）を用いた
が、本発明の格子整合条件が満たされればＣ面には限ら
れず、該Ｃ面に対してＡ面又はＭ面等の方向にわずかに
傾斜した主面を持つ基板を用いてもよい。
は、基板１１の主面に（０００１）面（Ｃ面）を用いた
が、本発明の格子整合条件が満たされればＣ面には限ら
れず、該Ｃ面に対してＡ面又はＭ面等の方向にわずかに
傾斜した主面を持つ基板を用いてもよい。
【０１４２】また、本発明に係るファセット形成層の下
側に位置する第１半導体層と、該ファセット形成層の上
に成長してなる第２半導体層とにおける各成長面と平行
な面内における格子定数を互いに異ならせるという構成
は、窒化ガリウム系半導体に限られない。例えば、窒化
硼素（ＢＮ）や、該ＢＮとＡｌＧａＩｎＮとの混晶等の
窒化物化合物半導体の全般にわたって有効である。
側に位置する第１半導体層と、該ファセット形成層の上
に成長してなる第２半導体層とにおける各成長面と平行
な面内における格子定数を互いに異ならせるという構成
は、窒化ガリウム系半導体に限られない。例えば、窒化
硼素（ＢＮ）や、該ＢＮとＡｌＧａＩｎＮとの混晶等の
窒化物化合物半導体の全般にわたって有効である。
【０１４３】また、各実施形態及びその変形例におい
て、半導体素子として半導体レーザ素子の構成及びその
製造方法を説明したが、発光素子には限られず、窒化物
半導体を用いる半導体素子に広く適用することができ
る。
て、半導体素子として半導体レーザ素子の構成及びその
製造方法を説明したが、発光素子には限られず、窒化物
半導体を用いる半導体素子に広く適用することができ
る。
【０１４４】
【発明の効果】本発明に係る窒化物半導体及びその製造
方法によると、第１半導体層と第２半導体層とにおい
て、主面に平行な面内における格子定数が互いに異なる
ことにより、第２半導体層を例えばクラッド層又はその
下地層とすると、第１半導体層の組成が第２半導体層と
異なる窒化物半導体であっても、第２半導体層にクラッ
クが生じることがない。
方法によると、第１半導体層と第２半導体層とにおい
て、主面に平行な面内における格子定数が互いに異なる
ことにより、第２半導体層を例えばクラッド層又はその
下地層とすると、第１半導体層の組成が第２半導体層と
異なる窒化物半導体であっても、第２半導体層にクラッ
クが生じることがない。
【０１４５】本発明に係る窒化物半導体素子によると、
第１半導体層の上に成長により形成されたファセット形
成層を備え、該ファセット形成層の上に成長により形成
された第２半導体層の格子定数が第３半導体層における
バルク状態の格子定数と実質的に一致しているため、第
３半導体層の厚さを比較的に大きくしても、第３半導体
層にクラックが生じることがない。
第１半導体層の上に成長により形成されたファセット形
成層を備え、該ファセット形成層の上に成長により形成
された第２半導体層の格子定数が第３半導体層における
バルク状態の格子定数と実質的に一致しているため、第
３半導体層の厚さを比較的に大きくしても、第３半導体
層にクラックが生じることがない。
【図１】（ａ）は本発明の第１の実施形態に係る窒化物
半導体レーザ素子を示す構成断面図である。（ｂ）は本
発明の第１の実施形態に係る窒化物半導体レーザ素子に
おける活性層を示す部分的な構成断面図である。（ｃ）
は本発明の第１の実施形態に係る窒化物半導体レーザ素
子におけるｐ型超格子クラッド層を示す部分的な構成断
面図である。
半導体レーザ素子を示す構成断面図である。（ｂ）は本
発明の第１の実施形態に係る窒化物半導体レーザ素子に
おける活性層を示す部分的な構成断面図である。（ｃ）
は本発明の第１の実施形態に係る窒化物半導体レーザ素
子におけるｐ型超格子クラッド層を示す部分的な構成断
面図である。
【図２】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る窒化物半導体レーザ素子におけるファセット形成層の
製造方法を示す工程順の構成断面図である。
る窒化物半導体レーザ素子におけるファセット形成層の
製造方法を示す工程順の構成断面図である。
【図３】本発明の概念を示すグラフであって、第１の窒
化ガリウム又はサファイアからなる基板上に成長した窒
化ガリウムにおけるａ軸格子定数と、その格子定数に格
子整合する窒化アルミニウムガリウムからなる半導体層
におけるＡｌ組成との関係を示すグラフである。
化ガリウム又はサファイアからなる基板上に成長した窒
化ガリウムにおけるａ軸格子定数と、その格子定数に格
子整合する窒化アルミニウムガリウムからなる半導体層
におけるＡｌ組成との関係を示すグラフである。
【図４】本発明の第１の実施形態の一変形例に係る窒化
物半導体レーザ素子を示す構成断面図である。
物半導体レーザ素子を示す構成断面図である。
【図５】本発明の第２の実施形態に係る窒化物半導体レ
ーザ素子を示す構成断面図である。
ーザ素子を示す構成断面図である。
【図６】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る窒化物半導体レーザ素子におけるファセット形成層、
選択成長層及び横方向成長層の製造方法を示す工程順の
構成断面図である。
る窒化物半導体レーザ素子におけるファセット形成層、
選択成長層及び横方向成長層の製造方法を示す工程順の
構成断面図である。
【図７】本発明の第２の実施形態の第１変形例に係る窒
化物半導体レーザ素子を示す構成断面図である。
化物半導体レーザ素子を示す構成断面図である。
【図８】（ａ）〜（ｃ）は本発明の第２の実施形態の第
２変形例に係る窒化物半導体レーザ素子におけるファセ
ット形成層、選択成長層及び横方向成長層の製造方法を
示す工程順の構成断面図である。
２変形例に係る窒化物半導体レーザ素子におけるファセ
ット形成層、選択成長層及び横方向成長層の製造方法を
示す工程順の構成断面図である。
【図９】本発明の第３の実施形態に係る窒化物半導体レ
ーザ素子を示す構成断面図である。
ーザ素子を示す構成断面図である。
【図１０】（ａ）〜（ｃ）は本発明の第３の実施形態に
係る窒化物半導体レーザ素子における横方向成長層、フ
ァセット形成層及び選択成長層の製造方法を示す工程順
の構成断面図である。
係る窒化物半導体レーザ素子における横方向成長層、フ
ァセット形成層及び選択成長層の製造方法を示す工程順
の構成断面図である。
【図１１】本発明の第３の実施形態の一変形例に係る窒
化物半導体レーザ素子を示す構成断面図である。
化物半導体レーザ素子を示す構成断面図である。
【図１２】従来の窒化物半導体レーザ素子を示す構成断
面図である。
面図である。
【符号の説明】
１０ リッジ部
１１ 基板
１１ａ リセス部
１２ ファセット形成層
１２Ａ プレファセット形成層
１３ 選択成長層
１４ ｎ型コンタクト層
１５ ｎ型クラッド層
１６ ｎ型光ガイド層
１７ 多重量子井戸（ＭＱＷ）活性層
１７ａ 井戸層
１７ｂ バリア層
１８ 電流ブロック層
１９ ｐ型光ガイド層
２０ ｐ型超格子クラッド層
２０ａ 第１層
２０ｂ 第２層
２１ ｐ型第２コンタクト層
２２ ｐ型第１コンタクト層
２３ ｎ側電極
２４ 保護絶縁膜
２５ ｐ側電極
３１ ｎ型基板
３１ａ リセス部
３２ ｎ型ファセット形成層
４１ 選択成長層
４１ａ リセス部
４１ｂ リセス部
４２ マスク膜
４３ 横方向成長層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大塚 信之
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(56)参考文献 特開2000−357820（ＪＰ，Ａ)
特開2001−257166（ＪＰ，Ａ)
欧州特許出願公開1104031（ＥＰ，Ａ
１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01S 5/00 - 5/50
Claims (14)
- 【請求項１】第１の窒化物半導体からなる第１半導体層
と、 前記第１半導体層の主面上に成長により形成された第２
の窒化物半導体からなる第２半導体層とを備え、 前記第１半導体層と前記第２半導体層とは、前記主面に
平行な面内における格子定数が互いに異なり、 前記第１半導体層と前記第２半導体層との間に形成さ
れ、アルミニウムを含み且つその表面に互いに異なる複
数のファセット面を持つ第３の窒化物半導体からなるフ
ァセット形成層をさらに備え、 前記第２半導体層は、前記ファセット形成層を下地層と
して成長しており、 前記ファセット形成層の表面は、六角錘体及び六角錘台
状の凹凸形状を有している、 窒化物半導体。 - 【請求項２】 前記複数のファセット面のうち一の面は
前記第１半導体層の主面に対して平行な面であり、他の
面は前記主面に対して傾いた面であることを特徴とする
請求項１に記載の窒化物半導体。 - 【請求項３】 前記一の面の面方位は（０００１）面で
あり、前記他の面の面方位は｛１−１０１｝面又は｛１
−１０２｝面であることを特徴とする請求項２に記載の
窒化物半導体。 - 【請求項４】 前記第１半導体層は、窒化アルミニウム
ガリウムインジウム（Ａｌx Ｇａy Ｉｎz Ｎ（但し、０
≦ｘ，ｙ，ｚ≦１，ｘ＋ｙ＋ｚ＝１である））、窒素を
含む化合物結晶体、サファイア、炭化珪素、又はガリウ
ム砒素からなる基板の上に成長により形成されているこ
とを特徴とする請求項１〜３のうちのいずれか１項に記
載の窒化物半導体。 - 【請求項５】 第１の窒化物半導体からなる第１半導体
層の上に、第１の温度で、アルミニウムを含む第２の窒
化物半導体からなるファセット形成層を成長する第１の
工程と、 前記ファセット形成層に対して、前記第１の温度よりも
高い第２の温度で熱処理を行なうことにより、前記ファ
セット形成層の表面に互いに面方位が異なる複数のファ
セット面を形成する第２の工程と、 熱処理された前記ファセット形成層の上に、前記第１の
温度よりも高い第３の温度で、第３の窒化物半導体から
なる第２半導体層を成長する第３の工程とを備え、 前記第１半導体層と前記第２半導体層とは、前記第１半
導体層の主面に平行な面内における格子定数が互いに異
なることを特徴とする窒化物半導体の製造方法。 - 【請求項６】 前記第２の工程は、アンモニアと水素と
を含む雰囲気で行なうことを特徴とする請求項５に記載
の窒化物半導体の製造方法。 - 【請求項７】 前記雰囲気に含まれる水素の分圧は、該
水素を除く不活性ガスからなるキャリアガスの分圧より
も高いか又は等しい値に設定することを特徴とする請求
項６に記載の窒化物半導体の製造方法。 - 【請求項８】 前記複数のファセット面のうち一の面方
位は（０００１）面であり、他の面方位は｛１−１０
１｝面又は｛１−１０２｝面であることを特徴とする請
求項５〜７のうちのいずれか１項に記載の窒化物半導体
の製造方法。 - 【請求項９】 前記第１の工程よりも前に、 前記第１半導体層を、窒化アルミニウムガリウムインジ
ウム（Ａｌx Ｇａy Ｉｎz Ｎ（但し、０≦ｘ，ｙ，ｚ≦
１，ｘ＋ｙ＋ｚ＝１である））、窒素を含む化合物結晶
体、サファイア、炭化珪素、又はガリウム砒素からなる
基板の上に成長する第４の工程をさらに備えていること
を特徴とする請求項５〜７のうちのいずれか１項に記載
の窒化物半導体の製造方法。 - 【請求項１０】 第１の窒化物半導体からなる第１半導
体層と、 前記第１半導体層の主面上に形成され、アルミニウムを
含み且つその上面に互いに異なる複数のファセット面を
有する第２の窒化物半導体からなるファセット形成層
と、 前記ファセット形成層の上に成長により形成された第３
の窒化物半導体からなる第２半導体層と、 前記第２半導体層の上に成長により形成され、アルミニ
ウムの組成が相対的に大きい第４の窒化物半導体からな
る第３半導体層とを備え、 前記第１半導体層と前記第２半導体層とは、前記主面に
平行な面内における格子定数が互いに異なっており、 前記第２半導体層の格子定数は、前記第３半導体層にお
けるバルク状態の格子定数と実質的に一致しており、 前記ファセット形成層の表面は、六角錘体及び六角錘台
状の凹凸形状を有している、 窒化物半導体素子。 - 【請求項１１】 前記第２半導体層の上に、第５の窒化
物半導体からなる活性層をさらに備え、 前記ファセット形成層におけるエネルギーギャップの大
きさは、前記活性層から発振される発光波長と対応する
エネルギーよりも小さいことを特徴とする請求項１０に
記載の窒化物半導体素子。 - 【請求項１２】 前記ファセット形成層には動作電流が
流れないことを特徴とする請求項１０に記載の窒化物半
導体素子。 - 【請求項１３】 前記複数のファセット面のうち一の面
方位は（０００１）面であり、他の面方位は｛１−１０
１｝面又は｛１−１０２｝面であることを特徴とする請
求項１０に記載の窒化物半導体素子。 - 【請求項１４】 前記第１半導体層は、窒化アルミニウ
ムガリウムインジウム（Ａｌx Ｇａy Ｉｎz Ｎ（但し、
０≦ｘ，ｙ，ｚ≦１，ｘ＋ｙ＋ｚ＝１である））、窒素
を含む化合物結晶体、サファイア、炭化珪素、又はガリ
ウム砒素からなる基板の上に成長により形成されている
ことを特徴とする請求項１０〜１３のうちのいずれか１
項に記載の窒化物半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170110A JP3515974B2 (ja) | 2001-06-13 | 2002-06-11 | 窒化物半導体、その製造方法及び窒化物半導体素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178081 | 2001-06-13 | ||
| JP2001-178081 | 2001-06-13 | ||
| JP2002170110A JP3515974B2 (ja) | 2001-06-13 | 2002-06-11 | 窒化物半導体、その製造方法及び窒化物半導体素子 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003069159A JP2003069159A (ja) | 2003-03-07 |
| JP3515974B2 true JP3515974B2 (ja) | 2004-04-05 |
| JP2003069159A5 JP2003069159A5 (ja) | 2004-11-18 |
Family
ID=26616804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002170110A Expired - Fee Related JP3515974B2 (ja) | 2001-06-13 | 2002-06-11 | 窒化物半導体、その製造方法及び窒化物半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3515974B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100508229C (zh) * | 2007-08-30 | 2009-07-01 | 鹤山丽得电子实业有限公司 | 一种无掩膜半导体外延片制作方法 |
| US8216951B2 (en) | 2006-09-27 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| US8344242B2 (en) | 2007-09-07 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells |
| US8384196B2 (en) | 2008-09-19 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of devices by epitaxial layer overgrowth |
| US8502263B2 (en) | 2006-10-19 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| US8624103B2 (en) | 2007-04-09 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US8629446B2 (en) | 2009-04-02 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
| US8765510B2 (en) | 2009-01-09 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US8822248B2 (en) | 2008-06-03 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material |
| US8847279B2 (en) | 2006-09-07 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping |
| US8878243B2 (en) | 2006-03-24 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US9859381B2 (en) | 2005-05-17 | 2018-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9984872B2 (en) | 2008-09-19 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication and structures of crystalline material |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6841001B2 (en) * | 2002-07-19 | 2005-01-11 | Cree, Inc. | Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures |
| JP2005209925A (ja) * | 2004-01-23 | 2005-08-04 | Nichia Chem Ind Ltd | 積層半導体基板 |
| JP4548117B2 (ja) * | 2004-12-28 | 2010-09-22 | ソニー株式会社 | 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法 |
| US7615389B2 (en) * | 2007-05-31 | 2009-11-10 | Corning Incorporated | GaN lasers on ALN substrates and methods of fabrication |
| JP5557180B2 (ja) * | 2009-05-14 | 2014-07-23 | 国立大学法人山口大学 | 半導体発光素子の製造方法 |
| KR20130106926A (ko) * | 2012-03-21 | 2013-10-01 | 서울바이오시스 주식회사 | 질화갈륨계 반도체 소자 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357820A (ja) | 1999-06-15 | 2000-12-26 | Pioneer Electronic Corp | 窒化ガリウム系半導体発光素子及びその製造方法 |
| EP1104031A2 (en) | 1999-11-15 | 2001-05-30 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor, nitride semiconductor device, semiconductor light emiting device and method of fabricating the same |
| JP2001257166A (ja) | 2000-03-13 | 2001-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体基板およびその製造方法 |
-
2002
- 2002-06-11 JP JP2002170110A patent/JP3515974B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357820A (ja) | 1999-06-15 | 2000-12-26 | Pioneer Electronic Corp | 窒化ガリウム系半導体発光素子及びその製造方法 |
| EP1104031A2 (en) | 1999-11-15 | 2001-05-30 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor, nitride semiconductor device, semiconductor light emiting device and method of fabricating the same |
| JP2001257166A (ja) | 2000-03-13 | 2001-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体基板およびその製造方法 |
Cited By (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519436B2 (en) | 2005-05-17 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US8796734B2 (en) | 2005-05-17 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US11251272B2 (en) | 2005-05-17 | 2022-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9431243B2 (en) | 2005-05-17 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US10522629B2 (en) | 2005-05-17 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9859381B2 (en) | 2005-05-17 | 2018-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US8629477B2 (en) | 2005-05-17 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US8987028B2 (en) | 2005-05-17 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9219112B2 (en) | 2005-05-17 | 2015-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US10074536B2 (en) | 2006-03-24 | 2018-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| US8878243B2 (en) | 2006-03-24 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| US9818819B2 (en) | 2006-09-07 | 2017-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping |
| US8847279B2 (en) | 2006-09-07 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping |
| US9318325B2 (en) | 2006-09-07 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping |
| US8216951B2 (en) | 2006-09-27 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US8860160B2 (en) | 2006-09-27 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US8629047B2 (en) | 2006-09-27 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US9105522B2 (en) | 2006-09-27 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US9559712B2 (en) | 2006-09-27 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US8502263B2 (en) | 2006-10-19 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| US10468551B2 (en) | 2006-10-19 | 2019-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US8624103B2 (en) | 2007-04-09 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US9449868B2 (en) | 2007-04-09 | 2016-09-20 | Taiwan Semiconductor Manufacutring Company, Ltd. | Methods of forming semiconductor diodes by aspect ratio trapping with coalesced films |
| US9853118B2 (en) | 2007-04-09 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US9231073B2 (en) | 2007-04-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US9040331B2 (en) | 2007-04-09 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US9543472B2 (en) | 2007-04-09 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US10680126B2 (en) | 2007-04-09 | 2020-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US9853176B2 (en) | 2007-04-09 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| US9780190B2 (en) | 2007-06-15 | 2017-10-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| CN100508229C (zh) * | 2007-08-30 | 2009-07-01 | 鹤山丽得电子实业有限公司 | 一种无掩膜半导体外延片制作方法 |
| US10002981B2 (en) | 2007-09-07 | 2018-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells |
| US8344242B2 (en) | 2007-09-07 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells |
| US8822248B2 (en) | 2008-06-03 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material |
| US9365949B2 (en) | 2008-06-03 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material |
| US10961639B2 (en) | 2008-06-03 | 2021-03-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material |
| US9640395B2 (en) | 2008-07-01 | 2017-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8994070B2 (en) | 2008-07-01 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US9356103B2 (en) | 2008-07-01 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8629045B2 (en) | 2008-07-01 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US9287128B2 (en) | 2008-07-15 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US9607846B2 (en) | 2008-07-15 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US9934967B2 (en) | 2008-09-19 | 2018-04-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Formation of devices by epitaxial layer overgrowth |
| US9984872B2 (en) | 2008-09-19 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication and structures of crystalline material |
| US8384196B2 (en) | 2008-09-19 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of devices by epitaxial layer overgrowth |
| US9105549B2 (en) | 2008-09-24 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| US8809106B2 (en) | 2008-09-24 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for semiconductor sensor structures with reduced dislocation defect densities |
| US9455299B2 (en) | 2008-09-24 | 2016-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for semiconductor sensor structures with reduced dislocation defect densities |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| US9029908B2 (en) | 2009-01-09 | 2015-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US8765510B2 (en) | 2009-01-09 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8629446B2 (en) | 2009-04-02 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
| US9576951B2 (en) | 2009-04-02 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
| US9299562B2 (en) | 2009-04-02 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003069159A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3515974B2 (ja) | 窒化物半導体、その製造方法及び窒化物半導体素子 | |
| US6858877B2 (en) | Nitride semiconductor, method for manufacturing the same and nitride semiconductor device | |
| US6734530B2 (en) | GaN-based compound semiconductor EPI-wafer and semiconductor element using the same | |
| JP3770014B2 (ja) | 窒化物半導体素子 | |
| US6920166B2 (en) | Thin film deposition method of nitride semiconductor and nitride semiconductor light emitting device | |
| US6972206B2 (en) | Nitride semiconductor, semiconductor device, and method of manufacturing the same | |
| JP3569807B2 (ja) | 窒化物半導体素子の製造方法 | |
| US6518082B1 (en) | Method for fabricating nitride semiconductor device | |
| US6667185B2 (en) | Method of fabricating nitride semiconductor device | |
| JP2000232238A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP3696182B2 (ja) | 半導体レーザ素子 | |
| KR20020050174A (ko) | 반도체의 제조방법, 반도체기판의 제조방법 및 반도체발광소자 | |
| JP2900990B2 (ja) | 窒化物半導体発光素子 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2006024713A (ja) | 窒化物半導体素子およびその製造方法 | |
| EP1553669A1 (en) | Group iii nitride semiconductor light-emitting device and method for manufacturing same | |
| JP4631214B2 (ja) | 窒化物半導体膜の製造方法 | |
| JP2001326425A (ja) | 半導体素子用基板の製造方法および半導体素子 | |
| JP2004165550A (ja) | 窒化物半導体素子 | |
| JP3543628B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体発光素子の製造方法 | |
| JP4760821B2 (ja) | 半導体素子の製造方法 | |
| JP4394800B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 | |
| JP4363415B2 (ja) | 結晶膜、結晶基板および半導体装置 | |
| JPH1051074A (ja) | 半導体発光素子 | |
| JP4179317B2 (ja) | 窒化物半導体の製造方法および半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3515974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |