KR970003671A - 실리콘 웨이퍼 가공방법 - Google Patents

실리콘 웨이퍼 가공방법 Download PDF

Info

Publication number
KR970003671A
KR970003671A KR1019950017270A KR19950017270A KR970003671A KR 970003671 A KR970003671 A KR 970003671A KR 1019950017270 A KR1019950017270 A KR 1019950017270A KR 19950017270 A KR19950017270 A KR 19950017270A KR 970003671 A KR970003671 A KR 970003671A
Authority
KR
South Korea
Prior art keywords
silicon wafer
processing method
layer
heat treatment
wafer processing
Prior art date
Application number
KR1019950017270A
Other languages
English (en)
Inventor
손용선
이동호
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950017270A priority Critical patent/KR970003671A/ko
Priority to TW085107533A priority patent/TW345689B/zh
Priority to CN96111023A priority patent/CN1147571A/zh
Publication of KR970003671A publication Critical patent/KR970003671A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Abstract

본 발명은 실리콘 웨이퍼 가공방법이 개시된다.
본 발명은 이온주입 및 열처리에 의한 익스트린식 게터링(extrinsic gettering)법을 사용하여 낮은 온도에서 짧은 열처리만으로 원하는 게터링 효과를 얻을 수 있도록 하여 고순도의 실리콘 웨이퍼를 가공할 수 있다.
따라서, 본 발명은 인트린식 게터링법으로 얻기 힘든 고순도의 실리콘 웨이퍼를 익스트린식 게터링법으로 쉽게 얻을 수 있으며, 기존의 수소 분위기 열처리에 의한 게터링법의 위험성을 배제할 수 있어 안정성과 생산성을 향상시킬 수 있으며, 특히 고순도의 실리콘 웨이퍼를 사용하여 소자를 제조하므로써, 게이트 산화막의 막질개선과 접합 누설전류 특성을 개선 시킬 수 있어 소자의 고집적화를 가능하게 한다.

Description

실리콘 웨이퍼 가공방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1C도는 본 발명에 의한 실리콘 웨이퍼 가공방법을 설명하기 위해 도시한 실리콘 웨이퍼의 단면도.

Claims (8)

  1. 실리콘 웨이퍼 가공방법에 있어서, 불순물 이온 주입공정으로 실리콘 웨이퍼의 표면층에 결정 결함층을 형성하는 단계와, 상기 결정 결함층이 형성된 상기 실리콘 웨이퍼를 열처리하므로, 이로 인하여 상기 결정 결함층이 게터링층으로 되고, 상기 게터링층 하부에 무결함층이 형성되는 단계와, 폴리싱공정을 실시하여 상기 게터링층을 완전히 제거하고, 폴리싱 공정시 발생되는 슬러리와 불순물 입자를 제거하기 위한 세정공정을 실시하는 단계로 이루어지는 것을 특징으로 하는 실리콘 웨이퍼 가공방법.
  2. 제1항에 있어서, 상기 불순물 이온 주입공정은 10 내지 180KeV의 에너지 범위에서 실리콘(Si+), 아르곤(Ar+), 비소(As+), 불소(F+), 헬륨(He|+), 붕소(B+), 인(P+), 게르마늄(Ge+), 안티몬(Sb+), 인듐(In+) 및 질소(N2 +) 이온중 적어도 하나 이상을 사용하며, 5.0E14 내지 1.0E16 이온/㎠의 주입량으로 하여 실시되는 것을 특징으로 하는 실리콘 웨이퍼 가공방법.
  3. 제1항에 있어서, 상기 열처리공정은 O2, N2+O2, Ar등의 가스 분위기와 900 내지 1100℃의 온도범위내에서 1 내지 3시간 정도로 상압로에서 수행하는 것을 특징으로 하는 실리콘 웨이퍼 가공방법.
  4. 제1항에 있어서, 상기 열처리공정은 O2, N2+O2, Ar등의 가스 분위기와 900 내지 1100℃의 온도범위내에서 1 내지 3시간 정도로 진공로에서 수행하는 것을 특징으로 하는 실리콘 웨이퍼 가공방법.
  5. 제1항에 있어서, 상기 열처리공정은 O2, N2+O2, Ar등의 가스 분위기와 1050 내지 1200℃의 온도범위내에서 10 내지 30분 정도로 급속가열로에서 수행하는 것을 특징으로 하는 실리콘 웨이퍼 가공방법.
  6. 제1항에 있어서, 상기 무결함층은 산소농도가 7 내지 10ppm인 것을 특징으로 하는 실리콘 웨이퍼 가공방법.
  7. 제1항에 있어서, 상기 열처리공정에 의해 형성되는 상기 무결함층의 초기 두께는 10 내지 30㎛인 것을 특징으로 하는 실리콘 웨이퍼 가공방법.
  8. 제1항에 있어서, 상기 폴리싱공정은 상기 무결함층의 두께가 적어도 10㎛ 이상이 남아있도록 실시되는 것을 특징으로 하는 실리콘 웨이퍼 가공방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017270A 1995-06-24 1995-06-24 실리콘 웨이퍼 가공방법 KR970003671A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950017270A KR970003671A (ko) 1995-06-24 1995-06-24 실리콘 웨이퍼 가공방법
TW085107533A TW345689B (en) 1995-06-24 1996-06-22 Process for producing silicon wafer
CN96111023A CN1147571A (zh) 1995-06-24 1996-06-24 一种制造硅片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017270A KR970003671A (ko) 1995-06-24 1995-06-24 실리콘 웨이퍼 가공방법

Publications (1)

Publication Number Publication Date
KR970003671A true KR970003671A (ko) 1997-01-28

Family

ID=19418158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017270A KR970003671A (ko) 1995-06-24 1995-06-24 실리콘 웨이퍼 가공방법

Country Status (3)

Country Link
KR (1) KR970003671A (ko)
CN (1) CN1147571A (ko)
TW (1) TW345689B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415629B1 (ko) * 2001-08-28 2004-01-24 프로모스 테크놀로지즈 인코포레이티드 분자질소 주입량을 검사하기 위한 방법
KR100580776B1 (ko) * 1999-11-04 2006-05-15 주식회사 하이닉스반도체 반도체 소자의 게터링 방법
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309021C (zh) * 2003-12-25 2007-04-04 北京有色金属研究总院 一种消除硅单晶片器件制作区原生坑缺陷的方法
CN101770942B (zh) * 2008-12-29 2011-08-24 北大方正集团有限公司 利用p型衬底硅片测量温度的方法和装置
CN103632956A (zh) * 2012-08-13 2014-03-12 上海华虹宏力半导体制造有限公司 防止半导体产品高温快速退火时产生缺陷的方法
CN104637782B (zh) * 2013-11-14 2018-08-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN103872180A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种利用碳离子注入吸杂的方法
CN108660513A (zh) * 2017-03-28 2018-10-16 上海新昇半导体科技有限公司 一种减少晶片缺陷的设备及方法
CN109524425A (zh) * 2018-10-15 2019-03-26 上海华虹宏力半导体制造有限公司 绝缘体上硅结构及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580776B1 (ko) * 1999-11-04 2006-05-15 주식회사 하이닉스반도체 반도체 소자의 게터링 방법
KR100415629B1 (ko) * 2001-08-28 2004-01-24 프로모스 테크놀로지즈 인코포레이티드 분자질소 주입량을 검사하기 위한 방법
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth
US8673248B2 (en) 2006-05-19 2014-03-18 Memc Electronic Materials, Inc. Silicon material with controlled agglomerated point defects and oxygen clusters induced by the lateral surface

Also Published As

Publication number Publication date
TW345689B (en) 1998-11-21
CN1147571A (zh) 1997-04-16

Similar Documents

Publication Publication Date Title
KR940006183A (ko) 반도체기판 및 그 처리방법
KR970003671A (ko) 실리콘 웨이퍼 가공방법
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
JPS6338859B2 (ko)
KR100991213B1 (ko) 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터
JPH05308076A (ja) シリコンウエーハの酸素析出方法
US20080242067A1 (en) Semiconductor substrate and method of manufacture thereof
US7799660B2 (en) Method for manufacturing SOI substrate
US20120299156A1 (en) Wafer processing method
JPH0480880B2 (ko)
JPS58190020A (ja) エピタキシヤル成長法
WO2020054149A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JPS61289620A (ja) 半導体薄膜の熱処理方法
JP6273322B2 (ja) Ｓｏｉ基板の製造方法
JP6834932B2 (ja) 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
JPS61160939A (ja) ドライエツチング後Ｓｉ表面損傷の乾式による除去方法
JPH0714827A (ja) 半導体装置の製造方法
EP3193355B1 (en) Process for smoothing the surface of a structure
JPS62139335A (ja) 表面清浄化方法
JPS6362326A (ja) 半導体装置の製造方法
JPH03173131A (ja) 半導体装置の製造方法
JPH01245519A (ja) 半導体装置の製造方法
KR960012288A (ko) 반도체 소자 제조용 웨이퍼 및 그 제작방법
JPS603124A (ja) 化合物半導体のアニ−ル法
CN117476543A (zh) 碳化硅半导体结构及其制备方法、碳化硅半导体器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application