DE102011002468A1 - Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur - Google Patents

Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur Download PDF

Info

Publication number
DE102011002468A1
DE102011002468A1 DE102011002468A DE102011002468A DE102011002468A1 DE 102011002468 A1 DE102011002468 A1 DE 102011002468A1 DE 102011002468 A DE102011002468 A DE 102011002468A DE 102011002468 A DE102011002468 A DE 102011002468A DE 102011002468 A1 DE102011002468 A1 DE 102011002468A1
Authority
DE
Germany
Prior art keywords
silicon carbide
implantation
layer
carbide layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102011002468A
Other languages
English (en)
Inventor
Martin Le-Huu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102011002468A priority Critical patent/DE102011002468A1/de
Publication of DE102011002468A1 publication Critical patent/DE102011002468A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur, insbesondere eines MOSFETs (110) bereitgestellt, bei dem nur ein Photolithographieschritt notwendig ist, um die für die gewünschte Halbleiterstruktur notwendigen Gebiete und Abmessungen zu definieren, wobei die Kanallänge in alle lateralen Richtungen der Halbleiterstruktur identisch ist. Dazu wird zur Implantation ein Ionenstrahl (117) in einem Winkel β größer oder kleiner als 90° in Relation zur Oberfläche einer Siliziumkarbid-Schicht (113) positioniert und die Siliziumkarbid-Schicht (113) um eine Achse, die orthogonal zur Siliziumkarbid-Schicht (113) ist, rotiert. Ferner wird eine Halbleiterstruktur, hergestellt nach dem Verfahren, offenbart.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur, bei dem auf eine niedrig-dotierte Siliziumkarbid-Schicht eines ersten Leitfähigkeitstyps eine strukturierte Maske für zumindest eine nachfolgende Implantation von Ionen aufgebracht wird, sowie eine verfahrensgemäß hergestellte Halbleiterstruktur.
  • Stand der Technik
  • Siliziumkarbid-basierte MOSFETs (metal Oxide semiconductor field-effect transistors) bieten für bestimmte Anwendungen als Schalter in der Leistungselektronik deutliche Vorteile im Vergleich zu herkömmlichen Silizium-basierten Bauteilen.
  • Eine übliche Ausführung eines Siliziumkarbid-Leistungsschalters ist der vertikale n-MOSFET. Ein solcher vertikaler n-MOSFET kann mit einem vertikalen Kanal (Trench-MOSFET) oder einem horizontalen Kanal (planarer MOSFET) ausgeführt werden.
  • Aufgrund der Materialeigenschaften von Siliziumkarbid ergeben sich einige Schwierigkeiten bei der Prozessierung planarer MOSFETs.
  • So sind die Diffusionskonstanten von Dotierstoffen in Siliziumkarbid auch bei sehr hohen Temperaturen sehr niedrig. Dadurch kann die Dotierung nicht durch eine Eindiffusion von der Oberfläche erfolgen. Üblicherweise wird daher das epitaktische Wachstum einer dotierten Schicht von Siliziumkarbid in einem Bereich des Substrats in Verbindung mit einer Implantation von energetischen Ionen der gewünschten Dotierstoffe in einem anderen Bereich des Substrats gewählt, um entsprechende Strukturen zu erhalten. Die laterale Bestimmung der Ausdehnung der dotierten Gebiete erfolgt dabei durch eine lokale Maskierung vor der Implantation durch ein oder mehrere geeignete, in der Halbleiterprozessierung verbreitete Materialien. Dabei wird üblicherweise das Maskierungsmaterial flächig abgeschieden und anschließend mit Hilfe einer Maskierung durch Photolithographie strukturiert.
  • Dabei ergibt sich jedoch das Problem, dass die Photolithographie eine laterale Ungenauigkeit mit einer typischen Abweichung von 0 bis 1 μm aufweist. Durch diese Ungenauigkeit weisen die dotierten Gebiete eine laterale Fehlpositionierung in der Regel von 0 bis 2 μm gegeneinander auf. Diese Fehlpositionierung oder auch Fehljustierung wirkt sich als Längenänderung der Kanallänge des MOSFETs aus. Dabei treten sowohl zu kurze als auch zu lange Kanallängen auf. Dies wirkt sich jedoch nachteilig auf die elektrischen Eigenschaften des MOSFETs aus.
  • Aus dem Stand der Technik sind verschiedene selbstjustierende Verfahren zur Vermeidung der genannten Ungenauigkeiten bekannt, beispielweise aus US 6,107,142 , EP 1002334 A1 , US 2009/0020765 A1 und US 5,384,270 , die eine Fehlpositionierung oder Fehljustierung vermeiden sollen, jedoch weisen diese Verfahren verschiedene andere Nachteile auf.
  • In der US 2008/0169517 A1 wird ein Verfahren zur Herstellung von Siliziumkarbid-Leistungsschaltern beschrieben, bei dem die Implantation von Ionen unter Verwendung einer Maske derart erfolgt, dass der Ionenstrahl senkrecht zum Substrat und seitlich von entgegengesetzten Seiten mit gleichem Winkel eingesetzt wird. Dieses Verfahren birgt durch die Notwendigkeit von Nachjustierungen des Ionenstrahls die Gefahr von Ungenauigkeiten hinsichtlich der angestrebten Kanallänge. Zudem ist dieses Verfahren nur für MOSFETs mit einer Vorzugsrichtung geeignet.
  • Offenbarung der Erfindung
  • Erfindungsgemäß wird ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur, vorzugsweise eines MOSFETs zur Verfügung gestellt, bei dem auf eine niedrig-dotierte Siliziumkarbid-Schicht eines ersten Leitfähigkeitstyps eine strukturierte Maske für zumindest eine nachfolgende Implantation von Ionen zur Ausbildung eines Gebietes eines zweiten Leitfähigkeitstyps aufgebracht wird, wobei ein Ionenstrahl für die Implantation in einem Winkel β größer oder kleiner als 90° in Relation zur Oberfläche der niedrig-dotierten Siliziumkarbid-Schicht eingestrahlt wird und dass während der Implantation die Siliziumkarbid-Schicht um eine Achse, die orthogonal zur Siliziumkarbid-Schicht ist, rotiert.
  • Nach einer Ausführungsform der Erfindung kann die niedrig-dotierte Siliziumkarbid-Schicht des ersten Leitfähigkeitstyps epitaktisch auf ein hoch-dotiertes Siliziumkarbid-Substrat des ersten Leitfähigkeitstyps aufgewachsen sein.
  • Statt des Ionenstrahls kann natürlich auch das Siliziumkarbid-Substrat bzw. die Siliziumkarbid-Schicht um einen Winkel α für die Implantation geneigt werden, wobei α und β in der Summe 90° ergeben. Vorzugsweise liegt der Winkel α dabei zwischen 10° und 70°, bevorzugt zwischen 30° und 50° und entspricht bevorzugt nicht den Kristallachsen des Siliziumkarbid-Substrats bzw. der Siliziumkarbid-Schicht.
  • Der Kanalbereich mit der entsprechenden Dotierung entsteht in dem erfindungsgemäßen Verfahren unterhalb der Maske aufgrund des nicht orthogonalen Einfalls des Ionenstrahls. Der Verkippungswinkel wird dabei vom Fachmann so gewählt, dass sich einerseits die gewünschte Kanallänge einstellt und andererseits so genannte Channeling-Effekte minimiert werden.
  • Während der Implantation rotiert das Siliziumkarbid-Substrat bzw. die Siliziumkarbid-Schicht derart, dass sich eine rotationssymmetrische Verteilung der Dotierstoffe ergibt. Die Rotationsgeschwindigkeit ist abhängig von der Implantationsdauer und der Strahlführung der Implantationsanlage. Vorzugsweise liegen die Rotationsgeschwindigkeiten zwischen 1 und 10000 rpm.
  • Vorzugsweise erfolgt eine zweite Implantation zur Ausbildung eines hoch dotierten Gebietes des ersten Leitfähigkeitstyps, das im ersten durch Implantation gebildeten Gebiet des zweiten Leitfähigkeitstyps liegt. Diese Implantation erfolgt vorzugsweise mit derselben Maske wie für das Gebiet des zweiten Leitfähigkeitstyps, wobei die Reihenfolge der Implantationen auswechselbar ist.
  • Die Implantation für das Gebiet des ersten Leitfähigkeitstyps kann auf herkömmliche Weise ohne Verkippung des Siliziumkarbid-Substrats bzw. der Siliziumkarbid-Schicht und ohne Rotation erfolgen. Es wird jedoch eine Verkippung zur Vermeidung von Channeling-Effekten bevorzugt. Es ist auch bevorzugt, während der Implantation zu rotieren, insbesondere um auch bei Verkippung des Substrats eine Symmetrie der Dotierung zu gewährleisten.
  • Die Dotierung erfolgt durch Implantation von energetischen Ionen, deren Energie je nach gewünschter Tiefe im Bereich von 1 keV bis 1 MeV und einer Dosis zwischen 1010 und 1015 cm–2, bevorzugt zwischen 1012 und 1014 cm–2 liegt. Als Dotierstoffe kommen dem Fachmann bekannte Stoffe in Frage, wie beispielsweise Bor, Phosphor, Stickstoff, Aluminium oder dergleichen.
  • Weiterhin ist es möglich, durch die Verwendung von mehreren verschiedenen Implantationsenergien und Implantationsdosen sowie Implantation bei unterschiedlichen Verkippungswinkeln die Verteilung der Dotierung zu beeinflussen. Eine entsprechende Optimierung wirkt sich positiv auf die elektrischen Eigenschaften des MOSFETs aus. insbesondere kann es vorteilhaft sein, zusätzlich bei einem weiteren kleineren Winkel β (0° bis 30°, bevorzugt 4° bis 15°) zu implantieren und so den Bereich des Gebiets des zweiten Leitfähigkeitstyps, der unterhalb des Gebietes des ersten Leitfähigkeitstyps liegt, höher zu dotieren. Dies verbessert das Sperrverhalten des MOSFETs.
  • Nach erfolgter Dotierung bzw. Implantation der entsprechenden Gebiete muss zur Ausbildung der meisten MOSFETs noch ein elektrischer Kontakt zwischen dem Gebiet des zweiten Leitfähigkeitstyps und der Oberfläche hergestellt werden. Dazu kann entweder das Zentrum des Gebietes des ersten Leitfähigkeitstyps mit Ätzverfahren abgetragen werden und so ein Teil vom Gebiet des zweiten Leitfähigkeitstyps an der Oberfläche exponiert werden oder es kann durch entsprechende Dotierstoffe eine dotierte Verbindung zur Oberfläche des MOSFETs hergestellt werden.
  • Nach einer bevorzugten Ausführungsform der Erfindung weist die Maske zum Implantationsgebiet einen Flankenwinkel kleiner als 90° auf, um die Verteilung der Dotierung im Kanalbereich und die Ausdehnung des Kanalbereiches zu steuern. Die Einstellung des Flankenwinkels erfolgt über, dem Fachmann in der Halbreiterprozessierung, bekannte Methoden.
  • Die laterale Strukturierung der Maskierung, die üblicherweise durch Photolithographie erfolgt, wird so gewählt, dass die Öffnungen in der Maske den gewünschten lateralen Abmessungen des MOSFETs entsprechen. Die Dicke der Maskierung wird so gewählt, dass die Ionen während der Implantation bei der maximalen gewählten Energie das Maskierungsmaterial vertikal nicht durchdringen können. Die notwendige Dicke hängt dabei vom Maskierungsmaterial, den Ionen und der Implantationsenergie ab und ist typischerweise 0,5 bis 2 μm, bevorzugt wird eine Dicke von 1 bis 3 μm. Bevorzugte Maskierungsmaterialien sind Photolack, Siliziumdioxid, Siliziumnitrid und Poly-Silizium oder Metalle.
  • Zusätzlich zum Maskierungsmaterial wird vorzugsweise zwischen der Maskierung und der niedrig-dotierten Siliziumkarbid-Schicht des ersten Leitfähigkeitstyps eine weitere Schicht abgeschieden, die auch in den Öffnungen der Maskierung vorhanden ist. Diese Schicht wird Streuoxid genannt und soll sowohl eine Verschmutzung der Oberfläche während der Implantation vermeiden als auch so genannte Channeling-Effekte unterdrücken, die auftreten, wenn entlang einer Kristallachse des Halbleiters implantiert wird. Dabei dringen die Ionen entlang dieser Achsen tiefer in das Material ein als in andere Kristallrichtungen. Zudem entspricht die Tiefenverteilung einer einzelnen Implantationsenergie nicht mehr einer statistischen Verteilung mit einem einzigen Maximum, sondern es treten tiefere Nebenmaxima auf. Dieser Effekt kann durch die Verwendung des Streuoxids verringert werden. Typische Dicken für diese Schicht sind 10 bis 200 nm, bevorzugt 30 bis 100 nm. Die Schicht ist üblicherweise amorph oder polykristallin und dielektrisch oder halbleitend und kann in üblichen, dem Fachmann bekannten Verfahren abgeschieden werden, wie beispielsweise Chemical Vapour Deposition (CVD) oder Physical Vapour Deposition (PVD). Als Materialien werden Siliziumdioxid, Siliziumnitrid oder Poly-Silizium bevorzugt verwendet.
  • Weiterhin ist es möglich, dass das Material des Streuoxids identisch ist in Material und Herstellung zu einem Gateoxid, so dass einfach eine Gateelektrode hergestellt werden kann. Weiterhin ist es bevorzugt, dass auch das Material der Maskierung identisch ist in Material und Herstellung zu einer Gateelektrode des MOSFETs. Dadurch wird auch das Gate vom MOSFET selbstjustierend mit der Dotierung hergestellt und reduziert zudem die notwendigen Prozessschritte zur Herstellung des MOSFETs.
  • Auf der epitaktisch aufgewachsenen niedrig-dotierten Siliziumkarbid-Schicht des ersten Leitfähigkeitstyps kann eine zweite Schicht epitaktisch aufgewachsen sein, die eine identische oder auch abweichende Dotierung zu der anderen epitaktischen Schicht aufweisen kann. Bei identischer Dotierung ist vorteilhafterweise nur ein Epitaxieschritt notwendig.
  • Übliche Schritte bzw. Zwischenschritte, die hier nicht dargestellt oder nur angedeutet sind, zur Herstellung von Halbleiterstrukturen, insbesondere von MOSFETs, sind dem Fachmann bekannt und werden im Rahmen der Erfindung entsprechend durchgeführt.
  • Vorteilhafterweise können die Dotierungen des MOSFETs auch vertauscht werden, so dass je nach Dotierung ein vertikaler n- oder p-MOSFET erhalten wird.
  • Gegenstand der Erfindung sind zudem Halbleiterstrukturen bzw. MOSFETs, die gemäß dem erfindungsgemäßen Verfahren hergestellt wurden.
  • Mit dem erfindungsgemäßen Verfahren ist vorteilhafterweise eine Prozessführung gegeben, bei der nur ein Photolithographieschritt notwendig ist, um die für die gewünschte Halbleiterstruktur notwendigen Gebiete und Abmessungen zu definieren. Dadurch wird eine Fehljustierung der Gebiete zueinander sicher vermieden und die Hauptfehlerquelle für Kanallängenabweichungen eliminiert, wobei die Kanallänge in alle lateralen Richtungen der Halbleiterstruktur bzw. des MOSFETs identisch ist.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.
  • Zeichnungen
  • Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:
  • 1 in einer geschnittenen Ansicht ein MOSFET nach dem Stand der Technik, und
  • 2 bis 5 in geschnittenen Ansichten wesentlichste Schritte bei der erfindungsgemäßen Herstellung eines vertikalen Siliziumkarbid-MOSFETs.
  • 1 zeigt einen vertikalen n-MOSFET 10 mit einem horizontalen Kanal nach dem Stand der Technik. Der n-MOSFET 10 besteht aus einem hoch n-dotierten Siliziumkarbid-Substrat 11 mit einer üblichen Dotierung zwischen 1018 bis 1021 cm–3 und einer Dicke von 100 bis 500 μm, bevorzugt 250 bis 400 μm, das eine Drainelektrode 12 (Senke) des n-MOSFETs 10 bildet. Auf einer Seite des Siliziumkarbid-Substrats 11 befindet sich eine epitaktisch gewachsene, niedrig n-dotierte Drift-Schicht 13 mit einer Dotierung von 1014 bis 1017 cm–3, bevorzugt 1015 bis 1016 cm–3 und einer Dicke von 1 bis 50 μm, bevorzugt 3–15 μm. Auf der dem Siliziumkarbid-Substrat 11 entgegengesetzten Seite der Drift-Schicht 13 befindet sich eine regelmäßige Anordnung einer Vielzahl von p-dotierten Gebieten 14 mit einer Tiefe von 0,1 bis 1 μm, bevorzugt 0,2 bis 0.5 μm, einer Dotierung von 1015 bis 1018 cm–3 und einer lateralen Ausdehnung von 5 bis 50 μm, bevorzugt 10 bis 30 μm, mit einem lateralen Abstand zueinander, wobei hier lediglich zwei p-dotierte Gebiete 14 dargestellt sind. Zwischen den beiden p-dotierten Gebieten 14 ist ein n-dotiertes Gebiet 15 mit einer Dotierung von 1014 bis 1017 cm–3, bevorzugt 1015 bis 1016 cm–3, befindlich, das als JFET Region 16 bezeichnet wird. Innerhalb der p-dotierten Gebiete 14, aber getrennt von der n-dotierten Drift-Schicht 13 und der JFET Region 16, befindet sich ein weiteres hoch n-dotiertes Gebiet 17 mit einer Tiefe von 0,05 bis 0,5 μm, bevorzugt 0,1 bis 0,2 μm und einer Dotierung von 1018 bis 1021 cm–3, bevorzugt 1019 bis 1020 cm–3, dieses Gebiet bildet die Source-Elektrode 18 (Quelle) des n-MOSFETs 10. Die p-dotierten Gebiete 14, die JFET-Region 16 und an den Rändern die Source-Elektrode 18 sind von einem Dielektrikum 19 bedeckt, wobei auf dem Dielektrikum 19 eine Gatelektrode 20 ausgebildet ist. Das p-dotierte Gebiet unmittelbar unterhalb des Dielektrikums 19 bildet den MOSFET-Kanalbereich, wobei der laterale Abstand zwischen dem Gebiet 17 bzw. der Source-Elektrode 18 und der JFET Region 16 als Kanallänge des MOSFETs 10 bezeichnet wird. Die zum MOSFET 10 nach dem Stand der Technik gemachten Angaben gelten entsprechend auch für die erfindungsgemäß hergestellten MOSFETs bzw. Halbleiterstrukturen.
  • Die 2 bis 5 zeigen die wesentlichsten Schritte bei der erfindungsgemäßen Herstellung eines vertikalen Siliziumkarbid-MOSFETs 110. Es wird von einem hoch n-dotierten Siliziumkarbid-Substrat 111 ausgegangen, das die Drainelektrode 112 (Senke) bildet, auf der eine epitaktisch gewachsene, niedrig n-dotierte Siliziumkarbid-Schicht bzw. Drift-Schicht 113 befindlich ist. Auf der Drift-Schicht 113 wird mit Hilfe der Epitaxie eine Schicht 114 gewachsen, wobei diese eine identische Dotierung zur Drift-Schicht 113 aufweisen kann, so dass dann beide Schichten 113, 114 in einem Schritt hergestellt werden können. Eine voneinander abweichende Dotierung beider Schichten 113, 114 ist jedoch möglich. Auf der Schicht 114 befindet sich eine Maske 115 für die nachfolgende Implantation. Die laterale Strukturierung der Maske 115 ist dabei so gewählt, dass die Öffnungen in der Maske 115 den gewünschten lateralen Abmessungen des zu dotierenden Gebietes für eine Source-Elektrode entsprechen. Die Dicke der Maske 115 ist so gewählt, dass die Ionen während der Implantation bei der maximalen gewählten Energie das Maskierungsmaterial vertikal nicht durchdringen können. Die notwendige Dicke hängt dabei vom Maskierungsmaterial, den Ionen und der Implantationsenergie ab. Zwischen Maske 115 und der Schicht 114 kann ein Streuoxid 116 vorgesehen sein, das auch in den Öffnungen der Maske 115 vorhanden ist. Das Streuoxid 116 soll sowohl eine Verschmutzung der Oberfläche während der Implantation vermeiden als auch so genannte Channeling-Effekte unterdrücken. Ein Kanalbereich entsteht in dem erfindungsgemäßen Verfahren unterhalb der Maske 115. Dazu wird die Siliziumkarbid-Schicht 113, das Siliziumkarbid-Substrat 111 ist hier nicht dargestellt, für eine Implantation, wie in 3 gezeigt, um einen Winkel α verkippt. Der Winkel α stellt sich dabei zwischen dem Siliziumkarbid-Substrat 111 und der Ebene orthogonal zum Ionenstrahl 117 ein. Der Winkel α wird dabei so gewählt, dass sich einerseits eine gewünschte Kanallänge einstellt, andererseits Channeling-Effekte minimiert werden. Der Winkel α liegt dabei zwischen 10° und 70°, bevorzugt zwischen 30° und 50° und entspricht bevorzugt nicht Kristallachsen der Schicht 114. Während der Implantation rotiert das Siliziumcarbid-Substrat 111 derart, dass sich eine rotationssymmetrische Verteilung der Dotierstoffe ergibt. Die Rotationsachse 118 ist dabei orthogonal zur Oberfläche des Siliziumkarbid-Substrats 111. Die Rotationsgeschwindigkeit ist abhängig von der Implantationsdauer und der Strahlführung der Implantationsanlage. Bevorzugte Rotationsgeschwindigkeiten liegen zwischen 1 und 10000 rpm. Bei geeigneter Wahl von Implantationsenergie und Implantationsdosis der Ionen, Verkippungswinkel sowie Maskierungsmaterial ergibt sich nach der Implantation, dass ein p-dotiertes Gebiet 119 mit dem gewünschten Dotierprofil, wie in 4, dargestellt ist. Die Implantation für ein hoch n-dotiertes Gebiet 120 im p-dotierten Gebiet 119 erfolgt mit derselben Maske 115 wie für das p-dotierte Gebiet 119. Die Reihenfolge der Implantationen ist dabei unerheblich. Die Implantation für das hoch n-dotierte Gebiet 120 kann auf herkömmliche Weise ohne Verkippung des Siliziumkarbid-Substrats 111 und ohne Rotation erfolgen. Es kann jedoch vorteilhaft sein, auch für die Implantation von dem hoch n-dotierten Gebiet 120 das Siliziumcarbid-Substrat 111 zu verkippen, beispielsweise zur Vermeidung von Channeling Effekten. Es kann weiterhin vorteilhaft sein, das Siliziumkarbid-Substrat 111 während der Implantation auch zu rotieren, insbesondere um auch bei Verkippung des Siliziumkarbid-Substrats 111 eine Symmetrie der Dotierung zu gewährleisten. Weiterhin kann es vorteilhaft sein, dass das Material des Streuoxids 116 identisch ist in Material und Herstellung zum Dielektrikum 19 bzw. einem Gateoxid des MOSFETs 10 gemäß 1. Weiterhin kann es vorteilhaft sein, dass auch die Maske 115 identisch ist in Material und Herstellung zur Gateelektrode 20 des MOSFETs 10 gemäß 1. Dadurch wird auch ein Gate vom MOSFET selbstjustierend mit der Dotierung hergestellt und reduziert zudem die notwendigen Prozessschritte zur Herstellung des MOSFETs. Es ergeben sich jedoch Einschränkungen bei der notwendigen thermischen Aktivierung der Dotierstoffe im Anschluss an die Implantation. Weiterhin ist es möglich, die Dotierungen des MOSFETs 110 zu vertauschen, so dass die Gebiete 111, 113, 114 und 120 p-dotiert sind und das Gebiet 119 n-dotiert ist. Dies hat einen vertikalen p-MOSFET zur Folge. Bei dem vorgestellten Verfahren zur Herstellung der Dotierung in Siliziumkarbid für einen vertikalen MOSFET 110 mit lateralem Kanal durch Implantation des p-dotierten Gebietes 119 mit verkipptem, rotierenden Substrat, ist sowohl das Gebiet 119 als auch das Gebiet 120 rotationssymmetrisch zur gemeinsamen Maske 115. Dadurch wird gewährleistet, dass es keine durch die Lithographie bedingte Abweichung der Kanallänge gibt und die Kanallänge in allen lateralen Richtungen des MOSFETs 110 identisch ist. Nach erfolgter Dotierung der Gebiete 119 und 120 muss für die meisten MOSFETs 110 noch ein elektrischer Kontakt zwischen dem Gebiet 120 und der Oberfläche hergestellt werden. Dies ist hier jedoch nicht dargestellt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 6107142 [0007]
    • EP 1002334 A1 [0007]
    • US 2009/0020765 A1 [0007]
    • US 5384270 [0007]
    • US 2008/0169517 A1 [0008]

Claims (9)

  1. Ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur, bei dem auf eine niedrig-dotierte Siliziumkarbid-Schicht (113) eines ersten Leitfähigkeitstyps eine strukturierte Maske (115) für zumindest eine nachfolgende Implantation von Ionen aufgebracht wird, dadurch gekennzeichnet, dass ein Ionenstrahl (117) für die Implantation zur Ausbildung eines Gebietes (119) eines zweiten Leitfähigkeitstyps in einem Winkel β größer oder kleiner als 90° in Relation zur Oberfläche der niedrig-dotierten Siliziumkarbid-Schicht (113) eingestrahlt wird und dass während der Implantation die Siliziumkarbid-Schicht (113) um eine Achse, die orthogonal zur Siliziumkarbid-Schicht (113) ist, rotiert.
  2. Das Verfahren nach Anspruch 1, wobei eine zweite Implantation zur Ausbildung eines hoch dotierten Gebietes (120) des ersten Leitfähigkeitstyps, das im ersten durch Implantation gebildeten Gebiet (119) des zweiten Leitfähigkeitstyps liegt, ausgeführt wird.
  3. Das Verfahren nach Anspruch 2, wobei die zweite Implantation mit derselben Maske (115) wie die erste Implantation ausgeführt wird.
  4. Das Verfahren nach einem der Ansprüche 1 bis 3, wobei die Maske (115) zum jeweiligen Implantationsgebiet einen Flankenwinkel kleiner als 90° aufweist.
  5. Das Verfahren nach einem der Ansprüche 2 bis 4, wobei ein Ionenstrahl (117) für die zweite Implantation in einem Winkel β größer oder kleiner als 90° Relation zur Siliziumkarbid-Schicht (113) eingestrahlt wird und wobei während der Implantation die Siliziumkarbid-Schicht (113) um eine Achse, die orthogonal zur Siliziumkarbid-Schicht (113) ist, rotiert.
  6. Das Verfahren nach einem der Ansprüche 1 bis 5, wobei die erste und/oder zweite Implantation unter Verwendung von verschiedenen Implantationsenergien, Implantationsdosen sowie bei unterschiedlichen Winkeln β ausgeführt werden.
  7. Das Verfahren nach einem der Ansprüche 1 bis 6, wobei zwischen der niedrig-dotierten Siliziumkarbid-Schicht (113) des ersten Leitfähigkeitstyps und der strukturierten Maske (115) ein Streuoxid (116) aufgebracht wird.
  8. Das Verfahren nach einem der Ansprüche 1 bis 7, wobei auf der niedrig-dotierten Siliziumkarbid-Schicht (113) des ersten Leitfähigkeitstyps eine zweite niedrig-dotierte Siliziumkarbid-Schicht (114) des ersten Leitfähigkeitstyps epitaktisch aufgewachsen wird, wobei beide Schichten (113, 114) eine identische oder eine abweichende Dotierung aufweisen können.
  9. Eine Halbleiterstruktur hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 8.
DE102011002468A 2011-01-05 2011-01-05 Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur Ceased DE102011002468A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102011002468A DE102011002468A1 (de) 2011-01-05 2011-01-05 Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011002468A DE102011002468A1 (de) 2011-01-05 2011-01-05 Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur

Publications (1)

Publication Number Publication Date
DE102011002468A1 true DE102011002468A1 (de) 2012-07-05

Family

ID=46509284

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011002468A Ceased DE102011002468A1 (de) 2011-01-05 2011-01-05 Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur

Country Status (1)

Country Link
DE (1) DE102011002468A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384270A (en) 1992-11-12 1995-01-24 Fuji Electric Co., Ltd. Method of producing silicon carbide MOSFET
EP1002334A1 (de) 1997-07-31 2000-05-24 Siemens Aktiengesellschaft Verfahren zur strukturierung von halbleitern mit hoher präzision, guter homogenität und reproduzierbarkeit
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US20080169517A1 (en) 2005-07-08 2008-07-17 Stmicroelectronics S.R.L. Method for manufacturing electronic devices integrated in a semiconductor substrate and corresponding devices
US20090020765A1 (en) 2005-04-22 2009-01-22 Rohm Co., Ltd. Semiconductor Device and Method for Manufacturing Same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384270A (en) 1992-11-12 1995-01-24 Fuji Electric Co., Ltd. Method of producing silicon carbide MOSFET
EP1002334A1 (de) 1997-07-31 2000-05-24 Siemens Aktiengesellschaft Verfahren zur strukturierung von halbleitern mit hoher präzision, guter homogenität und reproduzierbarkeit
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US20090020765A1 (en) 2005-04-22 2009-01-22 Rohm Co., Ltd. Semiconductor Device and Method for Manufacturing Same
US20080169517A1 (en) 2005-07-08 2008-07-17 Stmicroelectronics S.R.L. Method for manufacturing electronic devices integrated in a semiconductor substrate and corresponding devices

Similar Documents

Publication Publication Date Title
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE112011101433B4 (de) Stressor mit eingebetteter Dotierstoff-Monoschicht für hochentwickelten CMOS-Halbleiter
DE102019112394B4 (de) Selektive Ätzung zum Verbessern der Schwellenspannungsverteilung
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10296953T5 (de) Doppelgatetransistor und Herstellungsverfahren
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102014210406B4 (de) Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE2247975B2 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102008035537B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation
DE112006001520T5 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern
DE102016114913A1 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE102016112970B3 (de) Verfahren zur Herstellung eines Superjunction-Bauelements
DE102016113819B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE102020126638A1 (de) Diffusionssperrschicht für source/ drain-strukturen zur erhöhung von transistorleistung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final