JPS641925B2 - - Google Patents
Info
- Publication number
- JPS641925B2 JPS641925B2 JP58053672A JP5367283A JPS641925B2 JP S641925 B2 JPS641925 B2 JP S641925B2 JP 58053672 A JP58053672 A JP 58053672A JP 5367283 A JP5367283 A JP 5367283A JP S641925 B2 JPS641925 B2 JP S641925B2
- Authority
- JP
- Japan
- Prior art keywords
- ion
- silicon substrate
- heat treatment
- type silicon
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H10P30/20—
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
（技術分野）
この発明は、Ｎ型シリコン基板にＰ型の浅い拡
散層を形成する拡散領域の形成方法に関する。
散層を形成する拡散領域の形成方法に関する。
（従来技術）
Ｎ型シリコン基板にBF，BF2などと沸化ボロ
ンをイオン注入し、その后の熱処理によりＰ型の
拡散層を形成する工程において、ビームアニー
ル，ヒーターアニールあるいはランプアニール等
の短時間の熱処理により、イオン注入不純物のプ
ロフアイルをほとんど変化させずに電気的に活性
化し、浅いＰ型層を形成することが、可能であ
る。
ンをイオン注入し、その后の熱処理によりＰ型の
拡散層を形成する工程において、ビームアニー
ル，ヒーターアニールあるいはランプアニール等
の短時間の熱処理により、イオン注入不純物のプ
ロフアイルをほとんど変化させずに電気的に活性
化し、浅いＰ型層を形成することが、可能であ
る。
しかしながら、イオン注入不純物として沸化ボ
ロンを用いると、これらの短時間熱処理によつて
形成されたＰ型拡散層には結晶欠陥が発生し易い
欠点があり。接合部のリーク電流を増大させ半導
体装置の歩留低下を招来していた。
ロンを用いると、これらの短時間熱処理によつて
形成されたＰ型拡散層には結晶欠陥が発生し易い
欠点があり。接合部のリーク電流を増大させ半導
体装置の歩留低下を招来していた。
（発明の目的）
この発明は、上記従来の欠点を除去するために
なされたもので、注入ポロンのプロフアイルを変
えずに、残留欠陥を回復することができる拡散領
域の形成方法を提供することを目的とする。
なされたもので、注入ポロンのプロフアイルを変
えずに、残留欠陥を回復することができる拡散領
域の形成方法を提供することを目的とする。
（発明の構成）
この発明の拡散領域の形成方法は、ｎ型シリコ
ン基板に沸化ボロンをイオン注入し、レーザアニ
ールで短時間にイオン注入領域を活性化し、非酸
化性雰囲気で上記ｎ形シリコン基板を400℃〜700
℃で熱処理するようにしたものである。
ン基板に沸化ボロンをイオン注入し、レーザアニ
ールで短時間にイオン注入領域を活性化し、非酸
化性雰囲気で上記ｎ形シリコン基板を400℃〜700
℃で熱処理するようにしたものである。
（実施例）
以下、この発明の拡散領域の形成方法の実施例
について図面に基づき説明する。第１図ａないし
第１図ｄはその一実施例の工程説明図である。ま
ず、第１図ａに示すように、ｎ型シリコン基板１
（不純物濃度１×1015／cm3）上にSiO2による酸化
膜２を2000Å程度形成し、ソースまたはドレイン
領域となる拡散領域の形成部分を開口して開口部
３をエツチングによりパターン化して形成する。
について図面に基づき説明する。第１図ａないし
第１図ｄはその一実施例の工程説明図である。ま
ず、第１図ａに示すように、ｎ型シリコン基板１
（不純物濃度１×1015／cm3）上にSiO2による酸化
膜２を2000Å程度形成し、ソースまたはドレイン
領域となる拡散領域の形成部分を開口して開口部
３をエツチングによりパターン化して形成する。
次に、第１図ｂに示すように、イオン加速電圧
70KV〜100KVで沸化ボロンイオン４を、開口部
３を通してｎ型シリコン基板１の拡散領域部分に
注入する。このときの不純物ドーズ量は１×
1015／cm3程度である。
70KV〜100KVで沸化ボロンイオン４を、開口部
３を通してｎ型シリコン基板１の拡散領域部分に
注入する。このときの不純物ドーズ量は１×
1015／cm3程度である。
次いで、第１図Ｃに示すように、短時間で
ArCWレーザビーム５を照射してArCWレーザア
ニールを行う。この場合、たとえば、ArCWレー
ザビームの出力電力を10W、ビームスポツト経を
60μφ、ビームスキヤン速度を２〜６cm／秒、ビ
ームピツチ10μφ、ビームスポツト温度を900〜
1200℃とした場合の試料の不純物プロフアイルは
第２図に示すごとくになる。
ArCWレーザビーム５を照射してArCWレーザア
ニールを行う。この場合、たとえば、ArCWレー
ザビームの出力電力を10W、ビームスポツト経を
60μφ、ビームスキヤン速度を２〜６cm／秒、ビ
ームピツチ10μφ、ビームスポツト温度を900〜
1200℃とした場合の試料の不純物プロフアイルは
第２図に示すごとくになる。
この第２図は横軸に拡散深さÅをとり、縦軸に
不純物濃度cm- 3をとつて示しており、特性Ａはボ
ロンの濃度、特性Ｂは沸素の濃度を示す。
不純物濃度cm- 3をとつて示しており、特性Ａはボ
ロンの濃度、特性Ｂは沸素の濃度を示す。
この第２図により明らかなように、ArCWレー
ザビーム５によるアニールだけでは、沸素のプロ
フアイルは、特性Ｂいおいて、ピークＢ１、Ｂ２
のごとくダブルピークを示し、第１図Ｃに示すＰ
型の拡散領域６中における注入された沸素が欠陥
にゲツタされ、欠陥領域７ａ，７ｂを形成する。
ザビーム５によるアニールだけでは、沸素のプロ
フアイルは、特性Ｂいおいて、ピークＢ１、Ｂ２
のごとくダブルピークを示し、第１図Ｃに示すＰ
型の拡散領域６中における注入された沸素が欠陥
にゲツタされ、欠陥領域７ａ，７ｂを形成する。
第３図は、この欠陥の程度を示すものであり、
後方散乱法（チヤネリング法）の結果を示してい
る。この第３図は横軸にチヤンネルをとり、縦軸
にイオンの散乱収量をとつて示している。
後方散乱法（チヤネリング法）の結果を示してい
る。この第３図は横軸にチヤンネルをとり、縦軸
にイオンの散乱収量をとつて示している。
チヤンネル数は1.5MeVの高速のHeイオンを照
射されたｎ型シリコン基板１から反射してくるイ
オンエネルギで、ｎ型シリコン基板１の深さに相
当し、イオンの散乱収量はｎ型シリコン基板１か
ら反射してきたHeイオン数であり、格子からの
原子のずれ程度に相当する。
射されたｎ型シリコン基板１から反射してくるイ
オンエネルギで、ｎ型シリコン基板１の深さに相
当し、イオンの散乱収量はｎ型シリコン基板１か
ら反射してきたHeイオン数であり、格子からの
原子のずれ程度に相当する。
この第３図より明らかなように、イオンの散乱
収量が多いほど、結晶欠陥が多いことを表わして
おり、表面に二つの結晶性の悪い領域、つまり第
１図Ｃにおける欠陥領域７ａ，７ｂが存在してい
ることがわかる。これは、第２図に示した沸素濃
度の高い領域、すなわち、ピークＢ１，Ｂ２に対
応している。
収量が多いほど、結晶欠陥が多いことを表わして
おり、表面に二つの結晶性の悪い領域、つまり第
１図Ｃにおける欠陥領域７ａ，７ｂが存在してい
ることがわかる。これは、第２図に示した沸素濃
度の高い領域、すなわち、ピークＢ１，Ｂ２に対
応している。
そこで、この発明は、第１図Ｃで示したArCW
レーザによるアニール処理後、さらに、第１図ｄ
に示すように、非酸化性雰囲気でｎ型シリコン基
板１を低温で熱処理する。この場合の条件とし
て、たとえば、非酸化性雰囲気はN2ガスを使用
し、熱処理温度は400〜700℃とし、熱処理時間は
30〜60分とする。
レーザによるアニール処理後、さらに、第１図ｄ
に示すように、非酸化性雰囲気でｎ型シリコン基
板１を低温で熱処理する。この場合の条件とし
て、たとえば、非酸化性雰囲気はN2ガスを使用
し、熱処理温度は400〜700℃とし、熱処理時間は
30〜60分とする。
このように、レーザアニールの活性化に続い
て、非酸化性雰囲気中で熱処理を行なうことによ
り、拡散領域６とｎ型シリコン基板１との接合深
さを保つたまま、結晶欠陥の回復が可能となる。
て、非酸化性雰囲気中で熱処理を行なうことによ
り、拡散領域６とｎ型シリコン基板１との接合深
さを保つたまま、結晶欠陥の回復が可能となる。
第４図および第５図はこの状態を示すものであ
り、第２図、第３図に示した試料作成後、N2雰
囲気中で、500℃、30分の電気炉アニールを行つ
た試料の不純物プロフアイルを第４図に示してお
り、その結晶性を示す後方散乱測定（チヤネリン
グ法）結果を第５図に示している。
り、第２図、第３図に示した試料作成後、N2雰
囲気中で、500℃、30分の電気炉アニールを行つ
た試料の不純物プロフアイルを第４図に示してお
り、その結晶性を示す後方散乱測定（チヤネリン
グ法）結果を第５図に示している。
第４図中のＡ１はボロン、Ｂ１１は沸素の濃度
を示す。上記第１図ｄの低温の熱処理では、ボロ
ンの分布は第２図の特性Ａと第４図の特性Ａ１と
を比較しても明らかなように、変らず、また、接
合深さも変らない。
を示す。上記第１図ｄの低温の熱処理では、ボロ
ンの分布は第２図の特性Ａと第４図の特性Ａ１と
を比較しても明らかなように、変らず、また、接
合深さも変らない。
これに対し、第２図の特性Ｂ、第４図の特性Ｂ
１１を比較しても明らかなように、沸素は、第２
図で表われているピークＢ２が減少していること
がわかる。
１１を比較しても明らかなように、沸素は、第２
図で表われているピークＢ２が減少していること
がわかる。
これにともない、第５図に示したように、第３
図でイオンの散乱収量の高かつた領域の収量の低
下が見られ、結晶欠陥を示すピーク値が一つ消滅
し、かつチヤンネル全体に亘つてレベルが減少し
ていることがわかる。
図でイオンの散乱収量の高かつた領域の収量の低
下が見られ、結晶欠陥を示すピーク値が一つ消滅
し、かつチヤンネル全体に亘つてレベルが減少し
ていることがわかる。
以上説明したように、第１の実施例では、注入
時の不純物分布をほぼ保つ短時間の活性化の熱処
理の改良として、低温熱処理を追加するものであ
り、それによつて、残留欠陥（結晶欠陥）の低減
の利点があり、接合深さも保つものである。した
がつて、Pn接合の特性が向上すると云う利点が
ある。
時の不純物分布をほぼ保つ短時間の活性化の熱処
理の改良として、低温熱処理を追加するものであ
り、それによつて、残留欠陥（結晶欠陥）の低減
の利点があり、接合深さも保つものである。した
がつて、Pn接合の特性が向上すると云う利点が
ある。
（発明の効果）
以上のように、この発明の拡散領域の形成方法
によれば、ｎ型シリコン基板にイオン注入して活
性化した後に短時間非酸化性雰囲気中で低温の熱
処理を行うようにしたので、結晶性の良好な浅い
P+n接合を形成できる。これにともない、P+n接
合を有するすべての半導体装置に利用できるもの
である。
によれば、ｎ型シリコン基板にイオン注入して活
性化した後に短時間非酸化性雰囲気中で低温の熱
処理を行うようにしたので、結晶性の良好な浅い
P+n接合を形成できる。これにともない、P+n接
合を有するすべての半導体装置に利用できるもの
である。
第１図ａないし第１図ｄはそれぞれこの発明の
拡散領域の形成方法の一実施例の工程説明図、第
２図は同上拡散領域の形成方法における短時間熱
処理後の不純物プロフアイルを示す図、第３図は
同上短時間熱処理後の後方散乱測定法の結果を示
す図、第４図は同上拡散領域の形成方法における
短時間熱処理後、低温熱処理した場合の不純物プ
ロフアイルを示す図、第５図は同上短時間熱処理
後低温熱処理をした場合の後方散乱測定法の結果
を示す図である。 １……ｎ型シリコン基板、２……酸化膜、３…
…開口部、４……沸化ボンワイオン、５……
ArCWレーザビーム、６……Ｐ型の拡散領域、７
ａ，７ｂ……欠陥領域。
拡散領域の形成方法の一実施例の工程説明図、第
２図は同上拡散領域の形成方法における短時間熱
処理後の不純物プロフアイルを示す図、第３図は
同上短時間熱処理後の後方散乱測定法の結果を示
す図、第４図は同上拡散領域の形成方法における
短時間熱処理後、低温熱処理した場合の不純物プ
ロフアイルを示す図、第５図は同上短時間熱処理
後低温熱処理をした場合の後方散乱測定法の結果
を示す図である。 １……ｎ型シリコン基板、２……酸化膜、３…
…開口部、４……沸化ボンワイオン、５……
ArCWレーザビーム、６……Ｐ型の拡散領域、７
ａ，７ｂ……欠陥領域。
Claims (1)
- １ ｎ型シリコン基板に沸化ボロンをイオン注入
する工程と、このイオン注入後イオン注入領域を
レーザアニールで短時間に活性化する工程と、こ
の活性化後非酸化性雰囲気で上記ｎ型シリコン基
板を400°〜700℃の低温熱処理を行う工程とより
なる拡散領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053672A JPS59181531A (ja) | 1983-03-31 | 1983-03-31 | 拡散領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053672A JPS59181531A (ja) | 1983-03-31 | 1983-03-31 | 拡散領域の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181531A JPS59181531A (ja) | 1984-10-16 |
| JPS641925B2 true JPS641925B2 (ja) | 1989-01-13 |
Family
ID=12949319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58053672A Granted JPS59181531A (ja) | 1983-03-31 | 1983-03-31 | 拡散領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181531A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118444B2 (ja) * | 1984-12-20 | 1995-12-18 | ソニー株式会社 | 半導体薄膜の熱処理方法 |
| JPS61283133A (ja) * | 1985-06-10 | 1986-12-13 | Hitachi Ltd | 半導体素子の製造方法 |
| JP4967205B2 (ja) * | 2001-08-09 | 2012-07-04 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1983
- 1983-03-31 JP JP58053672A patent/JPS59181531A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59181531A (ja) | 1984-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4749660A (en) | Method of making an article comprising a buried SiO2 layer | |
| US5399506A (en) | Semiconductor fabricating process | |
| EP0146233B1 (en) | Low temperature process for annealing shallow implanted n+/p junctions | |
| US5017508A (en) | Method of annealing fully-fabricated, radiation damaged semiconductor devices | |
| KR100231607B1 (ko) | 반도체 소자의 초저접합 형성방법 | |
| KR980005412A (ko) | 반도체 소자의 초저접합 형성방법 | |
| JPS6224945B2 (ja) | ||
| KR970053087A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH09232332A (ja) | 半導体装置 | |
| JPS641925B2 (ja) | ||
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JPS6250972B2 (ja) | ||
| GB2307790A (en) | Method of removing defects from semiconductor devices. | |
| JP2701711B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPH05102471A (ja) | 半導体装置の製造方法 | |
| KR19990029502A (ko) | 반도체장치의 제조방법 | |
| JPS5994411A (ja) | 半導体装置の製造方法 | |
| CA1299069C (en) | Method of making an article comprising a buried sio _layer, and article produced thereby | |
| JPS63155720A (ja) | 半導体装置の製造方法 | |
| JPH06151348A (ja) | 半導体装置の製造方法 | |
| JPH01232718A (ja) | 半導体装置の製造方法 | |
| JPH0815215B2 (ja) | 半導体装置の製造方法 | |
| JPH0336312B2 (ja) |